CN103687339B - 电路板及其制作方法 - Google Patents
电路板及其制作方法 Download PDFInfo
- Publication number
- CN103687339B CN103687339B CN201210363035.2A CN201210363035A CN103687339B CN 103687339 B CN103687339 B CN 103687339B CN 201210363035 A CN201210363035 A CN 201210363035A CN 103687339 B CN103687339 B CN 103687339B
- Authority
- CN
- China
- Prior art keywords
- layer
- conductive
- metallic material
- blind hole
- conductive circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title description 5
- 239000007769 metal material Substances 0.000 claims abstract description 147
- 238000000034 method Methods 0.000 claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 238000004519 manufacturing process Methods 0.000 claims abstract description 21
- 238000003825 pressing Methods 0.000 claims abstract description 6
- 239000010410 layer Substances 0.000 claims description 612
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 166
- 229910052802 copper Inorganic materials 0.000 claims description 110
- 239000010949 copper Substances 0.000 claims description 110
- 238000007747 plating Methods 0.000 claims description 64
- 239000000126 substance Substances 0.000 claims description 58
- 239000011889 copper foil Substances 0.000 claims description 56
- 238000003466 welding Methods 0.000 claims description 51
- 238000009713 electroplating Methods 0.000 claims description 37
- 239000000463 material Substances 0.000 claims description 30
- 239000011241 protective layer Substances 0.000 claims description 29
- 229920002120 photoresistant polymer Polymers 0.000 claims description 26
- 238000004891 communication Methods 0.000 claims description 14
- 239000004020 conductor Substances 0.000 claims description 9
- 230000015572 biosynthetic process Effects 0.000 claims description 8
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 7
- 229910052737 gold Inorganic materials 0.000 claims description 7
- 239000010931 gold Substances 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 5
- 239000003795 chemical substances by application Substances 0.000 claims description 4
- 230000005611 electricity Effects 0.000 claims description 4
- 238000005516 engineering process Methods 0.000 claims description 4
- 230000003628 erosive effect Effects 0.000 claims description 3
- 239000011799 hole material Substances 0.000 claims 34
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 9
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 6
- 239000000956 alloy Substances 0.000 description 6
- 229910045601 alloy Inorganic materials 0.000 description 6
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 3
- 238000000608 laser ablation Methods 0.000 description 3
- 239000011133 lead Substances 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 229910052763 palladium Inorganic materials 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 239000004332 silver Substances 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 1
- 238000000280 densification Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000007800 oxidant agent Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09509—Blind vias, i.e. vias having one side closed
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09563—Metal filled via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/096—Vertically aligned vias, holes or stacked vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/421—Blind plated via connections
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
Abstract
一种电路板的制作方法，包括步骤：提供核心基板，核心基板包括第一介电层；在核心基板内形成至少一个第一盲孔，第一盲孔并不贯穿第一介电层；在第一盲孔内形成第一导电金属材料，并在第一介电层的相对两个表面分别形成第一导电线路层及第二导电线路层；在第二导电线路层表面压合形成第二介电层；在第二介电层及第一介电层内形成与第一盲孔底部对应连通的第二盲孔；以及在第二盲孔内形成第二导电金属材料，所述第二导电金属材料与第一导电金属材料相互接触并电导通，并在第二介电层的表面形成第三导电线路层，第一导电线路层通过第一导电金属材料及第二导电金属材料与第三导电线路层相互电导通。本发明还提供一种电路板。
Description
技术领域
本发明涉及电路板制作领域，尤其涉及一种电路板及其制作方法。
背景技术
在电路板的制作过程中，通常需要制作导电孔将两层或者多层导电线路导通。所述电路板的制作过程通常包括：首先，在铜箔基板中形成通孔。然后，再通孔内形成导电金属材料，并在铜箔基板的绝缘层的两表面分别形成第一导电线路层和第二导电线路层。接着，在第二导电线路层的一侧压合介电层，并在介电层中形成与导电金属材料对应的盲孔，使得导电金属材料从盲孔露出。由于所述盲孔需要与导电金属材料进行对位，在形成第二导电线路层时，需要制作环绕通孔的孔环，由于孔环的直径远大于通孔的直径，因此，不利于第二导电线路层的线路密集化排布。另外，由于通孔的电镀导通与盲孔的电镀导通工艺差别较大，需要采用不同的设备，增加了电路板制作的成本及困难程度。
发明内容
因此，有必要提供一种电路板的制作及其方法，可以得到具有密集分布的导电线路的电路板。
一种电路板的制作方法，包括步骤：提供核心基板，所述核心基板包括第一介电层，第一介电层具有相对的第一表面和第二表面；在核心基板内形成至少一个第一盲孔，第一盲孔自第一表面向第一介电层内部延伸且不贯穿第一介电层；在第一盲孔内形成第一导电金属材料，并在第一介电层的第一表面形成第一导电线路层，在第一介电层的第二表面形成第二导电线路层；在第二导电线路层表面及从第二导电线路层的空隙露出的第一介电层表面压合形成第二介电层；在第二介电层及第一介电层内形成与第一盲孔底部对应连通的第二盲孔；以及在第二盲孔内形成第二导电金属材料，所述第二导电金属材料与第一导电金属材料相互接触并电导通，并在第二介电层的表面形成第三导电线路层，第一导电线路层通过第一导电金属材料及第二导电金属材料与第三导电线路层相互电导通。
一种电路板，包括第一介电层、第二介电层、第一导电线路层、第二导电线路层及第三导电线路层，第一导电线路层和第二导电线路层形成于第一介电层的相对两表面，第二介电层形成于第二导电线路层一侧，自第一介电层靠近第一导电线路层的表面向第一介电层内部延伸的第一盲孔，所述第一盲孔并不贯穿第一介电层，第一盲孔内形成有第一导电金属材料，在第二介电层内及第一介电层靠近第二介电层的一侧形成有与第一盲孔底部对应连通的第二盲孔，在第二盲孔内形成有第二导电金属材料，第一导电金属材料与第一导电线路层相互电导通，第三导电线路层与第二导电金属材料相互电连通，从而第一导电线路层与第三导电线路层通过第一导电金属材料及第二导电金属材料相互电连通。
与现有技术相比，本技术方案提供的电路板及其制作方法，通过先在第一介电层一侧形成第一盲孔并在第一盲孔内形成第一导电金属材料，在第二介电层和第一介电层的另一侧形成与第一盲孔连通的第二盲孔，并在第二盲孔内形成第二导电金属材料，第一导电金属材料与第二导电金属材料相互连通，从而可以将第一导电线路层与第三导电线路层相互电连通。从而可以无需在第二导电线路层内形成用于盲孔对位的孔环，可以有效地提高第二导电线路层的布线密度。
附图说明
图1是本技术方案第一实施例提供的核心基板的剖面示意图。
图2是图1的核心基板中形成第一盲孔后的剖面示意图。
图3至图7是图2中的第一盲孔中形成第一导电金属材料并在第一介电层的两相对表面形成第一导电线路层和第二导电线路层后的剖面示意图。
图8是在图7的第一导电线路层一侧形成第三介电层并在第二导电线路层一侧形成第二介电层后的剖面示意图。
图9是在图8形成第二盲孔、第三盲孔、第四盲孔及第五盲孔后的剖面示意图。
图10是图9形成第二导电金属材料、第三导电金属材料、第四导电金属材料、第五导电金属材料、第三导电线路层及第四导电线路层后的剖面示意图。
图11是图10的第三导电线路层及第四导电线路层表面形成防焊层后的剖面示意图。
图12是本技术方案第一实施例制得的电路板的剖面示意图。
图13是本技术方案第一实施例提供的核心基板的剖面示意图。
图14是图13的核心基板中形成第一盲孔后的剖面示意图。
图15至图19是图14中的第一盲孔中形成第一导电金属材料并在第一介电层的两相对表面形成第一导电线路层和第二导电线路层后的剖面示意图。
图20是本技术方案第三实施例制得的电路板的剖面示意图。
主要元件符号说明
| 电路板 | 100、200 |
| 核心基板 | 110、210 |
| 第一介电层 | 112、212 |
| 第一铜箔层 | 111、211 |
| 第二铜箔层 | 113、213 |
| 第一盲孔 | 114、214 |
| 第一导电金属材料 | 115、215 |
| 第一化学镀铜层 | 1161、2161 |
| 第二化学镀铜层 | 1162、2162 |
| 第一电镀铜层 | 117、217 |
| 第二电镀铜层 | 118、218 |
| 第一光致抗蚀剂图形 | 1191、2191 |
| 第二光致抗蚀剂图形 | 1192、2192 |
| 第一导电线路层 | 120、220 |
| 第二导电线路层 | 130、230 |
| 第三介电层 | 140、240 |
| 第三盲孔 | 141、241 |
| 第四盲孔 | 142、242 |
| 第三导电金属材料 | 143、243 |
| 第四导电金属材料 | 144、244 |
| 第二介电层 | 150、250 |
| 第二盲孔 | 151、251 |
| 第五盲孔 | 152、252 |
| 第二导电金属材料 | 153、253 |
| 第五导电金属材料 | 154、254 |
| 第四导电线路层 | 160、260 |
| 第二导电垫 | 161、261 |
| 第一保护层 | 162、262 |
| 焊接材料 | 163、263 |
| 第三导电线路层 | 170、270 |
| 第一导电垫 | 171、271 |
| 第二保护层 | 172、272 |
| 第一防焊层 | 180、280 |
| 第一开口 | 181、281 |
| 第二防焊层 | 190、290 |
| 第二开口 | 191、291 |
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
本技术方案提供的电路板制作方法包括如下步骤：
第一步，请参阅图1，提供核心基板110。
本实施例中，核心基板110为双面覆铜基板，其包括第一铜箔层111、第一介电层112及第二铜箔层113。第一介电层112具有相对的第一表面及第二表面。第一铜箔层111位于第一介电层112的第一表面，第二铜箔层113位于第一介电层112的第二表面。
第二步，请参阅图2，在核心基板110内形成至少一个第一盲孔114。
本步骤中，第一盲孔114可以采用激光烧蚀的方式形成。第一盲孔114仅贯穿第一铜箔层111及部分第一介电层112。优选地，位于第一介电层112内的第一盲孔114的深度为第一介电层112厚度的二分之一至四分之三。第一盲孔114位于第一介电层112内的部分，自第一表面向第一介电层112内部延伸且不贯穿第一介电层112。
第一盲孔114的个数可以为一个，也可以为多个。图2中以形成一个第一盲孔114为例进行说明。
第三步，请参阅图3至图7，在第一盲孔114内形成第一导电金属材料115，并在第一介电层112的第一表面形成第一导电线路层120，并在第一介电层112的第二表面形成第二导电线路层130。
本实施例中，填充第一导电金属材料115及形成第一导电线路层120和第二导电线路层130可以采用如下方法：
首先，在第一盲孔114的内壁及第一铜箔层111的表面形成第一化学镀铜层1161，在第二铜箔层113的表面形成第二化学镀铜层1162。
具体的，采用化学镀铜的方式，在第一盲孔114的内壁及第一铜箔层111的表面形成第一化学镀铜层1161，在第二铜箔层113的表面形成第二化学镀铜层1162，以用于后续进电镀时，第一盲孔114的内壁能够形成电镀铜层。
其次，采用电镀的方式，在第一铜箔层111表面的第一化学镀铜层1161上形成第一电镀铜层117，在第二铜箔层113表面的第二化学镀铜层1162上形成第二电镀铜层118，在第一盲孔114的内壁的第一化学镀铜层1161表面形成第一导电金属材料115。第一导电金属材料115与第一电镀铜层117一体成型，第一导电金属材料115完全填满第一盲孔114，第一导电金属材料115远离第二铜箔层113的表面与第一电镀铜层117的表面平齐。
最后，采用影像转移技术及蚀刻技术，选择性去除部分第一铜箔层111及部分第一电镀铜层117形成第一导电线路层120，选择性去除部分第二铜箔层113及部分第二电镀铜层118形成第二导电线路层130。
具体的，可以先在第一电镀铜层117和第二电镀铜层118的表面分别形成光致抗蚀剂层。接着，采用曝光及显影的方式，将部分与欲形成第一导电线路层120互补的部分去除得到第一光致抗蚀剂图形1191，将部分与欲形成第二导电线路层130互补的部分去除得到第二光致抗蚀剂图形1192。接着，将透过被显影的光致抗蚀剂层对第一铜箔层111及第一电镀铜层117进行蚀刻，得到第一导电线路层120，对第二铜箔层113及第二电镀铜层118进行蚀刻，得到第二导电线路层130，之后，去除第一光致抗蚀剂图形1191和第二光致抗蚀剂图形1192。
第一导电线路层120及第二导电线路层130均包括多条导电线路。本实施例中，第一导电线路层120内包括环绕并电连接第一导电金属材料115的孔环。第二导电线路层130与第一盲孔114相对应的位置并未设置有导电线路。
可以理解的是，在本步骤未形成第一化学镀铜层1161及第二化学镀铜层1612之前，可以进一步包括将第一铜箔层111及第二铜箔层113的厚度减薄的步骤。即采用蚀刻的方式，在厚度方向上去除部分或者全部的第一铜箔层111和第二铜箔层113，以使得后续形成的第一导电线路层120和第二导电线路层130的厚度能够满足要求。
第四步，请参阅图8，在第一导电线路层120表面及从第一导电线路层120的空隙露出的第一介电层112表面压合形成第三介电层140。在第二导电线路层130表面及从第二导电线路层130的空隙露出的第一介电层112表面压合形成第二介电层150。
第五步，请参阅图9，在第三介电层140内形成与第一导电金属材料115相对应的第三盲孔141及与第一导电线路层120的部分导电线路相对应的第四盲孔142。在第二介电层150及第一介电层112内形成与第一盲孔114的底部对应连通的第二盲孔151，在第二介电层150内形成与第二导电线路层130的部分导电线路相对应的第五盲孔152。
本步骤中，采用激光烧蚀的方式，在第三介电层140内形成与第一导电金属材料115相对应的第三盲孔141及与第一导电线路层120中的部分导电线路相对应的第四盲孔142。在第二介电层150内形成与第一盲孔114的底部对应连通的第二盲孔151及与第二导电线路层130的部分导电线路相对应的第五盲孔152。第一导电金属材料115一端或孔环121从第三盲孔141露出。第一导电线路层120中的部分导电线路从第四盲孔142露出。第一导电金属材料115的另一端从第二盲孔151露出，第二导电线路层130中的部分导电线路从第五盲孔152露出。
第六步，请参阅图10，在第三盲孔141内形成第三导电金属材料143，在第四盲孔142内形成第四导电金属材料144，并在第三介电层140表面形成第四导电线路层160，第一导电线路层120与第四导电线路层160通过第三导电金属材料143和第四导电金属材料144相互电导通。在第二盲孔151内形成第二导电金属材料153，由于第一盲孔114与第二盲孔151相互连通，从而第二导电金属材料153与第一导电金属材料115相互接触并电导通，在第五盲孔152内形成第五导电金属材料154，并在第二介电层150的表面形成第三导电线路层170，第二导电线路层130与第三导电线路层170通过第五导电金属材料154相互电导通，第一导电线路层120通过第一导电金属材料115及第二导电金属材料153与第三导电线路层170相互电导通，第一导电金属材料115与第二导电金属材料153形成电连通第一导电线路层120与第三导电线路层170的导电孔101。第四导电线路层160通过第三导电金属材料143、第一导电金属材料115及第二导电金属材料153与第三导电线路层170相互电导通。
本步骤具体方法可以为：首先，在第三介电层140的表面、第二介电层150的表面、第三盲孔141的内壁、第四盲孔142的内壁、第二盲孔151的内壁及第五盲孔152的内壁形成化学镀铜层。然后，在第三介电层140的表面形成与第四导电线路层160形状互补的光致抗蚀剂图形，在第二介电层150的表面形成与第三导电线路层170形状互补的光致抗蚀剂图形。再次，采用电镀的方式在从光致抗蚀剂图形露出的化学镀铜层的表面进行电镀铜，从而得到第三导电金属材料143、第四导电金属材料144、第二导电金属材料153、第五导电金属材料154、第四导电线路层160及第三导电线路层170。最后，采用剥膜的方式去除光致抗蚀剂图形，并采用微蚀的方式去除原被光致抗蚀剂图形覆盖的化学镀铜层。
其中，第四导电线路层160包括多个用于与外界进行电连接的第二导电垫161，第三导电线路层170包括多个用于与外界进行电连接的第一导电垫171。
第七步，请参阅图11，在第四导电线路层160的表面及第三介电层140的表面形成第一防焊层180，所述第一防焊层180内具有与多个第二导电垫161一一对应的多个第一开口181，每个第二导电垫161从对应的第一开口露出。在第三导电线路层170的表面及第二介电层150的表面形成第二防焊层190，所述第二防焊层190内具有与多个第一导电垫171一一对应的多个第二开口191，每个第一导电垫171从对应的第二开口191露出。
第八步，请参阅图12，在第二导电垫161从第一开口181露出的表面形成第一保护层162，并在第一保护层162表面形成第一焊接材料163。每个第一焊接材料163填充对应的第一开口181，并凸出于对应的第一开口181。即每个第一焊接材料163凸出于第一防焊层180远离第三介电层140的表面。在第一导电垫171从第二开口191露出的表面形成第二保护层172。
本实施例中，所述第一保护层162及第二保护层172可以为锡、铅、银、金、镍、钯等金属或其合金的单层结构，也可以为上述金属中两种或者两种以上的多层结构。第一保护层162及第二保护层172也可以为有机保焊层（OSP）。当第一保护层162及第二保护层172为金属时，可以采用化学镀的方式形成。所述第一保护层162及第二保护层172为有机保焊层时，可以采用化学方法形成。
所述焊接材料163的材质可以为锡、铅或铜，或者为锡、铅或铜的合金。
可以理解的是，在本实施例中，可以仅在第二导电线路层130的一侧进行增层制作，而不在第一导电线路层120的一侧进行增层制作，即并不形成第三介电层140、第四导电线路层160及第一防焊层180。
请参阅图12，本技术方案提供一种由第一实施例的制作方法得到的电路板100，电路板100包括第一介电层112、第二介电层150、第三介电层140、第一导电线路层120、第二导电线路层130、第三导电线路层170及第四导电线路层160。
第一导电线路层120和第二导电线路层130形成于第一介电层112的相对两表面。第三介电层140形成于第一导电线路层120的表面及第一介电层112远离第二导电线路层130的表面。第二介电层150形成于第二导电线路层130的表面及第一介电层112远离第一导电线路层120的表面。
第一导电线路层120由依次设置的第一铜箔层111、第一化学镀铜层1161及第一电镀铜层117共同构成。第一铜箔层111靠近第一介电层112，第一电镀铜层117靠近第三介电层140。第二导电线路层130由第二铜箔层113、第二化学镀铜层1162及第二电镀铜层118共同构成。第二铜箔层113靠近第一介电层112，第二电镀铜层118靠近第二介电层150。
可以理解的是，在制作时，如果第一铜箔层111及第二铜箔层113被去除，第一导电线路层120也可以不包括有第一铜箔层111，第二导电线路层130可以不包括第二铜箔层113。
第四导电线路层160形成于第三介电层140远离第一介电层112的表面，第三导电线路层170形成于第二介电层150远离第一介电层112的表面。
在第一介电层112靠近第三介电层140的一侧内形成有在厚度方向上并不贯穿第一介电层112的第一盲孔114，第一盲孔114内形成有第一导电金属材料115，在第一介电层112靠近第二介电层150的一侧及第二介电层150内形成有与第一盲孔114底部对应连通的第二盲孔151，在第二盲孔151内形成有第二导电金属材料153，第一导电金属材料115与第一导电线路层120相互电导通，第三导电线路层170与第二导电金属材料153相互电连通，从而第一导电线路层120与第三导电线路层170通过第一导电金属材料115及第二导电金属材料153相互电连通。第一导电金属材料115与第一电镀铜层117一体成型。第二导电金属材料153与第三导电线路层170一体成型。
第三介电层140内形成与第一导电金属材料115相对应的第三盲孔141及与第一导电线路层120的部分导电线路相对应的第四盲孔142。第三盲孔141内形成第三导电金属材料143，在第四盲孔142内形成第四导电金属材料144。第二介电层150内形成与第二导电线路层130的部分导电线路相对应的第五盲孔152。第五盲孔152内形成第五导电金属材料154，第二导电线路层130与第三导电线路层170通过第五导电金属材料154相互电导通。其中，第三导电金属材料143与第四导电金属材料144第四导电线路层160一体成型。第五导电金属材料154与第三导电线路层170一体成型。
第四导电线路层160包括多个第二导电垫161，第三导电线路层170包括多个第一导电垫171。
电路板100还包括第一防焊层180、第二防焊层190、第一保护层162、焊接材料163及第二保护层172。
第一防焊层180形成在第四导电线路层160的表面及第三介电层140的表面，所述第一防焊层180内具有与多个第二导电垫161一一对应的多个第一开口181，每个第二导电垫161从对应的第一开口露出。第二防焊层190形成在第三导电线路层170的表面及第二介电层150的表面，所述第二防焊层190内具有与多个第一导电垫171一一对应的多个第二开口191，每个第一导电垫171从对应的第二开口191露出。
第一保护层162形成在第二导电垫161从第一开口181露出的表面，焊接材料163形成在第一保护层162表面。每个焊接材料163填充对应的第一开口181，并凸出于对应的第一开口181。即每个焊接材料163凸出于第一防焊层180远离第三介电层140的表面。第二保护层172形成在第一导电垫171从第二开口191露出的表面。
本实施例中，所述第一保护层162及第二保护层172可以为锡、铅、银、金、镍、钯等金属或其合金的单层结构，也可以为上述金属中两种或者两种以上的多层结构。第一保护层162及第二保护层172也可以为有机保焊层（OSP）。所述焊接材料163的材质可以为锡、铅或铜，或者为锡、铅或铜的合金。
可以理解的是，本实施例的电路板100，可以为仅在第二导电线路层130一侧进行增层后得到的结构，即不包括有第三介电层140、第四导电线路层160及第一防焊层180。
本技术方案第二实施例也提供一种电路板的制作方法，该方法包括步骤：
第一步，请参阅图13，提供核心基板210。
本实施例中，核心基板210为双面覆铜基板，其包括第一铜箔层211、第一介电层212及第二铜箔层213。第一铜箔层211及第二铜箔层213位于第一介电层212的相对两个表面。
第二步，请参阅图14，在核心基板210内形成至少一个第一盲孔114。
本步骤中，第一盲孔214可以采用激光烧蚀的方式形成。第一盲孔214仅贯穿第一铜箔层211及部分第一介电层212，第一盲孔214不管穿第一介电层212。优选地，位于第一介电层212内的第一盲孔214的深度为第一介电层212厚度的二分之一至四分之三。
第一盲孔214的个数可以为一个，也可以为多个。图14中以形成一个第一盲孔214为例进行说明。
第三步，请一并参阅图15至图19，在第一盲孔214内形成第一导电金属材料215，并在第一介电层212的相对两个表面分别形成第一导电线路层220及第二导电线路层230。
本实施例中，填充第一导电金属材料215及形成第一导电线路层220和第二导电线路层230可以采用如下方法：
首先，采用去除第一铜箔层211和第二铜箔层213。具体地，可以采用蚀刻的方式将第一铜箔层211和第二铜箔层213去除。
然后，采用化学镀铜的方式，在第一盲孔214的内壁及第一介电层212的一表面形成连续的第一化学镀铜层2161，在第一介电层212的另一相对表面形成第二化学镀铜层2162。
其次，在第一化学镀铜层2161的表面形成与第一导电线路层220形状互补的第一光致抗蚀剂图形2191，在第二化学镀铜层2162的表面形成与第二导电线路层形状互补的第二光致抗蚀剂图形2192。具体的，可以先在第一介电层212的表面分别形成光致抗蚀剂层。接着，采用曝光及显影的方式，将部分与欲形成第一导电线路层220和第二导电线路层230对应的部分去除，而与第一导电线路层220和第二导电线路层230互补的部分留下。
接着，采用电镀的方式，在从第一光致抗蚀剂图形2191露出的第一介电层212一表面形成第一电镀铜层217，并在第一盲孔214内形成第一导电金属材料215，第一电镀铜层217与第一导电金属材料215相互电导通。第一导电金属材料215与第一电镀铜层217一体成型，第一导电金属材料215完全填满第一盲孔214。在从第二光致抗蚀剂图形2192露出的第一介电层212另一相对表面形成第二电镀铜层218。
最后，去除第一光致抗蚀剂图形2191、第二光致抗蚀剂图形2192、原被第一光致抗蚀剂图形2191覆盖的第一化学镀铜层2161及被第二光致抗蚀剂图形2192覆盖的第二化学镀铜层2162，第一电镀铜层217及被其覆盖的第一化学镀铜层2161共同构成第一导电线路层220。第二电镀铜层218及被其覆盖的第二化学镀铜层2162共同构成第二导电线路层230。
第一导电线路层220及第二导电线路层230均包括多条导电线路。本实施例中，第一导电线路层220内包括环绕并电连接第一导电金属材料215的第一孔环。第二导电线路层230与第一盲孔214相对应的位置并未设置有导电线路。
请参阅图20，后续的制作步骤与第一实施例的第四步至第八步的制作方法相同，得到电路板200。
请参阅图20，采用第二实施例提供的方法制作的电路板200，其包括第一介电层212、第二介电层250、第三介电层240、第一导电线路层220、第二导电线路层230、第三导电线路层270及第四导电线路层260。
第一导电线路层220和第二导电线路层230形成于第一介电层212的相对两表面。第三介电层240形成于第一导电线路层220的表面及第一介电层212远离第二导电线路层230的表面。第二介电层250形成于第二导电线路层230的表面及第一介电层212远离第一导电线路层220的表面。
第一导电线路层220由第一化学镀铜层2161及第一电镀铜层217共同构成。第二导电线路层230由第二化学镀铜层2162及第二电镀铜层218共同构成。第四导电线路层260形成于第三介电层240远离第一介电层212的表面，第三导电线路层270形成于第二介电层250远离第一介电层212的表面。
在第一介电层212靠近第三介电层240的一侧内形成有在厚度方向上贯穿部分第一介电层212的第一盲孔214，第一盲孔214内形成有第一导电金属材料215，在第一介电层212靠近第二介电层250的一侧及第二介电层250内形成有与第一盲孔214底部对应连通的第二盲孔251，在第二盲孔251内形成有第二导电金属材料253，第一导电金属材料215与第一导电线路层220相互电导通，第三导电线路层270与第二导电金属材料253相互电连通，从而第一导电线路层220与第三导电线路层270通过第一导电金属材料215及第二导电金属材料253相互电连通。第一导电金属材料215与第一电镀铜层217一体成型。第二导电金属材料253与其电连通的第三导电线路层270一体成型。
第三介电层240内形成与第一导电金属材料215相对应的第三盲孔241及与第一导电线路层220的部分导电线路相对应的第四盲孔242。第三盲孔241内形成第三导电金属材料243，在第四盲孔242内形成第四导电金属材料244。第二介电层250内形成与第二导电线路层230的部分导电线路相对应的第五盲孔252。第五盲孔252内形成第五导电金属材料254，第二导电线路层230与第三导电线路层270通过第五导电金属材料254相互电导通。其中，第三导电金属材料243、第四导电金属材料244均其电连通的第四导电线路层260一体成型。第五导电金属材料254与第其电连通的第三导电线路层270一体成型。
第四导电线路层260包括多个第二导电垫261，第三导电线路层270包括多个第一导电垫271。
电路板200还包括第一防焊层280、第二防焊层290、第一保护层262、焊接材料263及第二保护层272。
第一防焊层280形成在第四导电线路层260的表面及第三介电层240的表面，所述第一防焊层280内具有与多个第二导电垫261一一对应的多个第一开口281，每个第二导电垫261从对应的第一开口281露出。第二防焊层290形成在第三导电线路层270的表面及第二介电层250的表面，所述第二防焊层290内具有与多个第一导电垫271一一对应的多个第二开口291，每个第一导电垫271从对应的第二开口291露出。
第一保护层262形成在第二导电垫261从第一开口281露出的表面，焊接材料263形成在第一保护层262表面。每个焊接材料263填充对应的第一开口281，并凸出于对应的第一开口281。即每个焊接材料263凸出于第一防焊层280远离第三介电层240的表面。第二保护层272形成在第一导电垫271从第二开口291露出的表面。
本实施例中，所述第一保护层262及第二保护层272可以为锡、铅、银、金、镍、钯等金属或其合金的单层结构，也可以为上述金属中两种或者两种以上的多层结构。第一保护层262及第二保护层272也可以为有机保焊层（OSP）。所述焊接材料263的材质可以为锡、铅或铜，或者为锡、铅或铜的合金。
可以理解的是，本实施例的电路板200，可以为仅在第二导电线路层230一侧进行增层后得到的结构，即不包括有第三介电层240、第四导电线路层260及第一防焊层280。
本技术方案提供的电路板及其制作方法，通过先在第一介电层一侧形成第一盲孔并在第一盲孔内形成第一导电金属材料，在第二介电层和第一介电层的另一侧形成与第一盲孔底部连通的第二盲孔，并在第二盲孔内形成第二导电金属材料，第一导电金属材料与第二导电金属材料相互连通，从而可以将第一导电线路层与第三导电线路层相互电连通。从而可以无需在第二导电线路层内形成用于盲孔对位的孔环，可以有效地提高第二导电线路层的布线密度。
可以理解的是，对于本领域的普通技术人员来说，可以根据本发明的技术构思做出其它各种相应的改变与变形，而所有这些改变与变形都应属于本发明权利要求的保护范围。
Claims (18)
1.一种电路板的制作方法，包括步骤：
提供核心基板，所述核心基板包括第一介电层，第一介电层具有相对的第一表面和第二表面；
在核心基板内形成至少一个第一盲孔，第一盲孔自第一表面向第一介电层内部延伸且不贯穿第一介电层；
在第一盲孔内壁形成第一化学镀铜层及与所述第一化学镀铜层相互接触的第一导电金属材料，并在第一介电层的第一表面形成第一导电线路层，在第一介电层的第二表面形成第二导电线路层；
在第二导电线路层表面及从第二导电线路层的空隙露出的第一介电层表面压合形成第二介电层；
在第二介电层及第一介电层内形成与第一盲孔底部对应连通的第二盲孔；以及
在第二盲孔内形成第二导电金属材料，所述第二导电金属材料与所述第一化学镀铜层相互接触，所述第二导电金属材料通过所述第一化学镀铜层与所述第一导电金属材料电导通，并在第二介电层的表面形成第三导电线路层，第一导电线路层通过第一导电金属材料、第一化学镀铜层及第二导电金属材料与第三导电线路层相互电导通。
2.如权利要求1所述的电路板的制作方法，其特征在于，所述第一盲孔位于第一介电层内的深度为第一介电层厚度的四分之一至四分之三。
3.如权利要求1所述的电路板的制作方法，其特征在于，所述核心基板为还包括形成在第一介电层两相对表面的第一铜箔层及第二铜箔层，在第一盲孔内壁形成第一化学镀铜层及与所述第一化学镀铜层相互接触的第一导电金属材料，并在第一介电层的相对两个表面分别形成第一导电线路层及第二导电线路层包括步骤：
在第一盲孔的内壁、第一铜箔层的表面形成第一化学镀铜层，在第二铜箔层的表面形成第二化学镀铜层；
在第一铜箔层表面的第一化学镀铜层上形成第一电镀铜层，在第二化学镀铜层上形成第二电镀铜层，在第一盲孔的内壁的第一化学镀铜层形成第一导电金属材料，第一导电金属材料与第一电镀铜层一体成型；以及
采用影像转移技术及蚀刻技术，选择性去除部分第一铜箔层、部分第一化学镀铜层及部分第一电镀铜层以形成第一导电线路层，选择性去除部分第二铜箔层、部分第二化学镀铜层及部分第二电镀铜层形成第二导电线路层。
4.如权利要求3所述的电路板的制作方法，其特征在于，在第一盲孔的内壁、第一铜箔层的表面形成第一化学镀铜层及第二铜箔层的表面形成第二化学镀铜层之前，还包括在厚度方向上去除部分的第一铜箔层和部分的第二铜箔层的步骤。
5.如权利要求1所述的电路板的制作方法，其特征在于，所述核心基板还包括形成在第一介电层两相对表面的第一铜箔层及第二铜箔层，在第一盲孔内壁形成第一化学镀铜层及与所述第一化学镀铜层相互接触的第一导电金属材料，并在第一介电层的相对两个表面分别形成第一导电线路层及第二导电线路层包括步骤：
去除第一铜箔层和第二铜箔层；
在第一盲孔的内壁及第一介电层的一表面形成第一化学镀铜层，在第一介电层的另一相对表面形成第二化学镀铜层；
在第一化学镀铜层的表面形成与第一导电线路层形状互补的第一光致抗蚀剂图形，第一盲孔内的第一化学镀铜层从第一光致抗蚀剂图形露出，所述在第二化学镀铜层表面形成与第二导电线路层形状互补的第二光致抗蚀剂图形；
在从第一光致抗蚀剂图形露出的第一介电层表面形成第一电镀铜层，并在第一盲孔内形成第一导电金属材料，第一电镀铜层与第一导电金属材料相互电导通，在从第二光致抗蚀剂图形露出的第一介电层另一相对表面形成第二电镀铜层；以及
去除第一、第二光致抗蚀剂图形及被第一、第二光致抗蚀剂图形覆盖的第一、第二化学镀铜层，第一电镀铜层及被其覆盖的第一化学镀铜层共同构成第一导电线路层，第二电镀铜层及被其覆盖的第二化学镀铜层共同构成第二导电线路层。
6.如权利要求1所述的电路板的制作方法，其特征在于，在第二介电层及第一介电层内形成与第一盲孔对应连通的第二盲孔时，还在第二介电层内形成与部分第二导电线路层对应的第五盲孔，在第二盲孔内形成第二导电金属材料时，还在第五盲孔内形成第五导电金属材料，第五导电金属材料与第二导电线路层相互电连通，第二导电线路层与第三导电线路层通过第五导电金属材料电连通。
7.如权利要求1所述的电路板的制作方法，其特征在于，在第二导电线路层表面及从第二导电线路层的空隙露出的第一介电层表面压合形成第二介电层时，还在第一导电线路层表面及从第一导电线路层的空隙露出的第一介电层表面形成第三介电层。
8.如权利要求7所述的电路板的制作方法，其特征在于，还包括在第三介电层内形成与第一导电金属材料对应的第三盲孔及与部分第一导电线路层对应的第四盲孔，在第三盲孔内形成第三导电金属材料，在第四盲孔内形成第四导电金属材料，在第二介电层远离第一介电层的表面形成第四导电线路层，第三导电金属材料及第四导电金属材料与第四导电线路层相互电连通，第四导电线路层通过第三导电金属材料与第一导电金属材料相互电导通，第四导电线路层通过第四导电金属材料与第一导电线路层相互电导通。
9.如权利要求8所述的电路板的制作方法，其特征在于，所述第四导电线路层包括多个第二导电垫，所述电路板的制作方法还包括在第四导电线路层的一侧形成第一防焊层的步骤，第一防焊层中形成有与多个第二导电垫一一对应的第一开口，每个所述第二导电垫从对应的第一开口露出。
10.如权利要求9所述的电路板的制作方法，其特征在于，还包括在每个从第一开口露出的第二导电垫表面形成第一保护层，并在所述第一保护层表面形成焊接材料。
11.如权利要求1所述的电路板的制作方法，其特征在于，所述第三导电线路层包括多个第一导电垫，所述电路板的制作方法还包括在第三导电线路层的一侧形成第二防焊层的步骤，第二防焊层中形成有与多个第一导电垫一一对应的第二开口，每个所述第一导电垫从对应的第二开口露出，并在每个从第二开口露出的第一导电垫表面形成第二保护层。
12.一种电路板，包括第一介电层、第二介电层、第一导电线路层、第二导电线路层及第三导电线路层，第一导电线路层和第二导电线路层形成于第一介电层的相对两表面，第二介电层形成于第二导电线路层一侧，自第一介电层靠近第一导电线路层的表面向第一介电层内部延伸的第一盲孔，所述第一盲孔并不贯穿第一介电层，第一盲孔内壁形成有第一化学镀铜层及与第一化学镀铜层相互接触的第一导电金属材料，在第二介电层内及第一介电层靠近第二介电层的一侧形成有与第一盲孔底部对应连通的第二盲孔，在第二盲孔内形成与所述第一化学镀铜层相互接触的第二导电金属材料，第一导电金属材料与第一导电线路层相互电导通，第三导电线路层与第二导电金属材料相互电连通，从而第一导电线路层与第三导电线路层通过第一导电金属材料、第一化学镀铜层及第二导电金属材料相互电连通。
13.如权利要求12所述的电路板，其特征在于，所述第二介电层内形成与部分第二导电线路层对应的第五盲孔，第五盲孔内形成第五导电金属材料，第五导电金属材料与第二导电线路层相互电连通，第二导电线路层与第三导电线路层通过第五导电金属材料电连通。
14.如权利要求12所述的电路板，其特征在于，所述电路板还包括第三介电层及第四导电线路层，所述第三介电层形成第一导电线路层一侧，所述第四导电线路层形成于第三介电层远离第一导电线路层的表面，所述第三介电层内形成有与第一导电金属材料对应的第三盲孔及与部分第一导电线路层对应的第四盲孔，在第三盲孔内形成有第二导电金属材料，在第四盲孔内形成有第四导电金属材料，第三导电线路层通过第三导电金属材料与第一导电金属材料相互电连通，第三导电线路层通过第四导电金属材料与第一导电线路层电连通。
15.如权利要求14所述的电路板，其特征在于，所述第四导电线路层包括多个第二导电垫，所述电路板还包括第一防焊层，第一防焊层形成在第四导电线路层的表面及第三介电层的表面，所述第一防焊层内具有与多个第二导电垫一一对应的多个第一开口，每个第二导电垫从对应的第一开口露出。
16.如权利要求15所述的电路板，其特征在于，所述电路板还包括第一保护层及焊接材料，所述第一保护层形成在第二导电垫从第一开口露出的表面，焊接材料形成在第一保护层表面，每个焊接材料填充对应的第一开口，并凸出于对应的第一开口。
17.如权利要求12所述的电路板，其特征在于，所述第一导电线路层由第一化学镀铜层及第一电镀铜层共同构成，所述第二导电线路层由第二化学镀铜层及第二电镀铜层共同构成。
18.如权利要求12所述的电路板，其特征在于，所述第一导电线路层由依次设置的第一铜箔层、第一化学镀铜层及第一电镀铜层共同构成，所述第二导电线路层由依次设置的第二铜箔层、第二化学镀铜层及第二电镀铜层共同构成。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210363035.2A CN103687339B (zh) | 2012-09-26 | 2012-09-26 | 电路板及其制作方法 |
| TW101137857A TWI478640B (zh) | 2012-09-26 | 2012-10-12 | 電路板及其製作方法 |
| US14/035,957 US9295150B2 (en) | 2012-09-26 | 2013-09-25 | Method for manufacturing a printed circuit board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210363035.2A CN103687339B (zh) | 2012-09-26 | 2012-09-26 | 电路板及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103687339A CN103687339A (zh) | 2014-03-26 |
| CN103687339B true CN103687339B (zh) | 2017-03-01 |
Family
ID=50323219
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210363035.2A Active CN103687339B (zh) | 2012-09-26 | 2012-09-26 | 电路板及其制作方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9295150B2 (zh) |
| CN (1) | CN103687339B (zh) |
| TW (1) | TWI478640B (zh) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104219892A (zh) * | 2013-05-29 | 2014-12-17 | 富葵精密组件(深圳)有限公司 | 电路板制作方法 |
| KR102211741B1 (ko) * | 2014-07-21 | 2021-02-03 | 삼성전기주식회사 | 인쇄회로기판 및 인쇄회로기판의 제조 방법 |
| CN105592639B (zh) * | 2014-10-23 | 2019-01-25 | 碁鼎科技秦皇岛有限公司 | 电路板及其制作方法 |
| CN106449584B (zh) * | 2015-08-13 | 2019-06-18 | 碁鼎科技秦皇岛有限公司 | Ic载板、具有该ic载板的封装结构及其制作方法 |
| CN106486382B (zh) * | 2015-08-28 | 2019-06-18 | 碁鼎科技秦皇岛有限公司 | 封装基板、封装结构及其制作方法 |
| CN107343361B (zh) * | 2016-04-29 | 2020-02-28 | 鹏鼎控股(深圳)股份有限公司 | 多层柔性电路板制作方法 |
| CN107920415B (zh) * | 2016-10-06 | 2020-11-03 | 鹏鼎控股(深圳)股份有限公司 | 具厚铜线路的电路板及其制作方法 |
| US10204889B2 (en) | 2016-11-28 | 2019-02-12 | Taiwan Semiconductor Manufacturing Co., Ltd. | Package structure and method of forming thereof |
| MY177199A (en) * | 2016-11-30 | 2020-09-09 | Qdos Flexcircuits Sdn Bhd | An integrated circuit substrate and method of producing thereof |
| CN109326569A (zh) * | 2017-07-31 | 2019-02-12 | 群创光电股份有限公司 | 封装元件及其制作方法 |
| CN107295751B (zh) * | 2017-08-16 | 2019-04-16 | 梅州市志浩电子科技有限公司 | 一种图形复合对位的方法 |
| CN113473748A (zh) * | 2020-03-30 | 2021-10-01 | 健鼎（湖北）电子有限公司 | 一种多层连接板的制造方法 |
| CN114430624B (zh) * | 2020-10-29 | 2024-03-15 | 鹏鼎控股(深圳)股份有限公司 | 电路板的制作方法以及电路板 |
| CN113375540B (zh) * | 2021-05-17 | 2023-03-03 | 深圳市景旺电子股份有限公司 | 电路板、电路板盲孔测试模块及其测试方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW201005910A (en) * | 2008-07-25 | 2010-02-01 | Phoenix Prec Technology Corp | Package substrate and fabrication method thereof |
| CN102202462A (zh) * | 2010-03-25 | 2011-09-28 | 揖斐电株式会社 | 印刷线路板和制造印刷线路板的方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3961092B2 (ja) * | 1997-06-03 | 2007-08-15 | 株式会社東芝 | 複合配線基板、フレキシブル基板、半導体装置、および複合配線基板の製造方法 |
| JP5105168B2 (ja) * | 2005-11-02 | 2012-12-19 | イビデン株式会社 | 多層プリント配線板 |
| CN102307437B (zh) * | 2011-08-24 | 2012-12-12 | 上海美维科技有限公司 | 提高半加成工艺中积层基材与积层导体层的结合力的方法 |
-
2012
- 2012-09-26 CN CN201210363035.2A patent/CN103687339B/zh active Active
- 2012-10-12 TW TW101137857A patent/TWI478640B/zh active
-
2013
- 2013-09-25 US US14/035,957 patent/US9295150B2/en active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW201005910A (en) * | 2008-07-25 | 2010-02-01 | Phoenix Prec Technology Corp | Package substrate and fabrication method thereof |
| CN102202462A (zh) * | 2010-03-25 | 2011-09-28 | 揖斐电株式会社 | 印刷线路板和制造印刷线路板的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103687339A (zh) | 2014-03-26 |
| TW201414379A (zh) | 2014-04-01 |
| US9295150B2 (en) | 2016-03-22 |
| TWI478640B (zh) | 2015-03-21 |
| US20140083757A1 (en) | 2014-03-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103687339B (zh) | 电路板及其制作方法 | |
| CN103458628B (zh) | 多层电路板及其制作方法 | |
| CN103687344A (zh) | 电路板制作方法 | |
| CN105762131B (zh) | 封装结构及其制法 | |
| CN106304662A (zh) | 电路板及其制作方法 | |
| CN104219876A (zh) | 电路板及其制作方法 | |
| CN103857197A (zh) | 电路板及其制作方法 | |
| CN103781292B (zh) | 电路板及其制作方法 | |
| KR101089986B1 (ko) | 캐리어기판, 그의 제조방법, 이를 이용한 인쇄회로기판 및 그의 제조방법 | |
| CN104427789B (zh) | 多层电路板及其制作方法 | |
| CN105491796B (zh) | 电路板的制作方法 | |
| CN106658964A (zh) | 电路板及其制作方法 | |
| CN104684240A (zh) | 电路板及电路板制作方法 | |
| CN107666782A (zh) | 具厚铜线路的电路板及其制作方法 | |
| CN104105337A (zh) | 高密度线路的电路板及其制作方法 | |
| CN101360398B (zh) | 内凹式导电柱的电路板结构及其制作方法 | |
| CN109757037A (zh) | 高密度电路板及其制作方法 | |
| CN211831310U (zh) | 一种背面多条铜线的碗孔双面电路板 | |
| JP6258810B2 (ja) | 配線基板の製造方法 | |
| CN103857207B (zh) | 电路板及其制作方法 | |
| JP4482613B2 (ja) | 多層配線基板の製造方法 | |
| TWI377883B (en) | Method for fabricating embedded circuit | |
| CN104254191A (zh) | 无芯层封装基板及其制作方法 | |
| CN104254197B (zh) | 电路板及其制作方法 | |
| CN101896038B (zh) | 电路板结构及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20161125 Address after: No. 18, Tengfei Road, Qinhuangdao Economic & Technological Development Zone, Hebei, China Applicant after: Qi Ding Technology Qinhuangdao Co.,Ltd. Applicant after: Zhen Ding Technology Co.,Ltd. Address before: 066000 Qinhuangdao economic and Technological Development Zone, Hebei Tengfei Road, No. 18 Applicant before: HONGQISHENG PRECISION ELECTRONICS (QINHUANGDAO) Co.,Ltd. Applicant before: Zhen Ding Technology Co.,Ltd. |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20231007 Address after: 066004 No. 18-2, Tengfei Road, Qinhuangdao Economic and Technological Development Zone, Hebei Province Patentee after: Liding semiconductor technology Qinhuangdao Co.,Ltd. Patentee after: Zhen Ding Technology Co.,Ltd. Address before: No.18, Tengfei Road, Qinhuangdao Economic and Technological Development Zone, Hebei Province 066004 Patentee before: Qi Ding Technology Qinhuangdao Co.,Ltd. Patentee before: Zhen Ding Technology Co.,Ltd. |
|
| TR01 | Transfer of patent right |