JP3063427B2 - 回路基板およびその形成方法 - Google Patents
回路基板およびその形成方法Info
- Publication number
- JP3063427B2 JP3063427B2 JP28266192A JP28266192A JP3063427B2 JP 3063427 B2 JP3063427 B2 JP 3063427B2 JP 28266192 A JP28266192 A JP 28266192A JP 28266192 A JP28266192 A JP 28266192A JP 3063427 B2 JP3063427 B2 JP 3063427B2
- Authority
- JP
- Japan
- Prior art keywords
- metal foil
- layer
- interlayer insulating
- conductive paste
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は電子機器に用いる回路基
板およびその形成方法並びにそれを用いた多層基板に関
するものである。
板およびその形成方法並びにそれを用いた多層基板に関
するものである。
【０００２】
【従来の技術】近年、電子機器回路の高性能化・小型化
に伴い、回路基板には高密度化と高放熱性が求められて
いる。回路基板において、従来は、層間の電気的接続は
スル−ホ−ルメッキが一般的である。セラミック多層基
板においてはインナ・ウ゛ァイア・ホ−ル接続が可能で
あり、高密度化が図れ放熱性にも優れることは知られて
いた。しかし、セラミックはコストが高く、樹脂基板
（例えば、ガラスエポキシ基板）のように広く使用され
るには至っていない。一方、樹脂基板において一般的な
スル−ホ−ルメッキによる接続は積層基材の両面の導体
（銅箔をパタ−ン状に形成したもの）を電気的に結合す
るものである、この方法ではメッキ法を用いているので
層間内部での任意の接続が困難であり、基板の上下面に
貫通孔が存在する。
に伴い、回路基板には高密度化と高放熱性が求められて
いる。回路基板において、従来は、層間の電気的接続は
スル−ホ−ルメッキが一般的である。セラミック多層基
板においてはインナ・ウ゛ァイア・ホ−ル接続が可能で
あり、高密度化が図れ放熱性にも優れることは知られて
いた。しかし、セラミックはコストが高く、樹脂基板
（例えば、ガラスエポキシ基板）のように広く使用され
るには至っていない。一方、樹脂基板において一般的な
スル−ホ−ルメッキによる接続は積層基材の両面の導体
（銅箔をパタ−ン状に形成したもの）を電気的に結合す
るものである、この方法ではメッキ法を用いているので
層間内部での任意の接続が困難であり、基板の上下面に
貫通孔が存在する。
【０００３】
【発明が解決しようとする課題】そのために複雑な回路
（ネット数の多いあるいは規模の大きい回路）を小型化
しようとする場合はスルホ−ルが非常に多くなり、小型
化が出来ず放熱性にも問題があった。セラミック基板の
場合はこの問題は解決出来ていたが、前述したように製
造コストが高くつく問題があった。本発明は上記問題点
に鑑みてなされたものであり、その目的とする所はイン
ナ・ウ゛ァイア・ホ−ルによる電極層間の電気的接続を
容易に行うことが出来、さらには放熱性の向上と低コス
ト化が可能な両面基板から多層基板までを得ることにあ
る。
（ネット数の多いあるいは規模の大きい回路）を小型化
しようとする場合はスルホ−ルが非常に多くなり、小型
化が出来ず放熱性にも問題があった。セラミック基板の
場合はこの問題は解決出来ていたが、前述したように製
造コストが高くつく問題があった。本発明は上記問題点
に鑑みてなされたものであり、その目的とする所はイン
ナ・ウ゛ァイア・ホ−ルによる電極層間の電気的接続を
容易に行うことが出来、さらには放熱性の向上と低コス
ト化が可能な両面基板から多層基板までを得ることにあ
る。
【０００４】
【課題を解決するための手段】本発明は上記問題点を解
決するため、層間絶縁基材の孔部に埋設した導電性ペー
ストを介してセラミック基板上の回路導体と金属箔層と
をインナ・ヴァイア・ホールによる接続を実現しようと
するものである。さらに、回路導体層と金属箔層によ
り、層間絶縁基材に設けられた孔部を挟み、導電性ペー
ストが回路導体層と金属箔層との間で加圧されて塑性変
形した金属粒子を有することを特徴とする。なお、本発
明におけるインナ・ヴァイア・ホールとは、導体間を内
層で接続するための孔をさす。
決するため、層間絶縁基材の孔部に埋設した導電性ペー
ストを介してセラミック基板上の回路導体と金属箔層と
をインナ・ヴァイア・ホールによる接続を実現しようと
するものである。さらに、回路導体層と金属箔層によ
り、層間絶縁基材に設けられた孔部を挟み、導電性ペー
ストが回路導体層と金属箔層との間で加圧されて塑性変
形した金属粒子を有することを特徴とする。なお、本発
明におけるインナ・ヴァイア・ホールとは、導体間を内
層で接続するための孔をさす。
【０００５】
【作用】本発明の上記した方法によれば、スル−ホ−ル
メッキを用いることなく放熱性に優れた低コストのイン
ナ・ウ゛ァイア・ホ−ルを備えた両面基板および多層基
板を形成することが可能である。
メッキを用いることなく放熱性に優れた低コストのイン
ナ・ウ゛ァイア・ホ−ルを備えた両面基板および多層基
板を形成することが可能である。
【０００６】
【実施例】以下、本発明の一実施例の回路基板およびそ
の形成方法並びにそれを用いた多層基板について図面に
基づき詳細に説明する。
の形成方法並びにそれを用いた多層基板について図面に
基づき詳細に説明する。
【０００７】図１は本発明の回路基板の一実施例の構造
断面図である。本発明の回路基板はセラミック基板１０
１、基板上の回路導体１０２、および層間絶縁基材１０
３、導電性ペ−スト１０４、銅箔層１０５（図の場合は
加工後の銅箔）、とからなっている。セラミック基板１
０１には厚膜ＩＣ用の各種基板材料の使用が可能である
が、放熱性やコストの点からアルミナが好ましい。ま
た、基板上の回路導体１０２は厚膜導体が一般的である
が、必要に応じて薄膜や各種の材料、工法の選択が可能
である。
断面図である。本発明の回路基板はセラミック基板１０
１、基板上の回路導体１０２、および層間絶縁基材１０
３、導電性ペ−スト１０４、銅箔層１０５（図の場合は
加工後の銅箔）、とからなっている。セラミック基板１
０１には厚膜ＩＣ用の各種基板材料の使用が可能である
が、放熱性やコストの点からアルミナが好ましい。ま
た、基板上の回路導体１０２は厚膜導体が一般的である
が、必要に応じて薄膜や各種の材料、工法の選択が可能
である。
【０００８】次に、本発明のインナ・ウ゛ァイア・ホ−
ル接続では層間絶縁基材１０３の圧縮性を利用し、導電
性ペ−スト１０４に含まれる金属粒子が加熱加圧されて
塑性変形する。従って層間絶縁基材１０３は加熱加圧さ
れて圧縮する性質を備えていれば各種の積層材（プリプ
レグ）の使用が可能であるが、多孔質の芳香族ポリアミ
ド繊維と熱硬化性樹脂の複合材が好ましい。導電性ペ−
スト１０４は無溶剤の熱硬化性樹脂に金属粒子を分散さ
せたもので、金属粒子としては形状が球形で、加熱加圧
されて塑性変形するものが好ましく、材質としては金、
銀、銅、鉛、錫の単体およびこれらを主成分とする合金
の使用が可能である。
ル接続では層間絶縁基材１０３の圧縮性を利用し、導電
性ペ−スト１０４に含まれる金属粒子が加熱加圧されて
塑性変形する。従って層間絶縁基材１０３は加熱加圧さ
れて圧縮する性質を備えていれば各種の積層材（プリプ
レグ）の使用が可能であるが、多孔質の芳香族ポリアミ
ド繊維と熱硬化性樹脂の複合材が好ましい。導電性ペ−
スト１０４は無溶剤の熱硬化性樹脂に金属粒子を分散さ
せたもので、金属粒子としては形状が球形で、加熱加圧
されて塑性変形するものが好ましく、材質としては金、
銀、銅、鉛、錫の単体およびこれらを主成分とする合金
の使用が可能である。
【０００９】図２は本発明の回路基板の形成方法の工程
図である。図２（ａ）においてセラミック基板１０１上
の回路導体１０２は公知の厚膜技術を用いて形成してあ
る。
図である。図２（ａ）においてセラミック基板１０１上
の回路導体１０２は公知の厚膜技術を用いて形成してあ
る。
【００１０】層間絶縁基材１０３はシ−ト状のプリプレ
グである。このプリプレグに貫通孔１０６をあける。一
般にはドリルがよく使われるが、材料によってはレ−ザ
で加工することも可能である。図２（ｂ）はプリプレグ
に開けた貫通孔にメタルマスク等を用いて導電性ペ−ス
ト１０４を充填した状態を示している。図２（ｃ）は図
２（ｂ）上に銅箔を張り合わせた状態を示している。図
２（ｄ）は、図２（ｃ）に加熱加圧を加えた状態を示し
ている。プリプレグは圧縮されて厚みが薄くなり、且、
樹脂が硬化している。同時に、導電性ペ−スト１０４に
含まれる金属粒子が塑性変形して回路導体１０２と銅箔
１０５間の電気的接続の役割を果たす。図２（ｅ）は表
面の銅箔を加工（エッチング等）して配線パタ−ンを形
成した後の状態を示している。加工後の銅箔１０５は回
路導体となる。
グである。このプリプレグに貫通孔１０６をあける。一
般にはドリルがよく使われるが、材料によってはレ−ザ
で加工することも可能である。図２（ｂ）はプリプレグ
に開けた貫通孔にメタルマスク等を用いて導電性ペ−ス
ト１０４を充填した状態を示している。図２（ｃ）は図
２（ｂ）上に銅箔を張り合わせた状態を示している。図
２（ｄ）は、図２（ｃ）に加熱加圧を加えた状態を示し
ている。プリプレグは圧縮されて厚みが薄くなり、且、
樹脂が硬化している。同時に、導電性ペ−スト１０４に
含まれる金属粒子が塑性変形して回路導体１０２と銅箔
１０５間の電気的接続の役割を果たす。図２（ｅ）は表
面の銅箔を加工（エッチング等）して配線パタ−ンを形
成した後の状態を示している。加工後の銅箔１０５は回
路導体となる。
【００１１】図３は上記に述べた回路基板の形成方法を
くり返し用いて得ることが出来る多層基板の構造断面図
を示している。図２（ｅ）で得た銅箔１０５からなる配
線パタ−ン上に最外層を構成する第２の層間絶縁基材２
０３、導電性ペ−スト２０４、銅箔２０５をそれぞれに
配してセラミック基板の片側の面上に３層の導体層を構
成してある。
くり返し用いて得ることが出来る多層基板の構造断面図
を示している。図２（ｅ）で得た銅箔１０５からなる配
線パタ−ン上に最外層を構成する第２の層間絶縁基材２
０３、導電性ペ−スト２０４、銅箔２０５をそれぞれに
配してセラミック基板の片側の面上に３層の導体層を構
成してある。
【００１２】図３の多層基板の構成において、導体層は
セラミック基板の片面に形成してあるが、これに限定す
るものではなく、スルホ−ルを介してその両面に回路導
体を備えたセラミック基板を用い、その両面に多層化し
て構成できることは容易にわかる。この場合、スルホ−
ルの貫通孔は前もって埋めておいたほうがよい。
セラミック基板の片面に形成してあるが、これに限定す
るものではなく、スルホ−ルを介してその両面に回路導
体を備えたセラミック基板を用い、その両面に多層化し
て構成できることは容易にわかる。この場合、スルホ−
ルの貫通孔は前もって埋めておいたほうがよい。
【００１３】（実施例１）本発明の第１の実施例では図
１に示すようにベ−スとなるセラミック回路基板は、
０．６３mmの厚さのアルミナ板上に銀・パラジウムの回
路導体を形成した。回路導体上のプリプレグとしては２
００μｍの厚みのアラミド−エポキシシ−ト（帝人
（株）製ＴＡ−０１）を使用しドリルを用いてこの基材
に０．２mmの貫通孔を形成した。
１に示すようにベ−スとなるセラミック回路基板は、
０．６３mmの厚さのアルミナ板上に銀・パラジウムの回
路導体を形成した。回路導体上のプリプレグとしては２
００μｍの厚みのアラミド−エポキシシ−ト（帝人
（株）製ＴＡ−０１）を使用しドリルを用いてこの基材
に０．２mmの貫通孔を形成した。
【００１４】この貫通孔に、金属粒子として平均粒径が
２μｍの球状の銀パウダ−を無溶剤のエポキシ樹脂（エ
ポキシテクノロジ−社製エポテック３０１）に分散させ
た導電性ペ−ストを充填した後、銅箔をプリプレグの上
面に張り合わせ、これを熱プレスを用いてプレス温度１
７０℃、圧力１０〜５０kg/cm2で６０分間加熱加圧して
銅箔層を形成した。以上のような方法を用いて形成した
銅箔層を公知のエッチング技術を用いて電極パタ−ンを
形成した。
２μｍの球状の銀パウダ−を無溶剤のエポキシ樹脂（エ
ポキシテクノロジ−社製エポテック３０１）に分散させ
た導電性ペ−ストを充填した後、銅箔をプリプレグの上
面に張り合わせ、これを熱プレスを用いてプレス温度１
７０℃、圧力１０〜５０kg/cm2で６０分間加熱加圧して
銅箔層を形成した。以上のような方法を用いて形成した
銅箔層を公知のエッチング技術を用いて電極パタ−ンを
形成した。
【００１５】図４に銀の導電性ペ−ストを用いたとき
の、インナ・ウ゛ァイア・ホ−ルの接続抵抗値と、層間
絶縁基材の圧縮率の関係を示す。層間絶縁基材が加熱加
圧され、導電性ペ−ストに含まれる金属粒子が塑性変形
してその圧縮率が３０％以上になると安定な電気的接続
がなされる。
の、インナ・ウ゛ァイア・ホ−ルの接続抵抗値と、層間
絶縁基材の圧縮率の関係を示す。層間絶縁基材が加熱加
圧され、導電性ペ−ストに含まれる金属粒子が塑性変形
してその圧縮率が３０％以上になると安定な電気的接続
がなされる。
【００１６】（実施例２）接続抵抗を測定するためのパ
タ−ンが形成されている実施例１の回路基板の電極パタ
−ン上に、電極の位置に直径０．２mmの貫通孔を備えた
アラミド−エポキシシ−トを重ね合わせ、貫通孔に銀の
導電性ペ−ストを充填した後、銅箔をプリプレグの上面
に張り合わせ、これを熱プレスを用いてプレス温度１７
０℃、圧力６０kg/cm2で６０分間加熱加圧して積層し、
銅箔層をエッチングして３層の回路基板を形成した。
タ−ンが形成されている実施例１の回路基板の電極パタ
−ン上に、電極の位置に直径０．２mmの貫通孔を備えた
アラミド−エポキシシ−トを重ね合わせ、貫通孔に銀の
導電性ペ−ストを充填した後、銅箔をプリプレグの上面
に張り合わせ、これを熱プレスを用いてプレス温度１７
０℃、圧力６０kg/cm2で６０分間加熱加圧して積層し、
銅箔層をエッチングして３層の回路基板を形成した。
【００１７】４層基板の２，３層間に形成されたインナ
・ウ゛ァイア・ホ−ルの接続抵抗は、実施例１と同様に
積層基材が圧縮されて導電性ペ−ストに含まれる金属粒
子が塑性変形し、上下の銅箔間の安定な電気的接続がな
された。
・ウ゛ァイア・ホ−ルの接続抵抗は、実施例１と同様に
積層基材が圧縮されて導電性ペ−ストに含まれる金属粒
子が塑性変形し、上下の銅箔間の安定な電気的接続がな
された。
【００１８】
【発明の効果】以上説明したように、本発明の回路基板
とその形成方法およびそれを用いた多層基板によれば、
スルホ−ルメッキ技術を用いることなく放熱性に優れた
低コストのインナ・ウ゛ァイア・ホ−ルを備えた回路基
板を実現することができ、その多層化も容易に実現する
ことができる。
とその形成方法およびそれを用いた多層基板によれば、
スルホ−ルメッキ技術を用いることなく放熱性に優れた
低コストのインナ・ウ゛ァイア・ホ−ルを備えた回路基
板を実現することができ、その多層化も容易に実現する
ことができる。
【図１】本発明の実施例における回路基板を示す構造断
面図
面図
【図２】本発明の実施例における回路基板の形成方法の
工程図
工程図
【図３】本発明の実施例における多層基板を示す構造断
面図
面図
【図４】本発明の実施例における回路基板に銀の導電性
ペ−ストを用いた時の、インナ・ウ゛ァイア・ ホ−ル
の接続抵抗値と、積層基材の圧縮率の関係を示す図
ペ−ストを用いた時の、インナ・ウ゛ァイア・ ホ−ル
の接続抵抗値と、積層基材の圧縮率の関係を示す図
１０１ セラミック基板 １０２ 回路導体 １０３ 層間絶縁基材 １０４ 導電性ペ−スト １０５ 銅箔層 １０６ 貫通孔 ２０３ 第２の層間絶縁基材 ２０４ 第２の導電性ペ−スト ２０５ 第２の銅箔層
フロントページの続き (72)発明者 畠山 秋仁 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (56)参考文献 特開 平４−206687（ＪＰ，Ａ) 特開 昭62−243397（ＪＰ，Ａ) 特開 昭60−136400（ＪＰ，Ａ) 特開 昭62−222697（ＪＰ，Ａ) 特開 平１−151293（ＪＰ，Ａ) 実開 昭63−16482（ＪＰ，Ｕ) 特表 昭60−502282（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H05K 3/46 H05K 3/40
Claims (5)
- 【請求項１】 セラミック基板上に設けられた回路導体
層と金属箔層により、層間絶縁基材に設けられた孔部を
挟み、前記孔部に埋設された導電性ペーストを介して前
記回路導体層と金属箔層とが電気的に接続されており、
前記導電性ペーストは前記回路導体層と前記金属箔層と
の間で加圧されて塑性変形した金属粒子を有することを
特徴とする回路基板。 - 【請求項２】 層間絶縁基材を芳香族ポリアミド繊維と
熱硬化性樹脂の複合材とする請求項１記載の回路基板。 - 【請求項３】 回路導体層を備えたセラミック基板の片
面もしくは両面に層間絶縁基材と金属箔層を交互に複数
に積層し、前記層間絶縁基材に設けられた孔部を、前記回路導体層
と金属箔層により挟み、もしくは、２つの前記金属箔層
により挟み、前記孔部に埋設された導電性ペーストを介
して、前記回路導体層と金属箔層、もしくは、２つの前
記金属箔層とが電気的に接続されており、前記導電性ペ
ーストは前記回路導体層と前記金属箔層、もしくは、２
つの前記金属箔層との間で加圧されて塑性変形した金属
粒子を有する ことを特徴とする多層基板。 - 【請求項４】 層間絶縁基材を芳香族ポリアミド繊維と
熱硬化性樹脂の複合材とする請求項３記載の多層基板。 - 【請求項５】 セラミック基板と、孔部に導電性ペース
トを充填した層間絶縁基材と、金属箔とを一体化し、加
熱加圧することで層間絶縁基材および導電性ペーストを
圧縮して前記導電ペースト内に含まれた金属粒子を塑性
変形させ、その後、金属箔を加工して配線パターンを得
ることを特徴とする回路基板の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28266192A JP3063427B2 (ja) | 1992-10-21 | 1992-10-21 | 回路基板およびその形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28266192A JP3063427B2 (ja) | 1992-10-21 | 1992-10-21 | 回路基板およびその形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06132667A JPH06132667A (ja) | 1994-05-13 |
| JP3063427B2 true JP3063427B2 (ja) | 2000-07-12 |
Family
ID=17655415
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28266192A Expired - Lifetime JP3063427B2 (ja) | 1992-10-21 | 1992-10-21 | 回路基板およびその形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3063427B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2587596B2 (ja) * | 1993-09-21 | 1997-03-05 | 松下電器産業株式会社 | 回路基板接続材とそれを用いた多層回路基板の製造方法 |
| CN1098023C (zh) * | 1996-01-11 | 2003-01-01 | 揖斐电株式会社 | 印制布线板及其制造方法 |
| US6871396B2 (en) | 2000-02-09 | 2005-03-29 | Matsushita Electric Industrial Co., Ltd. | Transfer material for wiring substrate |
-
1992
- 1992-10-21 JP JP28266192A patent/JP3063427B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06132667A (ja) | 1994-05-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3057924B2 (ja) | 両面プリント基板およびその製造方法 | |
| JP3051700B2 (ja) | 素子内蔵多層配線基板の製造方法 | |
| KR940009175B1 (ko) | 다층 프린트기판의 제조방법 | |
| JPH11126978A (ja) | 多層配線基板 | |
| JPH06268345A (ja) | 回路形成用基板の製造方法および回路形成用基板 | |
| JPH0239877B2 (ja) | ||
| JP3199664B2 (ja) | 多層配線基板の製造方法 | |
| JP2004007006A (ja) | 多層配線基板 | |
| JP3600317B2 (ja) | 多層印刷配線板およびその製造方法 | |
| JP3428070B2 (ja) | 印刷配線板の製造方法 | |
| JP3063427B2 (ja) | 回路基板およびその形成方法 | |
| JP2002198654A (ja) | 電気素子内蔵配線基板およびその製造方法 | |
| JP3167840B2 (ja) | 印刷配線板および印刷配線板の製造方法 | |
| JP3173249B2 (ja) | 多層プリント配線板及びその製造方法 | |
| JP3348004B2 (ja) | 多層配線基板およびその製造方法 | |
| JP3146712B2 (ja) | 両面プリント基板およびその製造方法 | |
| JP3359540B2 (ja) | 多層プリント配線基板の製造方法 | |
| JP3956667B2 (ja) | 回路基板およびその製造方法 | |
| JPH0621619A (ja) | プリント配線板およびその形成方法 | |
| JP2002319763A (ja) | 多層配線基板、およびその製造方法 | |
| JP2007035716A (ja) | プリント基板の製造方法 | |
| JP2000133943A (ja) | 多層基板の製造方法 | |
| JP3220400B2 (ja) | プリント配線基板の製造方法 | |
| JP3474895B2 (ja) | 電気接続装置とその製造方法ならびにプリント配線板とその製造方法 | |
| JP3065569B2 (ja) | プリント回路基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20090512 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100512 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20100512 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110512 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20110512 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120512 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 12 Free format text: PAYMENT UNTIL: 20120512 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130512 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 13 Free format text: PAYMENT UNTIL: 20130512 |