JPH0621619A - プリント配線板およびその形成方法 - Google Patents
プリント配線板およびその形成方法Info
- Publication number
- JPH0621619A JPH0621619A JP17660092A JP17660092A JPH0621619A JP H0621619 A JPH0621619 A JP H0621619A JP 17660092 A JP17660092 A JP 17660092A JP 17660092 A JP17660092 A JP 17660092A JP H0621619 A JPH0621619 A JP H0621619A
- Authority
- JP
- Japan
- Prior art keywords
- base material
- laminated base
- printed wiring
- wiring board
- base member
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
- H05K1/092—Dispersed materials, e.g. conductive pastes or inks
- H05K1/095—Dispersed materials, e.g. conductive pastes or inks for polymer thick films, i.e. having a permanent organic polymeric binder
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
- H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
Abstract
(57)【要約】
【目的】 回路基板の絶縁層表面と回路導体表面の高さ
を同一面に構成することが可能なプリント配線板とその
形成方法およびそれを用いたＩＶＨ基板を得ることを目
的とする。 【構成】 出発基材が多孔質の積層基材を用い、前記基
材の圧縮性を利用して積層基材上の回路導体を基材中に
圧入し、積層基材の表面と回路導体の表面が段差のない
同一平面に構成してあるプリント配線板。
を同一面に構成することが可能なプリント配線板とその
形成方法およびそれを用いたＩＶＨ基板を得ることを目
的とする。 【構成】 出発基材が多孔質の積層基材を用い、前記基
材の圧縮性を利用して積層基材上の回路導体を基材中に
圧入し、積層基材の表面と回路導体の表面が段差のない
同一平面に構成してあるプリント配線板。
Description
【０００１】
【産業上の利用分野】本発明は電子機器を実装するため
のプリント配線板とその形成方法およびそれを用いたイ
ンナ・ウ゛ァイア・ホ−ル（以下ＩＶＨと呼ぶ）基板に
関するものである。
のプリント配線板とその形成方法およびそれを用いたイ
ンナ・ウ゛ァイア・ホ−ル（以下ＩＶＨと呼ぶ）基板に
関するものである。
【０００２】
【従来の技術】近年、電子機器の小型高密度化に伴い、
面実装に適したプリント配線板の必要性が高まってい
る。従来のプリント配線板は積層基材上に銅箔を積層
し、公知のエッチング技術により回路導体が形成されて
いる。また、従来のＩＶＨ基板はスルホ−ルメッキされ
た孔内に導電性ペ−ストを充填し、ビア部を含む銅箔ラ
ンド部の上面に銅メッキを施して部品ランドが形成され
ている。
面実装に適したプリント配線板の必要性が高まってい
る。従来のプリント配線板は積層基材上に銅箔を積層
し、公知のエッチング技術により回路導体が形成されて
いる。また、従来のＩＶＨ基板はスルホ−ルメッキされ
た孔内に導電性ペ−ストを充填し、ビア部を含む銅箔ラ
ンド部の上面に銅メッキを施して部品ランドが形成され
ている。
【０００３】
【発明が解決しようとする課題】しかしながら従来のプ
リント配線板並びにＩＶＨ基板は、積層基材の表面に積
層した銅箔、並びに銅箔の表面に形成した銅メッキの厚
み分の段差があり、この段差が微小チップ部品の面実装
性を阻外する要因となっている。
リント配線板並びにＩＶＨ基板は、積層基材の表面に積
層した銅箔、並びに銅箔の表面に形成した銅メッキの厚
み分の段差があり、この段差が微小チップ部品の面実装
性を阻外する要因となっている。
【０００４】本発明は上記の問題点に鑑みてなされたも
のであり、その目的とする所は、プリント配線板の積層
基材の表面と、回路導体の表面を段差のない同一平面に
構成することが可能なプリント配線板とその形成方法お
よびそれを用いたＩＶＨ基板を得ることにある。
のであり、その目的とする所は、プリント配線板の積層
基材の表面と、回路導体の表面を段差のない同一平面に
構成することが可能なプリント配線板とその形成方法お
よびそれを用いたＩＶＨ基板を得ることにある。
【０００５】
【課題を解決するための手段】本発明は上記目的を達成
するために、多孔質積層基材上に構成した回路導体を積
層時の加圧加熱によって積層基材に圧入し、積層基材の
表面と回路導体の表面を段差のない同一平面に構成する
ことを実現しようとするものである。なお、本発明にお
けるＩＶＨとは導体間を内層で接続するための孔をさ
す。
するために、多孔質積層基材上に構成した回路導体を積
層時の加圧加熱によって積層基材に圧入し、積層基材の
表面と回路導体の表面を段差のない同一平面に構成する
ことを実現しようとするものである。なお、本発明にお
けるＩＶＨとは導体間を内層で接続するための孔をさ
す。
【０００６】
【作用】本発明の上記した方法によれば、積層基材の圧
縮性を利用して回路基板の表面を凹凸のない平滑面に構
成することが可能であり、しかも容易にＩＶＨを備えた
プリント配線板を形成することが可能である。
縮性を利用して回路基板の表面を凹凸のない平滑面に構
成することが可能であり、しかも容易にＩＶＨを備えた
プリント配線板を形成することが可能である。
【０００７】
【実施例】以下、本発明の一実施例のプリント配線板お
よびその形成方法について図面に基づき詳細に説明す
る。
よびその形成方法について図面に基づき詳細に説明す
る。
【０００８】図１は本発明の実施例におけるプリント配
線板の構造断面図、図２（ａ）から（ｆ）は同実施例に
おけるプリント配線板の形成方法を示す工程断面図であ
る。図１において１は多孔質の積層基材、２は貫通孔、
３および３’は回路導体、４は導電性ペ−ストである。
線板の構造断面図、図２（ａ）から（ｆ）は同実施例に
おけるプリント配線板の形成方法を示す工程断面図であ
る。図１において１は多孔質の積層基材、２は貫通孔、
３および３’は回路導体、４は導電性ペ−ストである。
【０００９】本発明の実施例では図１に示すように、積
層基材１には貫通孔２が設けてあり、その内面には導電
性ペ−スト４が充填してある。積層基材１の両面には回
路導体３、および３’が形成してあり、貫通孔２に充填
した導電性ペ−スト４を介して回路導体間が電気的に接
続されている。積層基材１は５０μｍ〜２００μｍの厚
みのアラミド−エポキシシ−ト（帝人（株）製プリプレ
グＴＡ−０１）からなる。積層基材１の貫通孔２は０．
１〜０．５ｍｍφのサイズに加工してあり、炭酸ガスレ
−ザやパンチング等の手段を用いて形成したものであ
る。貫通孔２には導電性フィラ−とバインダ−からなる
導電性ペ−スト４が充填してある。このときの導電性ペ
−スト４としては、導電性フィラ−としてＡｇの粉体
を、バインダ−としては無溶剤のエポキシ樹脂（エポキ
シテクノロジ−社製エポテック３０１）を使用した。
層基材１には貫通孔２が設けてあり、その内面には導電
性ペ−スト４が充填してある。積層基材１の両面には回
路導体３、および３’が形成してあり、貫通孔２に充填
した導電性ペ−スト４を介して回路導体間が電気的に接
続されている。積層基材１は５０μｍ〜２００μｍの厚
みのアラミド−エポキシシ−ト（帝人（株）製プリプレ
グＴＡ−０１）からなる。積層基材１の貫通孔２は０．
１〜０．５ｍｍφのサイズに加工してあり、炭酸ガスレ
−ザやパンチング等の手段を用いて形成したものであ
る。貫通孔２には導電性フィラ−とバインダ−からなる
導電性ペ−スト４が充填してある。このときの導電性ペ
−スト４としては、導電性フィラ−としてＡｇの粉体
を、バインダ−としては無溶剤のエポキシ樹脂（エポキ
シテクノロジ−社製エポテック３０１）を使用した。
【００１０】積層基材１の両面に設けた回路導体３、お
よび３’は、熱プレスを用いて予め積層基材１上に銅箔
を仮積層したものを、公知のエッチング技術を用いて形
成した後、再度熱プレスを行って回路導体３、３’間の
電気的接続を図ると共に、積層基材１の表面と回路導体
３、３’の表面を平坦化し段差のない同一平面に構成す
る。平坦化のメカニズムとしては、積層基材のアラミド
−エポキシシ−トが多孔質であり、積層時に加熱加圧さ
れてその厚みが４０〜７０％圧縮される。同時にパタ−
ン化した回路導体３、３’が積層基材１中に圧入される
事により積層基材１の表面と回路導体３、３’の表面と
の平坦化が図れるものである。
よび３’は、熱プレスを用いて予め積層基材１上に銅箔
を仮積層したものを、公知のエッチング技術を用いて形
成した後、再度熱プレスを行って回路導体３、３’間の
電気的接続を図ると共に、積層基材１の表面と回路導体
３、３’の表面を平坦化し段差のない同一平面に構成す
る。平坦化のメカニズムとしては、積層基材のアラミド
−エポキシシ−トが多孔質であり、積層時に加熱加圧さ
れてその厚みが４０〜７０％圧縮される。同時にパタ−
ン化した回路導体３、３’が積層基材１中に圧入される
事により積層基材１の表面と回路導体３、３’の表面と
の平坦化が図れるものである。
【００１１】次に、本発明の実施例におけるプリント配
線板の形成方法について説明する。図２は本発明の実施
例を示す工程断面図である。図２において、１は多孔質
の積層基材、１ａは離形層、２は貫通孔、３および３’
は回路導体、４は導電性ペ−スト、５はスキ−ジ、６お
よび６’は銅箔である。本発明の実施例では図２（ａ）
に示すように、積層基材１としては５０μｍ〜２００μ
ｍの厚みのアラミド−エポキシシ−トを使用し、その上
面には離形層１ａが形成してある。この離形層１ａは厚
みが２０〜５０μｍポリエチレンテレフタレ−トを熱ロ
−ル、あるいは粘着剤等により張り合わせたものであ
る。また、図２（ａ）に示す積層基材１の貫通孔２は炭
酸ガスレ−ザもしくはエキシマレ−ザを用いて形成した
もので、貫通孔のサイズとしは０．１〜０．５ｍｍφに
形成してある。貫通孔２を設けた積層基材１は図２
（ｂ）示すようにその下面に銅箔６を張り合わせた後、
図２（ｃ）に示すように貫通孔２に導電性ペ−スト４を
充填する。このときの導電性ペ−スト４は前記したと同
様の材料を３本ロ−ルで混練したものを使用し、図２
（ｃ）に示すようにスキ−ジ５を用いて離形層１ａの表
面にスキ−ジのエッジを当接しながら移動して貫通孔２
に充填した。他の方法としては予め積層基材１の貫通孔
２に導電性ペ−スト４を充填した後、銅箔６を張り合わ
せる事も可能である。その後、図２（ｄ）に示すように
離形層１ａを剥離し、銅箔６’を図２（ｅ）のごとく積
層基材１の上面に張り合わせ、熱プレスを用いて温度１
３０℃、圧力６０kg/cm2、で１５分間予備プレスして銅
箔６、６’を仮積層する。この後、公知のエッチング技
術を用いて形成した回路導体３、３’は、加熱温度を１
７０℃に昇温して再度熱プレスし、図２（ｆ）に示すよ
うに回路導体３、３’間の電気的接続を図るとともに、
積層基材１の塑性変形を利用して回路導体３、３’を積
層基材１中に圧入し、積層基材１の表面と回路導体３、
３’の表面を段差のない同一平面に形成した。
線板の形成方法について説明する。図２は本発明の実施
例を示す工程断面図である。図２において、１は多孔質
の積層基材、１ａは離形層、２は貫通孔、３および３’
は回路導体、４は導電性ペ−スト、５はスキ−ジ、６お
よび６’は銅箔である。本発明の実施例では図２（ａ）
に示すように、積層基材１としては５０μｍ〜２００μ
ｍの厚みのアラミド−エポキシシ−トを使用し、その上
面には離形層１ａが形成してある。この離形層１ａは厚
みが２０〜５０μｍポリエチレンテレフタレ−トを熱ロ
−ル、あるいは粘着剤等により張り合わせたものであ
る。また、図２（ａ）に示す積層基材１の貫通孔２は炭
酸ガスレ−ザもしくはエキシマレ−ザを用いて形成した
もので、貫通孔のサイズとしは０．１〜０．５ｍｍφに
形成してある。貫通孔２を設けた積層基材１は図２
（ｂ）示すようにその下面に銅箔６を張り合わせた後、
図２（ｃ）に示すように貫通孔２に導電性ペ−スト４を
充填する。このときの導電性ペ−スト４は前記したと同
様の材料を３本ロ−ルで混練したものを使用し、図２
（ｃ）に示すようにスキ−ジ５を用いて離形層１ａの表
面にスキ−ジのエッジを当接しながら移動して貫通孔２
に充填した。他の方法としては予め積層基材１の貫通孔
２に導電性ペ−スト４を充填した後、銅箔６を張り合わ
せる事も可能である。その後、図２（ｄ）に示すように
離形層１ａを剥離し、銅箔６’を図２（ｅ）のごとく積
層基材１の上面に張り合わせ、熱プレスを用いて温度１
３０℃、圧力６０kg/cm2、で１５分間予備プレスして銅
箔６、６’を仮積層する。この後、公知のエッチング技
術を用いて形成した回路導体３、３’は、加熱温度を１
７０℃に昇温して再度熱プレスし、図２（ｆ）に示すよ
うに回路導体３、３’間の電気的接続を図るとともに、
積層基材１の塑性変形を利用して回路導体３、３’を積
層基材１中に圧入し、積層基材１の表面と回路導体３、
３’の表面を段差のない同一平面に形成した。
【００１２】本発明の他の実施例では図３に示すよう
に、一対の両面プリント板７および７’の対向する内面
の回路導体間を、図２において示した方法と同様の手順
で多層プリント配線板を形成した。
に、一対の両面プリント板７および７’の対向する内面
の回路導体間を、図２において示した方法と同様の手順
で多層プリント配線板を形成した。
【００１３】なお、上記実施例では積層基材１としてア
ラミド−エポキシシ−トを使用したがこれに限定するも
のではなく、その材質につては加熱加圧によって圧縮さ
れるものであれば特に制限を加えないものである。ま
た、図３の実施例では一対の両面プリント配線板を用い
て４層の多層プリント配線板を構成したが、同様の積層
手段により両面プリント配線板を複数枚用いて４層以上
の多層化が図れることは云うまでもない。
ラミド−エポキシシ−トを使用したがこれに限定するも
のではなく、その材質につては加熱加圧によって圧縮さ
れるものであれば特に制限を加えないものである。ま
た、図３の実施例では一対の両面プリント配線板を用い
て４層の多層プリント配線板を構成したが、同様の積層
手段により両面プリント配線板を複数枚用いて４層以上
の多層化が図れることは云うまでもない。
【００１４】
【発明の効果】以上説明したように、本発明のプリント
配線板およびその形成方法ならびにそれを用いたＩＶＨ
基板によれば、積層基材の表面と回路導体の表面が段差
のない同一平面のプリント配線板、並びにＩＶＨ構成の
回路基板を容易に実現することができ、チップ状電子部
品の実装性が向上する。
配線板およびその形成方法ならびにそれを用いたＩＶＨ
基板によれば、積層基材の表面と回路導体の表面が段差
のない同一平面のプリント配線板、並びにＩＶＨ構成の
回路基板を容易に実現することができ、チップ状電子部
品の実装性が向上する。
【図１】本発明の実施例におけるプリント配線板の構造
断面図
断面図
【図２】同実施例におけるプリント配線板の形成方法を
示す工程断面図
示す工程断面図
【図３】本発明の他の実施例におけるＩＶＨ基板の構造
断面図
断面図
１ 積層基材 １ａ 離形層 ２ 貫通孔 ３、３’ 回路導体 ４ 導電性ペ−スト ５ スキ−ジ ６ 銅箔 ７、７’ 両面プリント配線板
───────────────────────────────────────────────────── フロントページの続き (72)発明者 小島 環生 大阪府門真市大字門真1006番地 松下電器 産業株式会社内
Claims (8)
- 【請求項１】多孔質積層基材の表面と回路導体の表面が
段差のない同一平面に構成してあることを特徴とするプ
リント配線板。 - 【請求項２】多孔質積層基材を芳香族ポリアミド繊維と
熱硬化性樹脂の複合材とすることを特徴とする請求項１
記載のプリント配線板。 - 【請求項３】多孔質積層基材上の回路導体を積層時の加
熱加圧によって前記多孔質積層基材に圧入し、前記多孔
質積層基材の表面と前記回路導体の表面が段差のない同
一表面となるよう形成することを特徴とするプリント配
線板の形成方法。 - 【請求項４】多孔質積層基材を芳香族ポリアミド繊維と
熱硬化性樹脂の複合材とする請求項３記載のプリント配
線板の形成方法。 - 【請求項５】多孔質積層基材の表面と回路導体の表面が
段差のない同一表面となるよう構成し、１対以上の前記
回路導体間が前記多孔質積層基材の貫通孔に充填した導
電性ペ−ストを介してインナ・ウ゛ァイア・ホ−ル接続
されていることを特徴とするプリント配線板。 - 【請求項６】多孔質積層基材を芳香族ポリアミド繊維と
熱硬化性樹脂の複合材とすることを特徴とする請求項５
記載のプリント配線板。 - 【請求項７】多孔質積層基材に貫通孔を設ける工程と、
前記貫通孔に導電性ペ−ストを充填する工程と、前記多
孔質積層基材の両面に回路導体を設ける工程と、前記回
路導体を積層時の加熱加圧によって、前記多孔質積層基
材の表面と前記回路導体の表面が段差のない同一表面と
なるように圧入し、１対以上の前記回路導体間を前記導
電性ペ−ストを介してインナ・ウ゛ァイア・ホ−ル接続
する工程とからなるプリント配線板の形成方法。 - 【請求項８】多孔質積層基材を芳香族ポリアミド繊維と
熱硬化性樹脂の複合材とする請求項７記載のプリント配
線板の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17660092A JPH0621619A (ja) | 1992-07-03 | 1992-07-03 | プリント配線板およびその形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17660092A JPH0621619A (ja) | 1992-07-03 | 1992-07-03 | プリント配線板およびその形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0621619A true JPH0621619A (ja) | 1994-01-28 |
Family
ID=16016408
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17660092A Pending JPH0621619A (ja) | 1992-07-03 | 1992-07-03 | プリント配線板およびその形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0621619A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0961533A2 (en) * | 1998-05-14 | 1999-12-01 | Matsushita Electric Industrial Co., Ltd. | Circuit board and method of manufacturing the same |
| US6192581B1 (en) | 1996-04-30 | 2001-02-27 | Matsushita Electric Industrial Co., Ltd. | Method of making printed circuit board |
| JP2001192570A (ja) * | 1999-11-01 | 2001-07-17 | Jsr Corp | 導電層形成用水性分散液、導電層、電子部品ならびに回路基板およびその製造方法 |
| US6518514B2 (en) | 2000-08-21 | 2003-02-11 | Matsushita Electric Industrial Co., Ltd. | Circuit board and production of the same |
| US6565954B2 (en) | 1998-05-14 | 2003-05-20 | Matsushita Electric Industrial Co., Ltd. | Circuit board and method of manufacturing the same |
| US6703565B1 (en) | 1996-09-06 | 2004-03-09 | Matsushita Electric Industrial Co., Ltd. | Printed wiring board |
| JP2008084993A (ja) * | 2006-09-26 | 2008-04-10 | Matsushita Electric Works Ltd | プリント配線板の製造方法 |
| US10575411B2 (en) | 2008-07-02 | 2020-02-25 | Nederlandse Organisatie Voor Toegepast-Natuurwetenschappelijk Onderzoek Tno | Method of providing conductive structures in a multi-foil system and multifoil system comprising same |
-
1992
- 1992-07-03 JP JP17660092A patent/JPH0621619A/ja active Pending
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6192581B1 (en) | 1996-04-30 | 2001-02-27 | Matsushita Electric Industrial Co., Ltd. | Method of making printed circuit board |
| US7059039B2 (en) | 1996-09-06 | 2006-06-13 | Matsushita Electric Industrial Co., Ltd. | Method for producing printed wiring boards |
| US6703565B1 (en) | 1996-09-06 | 2004-03-09 | Matsushita Electric Industrial Co., Ltd. | Printed wiring board |
| US6281448B1 (en) | 1996-12-26 | 2001-08-28 | Matsushita Electric Industrial Co., Ltd. | Printed circuit board and electronic components |
| KR100338908B1 (ko) * | 1996-12-26 | 2002-11-30 | 마쯔시다덴기산교 가부시키가이샤 | 인쇄회로기판및그의제조방법과전자구성부품패키지및그의제조방법 |
| US6748652B2 (en) | 1998-05-14 | 2004-06-15 | Matsushita Electric Industrial Co., Ltd. | Circuit board and method of manufacturing the same |
| EP0961533A3 (en) * | 1998-05-14 | 2001-04-11 | Matsushita Electric Industrial Co., Ltd. | Circuit board and method of manufacturing the same |
| EP0961533A2 (en) * | 1998-05-14 | 1999-12-01 | Matsushita Electric Industrial Co., Ltd. | Circuit board and method of manufacturing the same |
| US6532651B1 (en) | 1998-05-14 | 2003-03-18 | Matsushita Electric Industrial Co., Ltd. | Circuit board and method of manufacturing the same |
| US6565954B2 (en) | 1998-05-14 | 2003-05-20 | Matsushita Electric Industrial Co., Ltd. | Circuit board and method of manufacturing the same |
| JP2001192570A (ja) * | 1999-11-01 | 2001-07-17 | Jsr Corp | 導電層形成用水性分散液、導電層、電子部品ならびに回路基板およびその製造方法 |
| US6518514B2 (en) | 2000-08-21 | 2003-02-11 | Matsushita Electric Industrial Co., Ltd. | Circuit board and production of the same |
| US6691409B2 (en) | 2000-08-21 | 2004-02-17 | Matsushita Electric Industrial Co., Ltd. | Method of producing a circuit board |
| JP2008084993A (ja) * | 2006-09-26 | 2008-04-10 | Matsushita Electric Works Ltd | プリント配線板の製造方法 |
| US10575411B2 (en) | 2008-07-02 | 2020-02-25 | Nederlandse Organisatie Voor Toegepast-Natuurwetenschappelijk Onderzoek Tno | Method of providing conductive structures in a multi-foil system and multifoil system comprising same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06268345A (ja) | 回路形成用基板の製造方法および回路形成用基板 | |
| JP3215090B2 (ja) | 配線基板、多層配線基板、及びそれらの製造方法 | |
| US8076589B2 (en) | Multilayer wiring board and its manufacturing method | |
| JP5057653B2 (ja) | フレックスリジッド配線基板及びその製造方法 | |
| JPH0621619A (ja) | プリント配線板およびその形成方法 | |
| JP3173249B2 (ja) | 多層プリント配線板及びその製造方法 | |
| JP3956667B2 (ja) | 回路基板およびその製造方法 | |
| JP3705370B2 (ja) | 多層プリント配線板の製造方法 | |
| JP2004273575A (ja) | 多層プリント配線基板及びその製造方法 | |
| JP3146712B2 (ja) | 両面プリント基板およびその製造方法 | |
| JP3738536B2 (ja) | プリント配線基板の製造方法 | |
| JPH1187912A (ja) | 両面型配線板の製造方法 | |
| JP2001326469A (ja) | プリント配線板およびプリント配線板の製造方法 | |
| JPH11112147A (ja) | 多層プリント配線板 | |
| JP2576194B2 (ja) | 金属複合積層板の製造方法 | |
| JP2000151102A (ja) | 多層回路基板の製造方法 | |
| JP3840953B2 (ja) | 回路基板およびその製造方法 | |
| JP3063427B2 (ja) | 回路基板およびその形成方法 | |
| JP4058218B2 (ja) | プリント配線基板の製造方法 | |
| JP2004039809A (ja) | 多層回路基板および多層回路基板の製造方法 | |
| JP2001144445A (ja) | 多層プリント配線板の製造方法 | |
| JPS63246897A (ja) | 金属ベ−ス２層配線板の製造法 | |
| JP2001237549A (ja) | 多層配線基板およびその製造方法 | |
| JP3855670B2 (ja) | 多層回路基板の製造方法 | |
| JP2002314222A (ja) | プリント配線基板及びその製造方法 |