CN107846789A - 一种解决pcb布线密度的设计方法 - Google Patents
一种解决pcb布线密度的设计方法 Download PDFInfo
- Publication number
- CN107846789A CN107846789A CN201711200371.4A CN201711200371A CN107846789A CN 107846789 A CN107846789 A CN 107846789A CN 201711200371 A CN201711200371 A CN 201711200371A CN 107846789 A CN107846789 A CN 107846789A
- Authority
- CN
- China
- Prior art keywords
- pcb
- pcb2
- board
- pcb1
- wiring density
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 16
- MINPZZUPSSVGJN-UHFFFAOYSA-N 1,1,1,4,4,4-hexachlorobutane Chemical compound ClC(Cl)(Cl)CCC(Cl)(Cl)Cl MINPZZUPSSVGJN-UHFFFAOYSA-N 0.000 claims abstract description 23
- 101150049492 DVR gene Proteins 0.000 claims abstract description 23
- 238000004519 manufacturing process Methods 0.000 claims abstract description 18
- AGCPZMJBXSCWQY-UHFFFAOYSA-N 1,1,2,3,4-pentachlorobutane Chemical compound ClCC(Cl)C(Cl)C(Cl)Cl AGCPZMJBXSCWQY-UHFFFAOYSA-N 0.000 claims abstract description 17
- 238000004140 cleaning Methods 0.000 claims description 2
- 230000006872 improvement Effects 0.000 abstract description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 6
- 229910052802 copper Inorganic materials 0.000 description 6
- 239000010949 copper Substances 0.000 description 6
- 239000000463 material Substances 0.000 description 3
- 230000009467 reduction Effects 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/04—Assemblies of printed circuits
- H05K2201/041—Stacked PCBs, i.e. having neither an empty space nor mounted components in between
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本发明主要为了解决PCB板卡局部布线密度大导致的整体增加板层的问题，主要是在局部布线密度大的地方增加板层，即局部增加板子层叠，既解决局部无法布线又解决整体增加叠层带来的成本及物理厚度的问题。本发明提供的一种解决PCB布线密度的设计方法，其主要改进之处在于包括以下步骤：1)、利用画图软件进行版图设计，在布线密度大的局部位置增加2N层板层(N＝1,2,3…)；2)、按照PCB生产流程完成PCB1的生产；3)、按照PCB生产流程完成PCB2生产；4)将PCB1余PCB2进行压合，钻孔，电镀孔。
Description
技术领域
本发明涉及电子元器件领域，尤其涉及一种解决PCB布线密度的设计方法。
背景技术
当前服务器等电子产品的功能越来越强大，单位面积的布线密度越来越高，这样导致布线的难度越来越大，有时候局部布线密度增大成为整板布局的瓶颈。
高密度发展方向包括埋盲孔制作。埋盲孔在制作时，表铜厚度会逐步增加，无法制作精细线路，采用镀孔的方式只镀孔铜不镀面铜，虽然能解决表面铜厚逐步增加的问题，但塞孔后进行树脂打磨，多层板芯板铜层分布不均匀，导致压合后的板件出现凹凸不平，打磨树脂时，局部区域的铜层被削掉露出基材导致报废。
当前设计中,为了解决布线困难基本都是靠整体加板层。整体增加板层虽然能解决布线密度高的问题，但是会带来以下问题，首先增加板层会带来整体成本增加，如10层板增加到12层成本会增加20％以上，其次由于叠层的增加，PCB板的厚度会增加，不利于电子产品小型化密度高的发展趋势，甚至影响系统组装。
发明内容
本发明提供一种解决PCB布线密度的设计方法。本发明主要为了解决板卡局部密度大导致的整体增加板层的问题，主要是在局部布线密度大的地方增加板层，即局部增加板子层叠，既解决局部无法布线又解决整体增加叠层带来的成本及厚度增加的问题。
为达到上述发明目的，本发明采用如下设计方法：
步骤1)、利用画图软件进行版图设计，在PCB2局部增加2N层板层，其中N＝1,2，3…；
步骤2)、按照PCB生产流程完成PCB1的生产；
步骤3)、按照PCB生产流程完成局部PCB2的生产；
步骤4)将PCB1与PCB2进行压合，钻孔，电镀孔，其中，在所需增加板层的位置放置PCB2。
优选地，所述增加2N层板层的局部是布线密度大的位置。
优选地，其他布线不受影响的位置板卡层数保持不变。
进一步优选地，所述增加2N层板层的局部是芯片之间的Bus线受层面限制无法连通的位置。
进一步优选地，在将PCB1与PCB2进行压合前，还包括清洗PCB板的步骤。
进一步优选的，PCB2比PCB1尺寸小。
本发明将整体加层改成了局部加层，即在需要加层的位置进行局部加层，减少整体加层带来的材料成本增加及整体加层带来的板厚增加导致的转配难度提升的问题。同时，因为只需局部加层，节省了成本，降低了设计难度及系统组装难度。
附图说明
图1为本发明一实施例的PCB板卡俯视图；
图2为本发明一实施例的PCB板卡剖视图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员所获得的所有其他实施例，都属于本发明保护的范围。
本发明主要为了解决PCB板卡局部密度大导致的整体增加板层的问题，主要是在局部布线密度大的地方增加板层，即局部增加板子层叠，既解决局部无法布线又解决整体增加叠层带来的成本及物理厚度的问题。
本发明主要当局部芯片之间的Bus线受层面限制无法连通但板卡的其他位置不受限制时，在受限的位置增加所需的板层，其他位置保持不变。这样既保证了线路的通路，又避免了整板加层的情况出现。
本发明提供的一种解决PCB布线密度的设计方法，其主要改进之处在于包括以下步骤：
1)、利用画图软件进行版图设计，在布线密度大的局部位置增加2N层板层(N＝1,2,3…)；
2)、按照PCB生产流程完成PCB1的生产；
3)、按照PCB生产流程完成PCB2生产，其中，PCB2上布置有若干芯片和若干总线；
4)将PCB1余PCB2进行压合，钻孔，电镀孔。
其中，在将PCB1与PCB2压合之前，先对两PCB板进行清洁处理。PCB2尺寸比PCB1尺寸小，可以根据总体布线密度设计PCB2的尺寸。
可选的，可以有多个独立的PCB2，分别布置在PCB板上布线密度大的位置。
如图1所示，PCB2设置在PCB1的上方的局部区域，PCB2上包括有若干个芯片和若干总线。
如图2示意，PCB2尺寸小于PCB1，PCB2厚度小于PCB1。可选的，PCB2的厚度也可以等于或大于PCB1。
本文提出的一种解决布线密度的设计方法：
针对板卡局部密度高，无法实现布线，必须整体加层的情况，造成了成本升高，系统组装困难等现象。
本发明将整体加层改成了局部加层，即在需要加层的位置进行局部加层，减少整体加层带来的材料成本增加及整体加层带来的板厚增加导致的转配难度提升的问题。
本发明起到节省成本，降低设计难度，降低系统组装难度的好处。
以上实施方式仅用于更加清楚地说明本发明的技术方案，本发明的保护范围包括但不限于上述具体实施方式，任何符合本发明的权利要求书的且任何所示技术领域的普通技术人员对其所做的适当变化或替换，皆应落入本发明的专利保护范围。
Claims (6)
1.一种解决PCB布线密度的设计方法,其特征在于，包括以下步骤：
1)、利用画图软件进行版图设计，在PCB板局部增加2N层板层，其中N＝1,2，3…；
2)、按照PCB生产流程完成PCB1的生产；
3)、按照PCB生产流程完成PCB2的生产；
4)将PCB1与PCB2进行压合，钻孔，电镀孔，其中，在所需增加板层的位置放置PCB2。
2.根据权利要求1所述的方法，其特征在于，
所述局部是布线密度大的位置。
3.根据权利要求2所述的方法，其特征在于，
其他位置板卡层数保持不变。
4.根据权利要求2所述的方法，其特征在于，
所述局部是芯片之间的Bus线受层面限制无法连通的位置。
5.根据权利要求1所述的方法，其特征在于，
在步骤4)之前，还包括一清洗PCB板的工艺。
6.根据权利要求1所述的方法，其特征在于，
PCB2尺寸比PCB1小。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711200371.4A CN107846789A (zh) | 2017-11-24 | 2017-11-24 | 一种解决pcb布线密度的设计方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711200371.4A CN107846789A (zh) | 2017-11-24 | 2017-11-24 | 一种解决pcb布线密度的设计方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN107846789A true CN107846789A (zh) | 2018-03-27 |
Family
ID=61680027
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711200371.4A Pending CN107846789A (zh) | 2017-11-24 | 2017-11-24 | 一种解决pcb布线密度的设计方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107846789A (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000156564A (ja) * | 1998-11-20 | 2000-06-06 | Nec Corp | プリント配線板及びその製造方法 |
| CN1333997A (zh) * | 1998-11-19 | 2002-01-30 | 联合讯号公司 | 具有局部增加布线密度的印刷电路组件 |
| CN102037797A (zh) * | 2008-05-23 | 2011-04-27 | 揖斐电株式会社 | 印刷电路板及其制造方法 |
| CN103687293A (zh) * | 2012-09-05 | 2014-03-26 | 安捷利（番禺）电子实业有限公司 | 一种叠加电路板及其制作工艺 |
| US20150008018A1 (en) * | 2013-07-02 | 2015-01-08 | Fujitsu Limited | Multilayer substrate |
-
2017
- 2017-11-24 CN CN201711200371.4A patent/CN107846789A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1333997A (zh) * | 1998-11-19 | 2002-01-30 | 联合讯号公司 | 具有局部增加布线密度的印刷电路组件 |
| JP2000156564A (ja) * | 1998-11-20 | 2000-06-06 | Nec Corp | プリント配線板及びその製造方法 |
| CN102037797A (zh) * | 2008-05-23 | 2011-04-27 | 揖斐电株式会社 | 印刷电路板及其制造方法 |
| CN103687293A (zh) * | 2012-09-05 | 2014-03-26 | 安捷利（番禺）电子实业有限公司 | 一种叠加电路板及其制作工艺 |
| US20150008018A1 (en) * | 2013-07-02 | 2015-01-08 | Fujitsu Limited | Multilayer substrate |
Non-Patent Citations (1)
| Title |
|---|
| 钟名湖: "《电子产品结构工艺》", 31 July 2004 * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI531288B (zh) | 具有金手指的柔性電路板及其製作方法 | |
| CN103402332B (zh) | 具备高密度互连设计和散热结构的pcb板及其制作方法 | |
| CN104582240A (zh) | 电路板及电路板制作方法 | |
| CN103841762B (zh) | 一种pcb板的制作方法及一种pcb板 | |
| TWI676404B (zh) | 鏤空柔性電路板及製作方法 | |
| CN103369821B (zh) | 具备高密度互连设计和散热结构的pcb板及其制作方法 | |
| CN102427682A (zh) | 金手指电路板制作方法 | |
| CN105744735A (zh) | 一种电子设备、印刷电路板及其制备方法 | |
| CN114451074B (zh) | 中介板、中介板的制作方法及电路板组件 | |
| CN105704918B (zh) | 一种高密度印制电路板 | |
| CN104981113A (zh) | 电路板金手指的加工方法和金手指电路板 | |
| CN104981096A (zh) | 悬空金手指的加工方法和电路板 | |
| CN204362415U (zh) | 汽车音响用半挠性线路板 | |
| CN107846789A (zh) | 一种解决pcb布线密度的设计方法 | |
| KR20110010427A (ko) | 홀수 층 구조의 인쇄회로기판 및 그 제조방법 | |
| CN204392681U (zh) | 多面印制电路板 | |
| CN102026499B (zh) | 基板结构的制造方法 | |
| CN104981110A (zh) | 金手指的加工方法和金手指电路板 | |
| CN104981115A (zh) | 电路板金手指的加工方法和金手指电路板 | |
| CN104010444A (zh) | 阶梯线路的制作方法、包含阶梯线路的线路板及其制作方法 | |
| CN104981114B (zh) | 悬空金手指的加工方法和电路板 | |
| CN104981108A (zh) | 悬空结构金手指的加工方法和电路板 | |
| CN104981112B (zh) | 金手指的加工方法和金手指电路板 | |
| CN104981109B (zh) | 悬空结构金手指的加工方法和电路板 | |
| KR101044133B1 (ko) | 인쇄회로기판 제조용 캐리어와 그 제조방법 및 이를 이용한 인쇄회로기판의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20180327 |