CN114451074B - 中介板、中介板的制作方法及电路板组件 - Google Patents

中介板、中介板的制作方法及电路板组件 Download PDF

Info

Publication number
CN114451074B
CN114451074B CN201980100868.XA CN201980100868A CN114451074B CN 114451074 B CN114451074 B CN 114451074B CN 201980100868 A CN201980100868 A CN 201980100868A CN 114451074 B CN114451074 B CN 114451074B
Authority
CN
China
Prior art keywords
layer
circuit
interposer
base layer
circuit layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201980100868.XA
Other languages
English (en)
Other versions
CN114451074A (zh
Inventor
彭满芝
刘瑞武
熊思
高琳洁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Avary Holding Shenzhen Co Ltd
Qing Ding Precision Electronics Huaian Co Ltd
Original Assignee
Avary Holding Shenzhen Co Ltd
Qing Ding Precision Electronics Huaian Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Avary Holding Shenzhen Co Ltd, Qing Ding Precision Electronics Huaian Co Ltd filed Critical Avary Holding Shenzhen Co Ltd
Publication of CN114451074A publication Critical patent/CN114451074A/zh
Application granted granted Critical
Publication of CN114451074B publication Critical patent/CN114451074B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/43—Manufacturing methods
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/43—Manufacturing methods
    • H01L2224/431—Pre-treatment of the preform connector
    • H01L2224/4312—Applying permanent coating, e.g. in-situ coating
    • H01L2224/43125—Plating, e.g. electroplating, electroless plating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

一种中介板，用于连接两电路板，包括：内层(10)、外层(20)及防护层(50)，内层(10)包括一第一基层(11)及形成于第一基层(11)表面上的第一线路层(131)，外层(20)包括第二基层(21)及形成于第二基层(21)一表面上的第二线路层(231)，第二基层(21)覆盖于第一线路层(131)上，第一线路层(131)与第二线路层(231)的线路中至少有一条线路的一端延伸至中介板(100)的侧面，另一条线路的一端延伸至中介板(100)的另一侧面，第一线路层(131)与第二线路层(231)通过导电盲孔(41)电连接，形成从中介板(100)的一侧面至另一侧面的通路以连接两电路板，防护层(50)覆盖于第二线路层(231)外。

Description

中介板、中介板的制作方法及电路板组件
技术领域
本发明涉及一种中介板、中介板的制作方法及电路板组件。
背景技术
目前，叠加连接两个电路板通常利用中介板，中介板位于两电路板之间，且其导通上下两个电路板的方式为在基板上机械钻孔后对孔壁金属化在上下表面形成分别用于连接对应的电路板的连接垫。但是由于中介板的厚度及机械钻针的限制，如果要达到脚距(Lead Pitch)等于或小于0.635mm(25mil)的密脚距(Fine Pitch)的要求，对镀液的贯通性要求高，钻孔设备的断针率高，导致成本提高。
发明内容
鉴于以上内容，有必要提供一种中介板、中介板的制作方法及电路板组件以解决上述问题。
一种中介板，包括两分别用于外部连接的侧面，还包括：内层，所述内层包括一第一基层及形成于所述第一基层表面上的第一线路层；外层，所述外层包括至少一第二基层及形成于所述第二基层一表面上的第二线路层，所述第一线路层与所述第二线路层的线路中至少有一条所述线路的一端延伸至所述中介板的侧面，另一条所述线路的一端延伸至所述中介板的另一侧面，任一所述线路延伸至任一所述侧面的一端作为外部连接的连接垫；胶层，用于将所述第二基层压合于所述第一线路层上；至少一导电盲孔，所述导电盲孔至少贯穿所述胶层与所述第二基层，所述导电盲孔的一端与一条所述线路未延伸至所述中介板的侧面的一端连接，所述导电盲孔的另一端与另一条所述线路未延伸至所述中介板的另一侧面的一端连接，形成从所述中介板的一侧面至另一侧面的通路；及防护层，覆盖于所述第二线路层外。
进一步地，所述第一线路层与所述第二线路层中还分别包括两端分别延伸至所述中介板的两所述侧面的线路。
进一步地，所述第一线路层与所述第二线路层中还分别包括两端均未延伸至所述中介板的所述侧面的线路。
进一步地，所述第一线路层的两相邻的线路之间的间距大于0.25mm小于等于0.635mm，所述第二线路层的两相邻的线路之间的间距大于0.25mm小于等于0.635mm。
进一步地，所述第一基层及所述第二基层的材质选自聚酰亚胺、聚丙烯、液晶聚合物、聚醚醚酮、聚对苯二甲酸乙二醇酯以及聚萘二甲酸乙二醇酯中的一种。
进一步地，所述中介板还包括补强板，覆盖于所述防护层外。
进一步地，所述第一基层的厚度大于所述第二基层的厚度。
进一步地，所述第一基层的两表面分别形成一所述第一线路层，所述外层的数量至少为两个，且分别覆盖于所述第一线路层上。
一种中介板的制作方法，其步骤包括：
在第一基层的表面形成第一线路层；
在所述第一线路层上通过胶层压合第二基层；
在所述第二基层远离所述第一线路层的表面上形成第二线路层，形成所述第一线路层与所述第二线路层的线路时至少使其中一条所述线路的一端延伸至所述中介板的侧面，另一条所述线路的一端延伸至所述中介板的另一侧面；
开设贯穿所述第二线路层、所述胶层及所述第一基层并延伸至所述第一线路层盲孔；
在所述盲孔内形成导电盲孔使对应的所述第二线路层的线路未延伸至所述中介板任一表面的一端与对应的所述第一线路层的线路延伸至所述中介板任一表面的一端电连接；
在所述第二线路层外覆盖防护层。
进一步地，形成所述线路时使部分所述线路的两端延伸至所述中介板的侧面，使部分所述线路仅一端延伸至所述中介板的侧面。
进一步地，形成所述线路时使部分所述线路的两端均未延伸至所述中介板的侧面。
进一步地，还包括在所述防护层外覆盖补强板的步骤。
一种电路板组件，包括两电路板及位于所述两电路板之间的中介板，所述中介板包括两分别用于连接对应的所述电路板的侧面，，所述中介板包括多层基层及形成于多层所述基层之间的线路；所述中介板还包括导电盲孔，所述导电盲孔在层间连通两间隔的所述线路，且两被至少一所述导电盲孔连通的所述线路中的一条的一端连接一所述电路板，另一条所述线路的一端连接另一所述电路板。
本发明的中介板的制作方法较为简便，以作电路板的方式制成脚距(即线路层的两相邻的线路的间距)等于或小于0.635mm的中介板，制作成本低。本发明的中介板设置层间导电盲孔，可以灵活连接两电路板。
附图说明
图1是本发明实施方式的中介板的内层的剖视示意图。
图2是对图1所示内层蚀刻后的剖视示意图。
图3是向图2所示内层压合外层的剖视示意图。
图4是图3所示结构的开孔后的剖视示意图。
图5是向图4所示结构填孔的剖视示意图。
图6是图5所示结构的外层蚀刻后的剖视示意图。
图7是向图6所示结构的覆盖防护层的剖视示意图。
图8是切割图7所示结构的立体示意图。
图9是是向图8中切割后的结构覆盖补强板形成的中介板的正视示意图。
图10是图9所示中介板的后视示意图。
图11是图10所示中介板的剖面示意图。
图12是图10所述中介板的另一位置的剖面示意图。
主要元件符号说明
中介板 100
内层 10
第一基层 11
第一铜层 13
第一线路层 131
外层 20
第二基层 21
第二铜层 23
第二线路层 231
线路 1311,2311
胶层 30
盲孔 40
导电盲孔 41
防护层 50
切割线 51
补强板 60
侧面 101,102
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明的是，当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中设置的元件。当一个元件被认为是“设置在”另一个元件，它可以是直接设置在另一个元件上或者可能同时存在居中设置的元件。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
请参阅图1至图10，本发明实施例提供一种中介板的制作方法，其包括以下步骤。
第一步，请参见图1，提供一内层10，所述内层10包括一第一基层11及分别形成于所述第一基层11两相对表面上的两第一铜层13。
所述第一基层11的材质可选自聚酰亚胺(polyimide，PI)、聚丙烯(Polypropylene，PI)、液晶聚合物(liquid crystal polymer，LCP)、聚醚醚酮(polyetheretherketone，PEEK)、聚对苯二甲酸乙二醇酯(Polyethylene Terephthalate，PET)以及聚萘二甲酸乙二醇酯(Polyethylene Naphthalate，PEN)等中的一种。
在本实施例中，所述内层10包括两所述第一铜层13，但不限于此，在其他实施例中，所述内层10可仅包括一层形成于所述第一基层11的第一铜层13。
第二步，请参见图2，对所述第一铜层13进行压膜、曝光、显影、蚀刻、去膜制程(Developping Etching Stripping，DES)，使得所述第一铜层13形成第一线路层131，且所述第一线路层131的两相邻的线路1311之间的间距W1的范围为0.25至0.635mm。
第三步，请参见图3，提供外层20及胶层30，所述外层20包括第二基层21及形成于所述第二基层21一表面上的第二铜层23，通过所述胶层30将所述第二基层21压合于所述第一线路层131上。
可以理解，所述外层20的数量并不限于两个，在其他实施例中，可根据实际需要设置外层20的数量，并依次压合即可。
所述第二基层21的材质可选自聚酰亚胺(polyimide，PI)、聚丙烯(Polypropylene，PP)、液晶聚合物(liquid crystal polymer，LCP)、聚醚醚酮(polyetheretherketone，PEEK)、聚对苯二甲酸乙二醇酯(Polyethylene Terephthalate，PET)以及聚萘二甲酸乙二醇酯(Polyethylene Naphthalate，PEN)等中的一种。可以理解，可以根据实际需要的是硬板还是软硬结合板选择第二基层21的材质。
第四步，请参见图4，进行开孔制程，沿第二铜层23、第二基层21、胶层30、第一线路层131及第一基层11的层叠方向开设至少一盲孔40。所述盲孔40贯穿第二铜层23、第二基层21、胶层30、第一线路层131及第一基层11并延伸至另一第一线路层131。
在一些实施例中，所述盲孔40还可以仅贯穿第二铜层23、第二基层21、胶层30。可以理解，所述盲孔40可以开设于所述中介板100中任何需要导通的不同层的线路与线路之间。
第五步，请参见图5，进行填孔制程，对所述盲孔40进行电镀，形成使所述第二铜层23与所述第一线路层131电连接的导电盲孔41。
第六步，请参见图6，对所述第二铜层23进行压膜、曝光、显影、蚀刻、去膜制程(Developping Etching Stripping，DES)，使得所述第二铜层23形成第二线路层231，且所述第二线路层231的两相邻的线路2311之间的间距W的范围为0.25至0.635mm。
第七步，请参见图7，在所述第二线路层231外侧覆盖防护层50。
所述防护层50可为一业界常用的阻焊层(solder mask)或一覆盖膜(coverlayer，即CVL)。
第八步，请参见图8，进行切割制程，按防护层50、外层20及内层10的层叠方向沿切割线51切割中介板的母版形成中介板100。
在本步骤中，所述线路从所述中介板100的侧面露出，且任一所述线路延伸至任一所述侧面的一端作为外部连接的连接垫，以连接对应的所述电路板。
其中，两切割线的间距H为所需的中介板100的高度。
可以理解，本步骤切割中介板的母版形成多个中介板100，当第一步至第七步只形成单个中介板时，可以省略切割制程。
请参见图9与图10，图9为所述中介板100的正视图，图10为所述中介板100的后视图。所述第一线路层131的线路1311与所述第二线路层231的线路2311作为连接两个电路板的导通结构，其可以为不对称结构。也就是说，图9中与图10中所述第一线路层131的线路1311与所述第二线路层231的线路2311并不位于一一对应的位置。可以理解，所述第一线路层131的线路与所述第二线路层231的线路根据实际两个电路板需要的导通位置来设计。
第九步，请参见图11，在所述防护层50外覆盖补强板60。
所述补强板60的材质可选自聚酰亚胺(polyimide，PI)、铝、铜等中的一种，以起到屏蔽及支撑的作用。
可以理解，在一些实施例中，本步骤可以省略。
本发明的中介板的制作方法较为简便，以作电路板的方式制成脚距等于或小于0.635mm的中介板100，制作成本低。本发明的中介板100采用不对称结构，且设置层间导电盲孔，可以灵活连接两电路板。
请参见图9至图11，本发明实施例提供一种中介板100，用于连接至少两电路板。中介板100包括层叠设置的内层10、外层20、防护层50及补强板60。所述内层10与所述外层20电性连接。
所述内层10包括一第一基层11及形成于所述第一基层11表面上的第一线路层131。所述第一线路层131的两相邻的线路1311之间的间距W满足0.25≤W≤0.635mm。在一些实施例中，所述内层10为单层板，即所述第一基层11仅一个表面形成有所述第一线路层131。在另一些实施例中，所述内层为双面板，即所述第一基层11的两个表面分别形成有所述第一线路层131。
所述外层20包括第二基层21及形成于所述第二基层21一表面上的第二线路层231。所述第二线路层231的两相邻的线路2311之间的间距W满足0.25≤W≤0.635mm。所述中介板100还包括胶层30，所述第二基层21通过所述胶层30粘合于所述第一线路层131上。
所述第一线路层131与所述第二线路层231的线路中至少有一条所述线路的一端延伸至所述中介板100的侧面，另一条所述线路的一端延伸至所述中介板100的另一侧面。具体地，所述第一线路层131与所述第二线路层231的线路包括四种情况：第一种为线路的两端分别延伸至所述中介板100对应的一侧面；第二种为线路仅一端延伸至所述中介板100的一侧面；第三种为线路仅一端延伸至所述中介板100的另一侧面；第四种为线路两端均不延伸至所述中介板100的侧面。任一所述线路延伸至任一所述侧面的一端作为连接对应的所述电路板的连接垫。
所述第一基层11及所述第二基层21的材质可选自聚酰亚胺(polyimide，PI)、聚丙烯(Polypropylene，PI)、液晶聚合物(liquid crystal polymer，LCP)、聚醚醚酮(polyetheretherketone，PEEK)、聚对苯二甲酸乙二醇酯(Polyethylene Terephthalate，PET)以及聚萘二甲酸乙二醇酯(Polyethylene Naphthalate，PEN)等中的一种。
请同时参见图9与图10，图9为所述中介板100的正视图，图10为所述中介板100的后视图。所述第一线路层131的线路1311与所述第二线路层231的线路2311作为连接两个电路板的导通结构，其可以为不对称结构。具体地，线路延伸至所述中介板100的两侧面时并不处于一一对应的位置。
请参见图11，所述中介板100还包括至少一导电盲孔41，所述导电盲孔41贯穿第二线路层231、第二基层21、胶层30、第一线路层131及第一基层11并延伸至另一第一线路层131，使所述第一线路层131与所述第二线路层231电连接。在本实施例中，一个所述导电盲孔41的一端与所述第二线路层231线路2311的未延伸至所述中介板100的侧面的一端连接，所述导电盲孔41的另一端与所述第一线路层131的线路1311未延伸至所述中介板100的侧面的一端连接，以电连接线路1311与线路2311，形成从所述中介板的一侧面至另一侧面的通路，从而连接两个电路板。在其他实施例中，所述导电盲孔41的两端还可分别连接对应的两条所述第二线路层231的线路2311的未延伸至所述中介板100的侧面的一端。可以理解，所述导电盲孔41在所述中介板100内是作层间的导通结构，使线路形成从所述中介板100的一侧面至另一侧面的通路，以连接两个电路板。
较佳地，请参见图12，所述中介板100包括一侧面101及相对的另一侧面102。所述第二线路层231的线路2311的连接垫位于侧面102。所述第一线路层131的线路1311的连接垫位于侧面101。所述导电盲孔41贯穿第二基层21、胶层30，所述导电盲孔41的一端与所述第二线路层231线路2311的未延伸至所述中介板100的侧面101的一端连接，所述导电盲孔41的另一端与所述第一线路层131的线路1311未延伸至所述中介板100的侧面102的一端连接。上述设置使得侧面102的连接垫的分布的紧密程度小于侧面101。
上述不对称结构有利于提高所述中介板100的使用灵活度，当两个电路板或元器件所需连接的位置并不一一对应时，则需要不对称的导通结构连接两电路板或元器件；当所述中介板100的两侧面分别需要连接不同大小的电路板或元器件时，则需要两侧面的连接垫的分布紧密程度不同的导通结构。
所述防护层50覆盖于所述第二线路层231外。所述补强板60覆盖于所述防护层50外，在一些实施例中，所述补强板60可以省略。
在本实施例中，所述中介板100的两侧面分别用于连接对应的电路板，但不限于此，在其他实施例中，所述中介板100还可以用于连接各种电子元器件等。
本发明另一实施例提供一种电路板组件，其包括至少两电路板及中介板100。所述中介板100位于所述两电路板之间，用于导通所述两电路板。所述中介板100包括两分别用于连接对应的所述电路板的侧面。所述中介板100包括多层基层及形成于多层所述基层之间的线路。
所述线路用于导通两所述电路板。部分所述线路的两端分别延伸至所述中介板的两侧面，所述线路的一端连接一所述电路板，另一端连接另一所述电路板。部分所述线路仅一端延伸至所述中介板100的侧面。所述中介板100还包括导电盲孔，在层间导通两间隔的线路，且两被连通的线路中的一条的一端连接一电路板，另一条线路的一端连接另一电路板。其中，两间隔的线路之间的通路还可包括两端均为延伸至所述中介板的侧面的线路，且此线路的两端均连接一所述导电盲孔41。
另外，本领域技术人员还可在本发明精神内做其它变化，当然，这些依据本发明精神所做的变化，都应包含在本发明所要求保护的范围。

Claims (13)

1.一种中介板，包括两分别用于外部连接的侧面，其特征在于：包括：
内层，所述内层包括一第一基层及形成于所述第一基层表面上的第一线路层；
外层，所述外层包括至少一第二基层及形成于所述第二基层一表面上的第二线路层，所述第一线路层与所述第二线路层的线路中至少有一条所述线路的一端延伸至所述中介板的侧面，另一条所述线路的一端延伸至所述中介板的另一侧面，任一所述线路延伸至任一所述侧面的一端作为外部连接的连接垫；
胶层，用于将所述第二基层压合于所述第一线路层上；
至少一导电盲孔，所述导电盲孔至少贯穿所述胶层与所述第二基层，所述导电盲孔的一端与一条所述线路未延伸至所述中介板的侧面的一端连接，所述导电盲孔的另一端与另一条所述线路未延伸至所述中介板的另一侧面的一端连接，形成从所述中介板的一侧面至另一侧面的通路；及
防护层，覆盖于所述第二线路层外。
2.如权利要求1所述的中介板，其特征在于：所述第一线路层与所述第二线路层中还分别包括两端分别延伸至所述中介板的两所述侧面的线路。
3.如权利要求2所述的中介板，其特征在于：所述第一线路层与所述第二线路层中还分别包括两端均未延伸至所述中介板的所述侧面的线路。
4.如权利要求2所述的中介板，其特征在于：所述第一线路层的两相邻的线路之间的间距大于0.25mm小于等于0.635mm，所述第二线路层的两相邻的线路之间的间距大于0.25mm小于等于0.635mm。
5.如权利要求1所述的中介板，其特征在于：所述第一基层及所述第二基层的材质选自聚酰亚胺、聚丙烯、液晶聚合物、聚醚醚酮、聚对苯二甲酸乙二醇酯以及聚萘二甲酸乙二醇酯中的一种。
6.如权利要求1所述的中介板，其特征在于：所述中介板还包括补强板，覆盖于所述防护层外。
7.如权利要求1所述的中介板，其特征在于：所述第一基层的厚度大于所述第二基层的厚度。
8.如权利要求1所述的中介板，其特征在于：所述第一基层的两表面分别形成一所述第一线路层，所述外层的数量至少为两个，且分别覆盖于所述第一线路层上。
9.一种中介板的制作方法，其步骤包括：
在第一基层的表面形成第一线路层；
在所述第一线路层上通过胶层压合第二基层；
在所述第二基层远离所述第一线路层的表面上形成第二线路层，形成所述第一线路层与所述第二线路层的线路时至少使其中一条所述线路的一端延伸至所述中介板的侧面，另一条所述线路的一端延伸至所述中介板的另一侧面；
开设贯穿所述第二线路层、所述胶层及所述第一基层并延伸至所述第一线路层盲孔；
在所述盲孔内形成导电盲孔使对应的所述第二线路层的线路未延伸至所述中介板任一表面的一端与对应的所述第一线路层的线路延伸至所述中介板任一表面的一端电连接；
在所述第二线路层外覆盖防护层。
10.如权利要求9所述的中介板的制作方法，其特征在于：形成所述线路时使部分所述线路的两端延伸至所述中介板的侧面，使部分所述线路仅一端延伸至所述中介板的侧面。
11.如权利要求10所述的中介板的制作方法，其特征在于：形成所述线路时使部分所述线路的两端均未延伸至所述中介板的侧面。
12.如权利要求9至11任一项所述的中介板的制作方法，其特征在于：还包括在所述防护层外覆盖补强板的步骤。
13.一种电路板组件，包括两电路板及位于所述两电路板之间的中介板，所述中介板包括两分别用于连接对应的所述电路板的侧面，其特征在于：所述中介板包括多层基层及形成于多层所述基层之间的线路；所述中介板还包括导电盲孔，所述导电盲孔在层间连通两间隔的所述线路，且两被至少一所述导电盲孔连通的所述线路中的一条的一端连接一所述电路板，另一条所述线路的一端连接另一所述电路板。
CN201980100868.XA 2019-09-27 2019-09-27 中介板、中介板的制作方法及电路板组件 Active CN114451074B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2019/108587 WO2021056427A1 (zh) 2019-09-27 2019-09-27 中介板、中介板的制作方法及电路板组件

Publications (2)

Publication Number Publication Date
CN114451074A CN114451074A (zh) 2022-05-06
CN114451074B true CN114451074B (zh) 2023-07-21

Family

ID=75166294

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980100868.XA Active CN114451074B (zh) 2019-09-27 2019-09-27 中介板、中介板的制作方法及电路板组件

Country Status (3)

Country Link
US (1) US20220336230A1 (zh)
CN (1) CN114451074B (zh)
WO (1) WO2021056427A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114900949B (zh) * 2022-05-18 2023-03-21 深圳市八达通电路科技有限公司 电路板、以及电路板短路修复方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102202463A (zh) * 2010-03-24 2011-09-28 南亚电路板股份有限公司 侧边封装型印刷电路板
CN102573289A (zh) * 2010-12-15 2012-07-11 相互股份有限公司 侧边具有导电接触件的积层印刷电路板模组及其制造方法
JP2015115514A (ja) * 2013-12-13 2015-06-22 日本特殊陶業株式会社 配線基板およびその製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015170770A (ja) * 2014-03-07 2015-09-28 イビデン株式会社 プリント配線板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102202463A (zh) * 2010-03-24 2011-09-28 南亚电路板股份有限公司 侧边封装型印刷电路板
CN102573289A (zh) * 2010-12-15 2012-07-11 相互股份有限公司 侧边具有导电接触件的积层印刷电路板模组及其制造方法
JP2015115514A (ja) * 2013-12-13 2015-06-22 日本特殊陶業株式会社 配線基板およびその製造方法

Also Published As

Publication number Publication date
CN114451074A (zh) 2022-05-06
WO2021056427A1 (zh) 2021-04-01
US20220336230A1 (en) 2022-10-20

Similar Documents

Publication Publication Date Title
KR101241544B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR101201940B1 (ko) 케이블부를 가지는 다층 배선기판의 제조방법
US8978244B2 (en) Method for manufacturing printed circuit board
US8945329B2 (en) Printed wiring board and method for manufacturing printed wiring board
US20160066429A1 (en) Flex-rigid wiring board
JP6226167B2 (ja) 多層配線板
US7457129B2 (en) Multilayer printed wiring board
US20150282317A1 (en) Edge contacts of circuit boards, and related apparatus and methods
KR100820633B1 (ko) 전자소자 내장 인쇄회로기판 및 그 제조방법
US8826531B1 (en) Method for making an integrated circuit substrate having laminated laser-embedded circuit layers
KR20120047826A (ko) 다층 배선기판
CN116156741B (zh) 一种印刷电路板和移动设备
US8957320B2 (en) Printed wiring board
CN114451074B (zh) 中介板、中介板的制作方法及电路板组件
US10219374B2 (en) Printed wiring board
EP1802187A2 (en) Printed circuit board and manufacturing method thereof
KR100972431B1 (ko) 임베디드 인쇄회로기판 및 그 제조방법
US20130269996A1 (en) Structure of via hole of electrical circuit board
US9578747B2 (en) Structure of via hole of electrical circuit board
JP2015162626A (ja) プリント配線板およびその製造方法
US20140299363A1 (en) Structure of via hole of electrical circuit board and manufacturing method thereof
CN113747654A (zh) 柔性电路板及其制作方法
JPH0964542A (ja) 多層プリント配線板
KR20140147398A (ko) 인쇄회로기판 제조방법
JPH07106720A (ja) 電子部品搭載用基板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant