KR20120047826A - 다층 배선기판 - Google Patents

다층 배선기판 Download PDF

Info

Publication number
KR20120047826A
KR20120047826A KR1020110113955A KR20110113955A KR20120047826A KR 20120047826 A KR20120047826 A KR 20120047826A KR 1020110113955 A KR1020110113955 A KR 1020110113955A KR 20110113955 A KR20110113955 A KR 20110113955A KR 20120047826 A KR20120047826 A KR 20120047826A
Authority
KR
South Korea
Prior art keywords
resin insulating
layer
substrate
conductor
insulating layer
Prior art date
Application number
KR1020110113955A
Other languages
English (en)
Other versions
KR101584831B1 (ko
Inventor
신노스케 마에다
Original Assignee
니혼도꾸슈도교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니혼도꾸슈도교 가부시키가이샤 filed Critical 니혼도꾸슈도교 가부시키가이샤
Publication of KR20120047826A publication Critical patent/KR20120047826A/ko
Application granted granted Critical
Publication of KR101584831B1 publication Critical patent/KR101584831B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0191—Dielectric layers wherein the thickness of the dielectric plays an important role
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0352—Differences between the conductors of different layers of a multilayer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09136—Means for correcting warpage

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

(과제) 칩 부품을 탑재하는 기판 주면 측과 그 반대측인 기판 이면 측에 있어서의 수축율의 차이를 완화하여 배선기판의 휨을 억제할 수 있는 다층 배선기판을 제공하는 것.
(해결수단) 다층 배선기판(10)은 기판 주면(11) 및 기판 이면(12)을 가지며, 복수의 수지 절연층(21?27) 및 복수의 도체층(31?38)을 적층하여 이루어지는 구조를 가진다. 중심층으로서의 수지 절연층(24)을 기준으로 하여 기판 이면(12) 측에 형성되는 복수의 도체층(35?38)은 그 면적 비율의 평균이 기판 주면(11) 측에 형성되는 복수의 도체층(31?34)의 면적 비율의 평균보다도 크게 되도록 형성되어 있다. 기판 이면(12) 측에 형성되는 복수의 수지 절연층(25?27)은 그 두께 평균이 기판 주면(11) 측에 형성되는 복수의 수지 절연층(21?23)의 두께 평균보다도 두껍게 되도록 형성되어 있다.

Description

다층 배선기판{Manufacturing Multilayer Wiring Substrate}
본 발명은 복수의 수지 절연층과 복수의 도체층을 교호로 적층하여 다층화한 구조를 가지는 다층 배선기판에 관한 것이다.
컴퓨터의 마이크로 프로세서 등으로서 사용되는 반도체 집적회로 소자(IC칩)는 최근 더욱더 고속화, 고기능화되고 있으며, 이것에 부수하여 단자의 개수가 증가하여 단자 간의 피치도 좁아지게 되는 경향에 있다. 일반적으로 IC칩의 저면에는 다수의 단자가 밀집되어 어레이 형상으로 배치되어 있으며, 이와 같은 단자 군(群)은 마더보드 측의 단자 군에 대해서 플립 칩의 형태로 접속된다. 다만, IC칩 측의 단자 군과 마더보드 측의 단자 군에서는 단자 간의 피치에 큰 차이가 있기 때문에, IC칩을 마더보드 상에 직접적으로 접속하는 것은 곤란이다. 그래서, 통상은 IC칩을 IC칩 탑재용 배선기판 상에 탑재하여 이루어지는 반도체 패키지를 제작하고, 이 반도체 패키지를 마더보드 상에 탑재한다는 수법이 채용된다.
이러한 종류의 패키지를 구성하는 IC칩 탑재용 배선기판으로서는 코어기판의 표면 및 이면에 빌드업층을 형성한 다층 배선기판이 실용화되어 있다. 이 다층 배선기판 에 있어서는 코어기판으로서 예를 들면 보강 섬유에 수지를 함침시킨 수지기판(유지 에폭시 기판 등)이 사용되고 있다. 그리고, 상기 코어기판의 강성을 이용하여 코어기판의 표면 및 이면에 수지 절연층과 도체층을 교호로 적층함으로써 빌드업층이 형성되어 있다. 즉, 상기 다층 배선기판에 있어서는 코어기판이 보강 역할을 하고 있으며, 빌드업층과 비해서 매우 두껍게 형성되어 있다. 또, 코어기판에는 표면 및 이면에 형성된 빌드업층 간의 도통을 도모하기 위한 배선(구체적으로는 스루홀 도체 등)이 관통되게 형성되어 있다.
그런데, 근래에는 반도체 집적회로 소자의 고속화에 수반하여, 사용되는 신호 주파수가 고주파 대역으로 되어 가고 있다. 이 경우, 코어기판을 관통하는 배선이 큰 인덕턴스로서 기여하여 고주파 신호의 전달 로스나 회로 오동작의 발생으로 이어져서 고속화에 방해가 된다. 이 문제를 해결하기 위해서 다층 배선기판을 코어기판을 가지지 않는 기판으로 하는 것이 제안되어 있다. 이 다층 배선기판은 비교적 두꺼운 코어기판을 생략함에 의해서 전체의 배선 길이를 짧게 한 것이기 때문에, 고주파 신호의 전달 로스가 저감되어 반도체 집적회로 소자를 고속으로 동작시키는 것이 가능하게 된다.
그러나, 코어기판을 생략함으로 인하여 기판 강도가 부족하기 때문에 기판이 쉽게 휘어지게 된다. 그 대책으로서, 복수의 수지 절연층 중 일부의 절연층을 보강재가 들어간 절연층으로 한 다층 배선기판이 제안되어 있다(예를 들면, 특허문헌 1 참조). 구체적으로는, 특허문헌 1에 기재된 다층 배선기판에서는, 적층 중심에 보강재가 들어간 절연층을 형성하거나, 상하 양면에 보강재가 들어간 절연층을 형성하는 구성이 개시되어 있다.
특허문헌 1 : 일본국 특개 2007-96260호 공보
그런데, IC칩을 탑재하는 다층 배선기판에서는, IC칩의 탑재면 측으로 갈수록 배선패턴이 미세화되어 있어 패턴 간의 스페이스를 확보할 필요가 있기 때문에, 수지 절연층의 면적에 대한 도체층의 면적 비율(잔동률(殘銅率;copper remaining percentage))이 낮아지게 되는 경향이 있다. 수지 절연층과 도체층은 열팽창 계수가 다르기 때문에, 다층 배선기판의 제조시에 있어서 IC칩의 탑재면 측과 마더보드의 접속면 측 간에 수축율의 차이가 생기고, 이것에 의해서 휨이 발생한다. 따라서, 특허문헌 1의 다층 배선기판에서는 적층 중심을 고려하여 밸런스를 잡는 위치에 보강재가 들어간 절연층이 형성되어 있다. 이 구성에서는 도체층의 면적 비율에 대응한 수축율의 차이를 충분히 해소할 수 없다.
본 발명은 상기한 과제를 감안하여 이루어진 것으로서, 그 목적은 칩 부품을 탑재하는 기판 주면 측과 그 반대측인 기판 이면 측에 있어서의 수축율의 차이를 완화하여 배선기판의 휨을 억제할 수 있는 다층 배선기판을 제공하는 것에 있다.
그리고, 상기 과제를 해결하기 위한 수단(수단 1)으로서는, "기판 주면 및 기판 이면을 가지며, 복수의 수지 절연층 및 복수의 도체층을 적층하여 이루어지는 구조를 가지며, 칩 부품의 단자를 면접속하기 위한 복수의 주면측 접속단자가 상기 기판 주면 상에 배치된 다층 배선기판으로서, 같은 재료를 사용하여 형성된 상기 수지 절연층의 적층수를 기준으로 하여 중심에 위치하는 수지 절연층을 중심층으로 하고, 상기 복수의 도체층 중 상기 중심층을 기준으로 하여 상기 기판 이면 측에 형성되는 이면측 도체층의 면적 비율의 평균이 상기 기판 주면 측에 형성되는 주면측 도체층의 면적 비율의 평균보다도 크게 되도록 형성되고, 같은 재료를 사용하여 형성된 상기 수지 절연층의 적층수를 기준으로 하여 중심에 위치하는 도체층을 중심 도체로 하고, 같은 재료를 주체로 하는 수지 절연층 중 상기 중심 도체를 기준으로 하여 상기 기판 이면 측에 형성되는 상기 복수의 수지 절연층은 그 두께 평균이 상기 기판 주면 측에 형성되는 상기 복수의 수지 절연층의 두께 평균보다도 두껍게 되도록 형성되어 있는 것을 특징으로 하는 다층 배선기판"이 있다.
따라서, 수단 1에 기재된 발명에 의하면, 복수의 수지 절연층 및 복수의 도체층을 적층하여 이루어지는 다층 배선기판에 있어서, 같은 재료를 사용하여 형성된 수지 절연층의 적층수를 기준으로 하여 중심에 위치하는 수지 절연층을 중심층으로 한 경우, 칩 부품을 면접속하는 기판 주면 측으로 갈수록 도체층의 배선패턴이 미세화되기 때문에, 배선 간의 스페이스도 많아지게 된다. 그러므로, 기판 이면 측에 형성되는 이면측 도체층의 면적 비율의 평균이 기판 주면 측에 형성되는 주면측 도체층의 면적 비율의 평균보다도 커지게 된다. 또한, 도체층의 면적 비율이란, 도체층을 적층방향으로 투영하여 이루어지는 투영면적(S1)을 기판 주면을 적층방향으로 투영하여 이루어지는 투영면적(S2)으로 나눔에 의해서 산출되는 면적 비율(=Sl/S2)의 백분율인 것을 말한다. 상기 다층 배선기판에 있어서, 각 수지 절연층의 두께를 모두 동일하게 하는 경우, 이면측 도체층의 면적 비율이 커지기 때문에, 기판 이면 측보다도 기판 주면 측의 쪽이 수지 절연층의 비율이 커지게 된다. 수지 절연층은 도체층에 비해서 수축하기 쉽기 때문에, 중심층을 기준으로 하여 이것들의 비율이 다르면, 수축율의 차이에 의해서 휨이 발생하게 된다. 이것에 대해서, 본 발명과 같이, 같은 재료를 주체로 하는 수지 절연층 중 중심층을 기준으로 하여 기판 이면 측에 형성되는 복수의 수지 절연층의 두께 평균이 기판 주면 측에 형성되는 복수의 수지 절연층의 두께 평균보다도 두껍게 되도록 각 수지 절연층을 형성하면, 기판 주면 측과 기판 이면 측의 수축율의 차이를 완화할 수 있다. 이 결과, 수축율의 차이에 의해서 발생하는 다층 배선기판의 휨을 억제할 수 있다.
또한, 본 발명의 다층 배선기판에 있어서, 복수의 수지 절연층 중 일부만 유리 크로스를 함유한 저열팽창의 절연층을 사용하여 구성한 경우, 상기 유리 크로스를 함유한 절연층은 같은 재료를 사용하여 형성된 수지 절연층의 적층수로서는 카운트하지 않는다. 또, 수지 절연층의 적층수가 짝수인 다층 배선기판에 있어서는 적층방향의 중심에 배치되는 2개의 수지 절연층을 중심층으로 한다.
기판 이면 측에 형성되는 복수의 수지 절연층에 있어서, 그라운드층으로서 기능하는 도체층에 접하는 적어도 1개의 수지 절연층이 기판 주면 측에 형성되는 수지 절연층보다도 두꺼운 절연층인 것이 바람직하다(수단 2). 다층 배선기판에 있어서의 기판 이면 측에는 도체층의 면적 비율이 크고 그라운드층으로서 기능하는 도체층이 형성되어 있다. 상기 그라운드층의 편면 혹은 양면에 접하는 수지 절연층을 기판 주면 측의 수지 절연층보다도 두껍게 형성함에 의해서, 다층 배선기판의 휨을 확실하게 억제할 수 있다. 또한, 상기 그라운드층에 접하는 수지 절연층은 기판 주면 측의 수지 절연층보다도 3할 이상 두껍게 형성하는 것이 바람직하다. 이와 같이 하면, 다층 배선기판의 휨을 보다 확실하게 억제할 수 있다.
기판 이면 측에 형성되는 도체층에 있어서, 그라운드층으로서 기능하는 적어도 1개의 도체층이 기판 주면 측에 형성되는 도체층보다도 두꺼운 도체층인 것이 바람직하다(수단 3). 이와 같이 기판 이면 측의 그라운드층을 기판 주면 측의 도체층보다도 두껍게 형성함에 의해서, 배선기판의 강도가 증가하여 그 휨을 억제할 수 있다. 특히, 중심층 근방의 위치에 형성된 그라운드층을 두껍게 형성함에 의해서, 배선기판의 휨을 확실하게 억제할 수 있다. 또한, 상기 그라운드층은 기판 주면 측의 도체층보다도 3할 이상 두껍게 형성되는 것이 바람직하다. 이와 같이 하면, 다층 배선기판의 휨을 보다 확실하게 억제할 수 있다. 또, 그라운드층의 면적 비율은 80%이상이다(수단 4). 이와 같이 하면, 전기적 특성이 양호한 다층 배선기판을 실현할 수 있다.
다층 배선기판을 구성하는 복수의 수지 절연층은 절연성, 내열성, 내습성 등을 고려하여 적절히 선택할 수 있다. 각 수지 절연층을 형성하기 위한 고분자 재료의 최적한 예로서는 에폭시 수지, 페놀 수지, 우레탄 수지, 실리콘 수지, 폴리이미드 수지 등의 열경화성 수지, 폴리카보네이트 수지, 아크릴 수지, 폴리아세탈 수지, 폴리프로필렌 수지 등의 열가소성 수지 등을 들 수 있다.
도 1은 본 실시형태에 있어서의 다층 배선기판을 나타내는 개략 단면도
도 2는 다층 배선기판의 제조방법을 나타내는 설명도
도 3은 다층 배선기판의 제조방법을 나타내는 설명도
도 4는 다층 배선기판의 제조방법을 나타내는 설명도
도 5는 다층 배선기판의 제조방법을 나타내는 설명도
도 6은 다층 배선기판의 휨량을 나타내는 설명도
이하, 본 발명을 다층 배선기판에 구체화한 일 실시형태를 도면에 의거하여 상세하게 설명한다. 도 1은 본 실시형태의 다층 배선기판의 개략 구성을 나타내는 단면도이다.
도 1에 나타낸 바와 같이 본 실시형태의 다층 배선기판(10)은 IC칩 탑재용의 배선기판으로서, IC칩 탑재면이 되는 기판 주면(11)(도 1에서는 상면)과 그 반대측인 기판 이면(12)(도 1에서는 하면)을 가지고 있다.
구체적으로는, 다층 배선기판(10)은 코어기판을 포함하지 않고 형성된 코아리스 배선기판으로서, 같은 수지 절연재료를 주체로 한 수지 절연층(21,22,23,24,25,26,27)과 구리로 이루어지는 도체층(31,32,33,34,35,36,37,38)을 교호로 적층하여 다층화한 배선 적층부(40)를 가지고 있다. 또한, 다층 배선기판(10)은 그 두께가 약 0.4㎜, 가로ㆍ세로가 약 40㎜인 대략 정사각형의 판형상으로 형성되어 있다. 또, 각 수지 절연층(21?27)은 광경화성을 부여하지 않은 수지 절연재료, 구체적으로는 열경화성 에폭시 수지의 경화물을 주체로 한 빌드업재를 사용하여 형성되어 있다.
다층 배선기판(10)에 있어서, 기판 주면(11) 상에는 칩 부품인 IC칩의 단자를 면접속하기 위한 복수의 IC칩 접속단자(주면측 접속단자)(41)가 어레이 형상으로 배치되어 있다. 한편, 기판 이면(12) 상에는 마더보드(마더기판)를 접속하기 위한 복수의 마더기판 접속단자(42)가 어레이 형상으로 배치되어 있다. 이들 마더기판 접속단자(42)는 기판 주면(11) 측의 IC칩 접속단자(41)보다도 면적이 큰 접속단자이다. 또한, IC칩 접속단자(41)는 기판 주면(11) 측의 도체층(31)의 일부를 구성하고 있고, 마더기판 접속단자(42)는 기판 이면(12) 측의 도체층(38)의 일부를 구성하고 있다.
다층 배선기판(10)의 기판 주면(11) 측에 있어서, 최외층의 수지 절연층(21)의 표면은 솔더 레지스트(43)에 의해서 거의 전체적으로 덮여져 있으며, 상기 솔더 레지스트(43)에는 IC칩 접속단자(41)를 노출시키는 개구부(44)가 형성되어 있다. 개구부(44)는 IC칩 접속단자(41)보다도 작게 되어 있어, IC칩 접속단자(41)의 표면측 외주부가 솔더 레지스트(43) 내에 매립되어 있다. IC칩 접속단자(41)는 구리층을 주체로 하여 구성되어 있다. 또한, IC칩 접속단자(41)는 주체를 이루는 구리층의 상면만을 구리 이외의 도금층(46)(구체적으로는 니켈-금 도금층)으로 덮은 구조를 가지고 있다.
다층 배선기판(10)의 기판 이면(12) 측에 있어서, 최외층의 수지 절연층(27)의 표면은 솔더 레지스트(47)에 의해서 거의 전체적으로 덮여져 있으며, 상기 솔더 레지스트(47)에는 마더기판 접속단자(42)를 노출시키는 개구부(48)이 형성되어 있다. 개구부(48)는 마더기판 접속단자(42)보다도 작게 되어 있어, 마더기판 접속단자(42)의 표면측 외주부가 솔더 레지스트(47) 내에 매립되어 있다. 마더기판 접속단자(42)는 구리층을 주체로 하여 구성되어 있다. 또한, 마더기판 접속단자(42)는 주체를 이루는 구리층의 하면만을 구리 이외의 도금층(49)(구체적으로는 니켈-금 도금층)으로 덮은 구조를 가지고 있다.
수지 절연층(21?27)에는 각각 비아 홀(29) 및 필드 비아 도체(30)가 형성되어 있다. 각 필드 비아 도체(30)는 모두 동일한 방향으로(도 1에서는 하면 측에서 상면 측으로) 향하여 감에 따라서 그 지름이 확대되는 형상을 가지며, 각 도체층(31?38), IC칩 접속단자(41) 및 마더기판 접속단자(42)를 서로 전기적으로 접속하고 있다.
본 실시형태의 다층 배선기판(10)에 있어서, 제 1 도체층(31)?제 8 도체층(38)의 잔동률(殘銅率)은 표 1에 나타낸 바와 같은 비율이 되도록 각 도체층(31?38)이 형성되어 있다. 여기서, 도체층(31?38)의 잔동률이란, 도체층(31?38)을 적층방향으로 투영하여 이루어지는 투영면적(S1)을 기판 주면(11)을 적층방향으로 투영하여 이루어지는 투영면적(S2)으로 나눔에 의해서 산출되는 면적 비율의 백분율(=Sl/S2×100%)이다. 또, 제 1 수지 절연층(21)?제 7 수지 절연층(27), 제 1 도체층(31)?제 8 도체층(38) 및 각 솔더 레지스트(43,47)는 표 2와 같은 두께가 되도록 형성되어 있다. 또한, 각 수지 절연층(21?27)의 두께란, 각 도체층(31?38) 사이에 개재되는 절연층의 두께이다.
잔동률
제 1 도체층(31) 10%
제 2 도체층(32) 65%
제 3 도체층(33) 70%
제 4 도체층(34) 70%
제 5 도체층(35) 85%
제 6 도체층(36) 80%
제 7 도체층(37) 75%
제 8 도체층(38) 90%
두께 두께
각 솔더 레지스트(43,47) 21㎛ 제 1 도체층(31) 15㎛
제 1 수지 절연층(21) 25㎛ 제 2 도체층(32) 15㎛
제 2 수지 절연층(22) 25㎛ 제 3 도체층(33) 15㎛
제 3 수지 절연층(23) 25㎛ 제 4 도체층(34) 15㎛
제 4 수지 절연층(24) 25㎛ 제 5 도체층(35) 20㎛
제 5 수지 절연층(25) 33㎛ 제 6 도체층(36) 15㎛
제 6 수지 절연층(26) 33㎛ 제 7 도체층(37) 15㎛
제 7 수지 절연층(27) 33㎛ 제 8 도체층(38) 15㎛
본 실시형태의 다층 배선기판(10)에서는, 같은 수지 절연재료로 형성된 각 수지 절연층(21?27)의 적층수를 기준으로 하여 중심에 위치하는 제 4 수지 절연층(24)이 중심층이 된다. 또, 각 수지 절연층(21?27)의 적층수를 기준으로 하여 중심에 위치하는 도체층(34,35)이 중심 도체가 된다. 표 1에 나타낸 바와 같이, 다층 배선기판(10)에 있어서 중심층인 제 4 수지 절연층(24)을 기준으로 하여 기판 주면(11) 측에 형성된 각 도체층(31,32,33,34)(주면측 도체층)의 잔동률이 낮고, 기판 이면(12) 측에 형성된 각 도체층(35,36,37,38)(이면측 도체층)의 잔동률이 높게 되어 있다. 따라서, 기판 이면(12) 측에 형성되는 복수의 도체층(35?38)은 그 잔동률의 평균이 기판 주면(11) 측에 형성되는 복수의 도체층(31?34)의 잔동률의 평균보다도 높게 되도록 형성되어 있다. 또한, 본 실시형태에서는 잔동률이 80% 이상이 되는 도체층(35,36,38)은 그라운드층으로 되어 있다.
또, 표 2에 나타낸 바와 같이, 중심 도체로서의 도체층(34,35)을 기준으로 하여 기판 주면(11) 측에 형성된 각 수지 절연층(21,22,23)과 중심층인 제 4 수지 절연층(24)의 두께는 25㎛이고, 기판 이면(12) 측에 형성된 각 수지 절연층(25,26,27)의 두께는 33㎛이다. 즉, 본 실시형태에서는, 기판 이면(12) 측에 있어서 그라운드층으로서 기능하는 도체층(35,36,38)에 접하는 각 수지 절연층(25,26,27)이 기판 주면(11) 측의 각 수지 절연층(21,22,23)보다도 두꺼운 절연층으로 되어 있다. 이와 같이, 본 실시형태의 다층 배선기판(10)에서는, 기판 이면(12) 측에 형성되는 복수의 수지 절연층(25?27)은 그 두께 평균이 기판 주면(11) 측에 형성되는 복수의 수지 절연층(21?23)의 두께 평균보다도 두껍게 되도록 형성되어 있다.
또한, 각 도체층(31?38)의 두께에 대해서는, 중심 근방의 위치{구체적으로는 중심층인 제 4 수지 절연층(24)의 기판 이면(12) 측}에 형성된 제 5 도체층(35)의 두께가 20㎛이고, 다른 도체층(31?34,36?38)의 두께가 15㎛이다. 또, 솔더 레지스트의 두께는 21㎛이다.
상기 구성의 다층 배선기판(10)은 예를 들면 다음의 순서로 제작된다.
우선 충분한 강도를 가지는 지지기판(유리 에폭시 기판 등)을 준비하고, 이 지지기판 상에 수지 절연층(21?27) 및 도체층(31?38)을 빌드업하여 배선 적층부(40)를 형성한다.
상세하게 설명하면, 도 2에 나타낸 바와 같이, 지지기판(50) 상에 에폭시 수지로 이루어지는 시트형상의 절연 수지 기재를 붙여서 하지(下地) 수지 절연층(51)을 형성함에 의해서, 지지기판(50) 및 하지 수지 절연층(51)으로 이루어지는 기재(基材)(52)를 얻는다. 그리고, 기재(52)의 하지 수지 절연층(51)의 상면에 적층 금속 시트체(54)를 배치한다. 여기서, 하지 수지 절연층(51) 상에 적층 금속 시트체(54)를 배치함에 의해서, 이후의 제조공정에서 적층 금속 시트체(54)가 하지 수지 절연층(51)으로부터 박리되지 않을 정도의 밀착성이 확보된다. 적층 금속 시트체(54)는 2장의 동박(1쌍의 금속박)(55,56)을 박리 가능한 상태로 밀착시켜서 이루어진다. 구체적으로는 금속 도금(예를 들면, 크롬 도금, 니켈 도금, 티탄 도금, 또는 이것들의 복합 도금)을 사이에 두고서 동박(55)과 동박(56)이 배치된 적층 금속 시트체(54)가 형성되어 있다.
그 후, 도 3에 나타낸 바와 같이 적층 금속 시트체(54)를 덮어씌우도록 시트형상의 수지 절연층(27)을 배치하고, 이 수지 절연층(27)을 붙인다. 여기서, 수지 절연층(27)은 적층 금속 시트체(54)와 밀착됨과 동시에 상기 적층 금속 시트체(54)의 주위 영역에 있어서 하지 수지 절연층(51)과 밀착됨으로써 적층 금속 시트체(54)를 밀봉한다.
그리고, 예를 들면 엑시머 레이져나 UV 레이저나 C02 레이저 등을 사용하여 레이저 가공을 실시함에 의해서 수지 절연층(27)의 소정 위치에 비아 홀(29)을 형성한다. 그 다음에, 과망간산칼륨 용액 등의 에칭액을 사용하여 각 비아 홀(29) 내의 스미어를 제거하는 디스미어(desmear) 공정을 실시한다. 또한, 디스미어 공정으로서는 에칭액을 사용한 처리 이외에, 예를 들면 02플라즈마에 의한 플라즈마 애싱의 처리를 실시하여도 좋다.
디스미어 공정 후, 종래의 공지 수법에 따라서 무전해 구리 도금 및 전해 구리 도금을 실시함에 의해서 각 비아 홀(29) 내에 필드 비아 도체(30)를 형성한다. 또한, 종래의 공지 수법(예를 들면, 세미 에디티브법)에 따라서 에칭을 실시함에 의해서 수지 절연층(27) 상에 도체층(37)을 패턴 형성한다.
또, 다른 수지 절연층(21?26) 및 도체층(31?36)에 대해서도 상기한 수지 절연층(27) 및 도체층(37)과 같은 수법에 따라서 형성하여 수지 절연층(27) 상에 적층하여 간다. 이상의 공정에 의해서 기재(52) 상에 적층 금속 시트체(54), 수지 절연층(21?27) 및 도체층(31?37)을 적층한 배선 적층체(60)를 형성한다(도 4 참조). 또한, 배선 적층체(60)에 있어서 적층 금속 시트체(54)의 동박(56) 상에 위치하는 영역이 다층 배선기판(10)의 배선 적층부(40)가 되는 부분이다.
그 후, 배선 적층체(60)를 다이싱 장치(도시생략)로 절단하여 배선 적층체(60)의 주위 영역을 제거한다(절단공정). 이 때, 도 4에 나타낸 바와 같이 배선 적층부(40)와 이 배선 적층부(40)보다도 외주측에 위치하는 주위부(61)와의 경계(도 4에서는 화살표로 나타내는 경계)에 있어서, 배선 적층체(60)의 하측에 있는 기재(52){지지기판(50) 및 하지 수지 절연층(51)}와 함께 절단한다. 이 절단에 의해서 수지 절연층(27)에 의해서 밀봉되어 있던 적층 금속 시트체(54)의 외연부가 노출된 상태로 된다. 즉, 주위부(61)의 제거에 의해서 하지 수지 절연층(51)과 수지 절연층(27)의 밀착부분이 없어지게 된다. 이 결과, 배선 적층부(40)와 기재(52)가 적층 금속 시트체(54)의 동박(56)만을 통해서 연결된 상태가 된다.
여기서, 도 5에 나타낸 바와 같이 적층 금속 시트체(54)에 있어서의 1쌍의 동박(55,56)을 그 계면에서 박리함에 의해서, 배선 적층부(40)로부터 기재(52)를 제거하여 배선 적층부(40)의 수지 절연층(27)의 하면 상에 있는 동박(55)을 노출시킨다. 그 후, 배선 적층부(40)에 있어서의 동박(55)을 서브 트랙티브법에 의해서 패터닝한다. 구체적으로는, 배선 적층부(40)의 상면 및 하면 상에 드라이 필름을 적층하고, 이 드라이 필름에 대해서 노광 및 현상을 실시한다. 이것에 의해서, 배선 적층부(40)의 상면에 그 전면을 덮도록 에칭 레지스터를 형성함과 아울러, 배선 적층부(40)의 하면에 마더기판 접속단자(42)에 대응하는 소정 패턴의 에칭 레지스터를 형성한다. 이 상태에서, 배선 적층부(40)의 동박(55)에 대해서 에칭에 의한 패터닝을 실시함에 의해서, 수지 절연층(27) 상에 마더기판 접속단자(42)를 형성한다.
그 다음에, 수지 절연층(21) 상에 감광성 에폭시 수지를 도포하여 경화시킴에 의해서 솔더 레지스트(43)를 형성한다. 그 후, 소정의 마스크를 배치한 상태에서 노광 및 현상을 실시하여 솔더 레지스트(43)에 개구부(44)를 패터닝한다. 상기한 바와 마찬가지로, 수지 절연층(27) 상에 감광성 에폭시 수지를 도포하여 경화시킴에 의해서 솔더 레지스트(47)를 형성한다. 그 후, 소정의 마스크를 배치한 상태에서 노광 및 현상을 실시하여 솔더 레지스트(47)에 개구부(48)를 패터닝한다.
그리고, 개구부(44)에서 노출되어 있는 IC칩 접속단자(41)의 표면(상면) 및 개구부(48)에서 노출되어 있는 마더기판 접속단자(42)의 표면(하면)에 대해서 무전해 니켈 도금, 무전해 금 도금을 순차적으로 실시함에 의해서 니켈-금 도금층(46,49)을 형성한다. 이상의 공정을 거침으로써 도 1의 다층 배선기판(10)이 제조된다.
본 발명자들은 상기한 바와 같이 제조되는 다층 배선기판(10)의 휨량에 대해서 시뮬레이션 시험을 실시하였다. 또한, 여기서는 도 6에 나타낸 바와 같이, 다층 배선기판(10)의 1/4의 영역(20㎜×20㎜의 영역)에 있어서, 기판의 중심이 되는 기준점(O1)에 대해서 기판의 코너부가 되는 측정점(P1)에서의 휨량을 확인하였다. 그 확인 결과를 표 3에 나타내었다.
또, 여기서는 다층 배선기판(10)(실시예 1)에 대해서 제 5 도체층(35)의 두께를 15㎛로 변경한 다층 배선기판(실시예 2)의 휨량에 대해서도 시뮬레이션 시험에 의해서 확인하였다. 또한, 다층 배선기판(10)(실시예 1)에 대해서 제 5 수지 절연층(25)?제 7 수지 절연층(27)의 두께를 25㎛로 변경함과 아울러 제 5 도체층(35)의 두께를 15㎛로 변경한 다층 배선기판(비교예 1)이나, 제 5 수지 절연층(25)?제 7 수지 절연층(27)의 두께를 25㎛로 변경한 다층 배선기판(비교예 2)의 휨량에 대해서도 시뮬레이션 시험에 의해서 확인하였다. 표 3에서는 상기한 실시예 1, 2 및 비교예 1, 2의 다층 배선기판(10)의 휨량의 확인 결과를 나타내고 있다.
실시예 1 실시예 2 비교예 1 비교예 2
제 1 수지 절연층(21) 25㎛ 25㎛ 25㎛ 25㎛
제 2 수지 절연층(22) 25㎛ 25㎛ 25㎛ 25㎛
제 3 수지 절연층(23) 25㎛ 25㎛ 25㎛ 25㎛
제 4 수지 절연층(24) 25㎛ 25㎛ 25㎛ 25㎛
제 5 수지 절연층(25) 33㎛ 33㎛ 25㎛ 25㎛
제 6 수지 절연층(26) 33㎛ 33㎛ 25㎛ 25㎛
제 7 수지 절연층(27) 33㎛ 33㎛ 25㎛ 25㎛
제 1 도체층(31) 15㎛ 15㎛ 15㎛ 15㎛
제 2 도체층(32) 15㎛ 15㎛ 15㎛ 15㎛
제 3 도체층(33) 15㎛ 15㎛ 15㎛ 15㎛
제 4 도체층(34) 15㎛ 15㎛ 15㎛ 15㎛
제 5 도체층(35) 20㎛ 15㎛ 15㎛ 20㎛
제 6 도체층(36) 15㎛ 15㎛ 15㎛ 15㎛
제 7 도체층(37) 15㎛ 15㎛ 15㎛ 15㎛
제 8 도체층(38) 15㎛ 15㎛ 15㎛ 15㎛
기판의 휨량 206㎛ 219㎛ 306㎛ 297㎛
표 3에 나타낸 바와 같이 수지 절연층(21?27) 모두를 같은 두께(25㎛)로 형성함과 아울러 도체층(31?38) 모두를 같은 두께(15㎛)로 형성한 비교예 1의 다층 배선기판에서는 휨량이 306㎛로 크게 되었다. 또, 수지 절연층(21?27) 모두를 같은 두께(25㎛)로 형성하고, 제 5 도체층(35)만을 두껍게(20㎛) 형성한 비교예 2에서도 휨량이 297㎛로 크게 되었다. 이것에 대해서, 기판 이면(12) 측의 수지 절연층(25?27)의 두께를 기판 주면(11) 측의 수지 절연층(21?23)의 두께보다도 두껍게 형성한 실시예 1 및 실시예 2의 다층 배선기판(10)에서는 휨량이 각각 206㎛, 219㎛로 되어, 비교예 1, 2의 다층 배선기판보다도 휨량을 억제할 수 있었다. 특히, 제 5 도체층(35)을 다른 도체층(31?34,36?38)보다도 두껍게 형성한 실시예 1의 다층 배선기판(10)에서는 휨량을 낮게 억제할 수 있었다.
따라서, 본 실시형태에 의하면 다음과 같은 효과를 얻을 수 있다.
(1) 본 실시형태의 다층 배선기판(10)에서는, 같은 재료를 주체로 하는 각 수지 절연층(21?27) 중 기판 이면(12) 측에 형성되는 복수의 수지 절연층(25,26,27)의 두께가 기판 주면(11) 측에 형성되는 복수의 수지 절연층(21?23)의 두께보다도 두껍게 되도록 각 수지 절연층(21?27)이 형성되어 있다. 이와 같이 하면, 기판제조시에 있어서 기판 주면(11) 측과 기판 이면(12) 측에서 수축율의 밸런스를 잡을 수 있어, 수축율의 차이에 의해서 발생하는 다층 배선기판(10)의 휨을 억제할 수 있다.
(2) 본 실시형태의 다층 배선기판(10)에서는, 각 도체층(31?38)에 있어서, 기판 이면(12) 측에 있어서의 중심층{수지 절연층(24)} 근방의 위치에 형성된 도체층(그라운드층)(35)이 다른 도체층(31?34,36?38)보다도 두껍게 형성되어 있다. 이와 같이 중심층 근방의 위치에 형성된 도체층(35)을 두껍게 형성함에 의해서 다층 배선기판(10)의 휨을 더욱더 확실하게 억제할 수 있다.
(3) 본 실시형태의 다층 배선기판(10)에 있어서, 기판 이면(12) 측의 각 수지 절연층(25,26,27)은 그 두께가 33㎛로서 기판 주면(11) 측의 각 수지 절연층(21?23)의 두께(25㎛)보다도 3할 이상 두껍게 형성되어 있다. 또, 중심 근방의 위치에 형성되는 제 5 도체층(35)은 그 두께가 20㎛로서 다른 도체층(31?34,36?38)의 두께(15㎛)보다도 3할 이상 두껍게 형성되어 있다. 이와 같이 각 수지 절연층(25,26,27)과 제 5 도체층(35)을 두껍게 형성함에 의해서 다층 배선기판(10)의 휨을 확실하게 억제할 수 있다.
또한, 본 발명의 실시형태는 다음과 같이 변경하여도 좋다.
◎ 상기한 실시형태의 다층 배선기판(10)에서는 제 1 수지 절연층(21)?제 7 수지 절연층(27)의 7층의 절연층과 제 1 도체층(31)?제 8 도체층(38)의 8층의 도체층을 적층한 구성으로 하였으나 이것에 한정되는 것이 아니며, 이들 수지 절연층(21?27)이나 도체층(31?38)의 적층수는 적절히 변경하여도 좋다. 또, 다층 배선기판(10)에 있어서, 기판 이면(12) 측의 제 5 수지 절연층(25)?제 7 수지 절연층(27)의 두께가 기판 주면(11) 측의 제 1 수지 절연층(21)?제 3 수지 절연층(24)보다도 두껍게 되도록 각 수지 절연층(21?27)을 형성하고 있으나, 이것에 한정되는 것은 아니다. 본 발명에서는 중심 도체{도체층(34,35)}를 기준으로 하여 기판 이면(12) 측에 형성되는 복수의 수지 절연층(25?27)의 두께 평균이 기판 주면(11) 측에 형성되는 복수의 수지 절연층(21?23)의 두께 평균보다도 두껍게 되도록 형성되어 있으면 되며, 기판 이면(12) 측에 있어서 두껍게 형성되는 수지 절연층을 적절히 변경하여도 좋다.
◎ 상기한 실시형태의 다층 배선기판(10)에 있어서, 기판 이면(12) 측에 있어서의 중심층{수지 절연층(24)} 근방의 위치에 형성된 도체층(35)의 두께가 다른 도체층(31?34,36?38)보다도 두껍게 되도록 각 도체층(31?38)을 형성하고 있으나, 이것에 한정되는 것은 아니다. 다층 배선기판(10)의 기판 이면(12) 측에 있어서, 예를 들면 그라운드층으로서 기능하는 도체층(36,38)에 대해서 다른 도체층보다도 두껍게 되도록 형성하여도 좋다.
◎ 상기한 실시형태에서는 마더기판 접속단자(42)가 형성되는 기판 이면(12) 측에서부터 수지 절연층(21?27) 및 도체층(31?38)을 적층하여 다층 배선기판(10)을 제조하였으나, 이것에 한정되는 것은 아니다. IC칩 접속단자(41)가 형성되는 기판 주면(11) 측에서부터 수지 절연층(21?27) 및 도체층(31?38)을 적층하여 다층 배선기판을 제조하여도 좋다. 이 경우, 동박(55)을 패터닝함에 의해서 IC칩 접속단자(41)가 형성된다. 또, 복수의 수지 절연층(21?27)에 형성되는 복수의 도체층(31?38)은 기판 주면(11) 측에서 기판 이면(12) 측으로 향하여 감에 따라서 그 지름이 확대되는 필드 비아 도체(30)에 의해서 서로 접속된다.
다음은 상기한 실시형태에 의해서 파악되는 기술적 사상을 이하에 열거한다.
(1) 수단 2 내지 수단 4에 있어서, 상기 기판 이면 측에 형성되는 상기 그라운드층에 접하는 수지 절연층이 상기 기판 주면 측에 형성되는 수지 절연층의 3할 이상 두꺼운 절연층인 것을 특징으로 하는 다층 배선기판.
(2) 수단 2 내지 수단 4에 있어서, 상기 기판 이면 측에 형성되는 상기 그라운드층이 상기 기판 주면 측에 형성되는 도체층의 3할 이상 두꺼운 도체층인 것을 특징으로 하는 다층 배선기판.
(3) 수단 1 내지 수단 4에 있어서, 중심층 근방의 위치에 형성된 상기 그라운드층이 다른 도체층보다도 두꺼운 도체층인 것을 특징으로 하는 다층 배선기판.
(4) 수단 1 내지 수단 4에 있어서, 상기 복수의 수지 절연층 중 제일 두꺼운 절연층이 상기 기판 이면 측에 형성되는 것을 특징으로 하는 다층 배선기판.
10 - 다층 배선기판 11 - 기판 주면
12 - 기판 이면 21?27 - 수지 절연층
31?38 - 도체층
41 - 주면측 접속단자로서의 IC칩 접속단자

Claims (4)

  1. 기판 주면 및 기판 이면을 가지며, 복수의 수지 절연층 및 복수의 도체층을 적층하여 이루어지는 구조를 가지며, 칩 부품의 단자를 면접속하기 위한 복수의 주면측 접속단자가 상기 기판 주면 상에 배치된 다층 배선기판으로서,
    같은 재료를 사용하여 형성된 상기 수지 절연층의 적층수를 기준으로 하여 중심에 위치하는 수지 절연층을 중심층으로 하고, 상기 복수의 도체층 중 상기 중심층을 기준으로 하여 상기 기판 이면 측에 형성되는 이면측 도체층의 면적 비율의 평균이 상기 기판 주면 측에 형성되는 주면측 도체층의 면적 비율의 평균보다도 크게 되도록 형성되고,
    같은 재료를 사용하여 형성된 상기 수지 절연층의 적층수를 기준으로 하여 중심에 위치하는 도체층을 중심 도체로 하고,
    같은 재료를 주체로 하는 수지 절연층 중 상기 중심 도체를 기준으로 하여 상기 기판 이면 측에 형성되는 상기 복수의 수지 절연층은 그 두께 평균이 상기 기판 주면 측에 형성되는 상기 복수의 수지 절연층의 두께 평균보다도 두껍게 되도록 형성되어 있는 것을 특징으로 하는 다층 배선기판.
  2. 청구항 1에 있어서,
    상기 기판 이면 측에 형성되는 상기 복수의 수지 절연층에 있어서, 그라운드층으로서 기능하는 상기 도체층에 접하는 적어도 1개의 수지 절연층이 상기 기판 주면 측에 형성되는 수지 절연층보다도 두꺼운 절연층인 것을 특징으로 하는 다층 배선기판.
  3. 청구항 1 또는 청구항 2에 있어서,
    상기 기판 이면 측에 형성되는 도체층에 있어서, 그라운드층으로서 기능하는 적어도 1개의 도체층이 상기 기판 주면 측에 형성되는 도체층보다도 두꺼운 도체층인 것을 특징으로 하는 다층 배선기판.
  4. 청구항 2 또는 청구항 3에 있어서,
    상기 그라운드층의 면적 비율이 80% 이상인 것을 특징으로 하는 다층 배선기판.

KR1020110113955A 2010-11-04 2011-11-03 다층 배선기판 KR101584831B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2010-247114 2010-11-04
JP2010247114A JP5587139B2 (ja) 2010-11-04 2010-11-04 多層配線基板

Publications (2)

Publication Number Publication Date
KR20120047826A true KR20120047826A (ko) 2012-05-14
KR101584831B1 KR101584831B1 (ko) 2016-01-13

Family

ID=46018541

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110113955A KR101584831B1 (ko) 2010-11-04 2011-11-03 다층 배선기판

Country Status (5)

Country Link
US (1) US8450617B2 (ko)
JP (1) JP5587139B2 (ko)
KR (1) KR101584831B1 (ko)
CN (1) CN102573278B (ko)
TW (1) TWI457063B (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013135080A (ja) * 2011-12-26 2013-07-08 Ngk Spark Plug Co Ltd 多層配線基板の製造方法
JP6127674B2 (ja) * 2013-04-12 2017-05-17 富士通株式会社 基板設計支援装置、基板設計支援方法、及び基板設計支援プログラム
JP6170832B2 (ja) * 2013-12-20 2017-07-26 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
CN105722303B (zh) * 2014-12-04 2019-01-25 中山台光电子材料有限公司 多层印刷电路板
GB2556509B (en) 2015-06-03 2022-10-05 Pare Solution Llc Multi-feature electrosurgical instrument
JP6439636B2 (ja) * 2015-09-10 2018-12-19 株式会社デンソー プリント基板の製造方法
US10257932B2 (en) * 2016-02-16 2019-04-09 Microsoft Technology Licensing, Llc. Laser diode chip on printed circuit board
US10993333B2 (en) * 2017-07-15 2021-04-27 Sanmina Corporation Methods of manufacturing ultra thin dielectric printed circuit boards with thin laminates
CN113923871A (zh) * 2021-09-26 2022-01-11 东莞康源电子有限公司 一种新型无芯基板承载层的封边设计和制作方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02143583A (ja) * 1988-11-25 1990-06-01 Mitsubishi Electric Corp メモリモジュール
JP3750832B2 (ja) * 1997-04-17 2006-03-01 シャープ株式会社 多層配線板
JP2001217514A (ja) * 2000-02-03 2001-08-10 Denso Corp 多層配線基板
JP2003179330A (ja) * 2001-12-12 2003-06-27 Hitachi Chem Co Ltd 多層印刷配線板とその製造方法
KR100631922B1 (ko) * 2004-02-23 2006-10-04 삼성전자주식회사 개선된 열 확산 성능을 갖는 다층 회로 보오드 및 그에따른 제조방법
EP1659840A4 (en) * 2004-06-11 2010-03-03 Ibiden Co Ltd STARR BENDED PCB AND MANUFACTURING METHOD THEREFOR
CN100558222C (zh) * 2005-04-28 2009-11-04 松下电器产业株式会社 多层布线板及其制造方法
JP4072176B2 (ja) 2005-08-29 2008-04-09 新光電気工業株式会社 多層配線基板の製造方法
JP4452222B2 (ja) * 2005-09-07 2010-04-21 新光電気工業株式会社 多層配線基板及びその製造方法
KR101396700B1 (ko) * 2007-04-03 2014-05-16 스미토모 베이클리트 컴퍼니 리미티드 다층 회로 기판 및 반도체 장치
US8072732B2 (en) * 2007-04-10 2011-12-06 Ngk Spark Plug Co., Ltd. Capacitor and wiring board including the capacitor
US7759787B2 (en) * 2007-11-06 2010-07-20 International Business Machines Corporation Packaging substrate having pattern-matched metal layers
JP4473935B1 (ja) * 2009-07-06 2010-06-02 新光電気工業株式会社 多層配線基板

Also Published As

Publication number Publication date
CN102573278B (zh) 2014-10-15
US20120111624A1 (en) 2012-05-10
JP2012099692A (ja) 2012-05-24
KR101584831B1 (ko) 2016-01-13
TWI457063B (zh) 2014-10-11
JP5587139B2 (ja) 2014-09-10
US8450617B2 (en) 2013-05-28
CN102573278A (zh) 2012-07-11
TW201225776A (en) 2012-06-16

Similar Documents

Publication Publication Date Title
KR101375998B1 (ko) 다층 배선기판의 제조방법 및 다층 배선기판
KR101319808B1 (ko) 경연성 인쇄회로기판 제조 방법
KR20120047826A (ko) 다층 배선기판
KR101580343B1 (ko) 다층 배선기판의 제조방법
KR101215246B1 (ko) 다층 배선기판의 제조방법 및 다층 배선기판
KR101281410B1 (ko) 다층 배선기판
TWI479972B (zh) Multi - layer flexible printed wiring board and manufacturing method thereof
US20140036465A1 (en) Packaging substrate, method for manufacturing same, and chip packaging body having same
JP5302920B2 (ja) 多層配線基板の製造方法
JP2013110329A (ja) コンデンサモジュール内蔵配線基板
TW201206296A (en) Multilayer wiring substrate and method of manufacturing the same
JP5638269B2 (ja) 多層配線基板
JP2011222962A (ja) プリント基板およびその製造方法
KR20130046716A (ko) 인쇄회로기판 및 그의 제조 방법
KR20110030160A (ko) 인쇄회로기판의 제조방법
KR100388564B1 (ko) 고성능 비지에이 기판 및 이의 제조방법
KR101905881B1 (ko) 인쇄회로기판 및 그의 제조 방법
JP2023005239A (ja) 配線基板、配線基板の製造方法及び中間生成物
KR101156924B1 (ko) 인쇄회로기판의 제조방법
CN114554705A (zh) 线路板及其制备方法
CN117178638A (zh) 电路基板、电路基板的制造方法以及电子设备
KR20130065216A (ko) 다층 인쇄회로기판 및 그 제조방법
JP2003204169A (ja) 可撓性を有する多層配線板
KR20160126289A (ko) 인쇄회로기판 및 그 제조방법
KR20140102144A (ko) 다층배선기판 제조용의 지지기판, 다층배선기판의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee