JP2003204169A - 可撓性を有する多層配線板 - Google Patents
可撓性を有する多層配線板Info
- Publication number
- JP2003204169A JP2003204169A JP2002003332A JP2002003332A JP2003204169A JP 2003204169 A JP2003204169 A JP 2003204169A JP 2002003332 A JP2002003332 A JP 2002003332A JP 2002003332 A JP2002003332 A JP 2002003332A JP 2003204169 A JP2003204169 A JP 2003204169A
- Authority
- JP
- Japan
- Prior art keywords
- elastic modulus
- layer
- thickness
- wiring board
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【課題】応力の緩和作用に優れ、リールトゥリール工法
における力学的ストレスおよび使用時の熱的ストレスに
対して、配線およびビアホールが破損しにくい構造であ
り、半導体集積回路素子をプリント配線基板に接続する
ために用いる、信頼性の高く可撓性を有する多層配線板
を提供する。 【解決手段】複数の金属導体層の間に絶縁層が配置され
た多層配線板において、少なくとも一カ所の絶縁層が、
高弾性率層と低弾性率層の積層構造を有する。なお、高
弾性率層の厚さが１０〜５０μｍ、弾性率が常温で２０
００〜１２０００ＭＰaであること、低弾性率層の厚さ
が５〜３０μｍ、弾性率が常温で１０〜１０００ＭPaで
あることも含まれる。
における力学的ストレスおよび使用時の熱的ストレスに
対して、配線およびビアホールが破損しにくい構造であ
り、半導体集積回路素子をプリント配線基板に接続する
ために用いる、信頼性の高く可撓性を有する多層配線板
を提供する。 【解決手段】複数の金属導体層の間に絶縁層が配置され
た多層配線板において、少なくとも一カ所の絶縁層が、
高弾性率層と低弾性率層の積層構造を有する。なお、高
弾性率層の厚さが１０〜５０μｍ、弾性率が常温で２０
００〜１２０００ＭＰaであること、低弾性率層の厚さ
が５〜３０μｍ、弾性率が常温で１０〜１０００ＭPaで
あることも含まれる。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体集積回路素
子（以下、チップと称する）を一つ、または複数搭載
し、プリント配線基板に接続するために用いる半導体パ
ッケージ用多層配線板のうち可撓性を有するものに関す
るものである。
子（以下、チップと称する）を一つ、または複数搭載
し、プリント配線基板に接続するために用いる半導体パ
ッケージ用多層配線板のうち可撓性を有するものに関す
るものである。
【０００２】
【従来の技術】近年、電子機器はますます小型化、多機
能化、高機能化が進んでいる。これらに搭載される電子
部品も小型化、高性能化しており、これに伴ってこれら
の電子部品を基板に接続、搭載するための半導体パッケ
ージについても小型化と配線の高密度化が求められてい
る。
能化、高機能化が進んでいる。これらに搭載される電子
部品も小型化、高性能化しており、これに伴ってこれら
の電子部品を基板に接続、搭載するための半導体パッケ
ージについても小型化と配線の高密度化が求められてい
る。
【０００３】半導体パッケージのサイズを小さくして、
なおかつ配線の高密度化を実現するための方法として、
半導体パッケージの配線層を複数設け、それらの相互の
接続をとって垂直方向に積層するビルドアップ工法があ
る。ビルドアップ工法においては、各層間での短絡がな
いように絶縁層と金属導体層を交互に積層し、配線層間
の接続は通常ビアホールを介して行われる。
なおかつ配線の高密度化を実現するための方法として、
半導体パッケージの配線層を複数設け、それらの相互の
接続をとって垂直方向に積層するビルドアップ工法があ
る。ビルドアップ工法においては、各層間での短絡がな
いように絶縁層と金属導体層を交互に積層し、配線層間
の接続は通常ビアホールを介して行われる。
【０００４】このようなビルドアップ工法で作製される
半導体パッケージ用多層配線板の一例としては、絶縁層
の両面に金属導体層を積層した構造のコア材にレーザー
加工等でビアホールを形成した後にフォトリソグラフィ
等によって配線パターンを形成し、さらに絶縁層の片面
に金属導体層を積層したバッキング材を積層して、ビア
ホール形成、回路パターン形成という工程を繰り返すこ
とが挙げられる。
半導体パッケージ用多層配線板の一例としては、絶縁層
の両面に金属導体層を積層した構造のコア材にレーザー
加工等でビアホールを形成した後にフォトリソグラフィ
等によって配線パターンを形成し、さらに絶縁層の片面
に金属導体層を積層したバッキング材を積層して、ビア
ホール形成、回路パターン形成という工程を繰り返すこ
とが挙げられる。
【０００５】ここで、絶縁層としては、ＢＴ（ビスマレ
イド・トリアジン）レジン系樹脂やガラスクロスにエポ
キシ系樹脂を含浸させたもの、あるいはポリイミドなど
が用いられている。これらの樹脂は堅固な支持体である
ことが必要な場合には、それに十分な厚みをもった形態
がとられ、小型化、軽量化、あるいは可撓性が必要な場
合には、それらの性質を得るような厚さに設定される。
本発明はこのうちの後者に関するものである。
イド・トリアジン）レジン系樹脂やガラスクロスにエポ
キシ系樹脂を含浸させたもの、あるいはポリイミドなど
が用いられている。これらの樹脂は堅固な支持体である
ことが必要な場合には、それに十分な厚みをもった形態
がとられ、小型化、軽量化、あるいは可撓性が必要な場
合には、それらの性質を得るような厚さに設定される。
本発明はこのうちの後者に関するものである。
【０００６】このような可撓性をもった材料を積層して
半導体パッケージを作製する場合、各工程においてリー
ル・トゥ・リール工法を用いると、生産性の面で大きな
効果がある。
半導体パッケージを作製する場合、各工程においてリー
ル・トゥ・リール工法を用いると、生産性の面で大きな
効果がある。
【０００７】
【発明が解決しようとする課題】近年、電子機器の小型
化、高性能化に伴って、半導体パッケージの配線も高密
度化し、線幅も小さくなってきている。また、ビアホー
ルも小型化の傾向にある。
化、高性能化に伴って、半導体パッケージの配線も高密
度化し、線幅も小さくなってきている。また、ビアホー
ルも小型化の傾向にある。
【０００８】このような配線、ビアホールを有する半導
体パッケージをリール・トゥ・リール工法で作製する場
合、巻き取り時の力学的ストレスによって、配線やビア
ホールが断線するという問題があった。また、実際の使
用に際して、熱的ストレスによって配線やビアホールが
断線するという問題もあった。
体パッケージをリール・トゥ・リール工法で作製する場
合、巻き取り時の力学的ストレスによって、配線やビア
ホールが断線するという問題があった。また、実際の使
用に際して、熱的ストレスによって配線やビアホールが
断線するという問題もあった。
【０００９】
【課題を解決するための手段】本発明において、上記課
題を解決するために、請求項１の発明は、複数の金属導
体層の間に絶縁層が配置された多層配線板において、少
なくとも一カ所の絶縁層が、高弾性率層と低弾性率層の
積層構造を有することを特徴とする可撓性を有する多層
配線板としたものである。
題を解決するために、請求項１の発明は、複数の金属導
体層の間に絶縁層が配置された多層配線板において、少
なくとも一カ所の絶縁層が、高弾性率層と低弾性率層の
積層構造を有することを特徴とする可撓性を有する多層
配線板としたものである。
【００１０】請求項２の発明は、高弾性率層の厚さが１
０〜５０μｍであることを特徴とする請求項１に記載の
可撓性を有する多層配線板としたものである。
０〜５０μｍであることを特徴とする請求項１に記載の
可撓性を有する多層配線板としたものである。
【００１１】請求項３の発明は、低弾性率層の厚さが５
〜３０μｍであることを特徴とする請求項１に記載の可
撓性を有する多層配線板としたものである。
〜３０μｍであることを特徴とする請求項１に記載の可
撓性を有する多層配線板としたものである。
【００１２】請求項４の発明は、高弾性率層の弾性率が
常温で２０００〜１２０００ＭＰaであることを特徴と
する請求項１又は２に記載の可撓性を有する多層配線板
としたものである。
常温で２０００〜１２０００ＭＰaであることを特徴と
する請求項１又は２に記載の可撓性を有する多層配線板
としたものである。
【００１３】請求項５の発明は、低弾性率層の弾性率が
常温で１０〜１０００ＭPaであることを特徴とする請求
項１又は３に記載の可撓性を有する多層配線板としたも
のである。
常温で１０〜１０００ＭPaであることを特徴とする請求
項１又は３に記載の可撓性を有する多層配線板としたも
のである。
【００１４】
【発明の実施の形態】以下に、図１を用いて本発明を詳
細に説明する。コア材１は両面銅箔付樹脂を材料として
いる。絶縁層は回路パターンの支持体となるべく高弾性
を有していなければならない。また、半導体パッケージ
全体としての可撓性を得られるだけの可撓性と、絶縁性
も有していなければならない。樹脂の種類については、
ポリエチレン、ポリプロピレン、ポリエチレンテレフタ
レート、ポリエチレンナフタレート、ポリイミドなど高
分子フィルム、あるいはガラスクロスに含浸させたエポ
キシ、ＢＴ樹脂などの中から適宜選択される。高弾性率
層の厚さについては、薄すぎると力学的ストレスに対す
る耐性、絶縁性などに問題があり、また厚すぎると加工
性、可撓性に問題がある。また、後記のビアホール形成
の際に、小径のものが作製しづらくなり回路パターンの
高密度化を妨げることになる。このため高弾性率層の弾
性率については、常温で２０００〜１２０００ＭＰa、
厚さについては、１０〜５０μｍとするのが望ましい。
また高弾性樹脂に銅箔を積層する方法については、接着
剤法、熱融着法、キャスト法、スパッタリング法などの
中から自由に選んで良い。
細に説明する。コア材１は両面銅箔付樹脂を材料として
いる。絶縁層は回路パターンの支持体となるべく高弾性
を有していなければならない。また、半導体パッケージ
全体としての可撓性を得られるだけの可撓性と、絶縁性
も有していなければならない。樹脂の種類については、
ポリエチレン、ポリプロピレン、ポリエチレンテレフタ
レート、ポリエチレンナフタレート、ポリイミドなど高
分子フィルム、あるいはガラスクロスに含浸させたエポ
キシ、ＢＴ樹脂などの中から適宜選択される。高弾性率
層の厚さについては、薄すぎると力学的ストレスに対す
る耐性、絶縁性などに問題があり、また厚すぎると加工
性、可撓性に問題がある。また、後記のビアホール形成
の際に、小径のものが作製しづらくなり回路パターンの
高密度化を妨げることになる。このため高弾性率層の弾
性率については、常温で２０００〜１２０００ＭＰa、
厚さについては、１０〜５０μｍとするのが望ましい。
また高弾性樹脂に銅箔を積層する方法については、接着
剤法、熱融着法、キャスト法、スパッタリング法などの
中から自由に選んで良い。
【００１５】コア材にはビアホール３が形成される。作
製方法としては、位置、大きさなどの正確さの点で、レ
ーザー加工が好適に使用されるが、本発明においては特
にこの方法に限定されるものではない。孔形成後に内部
に導電性物質を充填する方法についても、ダイレクトプ
レーティング法、めっきなどから自由に選んでよい。
製方法としては、位置、大きさなどの正確さの点で、レ
ーザー加工が好適に使用されるが、本発明においては特
にこの方法に限定されるものではない。孔形成後に内部
に導電性物質を充填する方法についても、ダイレクトプ
レーティング法、めっきなどから自由に選んでよい。
【００１６】さらに、銅箔層４に回路パターンを形成す
るが、この方法についてはフォトリソグラフィとエッチ
ングの組み合わせ等の方法から自由に選んでよい。
るが、この方法についてはフォトリソグラフィとエッチ
ングの組み合わせ等の方法から自由に選んでよい。
【００１７】次に回路パターンが形成された両面銅箔付
樹脂１の銅面に低弾性率層５を積層する。低弾性率層５
は半導体パッケージの工程における巻き取りの際に回路
やビアホール３にかかる力学的ストレスを緩和、吸収す
るものであるが、過度に弾性率が低いと、回路パターン
の保護に適さない。また低弾性率層５の厚さについて
は、過度に薄くては力学的ストレスの緩和が不十分にな
り、過度に厚くては、高弾性率層２の場合と同様に、小
径ビアホール作製の妨げとなる。このため、低弾性率層
５の弾性率については、常温で１０〜１０００ＭＰa、
厚さについては５〜３０μｍとすることが望ましい。
樹脂１の銅面に低弾性率層５を積層する。低弾性率層５
は半導体パッケージの工程における巻き取りの際に回路
やビアホール３にかかる力学的ストレスを緩和、吸収す
るものであるが、過度に弾性率が低いと、回路パターン
の保護に適さない。また低弾性率層５の厚さについて
は、過度に薄くては力学的ストレスの緩和が不十分にな
り、過度に厚くては、高弾性率層２の場合と同様に、小
径ビアホール作製の妨げとなる。このため、低弾性率層
５の弾性率については、常温で１０〜１０００ＭＰa、
厚さについては５〜３０μｍとすることが望ましい。
【００１８】低弾性率層５の材質については、エポキシ
系、ブタジエン系、ポリエチレン系、ポリプロピレン系
などから自由に選ぶことができる。
系、ブタジエン系、ポリエチレン系、ポリプロピレン系
などから自由に選ぶことができる。
【００１９】低弾性率層５を配線パターンが形成された
銅面に積層する方法については、接着剤法、熱融着法、
キャスト法などから自由に選んで良い。また低弾性率層
５自体が接着力を有しており、さらにその上に片面銅箔
付樹脂を積層する際の接着剤として用いてもよい。
銅面に積層する方法については、接着剤法、熱融着法、
キャスト法などから自由に選んで良い。また低弾性率層
５自体が接着力を有しており、さらにその上に片面銅箔
付樹脂を積層する際の接着剤として用いてもよい。
【００２０】低弾性率層５を積層したのちに、低弾性率
層５と高弾性率層２が重なるように片面銅箔付樹脂６を
積層する。積層方法については、特に制限はない。
層５と高弾性率層２が重なるように片面銅箔付樹脂６を
積層する。積層方法については、特に制限はない。
【００２１】片面銅箔付樹脂６を積層したのちには、ビ
アホール３形成、さらに回路パターン形成という加工を
施し、なおも回路パターン層が必要であれば、低弾性率
層積層５、片面銅箔付樹脂６を積層、ビアホール３形
成、回路パターン形成という過程を繰り返す。この場合
片面銅箔付樹脂（バッキング材）６の上に積層しても、
コア材１のもう一方の面に積層してもよいが、対称性を
もたせることによって反りを防止できるという点で、後
者の方がより望ましい。
アホール３形成、さらに回路パターン形成という加工を
施し、なおも回路パターン層が必要であれば、低弾性率
層積層５、片面銅箔付樹脂６を積層、ビアホール３形
成、回路パターン形成という過程を繰り返す。この場合
片面銅箔付樹脂（バッキング材）６の上に積層しても、
コア材１のもう一方の面に積層してもよいが、対称性を
もたせることによって反りを防止できるという点で、後
者の方がより望ましい。
【００２２】必要な回路パターン層の加工が終了した
ら、最表層にはソルダーレジスト７層を配置する。ソル
ダーレジスト層の種類には特に制限はなく、エポキシ
系、フェノール系樹脂、キシレン系樹脂、アクリル系樹
脂、ポリイミド系樹脂などのなかから自由に選んでよ
い。ソルダーレジストの積層後、電極部８の上の部分の
みを取り除く、この方法については特に制限はないが、
一例としてフォトエッチング法があげられる。そして裏
面に半田ボール９を配置する。
ら、最表層にはソルダーレジスト７層を配置する。ソル
ダーレジスト層の種類には特に制限はなく、エポキシ
系、フェノール系樹脂、キシレン系樹脂、アクリル系樹
脂、ポリイミド系樹脂などのなかから自由に選んでよ
い。ソルダーレジストの積層後、電極部８の上の部分の
みを取り除く、この方法については特に制限はないが、
一例としてフォトエッチング法があげられる。そして裏
面に半田ボール９を配置する。
【００２３】なお、本実施形態においては、すべてのバ
ッキング材積層に際して低弾性率層を積層する場合につ
いて記しているが、低弾性率層は多層配線板中で少なく
とも一層形成してあればよい。
ッキング材積層に際して低弾性率層を積層する場合につ
いて記しているが、低弾性率層は多層配線板中で少なく
とも一層形成してあればよい。
【００２４】
【実施例】以下、本発明を実施例により具体的に説明す
る。弾性率５７００ＭP、厚さ２５μｍのポリイミドフ
ィルムの両面に厚さ１２μｍの銅箔をラミネートした両
面銅付リイミドフィルムを巾１０５ｍｍ、長さ１００ｍ
のテープ状とし、３００ｍｍφのドラムに巻いて基材と
した。以下すべての工程において、基材はこの大きさの
ドラムを用いたリール・トゥ・リール工法にて行った。
る。弾性率５７００ＭP、厚さ２５μｍのポリイミドフ
ィルムの両面に厚さ１２μｍの銅箔をラミネートした両
面銅付リイミドフィルムを巾１０５ｍｍ、長さ１００ｍ
のテープ状とし、３００ｍｍφのドラムに巻いて基材と
した。以下すべての工程において、基材はこの大きさの
ドラムを用いたリール・トゥ・リール工法にて行った。
【００２５】まず上記基材の所定の位置に、エキシマレ
ーザー加工機によって５０μｍφの貫通孔を形成し、無
電解銅めっき、電解銅めっきを施して、ビアホールを形
成し、上下銅箔の導通をとった。さらに、両面にフォト
レジストを約５μｍの厚さで均一に塗布し、所定の温度
でプリベークを行った。両面に配線パターンを有するフ
ォトマスクを介し、所定の露光量で露光し、所定の現像
液にて現像を行った後、５０℃の塩化第二鉄にてレジス
トパターン以外の部分の銅箔をエッチングして配線パタ
ーンを形成した。
ーザー加工機によって５０μｍφの貫通孔を形成し、無
電解銅めっき、電解銅めっきを施して、ビアホールを形
成し、上下銅箔の導通をとった。さらに、両面にフォト
レジストを約５μｍの厚さで均一に塗布し、所定の温度
でプリベークを行った。両面に配線パターンを有するフ
ォトマスクを介し、所定の露光量で露光し、所定の現像
液にて現像を行った後、５０℃の塩化第二鉄にてレジス
トパターン以外の部分の銅箔をエッチングして配線パタ
ーンを形成した。
【００２６】次に厚さ１２μｍ、硬化時の弾性率６００
ＭPaのゴム系接着フィルムを、ラミネータを用いて一方
の配線パターン上に積層し、続いて弾性率５７００ＭＰ
a、厚さ１３μｍのポリイミドフィルムの片面に厚さ１
２μｍの銅箔をラミネートした片面銅箔付ポリイミドフ
ィルムを樹脂層が内側になる向きで接着フィルム上に貼
り合わせた。所定の加熱を行って硬化させたのちに、も
う一方の配線パターン上にも同様にゴム系接着フィル
ム、片面銅付ポリイミドテープの順に積層した。
ＭPaのゴム系接着フィルムを、ラミネータを用いて一方
の配線パターン上に積層し、続いて弾性率５７００ＭＰ
a、厚さ１３μｍのポリイミドフィルムの片面に厚さ１
２μｍの銅箔をラミネートした片面銅箔付ポリイミドフ
ィルムを樹脂層が内側になる向きで接着フィルム上に貼
り合わせた。所定の加熱を行って硬化させたのちに、も
う一方の配線パターン上にも同様にゴム系接着フィル
ム、片面銅付ポリイミドテープの順に積層した。
【００２７】続いて、片方の銅箔に、同様にビアホール
形成後、プリント配線板と接続するためのパッドパター
ンを形成し、もう片方の面には、ビアホール形成後、半
導体チップとの接続をするためのパッドパターンを形成
した。
形成後、プリント配線板と接続するためのパッドパター
ンを形成し、もう片方の面には、ビアホール形成後、半
導体チップとの接続をするためのパッドパターンを形成
した。
【００２８】さらに最外層には、スクリーン印刷法によ
って約２０μｍの厚さにソルダーレジスト層を形成し、
ポストベークした後に、フォトエッチング法によって、
パッドパターンの所定の位置が露出するように、３０μ
ｍφの開口部を形成した。
って約２０μｍの厚さにソルダーレジスト層を形成し、
ポストベークした後に、フォトエッチング法によって、
パッドパターンの所定の位置が露出するように、３０μ
ｍφの開口部を形成した。
【００２９】＜比較例＞実施例と同様に両面銅箔付ポリ
イミドの両面にビアホールと回路パターンを形成した後
に、厚さ１５μｍ、弾性率３０００ＭＰaのポリイミド
系接着フィルムを、ラミネータを用いて一方の配線パタ
ーン上に積層し、続いて弾性率５７００ＭＰa、厚さ１
３μｍのポリイミドフィルムの片面に厚さ１２μｍの銅
箔をラミネートした片面銅箔付ポリイミドフィルムを樹
脂層が内側になる向きで接着フィルム上に貼り合わせ
た。所定の加熱を行って硬化させたのちに、もう一方の
配線パターン上にも同様にポリイミド系接着フィルム、
片面銅付ポリイミドテープの順に積層した。
イミドの両面にビアホールと回路パターンを形成した後
に、厚さ１５μｍ、弾性率３０００ＭＰaのポリイミド
系接着フィルムを、ラミネータを用いて一方の配線パタ
ーン上に積層し、続いて弾性率５７００ＭＰa、厚さ１
３μｍのポリイミドフィルムの片面に厚さ１２μｍの銅
箔をラミネートした片面銅箔付ポリイミドフィルムを樹
脂層が内側になる向きで接着フィルム上に貼り合わせ
た。所定の加熱を行って硬化させたのちに、もう一方の
配線パターン上にも同様にポリイミド系接着フィルム、
片面銅付ポリイミドテープの順に積層した。
【００３０】そして実施例と同様に、片方の銅箔に、同
様にビアホール形成後、プリント配線板と接続するため
のパッドパターンを形成し、もう片方の面には、ビアホ
ール形成後、半導体チップとの接続をするためのパッド
パターンを形成した。
様にビアホール形成後、プリント配線板と接続するため
のパッドパターンを形成し、もう片方の面には、ビアホ
ール形成後、半導体チップとの接続をするためのパッド
パターンを形成した。
【００３１】さらに最外層には、スクリーン印刷法によ
って約２０μｍの厚さにソルダーレジスト層を形成し、
ポストベークした後に、フォトエッチング法によって、
パッドパターンの所定の位置が露出するように、３０μ
ｍφの開口部を形成した。
って約２０μｍの厚さにソルダーレジスト層を形成し、
ポストベークした後に、フォトエッチング法によって、
パッドパターンの所定の位置が露出するように、３０μ
ｍφの開口部を形成した。
【００３２】この二つのサンプルの中から、１５ｍｍ×
１５ｍｍの大きさの半導体パッケージを１０００個づつ
無作為に切り出し、導通チェックを行った。また、冷熱
試験条件１２５℃３０分〜―６５℃３０分を１０００サ
イクル繰り返す冷熱衝撃試験を行いそのあとで導通チェ
ックを行った。その結果を表１に示す。リール・トゥ・
リール工法による機械的ストレスと、冷熱衝撃試験によ
る熱的ストレスの両方に対して、本発明が優れた効果を
有していることが示されている。
１５ｍｍの大きさの半導体パッケージを１０００個づつ
無作為に切り出し、導通チェックを行った。また、冷熱
試験条件１２５℃３０分〜―６５℃３０分を１０００サ
イクル繰り返す冷熱衝撃試験を行いそのあとで導通チェ
ックを行った。その結果を表１に示す。リール・トゥ・
リール工法による機械的ストレスと、冷熱衝撃試験によ
る熱的ストレスの両方に対して、本発明が優れた効果を
有していることが示されている。
【００３３】
【表１】
【００３４】
【発明の効果】本発明に係る多層配線板は、応力の緩和
作用に優れ、リールトゥリール工法における力学的スト
レスおよび使用時の熱的ストレスに対して、配線および
ビアホールが破損しにくい構造を実現した。これによっ
て、信頼性の高い半導体パッケージを提供することが可
能である。
作用に優れ、リールトゥリール工法における力学的スト
レスおよび使用時の熱的ストレスに対して、配線および
ビアホールが破損しにくい構造を実現した。これによっ
て、信頼性の高い半導体パッケージを提供することが可
能である。
【００３５】
【図１】図１は本発明に係る多層配線板の断面を示す説
明図である。
明図である。
１・・・コア材（両面銅箔付樹脂）
２・・・高弾性率層（絶縁層）
３・・・ビアホール
４・・・銅箔層（金属導体層）
５・・・低弾性率層（絶縁層）
６・・・片面銅箔付樹脂（バッキング材）
７・・・ソルダーレジスト層
８・・・電極部
９・・・半田ボール
─────────────────────────────────────────────────────
フロントページの続き
Ｆターム(参考） 5E346 AA12 CC05 CC08 CC09 CC10
CC32 DD12 DD17 GG15 HH11
Claims (5)
- 【請求項１】複数の金属導体層の間に絶縁層が配置され
た多層配線板において、少なくとも一カ所の絶縁層が、
高弾性率層と低弾性率層の積層構造を有することを特徴
とする可撓性を有する多層配線板。 - 【請求項２】高弾性率層の厚さが１０〜５０μｍである
ことを特徴とする請求項１に記載の可撓性を有する多層
配線板。 - 【請求項３】低弾性率層の厚さが５〜３０μｍであるこ
とを特徴とする請求項１に記載の可撓性を有する多層配
線板。 - 【請求項４】高弾性率層の弾性率が常温で２０００〜１
２０００ＭＰaであることを特徴とする請求項１又は２
に記載の可撓性を有する多層配線板。 - 【請求項５】低弾性率層の弾性率が常温で１０〜１００
０ＭPaであることを特徴とする請求項１又は３に記載の
可撓性を有する多層配線板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002003332A JP2003204169A (ja) | 2002-01-10 | 2002-01-10 | 可撓性を有する多層配線板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002003332A JP2003204169A (ja) | 2002-01-10 | 2002-01-10 | 可撓性を有する多層配線板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003204169A true JP2003204169A (ja) | 2003-07-18 |
Family
ID=27642949
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002003332A Pending JP2003204169A (ja) | 2002-01-10 | 2002-01-10 | 可撓性を有する多層配線板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003204169A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7348673B2 (en) | 2004-07-15 | 2008-03-25 | Nec Corporation | Semiconductor device |
| JP2019212692A (ja) * | 2018-05-31 | 2019-12-12 | 新光電気工業株式会社 | 配線基板及びその製造方法 |
-
2002
- 2002-01-10 JP JP2002003332A patent/JP2003204169A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7348673B2 (en) | 2004-07-15 | 2008-03-25 | Nec Corporation | Semiconductor device |
| CN100394593C (zh) * | 2004-07-15 | 2008-06-11 | 日本电气株式会社 | 半导体器件 |
| JP2019212692A (ja) * | 2018-05-31 | 2019-12-12 | 新光電気工業株式会社 | 配線基板及びその製造方法 |
| US10510649B1 (en) | 2018-05-31 | 2019-12-17 | Shinko Electric Industries Co., Ltd. | Interconnect substrate |
| JP7148278B2 (ja) | 2018-05-31 | 2022-10-05 | 新光電気工業株式会社 | 配線基板及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI271136B (en) | Flexible multi-layered wiring substrate and its manufacturing method | |
| JP5461323B2 (ja) | 半導体パッケージ基板の製造方法 | |
| KR100792352B1 (ko) | 패키지 온 패키지의 바텀기판 및 그 제조방법 | |
| US20120012379A1 (en) | Printed circuit board | |
| JP2007142403A (ja) | プリント基板及びその製造方法 | |
| WO2003034494A1 (en) | Module component | |
| JP2007088009A (ja) | 電子部品の埋め込み方法及び電子部品内蔵プリント配線板 | |
| JP5587139B2 (ja) | 多層配線基板 | |
| KR20160099934A (ko) | 리지드-플렉시블 기판 및 그 제조방법 | |
| JP2004152904A (ja) | 電解銅箔、電解銅箔付きフィルム及び多層配線基板と、その製造方法 | |
| JP2003124637A (ja) | 多層配線板 | |
| JP4063240B2 (ja) | 半導体装置搭載基板とその製造方法、並びに半導体パッケージ | |
| JP2003204169A (ja) | 可撓性を有する多層配線板 | |
| JP2008182071A (ja) | 電子部品内蔵配線板及びその製造方法、並びに電子機器 | |
| JP2004140314A (ja) | 多層配線板 | |
| JP2011222962A (ja) | プリント基板およびその製造方法 | |
| KR101109277B1 (ko) | 인쇄회로기판의 제조방법 | |
| JP2004214273A (ja) | 片面積層配線基板の製造方法 | |
| KR101156924B1 (ko) | 인쇄회로기판의 제조방법 | |
| JP2004179485A (ja) | プリント配線板の製造方法及びプリント配線板 | |
| JP2023005239A (ja) | 配線基板、配線基板の製造方法及び中間生成物 | |
| KR101231525B1 (ko) | 인쇄회로기판 및 그의 제조 방법 | |
| KR101154720B1 (ko) | 인쇄회로기판 및 그의 제조 방법 | |
| KR101251749B1 (ko) | 인쇄회로기판 및 그의 제조 방법 | |
| JP2008282953A (ja) | 配線基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041216 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061219 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070213 |
|
| A02 | Decision of refusal |
Effective date: 20070313 Free format text: JAPANESE INTERMEDIATE CODE: A02 |