CN100394593C - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN100394593C
CN100394593C CNB2005100844203A CN200510084420A CN100394593C CN 100394593 C CN100394593 C CN 100394593C CN B2005100844203 A CNB2005100844203 A CN B2005100844203A CN 200510084420 A CN200510084420 A CN 200510084420A CN 100394593 C CN100394593 C CN 100394593C
Authority
CN
China
Prior art keywords
wiring layer
insulating barrier
lead
semiconductor device
wire structures
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB2005100844203A
Other languages
English (en)
Other versions
CN1722429A (zh
Inventor
菊池克
山道新太郎
村井秀哉
本多广一
副岛康志
宫崎真一
Original Assignee
NEC Electronics Corp
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp, NEC Corp filed Critical NEC Electronics Corp
Publication of CN1722429A publication Critical patent/CN1722429A/zh
Application granted granted Critical
Publication of CN100394593C publication Critical patent/CN100394593C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

公开了一种半导体器件，其中，包括第一布线层和第一绝缘层的微细布线结构部分，形成在半导体衬底上，其中每一第一布线层和每一第一绝缘层都被交替地层压。第一巨型布线结构部分形成在微细布线结构部分上，并且第一巨型布线结构部分是这样形成的，通过以下面的顺序在微细布线结构部分上相继地形成第一巨型布线部分，其包括厚度为第一布线层厚度两倍或更多的第二布线层和第二绝缘层，其中每一第二布线层和每一第二绝缘层被交替地层压；第二巨型布线结构部分，包括厚度为第一布线层厚度两倍或更多的第三布线层和第三绝缘层，其中第三绝缘层在25℃时的弹性模量不大于第二绝缘层在25℃时的弹性模量，每一第三布线层和每一第三绝缘层都被交替地层压。

Description

半导体器件
技术领域
本发明涉及一种在微细布线结构部分上具有巨型布线结构部分的半导体器件，微细布线结构部分包括布线层和绝缘层，每一布线层和每一绝缘层都被交替地层压，巨型布线结构部分包括比微细布线结构部分的布线层厚的布线层，和比微细布线结构部分的绝缘层厚的绝缘层，并且巨型布线结构部分的布线层和绝缘层被交替地层压。
背景技术
关于电子设备的小型化和多功能设计，近来半导体芯片已经要求布线的小型化和高度致密化。例如，在基于130nm标准设计的微处理器中，其时钟频率达到几GHz，而其驱动电流达到100A，常规布线技术的性能增强被推动到了极限。为了实现时钟频率超过10GHz和驱动电流达到几百A的微处理器，要求具有新颖结构的布线技术。
例如，K.Kikuchi等人，“A Package-process-orientedMultilevel 5-μm-thick cu wiring Technology with Pulse PeriodicReverse Electroplating and Photosensitive Resin”，IEEE2003国际互连技术会议论文集(美国)，2003年6月，189-191页，公开了这样的技术，在0.5μm厚的铝导线形成的微细布线(minute wire)结构部分上配备巨型布线结构部分，包括5μm厚的由铜形成的巨型导线(huge wire)。该论文记述了，与普通LSI布线相比，由导线电阻的电压降引起的电压能够减少到普通LSI布线的1/5。
在半导体器件中，具有2.5或更低的低介电常数的，称作低k材料的绝缘材料被采用以实现高速工作。此外，考虑到环境的影响，采用无铅焊接材料作为焊球的材料。就上述论文中公开的配备有巨型布线结构部分的半导体器件而言，期待将低k材料和无铅焊球应用于半导体器件。
然而，与二氧化硅、氮化硅、氮氧化硅等等相比，低k材料的机械强度是比较低的，例如硬度、弹性等等。此外，与常规铅锡型易熔质焊接材料(铅锡共晶软焊接材料)相比，无铅焊接材料的徐变特性
(creep characteristic)也是比较低的，徐变特性表示材料慢慢形变的特性。因此，焊球在凝固之后其自身的形变量是很小的，这样就增强了焊球中的残余应力。
如上所述，就使用低k材料和无铅焊球的半导体器件而言，在安装过程中出现的焊球中的残余应力，以及在使用中出现的热应力，导致了在包含焊球的连接部分处的断裂，或者机械强度较差的低k材料的脆性断裂、剥落、裂纹等等，并且需要关注这样的问题，当装配封装件或者实际使用半导体器件时，难以保证其可靠性。
当半导体芯片被安装到印刷板或安装板上时，例如组合衬底
(build-up substrate )等等，半导体芯片通常被用作半导体器件(封装件)。半导体器件主要用于FCBGA(倒装片球栅阵列)封装件，FCBGA用于要求稳定电源电压供给以及适应于高速信号的应用，而小型电子设备，例如蜂窝式电话，数字照相机等等，以及基本上以与半导体芯片同样尺寸形成的晶片级CSP(芯片尺寸封装件)等等，是公知的。在这些封装件中，各种各样的设备已经被用于减轻上述的热应力。例如，日本公开出版的未审专利申请No.74417/1999公开了一种FCBGA，其中通过焊接隆起(solidering bump)把半导体芯片连接到BGA板，而底部填充树脂被填充于半导体芯片和BGA板之间，以保护微细的焊接隆起连接。
此外，日本公开出版的未审专利申请No.204560/1999，No.2000-150716和No.2000-323628公开了一种晶片级CSP，其中在半导体芯片上配备了一层低弹性层，并且在低弹性层上配备了外部电极端子。
图1是示出了日本公开出版的未审专利申请No.204560/1999中公开的常规半导体器件的透视图。如图1所示，在日本公开出版的未审专利申请No.204560/1999中公开的半导体器件中，多个半导体器件(未示出)形成于半导体芯片101表面的中央。焊盘(pad)104被配备在这些半导体器件上。此外，由绝缘材料形成的树脂层被配备在半导体芯片101的表面上，以便暴露焊盘104并覆盖除了中央部分之外的其他部分。此外，由绝缘材料形成的、具有低弹性的低弹性层103被配备在树脂层102上，以便暴露焊盘104。低弹性层103具有楔形剖面形状，它相对于在其上配置焊盘104的半导体芯片101表面的中央部分是倾斜的。用作在半导体芯片101和外部设备之间输入或输出信号的外部电极的外部电极端子106，在低弹性层103的平坦部分上形成，并且外部电极端子106和焊盘104经由布线层105被相互连接。保护膜108在半导体芯片上除了外部电极端子106以外的部分上形成。用作凸出电极的焊球107被配备在外部电极端子106上。如上所述，通过在焊球107的底侧配备低弹性层103，施加到焊球上的应力能够被减轻。此外，焊球107被配备在半导体芯片101的表面，以便与焊盘隔开宽大的距离，借此出现在焊球107中的应力能够避免被传送到与焊盘104相连接的半导体器件。
图2是示出了日本公开出版的未审专利申请No.2000-150716中公开的常规半导体器件的横断面视图。如图2所示，在日本公开出版的未审专利申请No.2000-150716中公开的常规半导体器件中，连接端子202被配备在半导体芯片201的表面上。此外，树脂层203和低弹性层204被配备在半导体芯片201的表面上除了连接端子202之外的部分。焊球206经由布线层205被配备在树脂层203上。布线层205被连接到连接端子202上。低弹性层204仅被形成于每个焊球206周围部分的底侧。如上所述通过在每个焊球外围的底侧配备低弹性层，出现在焊球中的应力能够被减轻。
此外，图3是示出了日本公开出版的未审专利申请No.2000-323628中公开的常规半导体器件的横断面视图。如图3所示，在日本公开出版的未审专利申请No.2000-323628中公开的常规半导体器件中，电极302被配备在半导体芯片301的表面上。钝化膜303被配备为便于覆盖半导体芯片301除了电极302之外的部分，树脂层304被配备在钝化膜303上。焊球307经由布线层306被配备在树脂层304上。电极302被连接到布线层306。此外，形成树脂层305以便覆盖树脂层304和布线层306的表面，以及焊球307底部的侧面。根据日本公开出版的未审专利申请No.2000-323628，低弹性材料被用作覆盖焊球侧表面的树脂层305，从而出现焊球中的应力能够被减轻。
此外，日本公开的未审专利申请No.2003-204169公开了一种技术，通过层压高弹性和低弹性层而获得的具有挠性(flexibility)的构件，被用作多层布线板，半导体芯片被安装在该多层布线板上。根据这种技术，能够使多层布线板的导线和通路(via)在使用中难以由于热应力而损坏。
此外，图4是示出了另一常规半导体器件的平面图。在图4示出的常规半导体器件中，多个圆形外部端子402以矩阵形式排列在表面层401上。这些外部端子402依照高密度微细导线(high-densityminute wire)而配备，而外部端子402的尺寸和间距是微细的。
然而，上述常规技术具有以下问题。在日本公开出版的未审专利申请No.74417/1999公开的技术中，焊球连接部分的刚性通过使用底部填充树脂而被提高，由此避免了焊球连接部分的断裂。因此，在配备有巨型布线结构部分的半导体器件中，未减轻的应力通过作为刚体的巨型导线传播，并集中于微细布线结构部分上，这可能导致微细导线的断裂，由低k材料形成的绝缘膜的破裂或剥落，等等。
在日本公开出版的未审专利申请No.204560/1999公开的技术中，焊球被配备为便于与焊盘隔开宽大的距离，这是为了避免出现在焊球中的应力传播到与焊盘相连接的半导体器件，这样就需要在半导体芯片的表面上提供额外的间隔。在其端子数目被增加的倒装片安装的半导体芯片中，难以保证用于保持焊球与焊盘隔开的间隔，以及因此而绘制布线图的间隔。
此外，在日本公开出版的未审专利申请No.2000-150716公开的技术中，低弹性树脂被配备于焊球连接部分的底侧。然而，该低弹性树脂受到周围高弹性树脂的约束，因此不可能使低弹性树脂变形到应力能够被减轻的范围，所以应力的减轻是不够的。因此，应力通过作为刚体的巨型导线传播，并集中于微细布线结构部分上，这可能导致微细导线的断裂，由低k材料形成的绝缘膜的破裂或剥落，等等。
此外，在日本公开出版的未审专利申请No.2000-323628公开的技术中，低弹性树脂被配备在焊球的侧面，并且促进焊球的形变以减轻应力。然而，如同日本公开出版的未审专利申请No.2000-150716的情况，应力的减轻是不够的，这导致了微细导线的断裂，由低k材料形成的绝缘膜的破裂或剥落，等等。
此外，在日本公开出版的未审专利申请No.2003-204169公开的技术中，在其上安装半导体芯片的多层布线板的可靠性被提高了，然而，难以减轻出现在半导体芯片侧面的应力。
在图4所示的常规半导体器件中，在安装表面上的外部端子的尺寸和间距是微细的，因此当半导体器件在安装板上安装时，半导体器件和安装板之间的连接区域是微小的，这样连接可靠性就降低了。
发明内容
本发明的一个目的在于提供一种在微细布线结构部分上配备有巨型布线结构部分，减轻出现在微细布线结构部分中的应力，高度可靠的半导体器件，具有大的驱动电流，并以高频率来工作运行。
根据本发明，提供一种半导体器件，包括：半导体衬底；微细布线结构部分，配备在半导体衬底上，并且包括一个或多个第一布线层和一个或多个第一绝缘层，其中每一第一布线层和每一第一绝缘层都被交替地层压，并且每一第一布线层具有一根或多根第一导线和用于绝缘第一导线的第一绝缘膜；第一巨型布线结构部分，配备在微细布线结构部分上，并且包括一个或多个第二布线层和一个或多个第二绝缘层，其中每一第二布线层和每一第二绝缘层被交替地层压，每一第二布线层具有的厚度是第一布线层厚度的两倍或更多，并且具有一根或多根第二导线和用于绝缘第二导线的第二绝缘膜，而且每一第二绝缘层比第一绝缘层厚；第二巨型布线结构部分，配备在第一巨型布线结构部分上，并且包括一个或多个第三布线层和一个或多个第三绝缘层，其中每一第三布线层和每一第三绝缘层都被交替地层压，每一第三布线层具有的厚度是第一布线层厚度的两倍或更多，并且具有一根或多根第三导线和用于绝缘第三导线的第三绝缘膜，而且每一第三绝缘层比第一绝缘层厚，并且第三绝缘层在25℃时的弹性模量不大于第二绝缘层在25℃时的弹性模量。
在本发明中，第一巨型布线结构部分被配备在微细布线结构部分上，在所述第一巨型布线结构部分中，第二布线层具有的厚度是第一布线层厚度的两倍或更多，并且第二布线层和第二绝缘层被交替地层压，所述微细布线结构部分被配备在半导体衬底上，其中第一布线层和第一绝缘层被交替地层压，此外，第二巨型布线结构部分被配备在第一巨型布线结构部分上，在所述第二巨型布线结构部分中，第三布线层具有的厚度是第一布线层厚度的两倍或更多，第三绝缘层在25℃时的弹性模量不大于第二绝缘层在25℃时的弹性模量，第三布线层和第三绝缘层被交替地层压。因此，在半导体器件安装在安装板上之后，能够在第一巨型布线结构部分和第二巨型布线结构部分中有效地减轻出现在半导体器件中的应力，并且也能够减少施加到微细布线结构部分上的应力。
第三绝缘层可以被设计为便于把其弹性模量设置为0.15到3GPa。
此外，所述在25℃时的弹性模量可以被设置为小于第一绝缘层在25℃时的弹性模量。
此外，第三绝缘层的抗张伸展率(tensile elongation)可以被设置为15％或更高。
此外，第二绝缘层和第三绝缘层可以由相同的材料形成。
此外，第二导线可以由从包含铜、铝、镍、金和银的组中选择的至少一种金属或合金形成。
此外，电气连接到第三导线上的一个或多个外部端子可以被配备在第二巨型布线结构部分上。在这种情况下，外部端子的表面可以由从包含铜、铝、金、银和焊接材料的组中选择的至少一种金属或合金形成。
此外，第一布线层、第二布线层和第三布线层中的每一个都具有多根电源系统导线，并且第二布线层或第三布线层的多根电源系统导线中的一根可以被电气连接到第一布线层的多根电源系统导线中的两根或更多电源系统导线上。在这种情况下，第三布线层的多根电源系统导线的一根可以被电气连接到第二布线层的多根电源系统导线的两根或更多电源系统导线上。如上所述，在具有比第一布线层更大容许电流量的第二布线层和/或第三布线层中，使用相同电压的两根或更多电源系统导线被合并为一根导线，借此相对于微细布线结构部分上连接端子的数目，能够减少配备在第二巨型布线结构部分上的外部端子的数目。因此相应地，能够增加外部端子的尺寸和间距，而且能够提高封装件的可靠性。
此外，第一布线层、第二布线层和第三布线层中的每一个，都可以具有多根地线系统导线，并且第二布线层或第三布线层的多根地线系统导线中的一根可以被电气连接到第一布线层的多根地线系统导线中的两根或更多地线系统导线上。在这种情况下，第三布线层的多根地线系统导线的一根可以被电气连接到第二布线层的多根地线系统导线的两根或更多地线系统导线上。如上所述，在具有比第一布线层更大容许电流量的第二布线层和/或第三布线层中，使用相同电压的两根或更多地线系统导线被合并为一根导线，借此相对于微细布线结构部分上连接端子的数目，能够减少配备在第二巨型布线结构部分上的外部端子的数目。因此，能够增加外部端子的尺寸和间距，而且能够提高封装件的可靠性。
第一布线层、第二布线层和第三布线层中的每一个，都可以具有多根电源系统导线和多根地线系统导线，第三布线层或第二布线层的多根电源系统导线中的一根可以被电气连接到第一布线层的多根电源系统导线中的两根或更多电源系统导线上，并且第三布线层或第二布线层的多根地线系统导线中的一根可以被电气连接到第一布线层的多根地线系统导线中的两根或更多地线系统导线上。在这种情况下，第三布线层的多根电源系统导线的一根可以被电气连接到第二布线层的多根电源系统导线的两根或更多电源系统导线上，并且第三布线层的多根地线系统导线的一根可以被电气连接到第二布线层的多根地线系统导线的两根或更多地线系统导线上如上所述，在具有比第一布线层更大容许电流量的第二布线层和/或第三布线层中，使用相同电压的两根或更多电源系统导线被合并为一根导线，并且使用相同电压的两根或更多地线系统导线也被合并为一根导线，借此相对于微细布线结构部分上连接端子的数目，能够减少配备在第二巨型布线结构部分上的外部端子的数目，所以能够增加外部端子的尺寸和间距，因此能够提高封装件的可靠性。
根据本发明，第一巨型布线结构部分被配备在微细布线结构部分上，所述第一巨型布线结构部分中第二布线层具有的厚度是第一布线层厚度的两倍或更多，并且第一布线层和第二绝缘层被交替地层压，所述微细布线结构部分中第一布线层和第一绝缘层被交替地层压，而第二巨型布线结构部分被配备在第一巨型布线结构部分上，所述第二巨型布线结构部分中第三布线层具有的厚度是第一布线层厚度的两倍或更多，而第三绝缘层在25℃时的弹性模量不大于第二绝缘层在25℃时的弹性模量，第三布线层和第三绝缘层被交替地层压，借此当半导体器件安装在安装板上之后，能够在第一巨型布线结构部分和第二巨型布线结构部分中有效地减轻出现的应力，并且也能够减少施加到微细布线结构部分上的应力。此外，多根电源系统导线和/或地线系统导线被合并，借此外部端子的数目能够被减少，而外部设备的数目和/或间距能够被增加。结果，能够提供一种具有大的驱动电流，并以高频率操作的高度可靠的半导体器件。
附图说明
图1是示出了日本公开出版的未审专利申请No.204560/1999中公开的常规半导体器件的透视图；
图2是示出了日本公开出版的未审专利申请No.2000-150716中公开的常规半导体器件的横断面视图；
图3是示出了日本公开出版的未审专利申请No.2000-323628中公开的常规半导体器件的横断面视图；
图4是示出了另一常规半导体器件的平面图；
图5是示出了根据本发明第一实施例的半导体器件的横断面视图；
图6是示出了图5所示半导体器件中微细布线结构部分构造的横断面放大视图；
图7是示出了图5所示的半导体器件的外部端子排列的平面图；
图8是示出了本发明第一实施例的第一变型的半导体器件的平面图；
图9是示出了根据本发明第一实施例的第二变型的半导体器件的横断面视图；
图10是示出了根据本发明第一实施例的第三变型的半导体器件的横断面视图；
图11是示出了根据本发明第二实施例的半导体器件的横断面视图。
具体实施方式
参照附图，以下将描述依照本发明的优选实施例。首先，将描述根据本发明第一实施例的半导体器件。图5是示出了根据本发明第一实施例的半导体器件的横断面视图，图6是示出了图5所示半导体器件中微细布线结构部分12构造的横断面放大视图。此外，图7是示出了图5所示的半导体器件的平面图。如图5所示，在本实施例的半导体器件中，微细布线结构部分12被形成于半导体衬底11上，该半导体衬底是由硅、砷化镓等等形成的，而巨型布线结构部分13被形成于微细布线结构部分12上，所述巨型布线结构部分包括巨型布线部分13a和巨型布线部分13b，它们以这样的顺序被相继地层压。
此外，如图6所示，源电极25和漏电极26被形成于半导体器件11的表面上以便相互隔开，而栅电极24经由栅绝缘膜(未示出)被形成于夹在源电极25和漏电极26之间的区域。MOS(金属氧化物半导体)晶体管30通过栅电极24，源电极25和漏电极26被构建。多个如上所述的MOS晶体管30被配备在半导体衬底11上。
如图6所示，本实施例的半导体器件的微细布线结构部分12通过交替地层压绝缘层29和布线层28来获得。具体地，绝缘层29被形成以便覆盖MOS晶体管30和半导体衬底11的表面，而布线层28被形成在绝缘层29上。布线层28包括多根导线31和用于在导线31彼此之间相互绝缘的绝缘膜32。导线31通过在绝缘层29上形成的插头(plug)27，被电气连接到源电极25和漏电极26上。多对绝缘层29和布线层28还被交替地层压在作为最底层的上述布线层28上。通路33被形成于每一绝缘层29上，以把在相关绝缘层29之上配备的布线层28的每根导线31，相互地连接到在相关绝缘层29之下配备的布线层的每根导线31，不同布线层28的导线31经由该通路33被相互电气连接。
此外，绝缘层29的厚度被设置为，例如0.2到1.2μm。多个绝缘层29当中，至少一个靠近半导体衬底11配备的绝缘层29被要求由低k(低介电常数)材料来形成。例如，多孔二氧化硅可以被用作构成绝缘层29的低k材料。绝缘层29在25℃时的弹性等于4到10GPa。
微细布线结构部分12可以用金属镶嵌法(damascene method)来形成。根据金属镶嵌法，在具有所需布线图形状或所需通路图形状的凹槽(沟道)通过干法刻蚀被配备在绝缘膜上之后，通过溅射方法、CVD(化学汽相淀积)方法、ALD(原子分层淀积)方法等等形成阻挡金属层。此后，用于电镀的馈给层(feeder layer)通过溅射方法等等被形成，通过电镀用铜来埋置凹槽(沟道)，然后通过CMP(化学机械抛光)方法，用仅残存在凹槽(沟道)中的铜来获得所需的导线。
此外，如图5和图6所示，巨型布线部分13a被配备在微细布线结构部分12上，巨型布线部分13a包括以这样的顺序被层压的绝缘层14和布线层15。巨型布线部分13a的布线层15具有多根导线21和用于在导线21彼此之间相互绝缘的绝缘膜20。通路(via)18被配备在每一绝缘层14上，以便把在绝缘层14之上配备的布线层15的导线21，相互地连接到在微细布线结构部分12的最顶层中形成的导线31。在本实施例的半导体器件中，巨型布线部分13a由一对绝缘层14和布线层15而构建，然而，本发明并不限于这种结构。例如，多个绝缘层14和多个布线层15可以被交替地层压，并且在每一绝缘层14的顶侧和底侧配备的布线层15中配备的导线21，彼此之间可以经由在绝缘层14中配备的通路18被相互连接。
此外，巨型布线部分13b被配备在巨型布线部分13a上。巨型布线部分13b具有被交替层压的多个绝缘层16和多个布线层17(在本图中，是两对)。巨型布线部分13b的每一布线层17都具有多根导线23和用于在导线23彼此之间相互绝缘的绝缘膜22。在绝缘层16中形成通路18，用于将在绝缘层16之上配备的布线层17的导线23，相互地连接到在绝缘层16之下配备的布线层17的导线23上。因此相应地，不同布线层17的导线23，彼此之间可以经由通路18被相互连接。
此外，巨型布线部分13a的布线层15的厚度，和巨型布线部分13b的布线层17的厚度，被设置为微细布线结构部分12的布线层28两倍或更多的厚度。具体地，布线层15和17中的每一个都被设置在3到12μm的范围，并且最好在5到10μm的范围之内。当布线层15和17中每一个的厚度被设置为少于3μm时，布线阻抗增加，从而半导体器件的电特性可能会恶化。从另一方面来说，当布线层15和17中每一层的厚度超出12μm时，可能由于某些工艺上的限制而难以形成布线层。此外当布线层15和17中每一层的厚度少于5μm时，布线层15和17容易破裂，而当布线层15和17中每一层的厚度超出10μm时，巨型布线结构部分13的整体厚度增加，从而这块板可能由于其内部应力而扭曲变形。
布线层15的导线21和布线层17的导线23，可以由从包含铜、铝、镍、金和银的组中选择的至少一种金属或合金来形成。在这些金属材料当中，从电阻值和成本的观点考虑，铜是特别合适的，而在这种情况下，布线层15和17中每一层的厚度被设置为，例如5μm。当导线21和23是由镍形成时，与其他材料，例如绝缘材料等等的界面反应(interface reaction)能够被避免，而且通过主动地使用其作为磁性材料的特性，这些导线能够被用作感性导线(inductor wire)或阻性导线(resi stance wire)。
导线21和导线23通过不同于微细布线结构部分的导线形成方法的方法来形成，例如相减法(subtractive method)、半添加法(semi-additive method)、全添加法(full-additive method)等等。根据相减法，在配备于由陶瓷、树脂等形成的衬底上的铜箔上形成抗蚀图，然后抗蚀图被剥落以获得所需的布线图。根据半添加法，通过非电解浸镀、溅射法、CVD方法等等来形成馈给层，然后形成在所需的图案上是开口的抗蚀层。此后，金属通过化学镀方法被淀积在抗蚀层的开口上，抗蚀图被移除掉，于是馈给层被蚀刻以获得所需的布线图。根据全添加法，用于非电解浸镀的催化剂被吸附到由陶瓷、树脂等等形成的衬底上，然后形成抗蚀层。所述催化剂随着被剩下作为绝缘膜的抗蚀图而被活化，而金属通过非电解浸镀方法被淀积在绝缘膜(抗蚀图)的开口上，以获得所需的布线图。
此外，巨型布线部分13b的绝缘层16在25℃时的弹性模量最好被设置为0.15到3GPa，这个25℃时的弹性模量低于巨型布线部分13a的绝缘层14在25℃时的弹性模量当绝缘层16的弹性模量低于0.15GPa时，在应力被减轻时绝缘层16的形变量是很大的，并且大部分应力被施加到布线层17上。因此，容易发生导线23的断裂，导线23和通路18之间或导线21和通路18之间的分界面的破裂。从另一方面来说，当绝缘层16的弹性模量超出3GPa时，绝缘层16的形变是不够的，从而巨型布线部分13a和13b中的应力减轻也是不够的，所以在微细布线结构部分12中容易发生夹层的剥落，绝缘膜的破裂，等等。
此外，如图6和图7所示，在本实施例的半导体器件中，被电气连接到导线23的外部端子19被配备在布线层17的矩阵排列中，布线层17形成于巨型布线部分13b的最顶层。这些外部端子19可以通过，例如层压多个层来获得。在这种情况下，考虑到焊球的润湿性(wetability)或焊线的连通性(connectivity)，外部端子19的表面，即最顶层最好由从包含铜、铝、金、银和焊接材料的组中选择的至少一种金属或合金来形成。当外部端子19通过在铜层上层压金层而形成时，金层的厚度被设置为，例如1μm。在本实施例的半导体器件中，与图4所示的常规半导体器件相比，外部端子19的尺寸和间距更大。
就半导体器件而言，当半导体器件在安装板上安装时，施加到外部端子19的应力主要是通过巨型布线部分13b的绝缘层16和绝缘膜22的形变而被减轻的。从另一方面来说，在巨型布线部分13b中未减轻的应力通过导线23和通路18传播到巨型布线部分13a。然而，在本实施例的半导体器件中，巨型布线层13a的绝缘层14在25℃时的弹性模量高于巨型布线部分13b的绝缘层16，从而施加到巨型布线层13a的应力被分散到巨型布线层13a的布线层15和绝缘层14。结果，能够避免该应力仅仅集中到具有高刚性的导线21上，而且绝缘层14和绝缘膜20发生形变，所以应力能够进一步被减轻。
在本实施例的半导体器件中，当巨型布线结构部分13和微细布线结构部分12之间的电气连接部分的布线长度，即绝缘层14的通路18和外部端子19之间的导线足够长时，在半导体器件安装到安装板上之后出现在半导体器件中的应力，在巨型布线结构部分13中配备的各自布线层中能够充分地衰减。此外，当巨型布线结构部分13的绝缘层14和16足够厚时，当半导体器件在安装板上安装时被施加的应力，通过绝缘层14和16能够充分地减轻。因此相应地，在这种情况下，绝缘层16在25℃时的弹性模量可以被设置为等于布线层14在25℃时的弹性模量。
就配备在微细布线结构部分12中的布线层28的每一绝缘膜32在25℃时的弹性模量而言，例如，配备在巨型布线部分13a的布线层的绝缘膜20和配备在巨型布线部分13b中的布线层17的绝缘膜22，绝缘膜32在25℃时的弹性模量被设置为最高值，而绝缘膜22在25℃时的弹性模量被设置为不大于绝缘膜20在25℃时的弹性模量(绝缘膜22≤绝缘膜20＜绝缘膜32)。因此相应地，能够提高通过第一巨型布线结构部分13产生的应力减轻效果。
此外，绝缘层14和绝缘层16的抗张伸展率(tensile elongation)被设置为，例如15％或更高。当抗张伸展率低于15％时，在绝缘层14和/或绝缘层16中容易出现裂缝。例如，当本实施例的半导体器件在安装板上安装，并且实施从-40到125℃的温度循环测试时，经过100到300次循环，就会在绝缘层14或绝缘层16中出现裂缝。因此相应地，抗张伸展率最好被设置为15％或更高。
此外，绝缘层14和绝缘层16是由光敏的或非光敏的有机材料形成的，例如，它们可以由环氧树脂、环氧丙烯酸酯树脂、聚氨酯丙烯酸酯树脂、聚脂树脂、酚醛树脂、聚酰亚胺树脂、BCB(苯并环丁烯)、PBO(聚苯并恶唑)、聚降冰片烯树脂等等。特别地在这些有机材料中聚酰亚胺树脂和PBO的机械特性是极好的，例如薄膜强度、抗拉伸弹性、抗张伸展率等等，因而能够获得高度可靠性。当使用光敏性的有机材料时，通过光刻蚀法在绝缘层14和绝缘层16上形成开口，并且在这些开口中形成通路18。另一方面，当使用低图案分辨率的非光敏性有机材料或光敏性有机材料时，通过激光束加工方法，干刻蚀方法或爆破方法(blasting method)在绝缘层14和绝缘层16上形成开口，并且在这些开口中形成通路18。此外，预先在通路18的位置形成电镀柱(plating posts)，在形成绝缘层14或绝缘层16之后，绝缘层14或绝缘层16的表面通过打磨以暴露这些柱而接地，由此形成通路18。在这种情况下，在绝缘层14和绝缘层16中预先形成开口是不必要的。
此外，就绝缘层14和绝缘层16而言，当在25℃时的弹性模量不小于1.5GPa时，热膨胀系数不大于40ppm/℃。当热膨胀系数超出40ppm/℃时，绝缘层14或绝缘层16的内应力可能导致晶片的扭曲变形，其中半导体器件在所述芯片上形成。当在直径为200mm(8英寸)，厚度为0.725mm的硅晶片中，各自绝缘层的总厚度等于30-35μm左右时，扭曲形变量将超过200μm，而这将导致在随后使用切割来形成芯片的过程中出现的问题。然而，通过将绝缘层14和绝缘层16的热膨胀系数设置为不大于20ppm/℃，芯片的扭曲形变量能够被减少，并且每一绝缘层的厚度能够被增加。此外，当绝缘层的总厚度等于30到35μm左右时，如果绝缘层14和绝缘层16在25℃时的弹性模量少于1.5GPa，不管热膨胀系数的值如何，晶片的扭曲形变量将小于200μm。
如上所述，根据本实施例的半导体器件，巨型布线部分13b的绝缘层16在25℃时的弹性模量被设置为不大于巨型布线部分13a的绝缘层14在25℃时的弹性模量，而且布线层15和布线层17的厚度也被设置为时微细布线结构部分12的布线层28的两倍或更多。因此，当焊球被配备到外部端子19上，和半导体器件在安装板上安装时，由于安装板和半导体器件等之间热膨胀系数的失配而施加到半导体器件上的应力，能够通过具有低弹性的巨型布线部分13b的布线层16的形变而被减轻。
此外，通过导线传播的应力在巨型布线部分13b的导线23中被衰减，并在巨型布线部分13a的绝缘层14和15中被进一步衰减，从而减轻了应力。更进一步地，巨型布线结构部分13的布线层15和布线层17的厚度被设置为微细布线结构部分12的布线层28的两倍或更多。因此，能够避免布线层15和17由于绝缘层14和16的形变而破裂，并且导线21和23的布线字抗也能够被降低。当布线层15和17的厚度少于布线层28厚度的两倍时，布线层15和17容易破裂，并且导线阻抗也增加了。此外，当布线层15和17的厚度增加时，绝缘层14和16每一个的厚度与布线层15和17厚度的增长一同增长，从而应力减轻效果能够被增强。因此相应地，当半导体器件在安装板上安装时，能够有效地降低到微细布线结构部分的应力传播，并且能够实现具有高可靠性的半导体器件。因此相应地，能够提供一种具有大的驱动电流，并以高频率运行的高度可靠的半导体器件。
此外，布线层15和17中任何一层的厚度都被设置为微细布线结构部分12的布线层28厚度的两倍或更多，这样巨型布线结构部分13的导线21和23中容许电流量等于微细布线结构部分的导线31中容许电流量的至少两倍或更多。因此，在巨型布线结构部分13的布线层15和17中，使用相同电压的两根或更多电源系统导线(power source systemwire)能够被合并为一根导线，并且两根或更多地线系统导线(groundsource system wire)也能够被合并为一根导线。
在例如晶片级CSP等半导体器件中，其中在半导体元件上实施重新布线，配备在常规半导体元件上的连接端子的数目与重新布线上外部端子的数目是一一对应的，并且仅仅改变其排列。当半导体元件上外部端子的数目等于500或更多时，电源系统端子和地线端子相对于全部端子数目的比率开始增长，并且当外部端子的数目等于1500或更多时，为了保持半导体元件的性能，大约为全部数目60-80％的端子被设置为电源系统端子和地线系统端子。在本实施例的半导体器件中，两根或更多电源系统导线，或着两根或更多地线系统导线被合并为一根导线，借此配备在微细布线结构部分12的连接端子上的外部端子的数目能够相对于连接端子的数目而减少。因此相应地，如图7所示，与图4所示的常规半导体器件相比，能够增加外部端子19的尺寸和间隔(间距)，并能够在高产出率的情况下实现高可靠性。
此外，外部端子19的数目是很小的，这样外部端子的排列自由度是很高的。因此，在少量且多种多样的封装件，例如FCBGA中，在不同类型的商品当中，电源系统、地线系统和信号系统的端子的排列，能够成为通用的。因此，能够使用一种通用板，在所述通用板上，电源系统、地线系统和信号系统的连接端子被预先排列在确定的位置，从而能够有效地降低成本。
在本实施例的半导体器件中，巨型布线部分13a配备有一个绝缘层14和一个布线层15，而巨型布线部分13b配备有两个绝缘层14和两个布线层17。然而，本发明并不限于本实施例，并且在巨型布线部分13a和13b两者上均可以交替地层压一个或多个绝缘层和一个或多个布线层。因此，在巨型布线部分13a和13b中绝缘层的数目和布线层的数目可以被这样设置，绝缘层14的数目和布线层15的数目中间的每一个都被设置为2，绝缘层16的数目和布线层17的数目中间的每一个都被设置为2，并且各种数目的组合都可以被考虑。
接下来，将描述根据本发明第一实施例的第一变型的半导体器件。图8是根据该变型的半导体器件的平面图。在图7所示的第一实施例的半导体器件中，外部端子19被配备在布线层17中的矩阵排列上，其尺寸和间距被设置为大于图4所示的常规半导体器件中的尺寸和间距。从另一方面来说，如图8所示，在该变型的半导体器件中，外部端子19被配备在这样区域中的矩阵排列上，该区域包括位于布线层17中央的矩形区域(空白区域)，并且其尺寸和间距与图4所示的常规半导体器件的外部端子的尺寸和间距是相等的。在该变型的半导体器件中，除了上述构造之外的构造与第一实施例的半导体器件是相同的。
在该变型的半导体器件中，外部端子19被配备在这样区域中的矩阵排列上，该区域包括位于布线层17中央的空白区域36，这样其他无源元件、有源元件或光学元件能够被安装在该空白区域36上，从而能够实现半导体器件的多功能和高性能设计。此外，在该变型的半导体器件中，两个或更多电源系统导线、或者两个或更多地线系统导线被合并为一根导线，借此配备在微型布线结构部分12的连接端子上的外部端子的数目能够相对于连接端子的数目而减少。
此外，在该变型的半导体器件中，配备必需的外部端子的区域是可靠的，并且也能够配备空白区域36。因此，当安装另一元件时，所需的外部端子可以被配备在空白区域36上。除了该变型的半导体器件的操作及效果之外的操作及效果与上述第一实施例的半导体器件是相同的。
接下来，以下将描述根据本发明第一实施例的第二变型的半导体器件。图9是根据该变型的半导体器件的平面图。在上述第一实施例的半导体器件中，外部端子19被配备在用作最顶层的布线层17上。然而，如图9所示，在该变型的半导体器件中，在布线层17上配备绝缘层34，并且在绝缘层34上形成开口35以便暴露每一外部端子19的至少一部分。绝缘层34保护用作最顶层的布线层17，并且也用作阻焊层，以避免在重熔步骤(焊料熔化)期间，配备在外部端子19上的焊球流经布线层17的导线23表面。除了该变型的半导体器件的构造、操作和效果之外的构造、操作和效果与上述第一实施例的半导体器件是相同的。
接下来，以下将描述根据本发明第一实施例的第三变型的半导体器件。图10是示出了本变型的半导体器件的横断面视图。如图10所示，在该变型的半导体器件中，绝缘层34被配备为便于覆盖布线层17。在绝缘层34上形成开口以便于导线23被部分地暴露，并且在这些开口上配备外部端子29。绝缘层34保护布线层17，并用作阻焊层，以避免配备在外部端子19上的焊球流经布线层17的表面。
在图10中，外部端子29被配置于绝缘层34的开口中，并且将其表面弄平。然而，本发明并不限于本实施例，并且外部端子29可以按照与绝缘层34的开口形状相符的形状来配备。此外，除了该变型的半导体器件的构造、操作和效果之外的构造、操作和效果与上述第一实施例的半导体器件是相同的。
在上述每一实施例的半导体器件中，可以在由微型布线结构部分12的表面、绝缘层14、布线层15、绝缘层16、布线层17、外部端子19和绝缘层34构造的层压电路的所需位置，配备用作电路的噪声滤波器的电容器。作为构成电容器的电介质材料，金属氧化物，例如氧化钛、氧化钽、Al2O3、ZrO2、HfO2、Nb2O5等等，钙钛矿基材料，例如BST(BaxSr1-xTiO3)、PZT(PbZrxTi1-xO3)、PLZT(Pb1-yLayZrxTi1-xO3)等等，或者铋基层状化合物，例如SrBi2Ta2O9等等，可以被优选地使用。在该情况下，0≤x＜1，0＜y＜1。此外，混合有无机材料或磁性材料的有机材料也可以被用作构成电容器的电介质材料。
此外，巨型布线结构部分13的一层或多层绝缘层14，以及一层或多层绝缘层16是由介电常数等于9或更高的材料形成的，并且在相对于上述每一绝缘层顶部和底部的布线层的所需位置形成电路的电极，以便于电容器用作电流的噪声滤波器。作为构成电容器的电介质材料，金属氧化物，例如Al2O3、ZrO2、HfO2、Nb2O5等等，钙钛矿基材料，例如BST、PZT、PLZT等等，或者铋基层状化合物，例如SrBi2Ta2O9等等，可以被优选地使用。此外，混合有无机材料或磁性材料的有机材料也可以被用作构成电容器的电介质材料。
接下来，将描述根据第二实施例的半导体器件。图11是示出了本实施例的半导体器件的横截面视图。在图5和图6所示第一实施例的半导体器件中，巨型布线部分13a被配备在微细布线结构部分12上，巨型布线部分13a包括被交替层压的绝缘层14和布线层15，巨型布线部分13b被配备在巨型布线部分13a上。巨型布线部分13b具有被交替层压的绝缘层16和布线层17。绝缘层16是由具有比绝缘层14更低的在25℃时弹性模量的材料形成的。也就是说，巨型布线结构部分13包括两层巨型布线层13a和13b，在它们之间绝缘层的材料时不同的。从另一方面来说，在本实施例的半导体器件中，配备在巨型布线结构33中的所有绝缘层16都是由相同材料形成的。也就是说，绝缘层16和布线层17被交替地层压在微细布线结构部分12上，以构建巨型布线层33。此外，布线层17包括导线23和绝缘膜22。此外，每一绝缘层16经由通路18被配备，以相互连接形成于布线层17顶部和底部的导线23。微细布线结构部分12的构造与图6所示第一实施例的半导体器件相同。
在本实施例的半导体器件中，绝缘层16是由在25℃时的弹性模量低于微细布线结构部分12的绝缘层29的材料形成的。绝缘层16在25℃时的弹性模量最好被设置为，例如0.15到3GPa。当该弹性模量低于0.15GPa时，在应力被减轻时绝缘层16的形变量是很大的，并且大部分应力被传播到布线层17上，因此容易发生布线层17的导线23的断裂，以及在多层导线的分解面的破裂。从另一方面来说，当该弹性模量超出3GPa时，绝缘层16的形变是很小的，从而巨型布线结构部分13中的应力减轻也是不够的，所以在微细布线结构部分12中容易发生夹层的剥落、绝缘膜的破裂等等。此外，绝缘层16的抗张伸展率被设置为，例如15％或更高。当抗张伸展率低于15％时，在绝缘层16中容易出现裂缝。
此外，绝缘层16是由有机材料形成的，例如，可以使用环氧树脂、环氧丙烯酸酯树脂、聚氨酯丙烯酸酯树脂、聚脂树脂、酚醛树脂、聚酰亚胺树脂、BCB、PBO、聚降冰片烯树脂等等。特别地，在这些有机材料中聚酰亚胺树脂和PBO的机械特性是极好的，例如薄膜强度、抗拉伸弹性、抗张伸展率等等，因而能够获得高度可靠性。当使用光敏性的有机材料时，通过光蚀刻法在绝缘层14和绝缘层16上形成开口，并且在这些开口中形成通路18。另一方面，当使用低图案分辨率的非光敏性有机材料或光敏性有机材料时，通过激光束加工方法，干刻蚀方法或爆破方法在绝缘层14和绝缘层16上形成开口，并且在这些开口中形成通路18。此外，预先在通路18的位置形成电镀柱(plating posts)，在形成绝缘层14或绝缘层16之后，绝缘层14或绝缘层16的表面通过打磨以暴露这些柱而接地，由此形成通路18。在这种情况下，在绝缘层14和绝缘层16中预先形成开口是不必要的。本实施例的半导体器件除了上述构造之外的构造与第一实施例的半导体器件是相同的。
在本实施例的半导体器件中，与上述第一实施例的半导体器件不同，巨型布线结构部分33是由绝缘层16和布线层17构建的，并且所有的绝缘层都是由相同材料形成的，所以与使用多种材料的情况相比，能够更多地降低成本。此外，绝缘层16被设置为在25℃时的弹性模量小于微细布线结构部分12的绝缘层29，从而通过绝缘层16的形变能够减轻热应力。此外，通过导线传播的应力在布线层17中被衰减，因此当半导体器件安装时，能够有效地降低到微细布线结构部分12的应力传播，并且能够实现具有高可靠性的半导体器件。
本实施例的半导体器件也能够被设计为，具有与第一实施例的第一到第三变型的半导体器件相同的构造。此外，在本实施例的半导体器件中，可以在由微型布线结构部分12的表面、绝缘层16、布线层17、外部端子19和绝缘层34构造的层压电路的所需位置，配备用作电路噪声滤波器的电容器。此外，除了本实施例的半导体器件的操作和效果之外的效果和操作与上述第一实施例的半导体器件相同。
接下来，通过与本发明范围之外的对比范例进行比较，将描述本发明的范例的效果。在本范例中，具有与本发明第一或第二实施例相同构造的半导体器件，通过使用FCBGA封装件，基于单一封装体温度循环测试(-40℃，30分钟/+125℃，30分钟)进行估测。通过将半导体器件电气连接到安装板上，并测量将安装板和半导体器件相互连接的导线的阻抗值来执行FCBGA封装件的估测方法，而配备在没有安装半导体器件的安装板表面上的BGA端子被设置为测量点。温度循环测试采用了成功条件(success condition)，在该条件下直到1000个循环，测量点的阻抗值的变化率在±10％以内。
用于测试的FCBG封装件具有以下结构。也就是说，第一和第二实施例的半导体器件在安装板上经受倒装片式安装，由铜形成的加固板(加强板)在半导体器件的外侧被粘接到安装板的表面，而由铜形成的散热器(散热板)被安装在加固板和半导体器件的顶部。具有17mm×17mm的总尺寸，并具有大约4000个数目的外部端子的TEG(测试元件组)芯片被用作半导体器件。此外，具有50mm×50mm的总尺寸，并具有大约1.2mm厚度的加强板(bulid-up board)被用作在其上安装半导体器件的安装板。外部端子19被设计为直径为100μm的圆形形状，并且以200μm的间隔排列，无铅焊料(由千住金属工业株式会社生产的，M705)被用于倒装片式连接。
就第一实施例的半导体器件而言，在设计巨型布线部分13a期间制造半导体器件No.1至No.7，从而一个绝缘层14和一个布线层15被交替地层压，巨型布线结构部分13b被设计为便于两个绝缘层16和两个布线层17被交替地层压，而且巨型布线结构部分13的绝缘层14和16，以及绝缘膜20和22的材料也被改变了。绝缘层14和绝缘层16地厚度被设置为8μm，而布线层15和布线层17的厚度被设置为5μm。
就第二实施例的半导体器件而言，在设计巨型布线结构部分33期间制造半导体器件No.18至No.28，从而三个绝缘层16和三个布线层被交替地层压，并且绝缘层16的材料也被改变了。绝缘层16的厚度被设置为8μm，而布线层17地厚度被设置为5μm。
根据使用溅射薄膜作为馈给层的半添加方法，通过电解镀铜来形成每一根半导体器件的举行布线结构部分的导线。此外，当光敏性材料被用作绝缘层时，在绝缘膜的开口上形成通路18，所述绝缘膜是根据光刻蚀法与布线层同时电镀而形成的。当非光敏性材料被用作绝缘膜时，在通路形成的位置通过电镀形成柱，并且在形成绝缘膜之后，通过打磨以暴露所述柱。
此外，在微细布线结构部分12中，多孔二氧化硅被用于绝缘层的绝缘膜，以及从MOS晶体管侧开始数起，从第二层导线到第五层导线的布线层，而氮氧化硅被用于绝缘层的绝缘膜，以及第六层到到第七层导线的布线层。金属镶嵌法方法被用作微细布线结构部分12的导线形成方法。
在下面的表1中示出了在每一半导体器件中形成的绝缘膜的物理属性。在下面的表2和表3中示出了半导体器件各自的估测结果。对于每一级别，要经受测试的半导体器件的数目等于22，而对于每一封装件需要估测四个位置的导电状态。由下面的表2和表3表示的温度循环测试结果是在测试期间传导电阻被实时测量的循环数目，以及在每一级别88个测量点处确认的成功条件当中的阻抗值。
【表1】
  绝缘膜  弹性模量(GPa)   抗张膜强度(MPa)   抗张伸展率(％)   热膨胀系数(ppm/℃)
  A  0.12   10   24   250
  B  0.2   14   21   197
  C  0.3   29   47   130
  D  0.52   42   57   130
  E  1.5   85   17   40
  F  2.5   122   23   39
  G  2.8   148   56   31
  H  3.0   130   40   36
  I  3.2   140   30   50
  J  4.7   226   55   17
  K  7.9   220   15   10
【表2】
Figure C20051008442000271
【表3】
Figure C20051008442000281
如表1-表3所示，半导体器件No.5-No.14，和No.19-No.25对应于本发明的范例，而半导体器件No.1-No.4，No.15-No.18，和No.26-No.28对应于本发明的对比范例。在具有与第一实施例的半导体器件相同构造的情况下，范例No.5-No.14的半导体器件在温度循环测试中取得成功，其中巨型布线部分13b的绝缘层14在25℃时的弹性模量被设置为0.15到3.0GPa的范围。此外，在与本发明第二实施例的半导体器件相同的构造中，范例No.19-No.25的半导体器件在温度循环测试中取得成功，其中巨型布线结构部分33的绝缘层16在25℃时的弹性模量被设置为0.15到3GPa的范围。

Claims (13)

1.一种半导体器件，包括：
半导体衬底；
微细布线结构部分，配备在所述半导体衬底上，并且包括一个或多个第一布线层和一个或多个第一绝缘层，其中每一所述第一布线层和每一所述第一绝缘层都被交替地层压，并且每一所述第一布线层具有一根或多根第一导线和用于绝缘所述第一导线的第一绝缘膜；
第一巨型布线结构部分，配备在所述微细布线结构部分上，并且包括一个或多个第二布线层和一个或多个第二绝缘层，其中每一所述第二布线层和每一所述第二绝缘层被交替地层压，每一所述第二布线层具有的厚度是所述第一布线层厚度的两倍或更多，并且具有一根或多根第二导线和用于绝缘所述第二导线的第二绝缘膜，而且每一所述第二绝缘层比所述第一绝缘层厚；
第二巨型布线结构部分，配备在所述第一巨型布线结构部分上，并且包括一个或多个第三布线层和一个或多个第三绝缘层，其中每一所述第三布线层和每一所述第三绝缘层都被交替地层压，每一所述第三布线层具有的厚度是所述第一布线层厚度的两倍或更多，并且具有一根或多根第三导线和用于绝缘所述第三导线的第三绝缘膜，而且每一第三绝缘层比第一绝缘层厚，并第三绝缘层在25℃时的弹性模量不大于第二绝缘层在25℃时的弹性模量；
其中，第三绝缘层在25℃时的弹性模量被设置为0.15到3GPa。
2.一种半导体器件，包括：
半导体衬底；
微细布线结构部分，配备在所述半导体衬底上，并且包括一个或多个第一布线层和一个或多个第一绝缘层，其中每一所述第一布线层和每一所述第一绝缘层都被交替地层压，并且每一所述第一布线层具有一根或多根第一导线和用于绝缘所述第一导线的第一绝缘膜；
第一巨型布线结构部分，配备在所述微细布线结构部分上，并且包括一个或多个第二布线层和一个或多个第二绝缘层，其中每一所述第二布线层和每一所述第二绝缘层被交替地层压，每一所述第二布线层具有的厚度是所述第一布线层厚度的两倍或更多，并且具有一根或多根第二导线和用于绝缘所述第二导线的第二绝缘膜，而且每一所述第二绝缘层比所述第一绝缘层厚；
第二巨型布线结构部分，配备在所述第一巨型布线结构部分上，并且包括一个或多个第三布线层和一个或多个第三绝缘层，其中每一所述第三布线层和每一所述第三绝缘层都被交替地层压，每一所述第三布线层具有的厚度是所述第一布线层厚度的两倍或更多，并且具有一根或多根第三导线和用于绝缘所述第三导线的第三绝缘膜，而且每一第三绝缘层比第一绝缘层厚，并第三绝缘层在25℃时的弹性模量不大于第二绝缘层在25℃时的弹性模量；
其中，所述第一布线层、所述第二布线层和所述第三布线层中的每一个都具有多根电源系统导线，并且所述第二布线层或所述第三布线层的所述电源系统导线中的一根被电气连接到所述第一布线层的所述电源系统导线中的两根或更多电源系统导线上。
3.一种半导体器件，包括：
半导体衬底；
微细布线结构部分，配备在所述半导体衬底上，并且包括一个或多个第一布线层和一个或多个第一绝缘层，其中每一所述第一布线层和每一所述第一绝缘层都被交替地层压，并且每一所述第一布线层具有一根或多根第一导线和用于绝缘所述第一导线的第一绝缘膜；
第一巨型布线结构部分，配备在所述微细布线结构部分上，并且包括一个或多个第二布线层和一个或多个第二绝缘层，其中每一所述第二布线层和每一所述第二绝缘层被交替地层压，每一所述第二布线层具有的厚度是所述第一布线层厚度的两倍或更多，并且具有一根或多根第二导线和用于绝缘所述第二导线的第二绝缘膜，而且每一所述第二绝缘层比所述第一绝缘层厚；
第二巨型布线结构部分，配备在所述第一巨型布线结构部分上，并且包括一个或多个第三布线层和一个或多个第三绝缘层，其中每一所述第三布线层和每一所述第三绝缘层都被交替地层压，每一所述第三布线层具有的厚度是所述第一布线层厚度的两倍或更多，并且具有一根或多根第三导线和用于绝缘所述第三导线的第三绝缘膜，而且每一第三绝缘层比第一绝缘层厚，并第三绝缘层在25℃时的弹性模量不大于第二绝缘层在25℃时的弹性模量；
其中，所述第一布线层、所述第二布线层和所述第三布线层中的每一个都具有多根地线系统导线，并且所述第二布线层或所述第三布线层的所述地线系统导线中的一根被电气连接到所述第一布线层的所述地线系统导线中的两根或更多地线系统导线上。
4.一种半导体器件，包括：
半导体衬底；
微细布线结构部分，配备在所述半导体衬底上，并且包括一个或多个第一布线层和一个或多个第一绝缘层，其中每一所述第一布线层和每一所述第一绝缘层都被交替地层压，并且每一所述第一布线层具有一根或多根第一导线和用于绝缘所述第一导线的第一绝缘膜；
第一巨型布线结构部分，配备在所述微细布线结构部分上，并且包括一个或多个第二布线层和一个或多个第二绝缘层，其中每一所述第二布线层和每一所述第二绝缘层被交替地层压，每一所述第二布线层具有的厚度是所述第一布线层厚度的两倍或更多，并且具有一根或多根第二导线和用于绝缘所述第二导线的第二绝缘膜，而且每一所述第二绝缘层比所述第一绝缘层厚；
第二巨型布线结构部分，配备在所述第一巨型布线结构部分上，并且包括一个或多个第三布线层和一个或多个第三绝缘层，其中每一所述第三布线层和每一所述第三绝缘层都被交替地层压，每一所述第三布线层具有的厚度是所述第一布线层厚度的两倍或更多，并且具有一根或多根第三导线和用于绝缘所述第三导线的第三绝缘膜，而且每一第三绝缘层比第一绝缘层厚，并第三绝缘层在25℃时的弹性模量不大于第二绝缘层在25℃时的弹性模量；
其中，所述第一布线层、所述第二布线层和所述第三布线层中的每一个，都可以具有多根电源系统导线和多根地线系统导线，所述第三布线层或所述第二布线层的所述电源系统导线中的一根被电气连接到所述第一布线层的所述电源系统导线中的两根或更多电源系统导线上，并且所述第三布线层或所述第二布线层的所述地线系统导线中的一根被电气连接到所述第一布线层的所述地线系统导线中的两根或更多地线系统导线上。
5.根据权利要求1～4之一的半导体器件，其中，所述第二绝缘层在25℃时的弹性模量小于所述第一绝缘层在25℃时的弹性模量。
6.根据权利要求1～4之一的半导体器件，其中，所述第三绝缘层的抗张伸展率被设置为15％或更高。
7.根据权利要求1～4之一的半导体器件，其中，所述第二绝缘层和所述第三绝缘层由相同的材料形成。
8.根据权利要求1～4之一的半导体器件，其中，所述第二导线由从包含铜、铝、镍、金和银的组中选择的至少一种金属或合金形成。
9.根据权利要求1～4之一的半导体器件，其中，电气连接到所述第三导线上的一个或多个外部端子被配备在所述第二巨型布线结构部分上。
10.根据权利要求9的半导体器件，其中，所述外部端子的表面由从包含铜、铝、金、银和焊接材料的组中选择的至少一种金属或合金形成。
11.根据权利要求2的半导体器件，其中，所述第三布线层的所述电源系统导线的一根被电气连接到所述第二布线层的所述多根电源系统导线的两根或更多电源系统导线上。
12.根据权利要求3的半导体器件，其中，所述第三布线层的多根地线系统导线的一根被电气连接到所述第二布线层的所述地线系统导线的两根或更多地线系统导线上。
13.根据权利要求4的半导体器件，其中，所述第三布线层的所述电源系统导线的一根被电气连接到所述第二布线层的所述电源系统导线的两根或更多电源系统导线上，并且所述第三布线层的所述地线系统导线的一根被电气连接到所述第二布线层的所述地线系统导线的两根或更多地线系统导线上。
CNB2005100844203A 2004-07-15 2005-07-15 半导体器件 Active CN100394593C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004208375A JP4072523B2 (ja) 2004-07-15 2004-07-15 半導体装置
JP2004208375 2004-07-15

Publications (2)

Publication Number Publication Date
CN1722429A CN1722429A (zh) 2006-01-18
CN100394593C true CN100394593C (zh) 2008-06-11

Family

ID=35598601

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100844203A Active CN100394593C (zh) 2004-07-15 2005-07-15 半导体器件

Country Status (4)

Country Link
US (1) US7348673B2 (zh)
JP (1) JP4072523B2 (zh)
CN (1) CN100394593C (zh)
TW (1) TWI266396B (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7271489B2 (en) * 2003-10-15 2007-09-18 Megica Corporation Post passivation interconnection schemes on top of the IC chips
WO2008114609A1 (ja) * 2007-03-19 2008-09-25 Nec Corporation 半導体装置及びその製造方法
JPWO2008126468A1 (ja) * 2007-03-30 2010-07-22 日本電気株式会社 半導体装置及び半導体装置の製造方法
JP4953132B2 (ja) * 2007-09-13 2012-06-13 日本電気株式会社 半導体装置
JP2009111333A (ja) * 2007-10-12 2009-05-21 Panasonic Corp 半導体装置
KR100910231B1 (ko) * 2007-11-30 2009-07-31 주식회사 하이닉스반도체 웨이퍼 레벨 반도체 패키지 및 이의 제조 방법
JPWO2010026956A1 (ja) * 2008-09-02 2012-02-02 日本電気株式会社 半導体装置及びその製造方法
WO2010047227A1 (ja) * 2008-10-21 2010-04-29 日本電気株式会社 半導体装置及びその製造方法
US8643149B2 (en) * 2009-03-03 2014-02-04 Taiwan Semiconductor Manufacturing Company, Ltd. Stress barrier structures for semiconductor chips
JP5559775B2 (ja) * 2009-04-30 2014-07-23 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP5552261B2 (ja) * 2009-05-12 2014-07-16 パナソニック株式会社 半導体装置
US9024431B2 (en) * 2009-10-29 2015-05-05 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor die contact structure and method
JPWO2011089936A1 (ja) * 2010-01-22 2013-05-23 日本電気株式会社 機能素子内蔵基板及び配線基板
JPWO2011108308A1 (ja) * 2010-03-04 2013-06-24 日本電気株式会社 半導体素子内蔵配線基板
JP2011187473A (ja) * 2010-03-04 2011-09-22 Nec Corp 半導体素子内蔵配線基板
US8710639B2 (en) 2010-04-08 2014-04-29 Nec Corporation Semiconductor element-embedded wiring substrate
JP5590985B2 (ja) * 2010-06-21 2014-09-17 新光電気工業株式会社 半導体装置及びその製造方法
US9472521B2 (en) 2012-05-30 2016-10-18 Taiwan Semiconductor Manufacturing Company, Ltd. Scheme for connector site spacing and resulting structures
US9190348B2 (en) 2012-05-30 2015-11-17 Taiwan Semiconductor Manufacturing Company, Ltd. Scheme for connector site spacing and resulting structures
US9112148B2 (en) 2013-09-30 2015-08-18 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM cell structure with laterally offset BEVA/TEVA
US9178144B1 (en) 2014-04-14 2015-11-03 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM cell with bottom electrode
US10186484B2 (en) 2014-06-16 2019-01-22 Intel Corporation Metal on both sides with clock gated-power and signal routing underneath
US9209392B1 (en) 2014-10-14 2015-12-08 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM cell with bottom electrode

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11219978A (ja) * 1998-02-02 1999-08-10 Hitachi Chem Co Ltd 電子部品装置
US20020068383A1 (en) * 1997-10-03 2002-06-06 Nec Corporation Chip size package semiconductor device and method of forming the same
JP2003204169A (ja) * 2002-01-10 2003-07-18 Toppan Printing Co Ltd 可撓性を有する多層配線板

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4190602B2 (ja) 1997-08-28 2008-12-03 株式会社ルネサステクノロジ 半導体装置
JPH11204560A (ja) 1998-01-09 1999-07-30 Matsushita Electron Corp 半導体装置及びその製造方法
JP3116926B2 (ja) 1998-11-16 2000-12-11 日本電気株式会社 パッケージ構造並びに半導体装置、パッケージ製造方法及び半導体装置製造方法
JP2000323628A (ja) 1999-05-10 2000-11-24 Hitachi Ltd 半導体装置とその製造方法、およびこれを用いた電子機器
JP4040363B2 (ja) 2002-05-20 2008-01-30 富士通株式会社 半導体装置
JP3811473B2 (ja) * 2003-02-25 2006-08-23 富士通株式会社 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020068383A1 (en) * 1997-10-03 2002-06-06 Nec Corporation Chip size package semiconductor device and method of forming the same
JPH11219978A (ja) * 1998-02-02 1999-08-10 Hitachi Chem Co Ltd 電子部品装置
JP2003204169A (ja) * 2002-01-10 2003-07-18 Toppan Printing Co Ltd 可撓性を有する多層配線板

Also Published As

Publication number Publication date
CN1722429A (zh) 2006-01-18
JP4072523B2 (ja) 2008-04-09
JP2006032600A (ja) 2006-02-02
TW200605289A (en) 2006-02-01
TWI266396B (en) 2006-11-11
US7348673B2 (en) 2008-03-25
US20060012029A1 (en) 2006-01-19

Similar Documents

Publication Publication Date Title
CN100394593C (zh) 半导体器件
CN101388373B (zh) 半导体装置及其制造方法
US6472745B1 (en) Semiconductor device
US7132750B2 (en) Semiconductor component having conductors with wire bondable metalization layers
US8766440B2 (en) Wiring board with built-in semiconductor element
US7338837B2 (en) Semiconductor packages for enhanced number of terminals, speed and power performance
US20140021630A1 (en) High performance ic chip having discrete decoupling capacitors attached to its ic surface
US20050101116A1 (en) Integrated circuit device and the manufacturing method thereof
US6808962B2 (en) Semiconductor device and method for fabricating the semiconductor device
US8981579B2 (en) Impedance controlled packages with metal sheet or 2-layer rdl
JPH0234184B2 (zh)
JPS6355213B2 (zh)
CN102709263A (zh) 半导体器件及其制造方法
KR20090131255A (ko) 회로 장치 및 회로 장치의 제조 방법
US20010051393A1 (en) Method of making a semiconductor device having a stress relieving mechanism
US8361857B2 (en) Semiconductor device having a simplified stack and method for manufacturing thereof
US20140361434A1 (en) Semiconductor device, method of manufacturing thereof, circuit board and electronic apparatus
JP7319808B2 (ja) 半導体装置および半導体パッケージ
US7081681B2 (en) Semiconductor integrated circuit device for preventing warping of an insulating film therein
US8039956B2 (en) High current semiconductor device system having low resistance and inductance
US7247949B2 (en) Semiconductor device with stacked chips
JP6793025B2 (ja) 半導体装置
KR100818116B1 (ko) 반도체 패키지
US8338965B2 (en) Semiconductor chip and semiconductor device, and method for manufacturing semiconductor device
US10181450B2 (en) Method of manufacturing semiconductor device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: Tokyo, Japan

Co-patentee after: Renesas Electronics Corporation

Patentee after: NEC Corp.

Address before: Tokyo, Japan

Co-patentee before: NEC Corp.

Patentee before: NEC Corp.

ASS Succession or assignment of patent right

Owner name: RENESAS ELECTRONICS CORPORATION

Free format text: FORMER OWNER: NEC CORP.

Effective date: 20130712

Free format text: FORMER OWNER: RENESAS ELECTRONICS CORPORATION

Effective date: 20130712

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20130712

Address after: Kanagawa, Japan

Patentee after: Renesas Electronics Corporation

Address before: Tokyo, Japan

Patentee before: NEC Corp.

Patentee before: Renesas Electronics Corporation

CP02 Change in the address of a patent holder
CP02 Change in the address of a patent holder

Address after: Tokyo, Japan

Patentee after: Renesas Electronics Corporation

Address before: Kanagawa, Japan

Patentee before: Renesas Electronics Corporation