KR100910231B1 - 웨이퍼 레벨 반도체 패키지 및 이의 제조 방법 - Google Patents

웨이퍼 레벨 반도체 패키지 및 이의 제조 방법 Download PDF

Info

Publication number
KR100910231B1
KR100910231B1 KR1020070123755A KR20070123755A KR100910231B1 KR 100910231 B1 KR100910231 B1 KR 100910231B1 KR 1020070123755 A KR1020070123755 A KR 1020070123755A KR 20070123755 A KR20070123755 A KR 20070123755A KR 100910231 B1 KR100910231 B1 KR 100910231B1
Authority
KR
South Korea
Prior art keywords
redistribution
pattern
pad
internal circuit
semiconductor chip
Prior art date
Application number
KR1020070123755A
Other languages
English (en)
Other versions
KR20090056551A (ko
Inventor
한권환
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070123755A priority Critical patent/KR100910231B1/ko
Priority to US11/965,087 priority patent/US7705457B2/en
Priority to TW097101079A priority patent/TWI398940B/zh
Priority to JP2008018370A priority patent/JP5086115B2/ja
Priority to CN2008100830219A priority patent/CN101447469B/zh
Publication of KR20090056551A publication Critical patent/KR20090056551A/ko
Application granted granted Critical
Publication of KR100910231B1 publication Critical patent/KR100910231B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02311—Additive methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

웨이퍼 레벨 반도체 패키지 및 이의 제조 방법이 개시되어 있다. 웨이퍼 레벨 반도체 패키지는 회로부를 갖는 반도체 칩, 상기 반도체 칩에 배치되며, 상기 회로부와 전기적으로 연결된 전원 패드를 포함하는 본딩 패드 그룹, 상기 본딩 패드 그룹의 주변에 배치된 내부 회로 패턴, 상기 본딩 패드 그룹의 주변에 배치되며, 상기 회로부에 전기적으로 연결된 추가 전원 패드, 상기 반도체 칩상에 배치되며, 상기 전원 패드, 상기 내부 회로 패턴 및 상기 추가 전원 패드를 노출하는 절연막 패턴 및 상기 절연막 패턴 상에 배치되며, 상기 전원 패드, 상기 내부 회로 패턴 및 상기 추가 전원 패드 중 적어도 2 개와 전기적으로 연결된 재배선을 포함한다. 저전압 작동 특성을 만족하면서 충분한 전원을 반도체 칩에 제공하여 반도체 칩의 성능을 크게 향상시키는 효과를 갖는다.

Description

웨이퍼 레벨 반도체 패키지 및 이의 제조 방법{WAFER LEVEL SEMICONDUCTOR PACKAGE AND METHOD OF MANUFACTURING THE SAME}
본 발명은 웨이퍼 레벨 반도체 패키지 및 이의 제조 방법에 관한 것이다.
최근 들어, 보다 높은 데이터 집적도 및 보다 빠른 데이터 처리 속도를 갖는
반도체 칩이 개발되고 있다. 높은 데이터 집적도 및 빠른 데이터 처리 속도를 갖는 반도체 칩이 작동될 때 발생 되는 열에 의한 반도체 칩의 성능 저하를 방지하기 위하여 최근 개발되는 대부분의 반도체 칩들은 저전압 동작 특성이 요구되고 있다.
반도체 칩의 저전압 동작 특성을 만족하기 위해서, 반도체 칩은 보다 많은 개수의 전원 공급용 패드를 필요로 하지만 한정된 면적을 갖는 반도체 칩 내에 보다 많은 개수의 전원 공급용 패드를 형성하기 어려울 뿐만 아니라 보다 많은 개수의 전원 공급용 패드를 반도체 칩에 형성할 경우 반도체 칩의 사이즈가 증가 된다.
또한, 반도체 칩의 특정 부분, 예를 들어, 반도체 칩의 가장자리 부분으로 전원을 제공하기 위해서 반도체 칩의 내부 배선을 이용하게 되는데, 이 경우 반도체 칩의 내부 배선을 통해 반도체 칩의 가장자리 부분으로 충분한 양의 전원이 공 급되지 못하는 문제점을 갖는다.
본 발명의 하나의 목적은 반도체 칩에서 요구되는 전원을 충분히 제공할 수 있는 웨이퍼 레벨 반도체 패키지를 제공한다.
본 발명의 다른 목적은 상기 웨이퍼 레벨 반도체 패키지의 제조 방법을 제공한다.
본 발명에 따른 웨이퍼 레벨 반도체 패키지는 회로부를 갖는 반도체 칩, 상기 반도체 칩에 배치되며, 상기 회로부와 전기적으로 연결된 전원 패드를 포함하는 본딩 패드 그룹, 상기 본딩 패드 그룹의 주변에 배치된 내부 회로 패턴, 상기 본딩 패드 그룹의 주변에 배치되며, 상기 회로부에 전기적으로 연결된 추가 전원 패드, 상기 반도체 칩상에 배치되며, 상기 전원 패드, 상기 내부 회로 패턴 및 상기 추가 전원 패드를 노출하는 절연막 패턴 및 상기 절연막 패턴 상에 배치되며, 상기 전원 패드, 상기 내부 회로 패턴 및 상기 추가 전원 패드 중 적어도 2 개와 전기적으로 연결된 재배선을 포함한다.
웨이퍼 레벨 반도체 패키지의 상기 전원 패드, 상기 내부 회로 패턴 및 상기 추가 전원 패드는 적어도 2 개이다.
웨이퍼 레벨 반도체 패키지의 상기 본딩 패드 그룹은 상기 반도체 칩의 중앙부에 배치되며, 상기 내부 회로 패턴 및 상기 추가 전원 패드는 상기 본딩 패드 그룹의 양쪽에 각각 배치된다.
웨이퍼 레벨 반도체 패키지의 상기 재배선은 상기 전원 패드 및 상기 내부 회로 패턴과 전기적으로 연결된다.
웨이퍼 레벨 반도체 패키지의 상기 재배선은 상기 전원 패드 및 상기 추가 전원 패드와 전기적으로 연결된다.
웨이퍼 레벨 반도체 패키지의 상기 재배선은 상기 추가 전원 패드 및 상기 내부 회로 패턴과 전기적으로 연결된다.
웨이퍼 레벨 반도체 패키지의 상기 재배선은 상기 전원 패드, 상기 추가 전원 패드 및 상기 내부 회로 패턴과 전기적으로 연결된다.
웨이퍼 레벨 반도체 패키지의 상기 재배선은 볼 랜드 패턴을 더 포함하고, 상기 볼 랜드 패턴에는 솔더볼이 부착된다.
웨이퍼 레벨 반도체 패키지의 상기 반도체 칩은 상기 재배선의 일부를 노출하는 개구를 갖는 캡핑막 패턴, 상기 캡핑막 패턴 상에 배치되며 상기 개구를 통해 상기 재배선과 전기적으로 연결되는 볼 랜드 패턴 및 상기 볼 랜드 패턴에 부착된 솔더볼을 포함한다.
웨이퍼 레벨 반도체 패키지의 상기 재배선은 금(Au), 구리/니켈/금(Cu/Ni/Au), 구리/금(Cu/Au) 및 니켈/금(Ni/Au)으로 이루어진 군으로부터 선택된 하나 이상의 금속층을 포함한다.
본 발명에 따른 웨이퍼 레벨 반도체 패키지의 제조 방법은 회로부의 제1 위치에 전기적으로 연결된 전원 패드를 포함하는 본딩 패드 그룹, 상기 본딩 패드 그룹의 주변에 배치된 내부 회로 패턴, 상기 본딩 패드 그룹의 주변에 배치되며 상기 회로부의 제2 위치에 전기적으로 연결된 추가 전원 패드 및 상기 본딩 패드 그룹을 노출하는 절연막을 포함하는 반도체 칩을 제조하는 단계, 상기 절연막을 패터닝 하여 추가 전원 패드 및 상기 내부 회로 패턴을 노출하는 개구를 형성하는 단계 및 상기 전원 패드, 상기 추가 전원 패드 및 상기 내부 회로 패턴 중 적어도 2 개를 전기적으로 연결하는 재배선을 형성하는 단계를 포함한다.
상기 추가 전원 패드는 상기 본딩 패드 그룹의 양쪽에 각각 배치된다.
상기 재배선을 형성하는 단계는 상기 절연막 상에 배치되며 상기 재배선과 연결된 볼 랜드 패턴을 형성하는 단계를 포함한다.
상기 재배선을 형성하는 단계 이후, 상기 재배선을 덮고 상기 재배선의 일부를 노출하는 개구를 갖는 캡핑막을 형성하는 단계 및 상기 캡핑막 상에 배치되며 상기 재배선과 전기적으로 연결된 볼 랜드 패턴을 형성하는 단계를 포함한다.
본 발명에 의하면, 저전압 작동 특성을 만족하면서 충분한 전원을 반도체 칩에 제공하여 반도체 칩의 성능을 크게 향상시키는 효과를 갖는다.
이하, 첨부된 도면들을 참조하여 본 발명의 실시예들에 따른 웨이퍼 레벨 반도체 패키지 및 이의 제조 방법에 대하여 상세하게 설명하지만, 본 발명이 하기의 실시예들에 제한되는 것은 아니며, 해당 분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 본 발명을 다양한 다른 형태로 구현할 수 있을 것이다.
도 1은 본 발명의 일실시예에 의한 웨이퍼 레벨 반도체 패키지의 평면도이다. 도 2는 도 1의 I-I' 선을 따라 절단한 단면도이다.
도 1을 참조하면, 웨이퍼 레벨 반도체 패키지(100)는 반도체 칩(10), 본딩 패드 그룹(20), 내부 회로 패턴(30), 추가 전원 패드(40), 절연막 패턴(50) 및 재배선(60)을 포함한다.
반도체 칩(10)은, 예를 들어, 직육면체 형상을 갖는다. 직육면체 형상을 갖는 반도체 칩(10)은 상면 및 상면과 대향 하는 하면을 갖는다.
반도체 칩(10)은 도 2에 도시된 회로부(15) 및 보호막 패턴(18)을 포함한다.
회로부(15)는 데이터를 저장하기 위한 트랜지스터 및 커패시터 등을 포함하는 데이터 저장부(미도시) 및 데이터 저장부의 데이터를 처리하는 주변부(미도시)를 포함한다.
보호막 패턴(18)은 반도체 칩(10)을 외부에서 인가된 충격 및 진동 등으로부터 보호한다. 보호막 패턴(18)은 산화막 및/또는 질화막일 수 있다. 보호막 패턴(18)의 개구에 의하여 후술 될 본딩 패드 그룹(20), 내부 회로 패턴(30) 및 추가 전원 패드(40)들은 각각 외부에 노출된다.
본딩 패드 그룹(20)은 어드레스 신호, 데이터 신호 및 컨트롤 신호가 입력 또는 출력되는 데이터 패드(22) 및 반도체 칩을 작동시키기 위한 전원이 인가되는 전원 패드(24)를 포함한다. 본 실시예에서, 본딩 패드 그룹(20)은 다수개의 데이터 패드(22)들 및 다수개의 전원 패드(24)들을 포함할 수 있다.
본딩 패드 그룹(20)에 포함된 전원 패드(24)는 반도체 칩(10)의 내부에 형성 된 내부 배선(미도시)을 이용하여 도 2에 도시된 회로부(15)로 전원을 제공한다. 본딩 패드 그룹(20)에 포함된 전원 패드(24)와 전기적으로 연결된 상기 내부 배선은 박막 처리 공정을 이용하여 제조되고 이로 인해 내부 배선은 비교적 높은 전기 저항을 갖는다.
내부 회로 패턴(30)은 본딩 패드 그룹(20)의 일측 또는 본딩 패드 그룹(20)의 양쪽에 각각 배치될 수 있다. 내부 회로 패턴(30)은, 예를 들어, 반도체 칩 몸체(10)에 적어도 하나가 배치될 수 있다.
내부 회로 패턴(30)은 반도체 칩(10) 내부에서 회로부(15)와 전기적으로 연결되며 내부 회로 패턴(30)은 본딩 패드 그룹(20)에 포함된 전원 패드(24)와 연결된 상기 내부 배선에 비하여 상대적으로 낮은 전기 저항을 갖는다.
내부 회로 패턴(30)은 후술 될 재배선(60)과 전기적으로 연결되어 본딩 패드 그룹(20)에 포함된 전원 패드(24)의 개수의 증가 없이 충분한 전원을 회로부(15)로 제공할 수 있도록 한다.
비록 내부 회로 패턴(30)을 통해 회로부(15)로 전원을 충분히 제공하더라도 반도체 칩의 데이터 집적도 및 반도체 칩의 데이터 처리 속도가 보다 향상될 경우, 반도체 칩의 특정 부분, 예를 들어, 반도체 칩의 가장자리 부분으로는 충분한 전원이 제공되지 않을 수 있다.
물론 내부 회로 패턴(30)의 개수를 증가 또는 내부 회로 패턴(30)의 길이를 증가시켜 반도체 칩에 전원을 충분히 제공할 수 있지만, 반도체 칩(10)에는 설계상 내부 회로 패턴(30)을 형성하기 어려운 부분이 존재하기 때문에 반도체 칩의 데이 터 집적도 및 반도체 칩의 데이터 처리 속도가 보다 향상될 경우, 내부 회로 패턴(30)만으로는 반도체 칩의 특정 부분으로 전원을 충분히 제공하기 어렵다.
추가 전원 패드(40)는 내부 회로 패턴(30)에 의하여 전원을 충분히 제공하기 어려운 반도체 칩 몸체의 특정 부분으로 전원을 제공할 수 있다.
추가 전원 패드(40)는 본딩 패드 그룹(20)의 일측 또는 본딩 패드 그룹(20)의 양쪽에 배치될 수 있다. 추가 전원 패드(40)는, 예를 들어, 반도체 칩 몸체(10)에 적어도 하나가 배치될 수 있다.
추가 전원 패드(40)는 본딩 패드 그룹(20)을 제외한 반도체 칩 몸체(10)의 소정 위치에 소정 개수로 형성될 수 있다. 즉, 추가 전원 패드(40)는 내부 회로 패턴(30)을 형성하기 어려운 위치에 자유롭게 형성될 수 있어 충분한 전원이 요구되는 회로부(15)에 충분한 전원을 제공할 수 있다.
도 2를 참조하면, 절연막 패턴(50)은 반도체 칩 몸체(10)에 형성된 보호막 패턴(18) 상에 배치된다. 절연막 패턴(50)은, 예를 들어, 유기물을 포함하는 유기막일 수 있다.
재배선(60)은 절연막 패턴(50) 상에 배치된다. 재배선(60)은 단층막 구조를 가질 수 있다. 예를 들어, 재배선(60)은 금층(gold layer)일 수 있다. 이와 다르게, 재배선(60)은 복층막 구조를 가질 수 있다. 예를 들어, 재배선(60)은 구리층/니켈층/금층(Cu/Ni/Au), 구리층/금층(Cu/Au) 및 니켈층/금층(Ni/Au)을 가질 수 있다.
재배선(60)은 씨드 금속 패턴(62)을 포함할 수 있다. 씨드 금속 패턴(62)으 로서 사용될 수 있는 물질의 예로서는, 티타늄, 니켈 및 바나듐 등을 들 수 있다.
절연막 패턴(50) 상에 배치된 재배선(60)은 본딩 패드 그룹(20)에 포함된 전원 패드(24), 내부 회로 패턴(30) 및 추가 전원 패드(40) 중 적어도 2 개와 전기적으로 연결된다.
예를 들어, 재배선(60)은 본딩 패드 그룹(20)에 포함된 전원 패드(24) 및 내부 회로 패턴(30)을 전기적으로 연결할 수 있다. 이때, 전원 패드(24) 및 내부 회로 패턴(30)과 전기적으로 연결된 재배선(60) 및 추가 전원 패드(40)에는 각각 볼 랜드 패턴(미도시)이 배치되어 재배선(60) 및 추가 전원 패드(40)에는 독립적으로 전원이 제공된다. 볼 랜드 패턴에는 전원을 제공하는 인쇄회로기판 및 볼 랜드 패턴을 전기적으로 연결하기 위한 솔더볼이 부착될 수 있다.
한편, 절연막 패턴(50) 상에 배치된 재배선(60)은 본딩 패드 그룹(20)에 포함된 전원 패드(24) 및 추가 전원 패드(40)를 전기적으로 연결할 수 있다. 이때, 전원 패드(24) 및 추가 전원 패드(40)와 전기적으로 연결된 재배선(60) 및 내부 회로 패턴(30)에는 각각 볼 랜드 패턴(미도시)들이 배치되어 재배선(60) 및 내부 회로 패턴(30)에는 독립적으로 전원이 제공된다. 볼 랜드 패턴에는 전원을 제공하는 인쇄회로기판 및 볼 랜드 패턴을 전기적으로 연결하기 위한 솔더볼이 부착될 수 있다.
한편, 절연막 패턴(50) 상에 배치된 재배선(60)은 추가 전원 패드(40) 및 내부 회로 패턴(30)과 전기적으로 연결될 수 있다. 이때, 추가 전원 패드(40) 및 내부 회로 패턴(30)을 전기적으로 연결하는 재배선(60) 및 본딩 패드 그룹(20)에 포함된 전원 패드(24)에는 각각 볼 랜드 패턴(미도시)이 배치되어 재배선(60) 및 전원 패드(24)에는 독립적으로 전원이 제공된다. 볼 랜드 패턴에는 전원을 제공하는 인쇄회로기판 및 볼 랜드 패턴을 전기적으로 연결하기 위한 솔더볼이 부착될 수 있다.
한편, 절연막 패턴(50) 상에 배치된 재배선(60)은 본딩 패드 그룹(20)에 포함된 전원 패드(24), 내부 회로 패턴(30), 추가 전원 패드(40)와 전기적으로 연결될 수 있다. 이때, 각 재배선(60)에는 볼 랜드 패턴(미도시)이 배치되어 재배선(60)에는 전원이 제공된다. 볼 랜드 패턴에는 전원을 제공하는 인쇄회로기판 및 볼 랜드 패턴을 전기적으로 연결하기 위한 솔더볼이 부착될 수 있다.
전원 패드(24), 내부 회로 패턴(30) 및 추가 전원 패드(40)와 전기적으로 연결된 재배선(60)에 전원이 인가되어 반도체 칩 몸체(10)의 회로부(15)에는 회로부를 구동하기에 충분한 전원을 제공할 수 있다.
도 3은 본 발명의 다른 실시예에 의한 웨이퍼 레벨 반도체 패키지의 단면도이다.
도 3을 참조하면, 반도체 칩 몸체(10)는 캡핑막 패턴(80), 볼 랜드 패턴(85) 및 솔더볼(90)을 포함할 수 있다.
캡핑막 패턴(80)은 절연막 패턴(50) 상에 배치된 재배선(60)의 일부를 노출하는 개구를 갖는다. 볼 랜드 패턴(85)은 캡핑막 패턴(80) 상에 배치되며 상기 개구를 통해 재배선(60)과 전기적으로 연결되고, 솔더볼(90)은 볼 랜드 패턴(85)과 전기적으로 접속된다.
도 4 내지 도 8들은 본 발명의 일실시예에 의한 웨이퍼 레벨 반도체 패키지의 제조 공정을 도시한 평면도 및 단면도들이다.
도 4는 본 발명에 의한 반도체 칩을 도시한 평면도이다. 도 5는 도 4의 II-II' 선을 따라 절단한 단면도이다.
도 4 및 도 5를 참조하면, 웨이퍼 레벨 반도체 패키지를 제조하기 위하여 먼저 반도체 소자 제조 공정에 의하여 반도체 칩(10)이 제조된다.
반도체 소자 제조 공정에 의하여 반도체 칩(10)에는 데이터를 저장하는 데이터 저장부 및 데이터를 처리하는 데이터 처리부를 포함하는 회로부(15)가 형성되고, 반도체 칩(10)의 상면 중앙부에는 본딩 패드 그룹(20)이 형성된다. 본딩 패드 그룹(20)은 어드레스 신호, 데이터 신호 및 콘트롤 신호가 입력 또는 출력되는 데이터 패드(22) 및 전원이 인가되는 전원 패드(24)를 포함한다. 본딩 패드 그룹(20)의 양쪽에는 회로부(15)와 전기적으로 연결된 내부 회로 패턴(30)이 형성되고, 본딩 패드 그룹(20)의 양쪽에는 추가 전원 패드(40)들이 형성된다.
한편, 반도체 소자 제조 공정에 의하여, 반도체 칩(10)의 상면에는 보호막 패턴(18)이 형성된다. 보호막 패턴(18)은 산화막 및/또는 질화막일 수 있고, 보호막 패턴(18)은 본딩 패드 그룹(20)을 선택적으로 노출하는 개구를 포함한다.
반도체 소자 제조 공정에 의하여 제조된 반도체 칩(10)은 한정된 개수의 전원 패드(24)를 포함하고, 이로 인해 반도체 칩(10)의 데이터 집적도 및 데이터 처리 속도가 증가 될 경우 회로부(15)로 전원을 충분히 제공하기 어렵다.
도 6은 도 5에 도시된 보호막 패턴 상에 절연막 패턴을 형성한 것을 도시한 단면도이다.
도 6을 참조하면, 회로부(15)로 충분한 전원을 제공하기 위하여 본딩 패드 그룹(20)에 포함된 데이터 패드(22) 및 전원 패드(24)를 노출하는 개구를 갖는 보호막 패턴(18)은 다시 패터닝 되고, 이로 인해 내부 회로 패턴(30) 및 추가 전원 패드(40)들은 외부에 노출된다. 내부 회로 패턴(30) 및 추가 전원 패드(40)들은 각각 회로부(15)와 전기적으로 연결되어 회로부(15)에 충분한 전원을 제공한다.
보호막 패턴(18)을 패터닝 하여 내부 회로 패턴(30) 및 추가 전원 패드(40)들을 노출한 후, 보호막 패턴(18) 상에는 절연막(미도시)이 형성된다. 절연막은, 예를 들어, 유기막일 수 있다.
절연막이 형성된 후, 절연막 상에는 사진 공정 및 현상 공정을 포함하는 포토레지스트 패턴이 형성되고, 절연막은 포토레지스트 패턴을 식각 마스크로 이용하여 패터닝 되어 보호막 패턴(18) 상에는 내부 회로 패턴(30) 및 추가 전원 패드(40) 및 본딩 패드 그룹(20)을 노출하는 절연막 패턴(50)이 형성된다.
도 7은 절연막 패턴 상에 씨드 금속층을 형성한 것을 도시한 단면도이다.
도 7을 참조하면, 절연막 패턴(50)이 형성된 후, 절연막 패턴(50) 상에는 전면적에 걸쳐 얇은 두께를 갖는 씨드 금속층(64)이 형성된다. 씨드 금속층(64)으로서 사용될 수 있는 물질의 예로서는 티타늄, 니켈 및 바나듐 등을 들 수 있다.
씨드 금속층(64)이 형성된 후, 씨드 금속층(64) 상에는 포토레지스트 패턴(66)이 형성된다. 포토레지스트 패턴(66)은 씨드 금속층(64)의 일부를 노출하는 개구(68)를 포함한다.
포토레지스트 패턴(66)의 개구(68)는, 예를 들어, 전원 패드(24) 및 내부 회로 패턴(30)을 연결하는 라인 형상을 가질 수 있다.
한편, 포토레지스트 패턴(66)의 개구(68)는, 예를 들어, 전원 패드(24) 및 추가 전원 패드(40)를 연결하는 라인 형상을 가질 수 있다.
한편, 포토레지스트 패턴(66)의 개구(68)는, 예를 들어, 추가 전원 패드(40) 및 내부 회로 패턴(30)을 연결하는 라인 형상을 가질 수 있다.
한편, 포토레지스트 패턴(66)의 개구(68)는, 예를 들어, 전원 패드(24), 추가 전원 패드(40) 및 내부 회로 패턴(30)을 연결하는 라인 형상을 가질 수 있다.
도 8은 본 발명의 일실시예에 의한 재배선을 도시한 단면도이다.
도 8을 참조하면, 개구(68)를 갖는 포토레지스트 패턴(66)이 씨드 금속층(64) 상에 형성된 후, 씨드 금속층(64)을 이용하여 도금 공정이 수행되어 씨드 금속층(64) 상에는 재배선(60)이 형성된다.
본 실시예에서, 재배선(60)은 전원 패드(24) 및 내부 회로 패턴(30)을 전기적으로 연결할 수 있다. 이와 다르게, 재배선(60)은 전원 패드(24) 및 추가 전원 패드(40)를 전기적으로 연결할 수 있다. 이와 다르게, 재배선(60)은 추가 전원 패드(40) 및 내부 회로 패턴(30)을 연결할 수 있다. 이와 다르게, 재배선(60)은 전원 패드(24), 추가 전원 패드(40) 및 내부 회로 패턴(30)을 전기적으로 연결할 수 있다.
한편, 재배선(60)을 형성할 때, 재배선(60)과 동일한 평면상에 볼 랜드 패턴(미도시)이 형성될 수 있고, 볼 랜드 패턴에는 솔더볼(65)이 접속될 수 있다. 볼 랜드 패턴을 통해 회로부(15)로 제공될 전원이 제공된다.
재배선(60)이 형성된 후, 포토레지스트 패턴(68)은 씨드 금속층(64)으로부터 제거되고, 씨드 금속층(64)은 재배선(60)을 식각 마스크로 이용하여 패터닝 되어 재배선(60)의 하부에는 씨드 금속 패턴(62)이 형성된다.
이에 더하여, 도 3에 도시된 바와 같이 재배선(60)의 일부를 노출하는 개구를 갖는 캡핑막 패턴(85)을 형성하고, 캡핑막 패턴(85) 상에 볼 랜드 패턴(85)을 형성한 후, 볼 랜드 패턴(85)에 솔더볼을 어탯치하여도 무방하다.
이상에서 상세하게 설명한 바에 의하면, 저전압 작동 특성을 만족하면서 충분한 전원을 반도체 칩에 제공하여 반도체 칩의 성능을 크게 향상시키는 효과를 갖는다.
앞서 설명한 본 발명의 상세한 설명에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술 될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1은 본 발명의 일실시예에 의한 웨이퍼 레벨 반도체 패키지의 평면도이다.
도 2는 도 1의 I-I' 선을 따라 절단한 단면도이다.
도 3은 본 발명의 다른 실시예에 의한 웨이퍼 레벨 반도체 패키지의 단면도이다.
도 4 내지 도 8들은 본 발명의 일실시예에 의한 웨이퍼 레벨 반도체 패키지의 제조 공정을 도시한 평면도 및 단면도들이다.

Claims (14)

  1. 회로부를 갖는 반도체 칩;
    상기 반도체 칩에 배치되며, 상기 회로부와 전기적으로 연결되며 전원이 인가되는 전원 패드를 포함하는 본딩 패드 그룹;
    상기 본딩 패드 그룹으로부터 이격된 곳에 배치되며 상기 전원이 인가되는 내부 회로 패턴;
    상기 본딩 패드 그룹의 외부에 배치되고 상기 내부 회로 패턴과 이격된 곳에 배치되며, 상기 회로부로 추가 전원을 인가하는 추가 전원 패드;
    상기 반도체 칩상에 배치되며, 상기 전원 패드, 상기 내부 회로 패턴 및 상기 추가 전원 패드를 노출하는 개구를 갖는 절연막 패턴; 및
    상기 절연막 패턴 상에 배치되며, 상기 전원 패드, 상기 내부 회로 패턴 및 상기 추가 전원 패드 중 적어도 2 개와 전기적으로 연결된 재배선을 포함하는 웨이퍼 레벨 반도체 패키지.
  2. 제1항에 있어서,
    상기 전원 패드, 상기 내부 회로 패턴 및 상기 추가 전원 패드는 각각 적어도 2 개인 것을 특징으로 하는 웨이퍼 레벨 반도체 패키지.
  3. 제1항에 있어서,
    상기 본딩 패드 그룹은, 평면상에서 보았을 때, 상기 반도체 칩의 중앙부에 라인 형태로 배치되며, 상기 내부 회로 패턴 및 상기 추가 전원 패드는 상기 본딩 패드 그룹의 양쪽에 각각 배치된 것을 특징으로 하는 웨이퍼 레벨 반도체 패키지.
  4. 제1항에 있어서,
    상기 재배선은 상기 전원 패드 및 상기 내부 회로 패턴과 전기적으로 연결된 것을 특징으로 하는 웨이퍼 레벨 반도체 패키지.
  5. 제1항에 있어서,
    상기 재배선은 상기 전원 패드 및 상기 추가 전원 패드와 전기적으로 연결된 것을 특징으로 하는 웨이퍼 레벨 반도체 패키지.
  6. 제1항에 있어서,
    상기 재배선은 상기 추가 전원 패드 및 상기 내부 회로 패턴과 전기적으로 연결된 것을 특징으로 하는 웨이퍼 레벨 반도체 패키지.
  7. 제1항에 있어서,
    상기 재배선은 상기 전원 패드, 상기 추가 전원 패드 및 상기 내부 회로 패턴과 전기적으로 연결된 것을 특징으로 하는 웨이퍼 레벨 반도체 패키지.
  8. 제1항에 있어서,
    상기 재배선은 볼 랜드 패턴을 더 포함하고, 상기 볼 랜드 패턴에는 솔더볼이 부착된 것을 특징으로 하는 웨이퍼 레벨 반도체 패키지.
  9. 제1항에 있어서,
    상기 반도체 칩은 상기 재배선의 일부를 노출하는 개구를 갖는 캡핑막 패턴, 상기 캡핑막 패턴 상에 배치되며 상기 개구를 통해 상기 재배선과 전기적으로 연결되는 볼 랜드 패턴 및 상기 볼 랜드 패턴에 부착된 솔더볼을 포함하는 것을 특징으로 하는 웨이퍼 레벨 반도체 패키지.
  10. 제1항에 있어서,
    상기 재배선은 금(Au), 구리/니켈/금(Cu/Ni/Au), 구리/금(Cu/Au) 및 니켈/금(Ni/Au)으로 이루어진 군으로부터 선택된 하나 이상의 금속층을 포함하는 것을 특징으로 하는 웨이퍼 레벨 반도체 패키지.
  11. 회로부의 제1 위치에 전기적으로 연결되어 전원이 인가되는 전원 패드를 포함하는 본딩 패드 그룹, 상기 본딩 패드 그룹으로부터 이격된 곳에 배치되며 상기 전원이 인가되는 내부 회로 패턴, 상기 본딩 패드 그룹의 외부에 배치되고 상기 내부 회로 패턴과 이격된 제2 위치에 배치되며, 상기 회로부로 추가 전원을 제공하는 추가 전원 패드를 갖는 반도체 칩을 제조하는 단계;
    상기 반도체 칩 상에 절연막을 형성하는 단계;
    상기 절연막을 패터닝 하여 상기 추가 전원 패드 및 상기 내부 회로 패턴을 노출하는 개구를 형성하는 단계; 및
    상기 절연막 상에 상기 전원 패드, 상기 추가 전원 패드 및 상기 내부 회로 패턴 중 적어도 2 개를 전기적으로 연결하는 재배선을 형성하는 단계를 포함하는 웨이퍼 레벨 반도체 패키지의 제조 방법.
  12. 제11항에 있어서,
    상기 추가 전원 패드는 상기 본딩 패드 그룹의 양쪽에 각각 배치된 것을 특징으로 하는 웨이퍼 레벨 반도체 패키지의 제조 방법.
  13. 제11항에 있어서,
    상기 재배선을 형성하는 단계는 상기 절연막 상에 배치되며 상기 재배선과 연결된 볼 랜드 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 웨이퍼 레벨 반도체 패키지의 제조 방법.
  14. 제11항에 있어서, 상기 재배선을 형성하는 단계 이후,
    상기 재배선을 덮고 상기 재배선의 일부를 노출하는 개구를 갖는 캡핑막을 형성하는 단계; 및
    상기 캡핑막 상에 배치되며 상기 재배선과 전기적으로 연결된 볼 랜드 패턴을 형성하는 단계를 포함하는 웨이퍼 레벨 반도체 패키지의 제조 방법.
KR1020070123755A 2007-11-30 2007-11-30 웨이퍼 레벨 반도체 패키지 및 이의 제조 방법 KR100910231B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020070123755A KR100910231B1 (ko) 2007-11-30 2007-11-30 웨이퍼 레벨 반도체 패키지 및 이의 제조 방법
US11/965,087 US7705457B2 (en) 2007-11-30 2007-12-27 Wafer level semiconductor package and method for manufacturing the same
TW097101079A TWI398940B (zh) 2007-11-30 2008-01-11 晶圓級半導體封裝及其製造方法
JP2008018370A JP5086115B2 (ja) 2007-11-30 2008-01-29 ウエハーレベル半導体パッケージおよびその製造方法
CN2008100830219A CN101447469B (zh) 2007-11-30 2008-03-18 晶片级半导体封装及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070123755A KR100910231B1 (ko) 2007-11-30 2007-11-30 웨이퍼 레벨 반도체 패키지 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20090056551A KR20090056551A (ko) 2009-06-03
KR100910231B1 true KR100910231B1 (ko) 2009-07-31

Family

ID=40674909

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070123755A KR100910231B1 (ko) 2007-11-30 2007-11-30 웨이퍼 레벨 반도체 패키지 및 이의 제조 방법

Country Status (5)

Country Link
US (1) US7705457B2 (ko)
JP (1) JP5086115B2 (ko)
KR (1) KR100910231B1 (ko)
CN (1) CN101447469B (ko)
TW (1) TWI398940B (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4776975B2 (ja) * 2005-05-11 2011-09-21 キヤノン株式会社 撮像装置
JP2010140981A (ja) * 2008-12-10 2010-06-24 Elpida Memory Inc チップ構造、チップ積層構造、半導体パッケージ構造、およびメモリ。
US8525335B2 (en) * 2009-07-03 2013-09-03 Teramikros, Inc. Semiconductor construct and manufacturing method thereof as well as semiconductor device and manufacturing method thereof
KR101936039B1 (ko) 2012-10-30 2019-01-08 삼성전자 주식회사 반도체 장치
CN110767625B (zh) * 2018-07-25 2024-07-23 盛合晶微半导体(江阴)有限公司 一种rdl金属线的制造方法及结构
CN109065515B (zh) * 2018-08-31 2024-06-11 合肥矽迈微电子科技有限公司 高导电低阻值的芯片封装结构及其制备方法
US20200312732A1 (en) 2018-09-14 2020-10-01 Mediatek Inc. Chip scale package structure and method of forming the same
US11450606B2 (en) 2018-09-14 2022-09-20 Mediatek Inc. Chip scale package structure and method of forming the same
KR102179167B1 (ko) * 2018-11-13 2020-11-16 삼성전자주식회사 반도체 패키지

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100583966B1 (ko) 2004-06-08 2006-05-26 삼성전자주식회사 재배치된 금속 배선들을 갖는 집적회로 패키지들 및 그제조방법들
KR20060100885A (ko) * 2005-03-18 2006-09-21 삼성전자주식회사 내부회로의 전원/접지선들과 직접 접속되는 재배치된전원/접지선들을 갖는 반도체 칩들 및 그 제조방법들

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100361084B1 (ko) * 2000-01-21 2002-11-18 주식회사 하이닉스반도체 반도체 패키지 및 그 제조방법
TW577152B (en) * 2000-12-18 2004-02-21 Hitachi Ltd Semiconductor integrated circuit device
JP3939504B2 (ja) * 2001-04-17 2007-07-04 カシオ計算機株式会社 半導体装置並びにその製造方法および実装構造
JP2004221359A (ja) * 2003-01-15 2004-08-05 Matsushita Electric Ind Co Ltd 半導体装置
US6917105B2 (en) * 2003-06-03 2005-07-12 Micrel, Incorporated Integrating chip scale packaging metallization into integrated circuit die structures
US7830011B2 (en) * 2004-03-15 2010-11-09 Yamaha Corporation Semiconductor element and wafer level chip size package therefor
JP4072523B2 (ja) * 2004-07-15 2008-04-09 日本電気株式会社 半導体装置
JP2006303036A (ja) * 2005-04-18 2006-11-02 Fujikura Ltd 半導体装置
JP4449824B2 (ja) * 2005-06-01 2010-04-14 カシオ計算機株式会社 半導体装置およびその実装構造
WO2007040229A1 (ja) * 2005-10-03 2007-04-12 Rohm Co., Ltd. 半導体装置
KR100729362B1 (ko) * 2006-04-27 2007-06-15 삼성전자주식회사 내부 회로에 직접 연결된 방열 장치를 구비하는 반도체패키지 및 이를 제조하는 방법
KR100794658B1 (ko) * 2006-07-07 2008-01-14 삼성전자주식회사 반도체 칩 제조 방법, 이에 의해 형성된 반도체 칩 및 이를포함하는 칩 스택 패키지

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100583966B1 (ko) 2004-06-08 2006-05-26 삼성전자주식회사 재배치된 금속 배선들을 갖는 집적회로 패키지들 및 그제조방법들
KR20060100885A (ko) * 2005-03-18 2006-09-21 삼성전자주식회사 내부회로의 전원/접지선들과 직접 접속되는 재배치된전원/접지선들을 갖는 반도체 칩들 및 그 제조방법들

Also Published As

Publication number Publication date
US7705457B2 (en) 2010-04-27
KR20090056551A (ko) 2009-06-03
JP2009135389A (ja) 2009-06-18
JP5086115B2 (ja) 2012-11-28
CN101447469B (zh) 2011-01-26
TWI398940B (zh) 2013-06-11
TW200924149A (en) 2009-06-01
CN101447469A (zh) 2009-06-03
US20090140424A1 (en) 2009-06-04

Similar Documents

Publication Publication Date Title
KR100910231B1 (ko) 웨이퍼 레벨 반도체 패키지 및 이의 제조 방법
JP4897451B2 (ja) 半導体装置
KR100352236B1 (ko) 접지 금속층을 갖는 웨이퍼 레벨 패키지
JP3351706B2 (ja) 半導体装置およびその製造方法
KR102589736B1 (ko) 반도체 칩 및 이를 포함하는 반도체 패키지
JP2009033108A (ja) 半導体パッケージ、これを有する積層ウエハーレベルパッケージおよび積層ウエハーレベルパッケージの製造方法
US20220157795A1 (en) Method of fabricating semiconductor package and semiconductor package
JP4955488B2 (ja) 半導体装置及びその製造方法
KR100833194B1 (ko) 반도체 칩의 배선층이 기판에 직접 연결된 반도체 패키지및 그 제조방법
KR20190119474A (ko) 칩 스택 패키지
KR101142339B1 (ko) 반도체 칩
TW202226501A (zh) 具有呈階梯結構的接墊的半導體封裝
JP2008109138A (ja) 積層チップパッケージ及び該パッケージの製造方法
KR102509049B1 (ko) 수직 적층된 칩들을 포함하는 팬 아웃 패키지
JP2007266567A (ja) 高速及び高性能の半導体パッケージ
JP4728079B2 (ja) 半導体装置用基板および半導体装置
JP2005150578A (ja) 半導体装置及びその製造方法
JP5000130B2 (ja) 半導体チップ
KR100650635B1 (ko) 반도체 장치 및 이의 제조 방법
KR101055453B1 (ko) 방열판을 갖는 반도체 패키지 및 그 제조방법
JP2004260074A (ja) 半導体装置、半導体装置の製造方法及びその実装方法、回路基板並びに電子機器
US20220384325A1 (en) Semiconductor package and method for fabricating the same
JP2004296464A (ja) 半導体装置
KR20110045359A (ko) 단층 패키지 기판 및 그 제조방법
KR101078721B1 (ko) 적층 웨이퍼 레벨 반도체 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120625

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee