JP4072523B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4072523B2
JP4072523B2 JP2004208375A JP2004208375A JP4072523B2 JP 4072523 B2 JP4072523 B2 JP 4072523B2 JP 2004208375 A JP2004208375 A JP 2004208375A JP 2004208375 A JP2004208375 A JP 2004208375A JP 4072523 B2 JP4072523 B2 JP 4072523B2
Authority
JP
Japan
Prior art keywords
wiring
wiring layer
layer
wirings
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004208375A
Other languages
English (en)
Other versions
JP2006032600A (ja
Inventor
克 菊池
新太郎 山道
秀哉 村井
広一 本多
康志 副島
真一 宮崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
NEC Corp
Original Assignee
NEC Electronics Corp
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp, NEC Corp filed Critical NEC Electronics Corp
Priority to JP2004208375A priority Critical patent/JP4072523B2/ja
Priority to TW094123524A priority patent/TWI266396B/zh
Priority to US11/180,729 priority patent/US7348673B2/en
Priority to CNB2005100844203A priority patent/CN100394593C/zh
Publication of JP2006032600A publication Critical patent/JP2006032600A/ja
Application granted granted Critical
Publication of JP4072523B2 publication Critical patent/JP4072523B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

本発明は、半導体装置に関し、特に半導体装置を搭載基板に接続したパッケージ状態での信頼性の高い半導体装置に関する。
近年、電子機器の小型化、高機能化に伴い、半導体チップについても小型化及び配線の高密度化が求められている。例えば、１３０ｎｍルールで設計されたマイクロプロセッサにおいては、そのクロック周波数が数ＧＨｚ、駆動電流が１００Ａにまで達し、従来の配線技術による性能向上は限界に達しつつある。クロック周波数が１０ＧＨｚを超え、駆動電流が数百Ａに達するマイクロプロセッサを実現するためには、全く新しい構造の配線技術が必要とされる。
例えば、非特許文献１（K.Kikuchi，et al.，“A Package-process-oriented tilevel 5-μm-thick Cu Wiring Technology with Pulse Periodic Reverse Electroplating and Photosensitive Resin”，Proceeding of the IEEE 2003 International Interconnect Technology Conference（United States of America），June 2003，p.189-191）には、厚さ０．５μｍ程度のアルミニウム配線からなる微細配線構造部の上に、厚さ５μｍの銅で形成された巨大配線からなる巨大配線構造部を設けた技術が開示されている。非特許文献１には、これにより、配線抵抗による電圧降下を通常のＬＳＩ配線と比較して１／５に低減できると記載されている。
また、近年、半導体装置においては、高速動作を実現するために比誘電率が２．５以下と低いｌｏｗ−ｋ材と呼ばれる絶縁材料が採用されつつある。また、環境への影響を考慮して、Ｐｂフリー半田材料が半田ボールの材料として採用されつつある。前述の非特許文献１に記載の巨大配線構造部を設けた半導体装置においても、ｌｏｗ−ｋ材及びＰｂフリー半田ボールの適用が期待されている。
しかしながら、このｌｏｗ−ｋ材は従来の半導体素子に使用されてきた酸化ケイ素、窒化ケイ素及び酸窒化ケイ素等よりも硬度及び弾性率等の機械的強度が小さい。また、Ｐｂフリー半田材料は、従来のＰｂ−Ｓｎ系共晶半田材料と比較して、材料の変形し易さを示すクリープ特性が悪い。そのため、凝固後の半田ボール自体の変形量が小さく、半田ボール内の残存応力が大きくなってしまう。
このように、ｌｏｗ−ｋ材及びＰｂフリー半田ボールを使用した半導体装置においては、実装時に発生した半田ボール内の残存応力及び使用時に発生する熱応力によって、半田ボールを含む接続部での破断若しくは機械的強度の弱いｌｏｗ−ｋ材の脆性破壊、剥離及びクラック等が発生し、パッケージの組立時又は実用時の信頼性を確保することが困難になることが懸念されている。
従来、半導体チップは、プリント基板又はビルドアップ基板等の実装基板に搭載されて半導体装置（パッケージ）として使用される。この半導体装置としては、ＦＣＢＧＡ（Flip Chip Ball Grid Array；フリップチップ・ボールグリッドアレイ）パッケージ又はウエハレベルＣＳＰ（Chip Size Package；チップサイズパッケージ）が知られている。これらのパッケージにおいては、前記熱応力を緩和するための種々の工夫がなされている。
ＦＣＢＧＡは、主に電源電圧の安定供給及び高速シグナルへの対応を必要とする用途に使用されている。例えば、特許文献１（特開平１１−７４４１７号公報）には、半導体チップをＢＧＡ基板に半田バンプを用いて接続し、微小な半田バンプ接続部を保護するためにアンダーフィル樹脂を充填する技術が記載されている。
また、半導体チップと実質的に同一サイズに形成されたウエハレベルＣＳＰは、主に携帯電話又はデジタルカメラ等の小型電子機器に使用されている。例えば、特許文献２（特開平１１−２０４５６０号公報）、特許文献３（特開２０００−１５０７１６号公報）及び特許文献４（特開２０００−３２３６２８号公報）には、半導体チップ上に低弾性率層を設け、その上に外部電極端子を設ける技術が開示されている。
図８は、特許文献２に記載の従来の第１の半導体装置を示す斜視図である。図８に示すように、従来の第１の半導体装置においては、半導体チップ１０１の表面の中央部に複数個の半導体素子（図示せず）が形成されている。これらの半導体素子上にはパッド１０４が設けられている。また、半導体チップ１０１の表面には、このパッド１０４を露出させ中央部以外の部分を覆うように、絶縁物からなる樹脂層１０２が設けられている。樹脂層１０２の上には、パッド１０４を露出させるように、低弾性を有する絶縁材料からなる低弾性率層１０３が設けられている。低弾性率層１０３は、パッド１０４が配置された半導体チップ１０１表面の中央部に対して傾斜したくさび状の断面形状を有する。低弾性率層１０３の平坦部の上には、半導体チップ１０１と外部機器との間で信号を入出力するための外部電極である外部電極端子１０６が形成され、この外部電極端子１０６とパッド１０４とは配線層１０５を介して接続されている。半導体チップの上において、外部電極端子１０６以外の部分には保護膜１０８が形成されている。外部電極端子１０６の上には、突起状電極である半田ボール１０７が設けられている。
特許文献２によれば、このように、半田ボール１０７の下部に低弾性率層１０３を設けることにより、半田ボール１０７にかかる応力を緩和できる。また、半導体チップ１０１の表面において、半田ボール１０７をパッドから大きく隔てて設けることにより、半田ボール１０７に発生する応力がパッド１０４に接続されている半導体素子に伝搬することを防止できる。
また、図９は特許文献３に記載の従来の第２の半導体装置を示す断面図である。図９に示すように、従来の第２の半導体装置においては、半導体チップ２０１の表面に接続端子２０２が設けられている。半導体チップ２０１の表面において、接続端子２０２以外の部分に樹脂層２０３及び低弾性率層２０４が設けられている。樹脂層２０３上に配線層２０５を介して半田ボール２０６が設けられている。この配線層２０５は接続端子２０２に接続されている。前記低弾性率層２０４は半田ボール２０６の周囲の下部のみに形成されている。特許文献３によれば、このように、半田ボールの下部の周囲に低弾性率層を設けることにより、半田ボールに発生する応力を緩和できる。
更に、図１０は特許文献４に記載の従来の第３の半導体装置を示す断面図である。図１０に示すように、従来の第３の半導体装置においては、半導体チップ３０１の表面に電極３０２が設けられている。また、電極３０２以外の部分を覆うようにパッシベーション膜３０３が設けられおり、その上に樹脂層３０４が設けられている。樹脂層３０４上には、配線層３０６を介して半田ボール３０７が設けられている。この配線層３０６は電極３０２に接続されている。更に、樹脂層３０４及び配線層３０６の表面並びに半田ボール３０７下部の側面を覆うように樹脂層３０５が形成されている。特許文献４によれば、このように、半田ボールの側面を覆っている樹脂層３０５として低弾性のものを使用して、半田ボールに発生する応力を緩和できる。
更にまた、特許文献５（特開２００３−２０４１６９号公報）には、半導体チップを実装する多層配線板として、高弾性率層と低弾性率層を貼り合わせた可撓性を有するものを使用する技術が開示されている。この技術によれば、使用時の熱応力に対して、多層配線板の配線及びビアホールが破損し難い。
更にまた、図１１は従来の第４の半導体装置を示す平面図である。図１１に示すように、従来の第４の半導体装置においては、表面層４０１上に複数の円形の外部端子がマトリクス状に設けられている。これらの外部端子４０２は高密度の微細配線に対応して設けられているため、外部端子サイズ及びピッチは微細である。
特開平１１−７４４１７号公報 特開平１１−２０４５６０号公報 特開２０００−１５０７１６号公報 特開２０００−３２３６２８号公報 特開２００３−２０４１６９号公報 K. Kikuchi，et al.，"A Package-process-oriented Multilevel 5-μm-thick CuWiring Technology with Pulse Periodic Reverse Electroplating and PhotosensitiveResin"，Proceeding of the IEEE 2003 International Interconnect Technology Conference（United States of America），June 2003，p.189-191
しかしながら、上述の従来の技術には、以下に示すような問題点がある。特許文献１に記載の技術においては、アンダーフィル樹脂を用いて半田ボール接続部の剛性を高めて破断を防止しているため、巨大配線構造部を設けた半導体装置においては、緩和されなかった応力が剛体である巨大配線を伝搬して微細配線構造部に集中し、微細配線の断線、ｌｏｗ−ｋ材を用いた絶縁膜の破壊又は剥離等が発生する虞がある。
また、特許文献２に記載の技術においては、半田ボールに発生する応力がパッドに接続されている半導体素子に伝搬することを防止するために、半田ボールをパッドから大きく隔てて設けているため、半導体チップ表面に余分なスペースを必要とする。端子数が多くなるフリップチップ実装用の半導体チップにおいては、半田ボールをパッドから隔てて設けるためのスペース、及びそのための配線パターンの引き回しのスペースを確保することは困難である。
更に、特許文献３に記載の技術においては、半田ボール接続部の下部に低弾性樹脂を設けているが、この低弾性樹脂は周囲の高弾性樹脂で拘束されている。このため、この低弾性樹脂は応力緩和に必要な量の変形を行うことができず、応力緩和が不十分となる。従って、この応力が剛体である巨大配線を伝搬して微細配線構造部に集中し、微細配線の断線、ｌｏｗ−ｋ材を用いた絶縁膜の破壊又は剥離等が発生する虞がある。
更にまた、特許文献４に記載の技術においては、半田ボール側面に低弾性樹脂を設け、半田ボールの変形を促進させて応力を緩和させているが、特許文献３に記載の技術と同様に応力緩和が不十分であり、微細配線の断線、ｌｏｗ−ｋ材を用いた絶縁膜の破壊又は剥離等が発生してしまう。
更にまた、特許文献５に記載の技術においては、半導体チップを実装する多層配線板の信頼性は向上するが、半導体チップ側に発生する応力を緩和することは困難である。
更にまた、図１１に示した従来の第４の半導体装置においては、実装面の外部端子のサイズ及びピッチが微細であるため、実装時の半導体装置と実装基板との接続面積が小さくなり、接続信頼性が低下する虞がある。
本発明はかかる問題点に鑑みてなされたものであって、巨大配線構造部を持つ半導体装置における微細配線構造部に発生する応力を緩和し、駆動電流が大きく高周波で動作する信頼性が高い半導体装置を提供することを目的とする。
本発明に係る半導体装置は、半導体基板と、前記半導体基板上に第１配線層及び第１絶縁層が交互に１又は複数積層された微細配線構造部と、前記微細配線構造部上に第２配線層及び第２絶縁層が交互に１又は複数積層された第１巨大配線構造部と、前記第１巨大配線構造部上に第３配線層及び第３絶縁層が交互に１又は複数積層された第２巨大配線構造部と、を有し、
前記第１乃至第３配線層は、夫々絶縁膜と配線を有し、
前記第２絶縁層及び前記第３絶縁層は前記第１絶縁層より厚く、
前記第３絶縁層の２５℃における弾性率は、０．１５乃至３ＧＰａであり、前記第２絶縁層の２５℃における弾性率よりも小さく、前記第２絶縁層の２５℃における弾性率は、前記第１絶縁層の２５℃における弾性率より小さく、
前記第３配線層及び前記第２配線層の厚さは前記第１配線層の厚さの２倍以上であることを特徴とする。
本発明においては、半導体基板上に第１配線層と第１絶縁層が交互に積層された微細配線構造部上に、厚さが第１配線層の２倍以上である第２配線層と、第２絶縁層が交互に積層された第１巨大配線構造部を設け、第１巨大配線構造部上に厚さが第１配線層の２倍以上である第３配線層と、２５℃における弾性率が第２絶縁層より小さい第３絶縁層が交互に積層された第２巨大配線構造部を設けることにより、実装基板への搭載後に半導体装置に発生する応力を第１巨大配線構造部及び第２巨大配線構造部において効果的に緩和し、微細配線構造部にかかる応力を低減できる。
更にまた、前記第３絶縁層の破断伸び率は１５％以上であることが好ましい。
更にまた、前記第３配線層及び第２配線層の配線は、銅、アルミニウム、ニッケル、金及び銀からなる群から選択された少なくとも１種の金属又は合金により形成されていることが好ましい。
更にまた、前記第２巨大配線構造部上に前記第３配線層の配線と電気的に接続された外部端子が設けられていてもよい。
更にまた、前記外部端子の表面は、銅、アルミニウム、金、銀及び半田材料からなる群から選択された少なくとも１種の金属又は合金により形成されていることが好ましい。
更にまた、前記第１配線層、前記第２配線層及び前記第３配線層は夫々複数の電源系配線を有し、前記第３配線層又は前記第２配線層の複数の電源系配線のうちの１の配線は、前記第１配線層の複数の電源系配線のうちの２以上の電源系配線に電気的に接続されていることが好ましい。
更にまた、前記第２配線層の複数の電源系配線のうちの１の配線は、前記第１配線層の複数の電源系配線のうちの２以上の電源系配線に電気的に接続されており、前記第３配線層の複数の電源系配線のうちの１の配線は、前記第２配線層の複数の電源系配線のうちの２以上の電源系配線に電気的に接続されていることが好ましい。
第１配線層より許容電流量の大きい第３配線層及び／又は第２配線層において、同一の電圧を使用している２本以上の電源系配線を１本の配線に統合することにより、微細配線構造部上の接続端子数に対して、第２巨大配線構造部上に設けられた外部端子数を低減することができる。これにより、外部端子のサイズ及びピッチを大きくすることが可能となり、実装信頼性を向上させることができる。
また、前記第１配線層、前記第２配線層及び前記第３配線層は夫々複数のグランド系配線を有し、前記第３配線層又は前記第２配線層の複数のグランド系配線のうちの１の配線は、前記第１配線層の複数のグランド系配線のうちの２以上のグランド系配線に電気的に接続されていることが好ましい。
更に、前記第２配線層の複数のグランド系配線のうちの１の配線は、前記第１配線層の複数のグランド系配線のうちの２以上のグランド系配線に電気的に接続されており、前記第３配線層の複数のグランド系配線のうちの１の配線は、前記第２配線層の複数のグランド系配線のうちの２以上のグランド系配線に電気的に接続されていることが好ましい。
第１配線層より許容電流量の大きい第３配線層及び／又は第２配線層において、同一の電圧を使用している２本以上のグランド系配線を１本の配線に統合することにより、微細配線構造部上の接続端子数に対する第２巨大配線構造部上に設けられた外部端子数を低減することができ、外部端子のサイズ及びピッチを大きくして実装信頼性を向上させることができる。
また、前記第１配線層、前記第２配線層及び前記第３配線層は夫々複数の電源系配線と複数のグランド系配線を有し、前記第３配線層又は前記第２配線層の複数の電源系配線のうちの１の配線は、前記第１配線層の複数の電源系配線のうちの２以上の電源系配線に電気的に接続されており、前記第３配線層又は前記第２配線層の複数のグランド系配線のうちの１の配線は、前記第１配線層の複数のグランド系配線のうちの２以上のグランド系配線に電気的に接続されていることが好ましい。
更に、前記第３配線層の複数の電源系配線のうちの１の配線は、前記第２配線層の複数の電源系配線のうちの２以上の電源系配線に電気的に接続されており、前記第３配線層の複数のグランド系配線のうちの１の配線は、前記第２配線層の複数のグランド系配線のうちの２以上のグランド系配線に電気的に接続されているが好ましい。
第１配線層より許容電流量の大きい第３配線層及び／又は第２配線層において、同一の電圧を使用している２本以上の電源系配線を１本の配線に統合することと、同一の電圧を使用している２本以上のグランド系配線を１本の配線に統合することにより、微細配線構造部上の接続端子数に対する第２巨大配線構造部上に設けられた外部端子数を効果的に低減することができ、外部端子のサイズ及びピッチを大きくして実装信頼性を向上させることができる。
本発明によれば、半導体基板上に第１配線層と第１絶縁層が交互に積層された微細配線構造部上に、厚さが第１配線層の２倍以上である第２配線層と、第２絶縁層が交互に積層された第１巨大配線構造部を設け、第１巨大配線構造部上に厚さが第１配線層の２倍以上である第３配線層と、２５℃における弾性率が第２絶縁層より小さい第３絶縁層が交互に積層された第２巨大配線構造部を設けることにより、実装基板への搭載後に半導体装置に発生する応力を第１巨大配線構造部及び第２巨大配線構造部において効果的に緩和し、微細配線構造部にかかる応力を低減できる。また、複数の電源系配線及び／又はグランド系配線を統合することで、外部端子数を減少させ、外部端子数及び／又はピッチを大きくすることができる。従って、駆動電流が大きく高周波で動作する信頼性の高い半導体装置を提供することが可能となる。
以下、本発明の実施形態について添付の図面を参照して具体的に説明する。先ず、本発明の第１の実施形態について説明する。図１は本第１実施形態に係る半導体装置を示す断面図であり、図２は図１に示す微細配線構造部１２の拡大断面図である。また、図３は、本第１実施形態に係る半導体装置を示す平面図である。図１及び図２に示すように、本第１実施形態に係る半導体装置においては、半導体基板１１の表面上に微細配線構造部１２が形成されている。半導体基板１１は、例えばＳｉ又はＧａＡｓにより形成されている。微細配線構造部１２上には、巨大配線構造部１３が設けられている。巨大配線構造部１３においては、微細配線構造部上の第１巨大配線構造部１３ａと、この第１巨大配線構造部１３ａ上の第２巨大配線構造部１３ｂとが設けられている。
図２に示すように、半導体基板１１の表面にソース電極２５及びドレイン電極２６が相互に離隔して形成されており、これらのソース電極２５とドレイン電極２６とで挟まれた領域の上に、ゲート絶縁膜（図示せず）を介してゲート電極２４が形成されている。これらのゲート電極２４、ソース電極２５及びドレイン電極２６によりＭＯＳ（Metal Oxide Semiconductor：金属酸化物半導体）トランジスタ３０が構成されている。半導体基板１１上にはこのＭＯＳトランジスタが複数個設けられている。
半導体基板１１の表面上に、微細配線構造部１２が配置されている。この微細配線構造部１２においては、先ず、ＭＯＳトランジスタ３０及び半導体基板１１の表面を覆うように、第１絶縁層２９の絶縁膜３２が形成され、絶縁膜３２上には第１配線層２８が形成されている。第１配線層２８は、複数個の配線３１及びこの配線３１を相互に絶縁する絶縁膜３２によって構成されている。配線３１は、前記ＭＯＳトランジスタ３０を覆っている絶縁膜３２内に形成されたプラグ２７によって夫々前記ソース電極２５及び前記ドレイン電極２６と電気的に接続されている。更に、この最下層の第１配線層２８上に、複数組の第１絶縁層２９及び第１配線層２８が交互に積層されている。第１絶縁層２９においては、絶縁膜３２内にその上下の第１配線層２８内の配線３１を接続するビア３３が形成されている。即ち、異なる配線層２８の配線３１は相互にビア３３により電気的に接続されている。このようにして、第１絶縁層２９及び第１配線層２８が交互に積層されて微細配線構造部１２が構成されている。
微細配線構造部１２は、例えばダマシン法により形成される。ダマシン法は、ドライエッチングにより絶縁膜に所望の配線パターン又はビアパターンの形状で溝（トレンチ）を形成し、バリアメタルをスパッタ法、ＣＶＤ（Chemical Vapor Deposition：化学気相成長）法又はＡＬＤ（Atomic Layer Deposition：原子層蒸着）法等により形成する。次に、電解めっき用の給電層をスパッタ法等により形成し、電解銅めっきにより前記溝（トレンチ）を銅で埋めた後に、ＣＭＰ（Chemical Mechanical Polishing：化学的機械的研磨）法により溝（トレンチ）内のみに銅を残して所望の配線を得る方法である。
第１絶縁層２９の厚さは、例えば０．２乃至１．２μｍである。また、複数の第１絶縁層２９のうち、半導体基板１１近くに設けられている少なくとも１つの第１絶縁層２９は、ｌｏｗ−ｋ（低誘電率）材を使用することが望ましい。ｌｏｗ−ｋ材としては、例えば多孔質酸化シリコン膜を使用し、その２５℃での弾性率は４乃至１０ＧＰａである。
図１に示すように、微細配線構造部１２上には、破線で囲むように第１巨大配線構造部１３ａの第２絶縁層１４が設けられており、この第２絶縁層１４上に破線で囲むように第１巨大配線構造部１３ａの第２配線層１５が形成されている。図１には、１対の第２配線層１５及び第２絶縁層１４のみ図示されているが、これらの第２配線層１５及び第２絶縁層１４も交互に複数層積層してもよい。第２配線層１５は複数個の配線２１とこの配線を絶縁する絶縁膜２０とにより構成されている。また、第２絶縁層１４においては、絶縁膜２０内にビア１８が形成されており、このビア１８により上下の第２配線層１５の配線２１が接続されている。そして、最下層の第２配線層１５の配線２１と微細配線構造部１２の表面の配線３１はビア１８により電気的に接続されている。これらの第２絶縁層１４及び第２配線層１５により第１巨大配線構造部１３ａが構成されている。
第１巨大配線構造部１３ａ上には、第２巨大配線構造部１３ｂが設けられている。第２巨大配線構造部１３ｂにおいては、破線で囲む第３絶縁層１６と破線で囲む第３配線層１７とが複数層交互に形成されている（図示例は２組）。第３配線層１７は複数個の配線２３と、この配線を絶縁する絶縁膜２２とで構成されている。また、第３絶縁層１６においては、絶縁膜２２内にビア１８が形成されており、このビア１８によりその上下の第３配線層１７内の配線２３が相互に接続されている。更に、配線２３と第１巨大配線構造部１３ａの表面の配線２１はビア１８により電気的に接続されている。このように、第３絶縁層１６及び第３配線層１７が交互に積層されて第２巨大配線構造部１３ｂが構成されている。そして、第１巨大配線構造部１３ａと第２巨大配線構造部１３ｂとにより巨大配線構造部１３が構成されている。
図１においては、第２絶縁層１４及び第２配線層１５が夫々１層、第３絶縁層１６及び第３配線層１７が夫々２層図示されているが、本発明はこれに限定されるものではなく、例えば、第２絶縁層１４及び第２配線層１５が夫々２層、第３絶縁層１６及び第３配線層１７が夫々１層としてもよく、又は、第２絶縁層１４及び第２配線層１５が夫々２層、第３絶縁層１６及び第３配線層１７が夫々２層等、種々の組み合わせが考えられる。
第２巨大配線構造部１３ｂの最上層の第３絶縁層１６の上には、外部端子１９及び配線層１７の配線２３が設けられており、これらは相互に電気的に接続されている。外部端子１９は、例えば複数の層が積層されたものであり、例えば、外部端子１９の表面に形成される半田ボールの濡れ性又はボンディングワイヤーとの接続性を考慮して、外部端子１９の表面は、銅、アルミニウム、金、銀及び半田材料からなる群から選択された少なくとも一種の金属又は合金で形成することが好ましい。外部端子１９を、例えば銅層上に金層を積層して形成した場合は、金層の厚さは１μｍである。図３に示すように、配線層１７表面に外部端子１９がマトリクス状に設けられている。図１１に示す従来の半導体装置と比較して、外部端子１９のサイズ及びピッチは大きい。
配線層１５及び１７は、微細配線構造部１２の配線層２８の２倍以上の厚さを持っている。第２配線層１５の厚さ及び第３配線層１７の厚さは、例えば３乃至１２μｍであり、好ましくは５乃至１０μｍである。配線層１５，１７の厚さが３μｍ未満の場合、配線抵抗が高くなり、半導体装置の電気特性が悪化してしまうという欠点がある。厚さが１２μｍを超える配線層は、プロセス上の制約から形成することが困難であるという欠点がある。厚さが５μｍ未満の場合、第２配線層１５及び第３配線層１７の厚さが破断し易くなり、厚さが１０μｍを超える場合、巨大配線構造部１３全体が厚くなり、その内部応力により基板が反ってしまう虞がある。
また、第２配線層１５の配線２１及び第３配線層１７の配線２３は、例えば銅、アルミニウム、ニッケル、金及び銀からなる群から選択された少なくとも１種の金属で形成されている。特に、電気抵抗値及びコストの観点から銅が好適である。また、ニッケルは、絶縁材料等の他の材料との界面反応を防止でき、磁性体としての特性を活用したインダクタ又は抵抗配線として使用できる。
第２配線層１５及び第３配線層１７は、前述の如く例えば銅により形成されており、その厚さは例えば５μｍである。配線２１及び配線２３は、例えばサブトラクティブ法、セミアディティブ法又はフルアディティブ法等の微細配線構造部１２における配線形成方法とは異なる方法により形成する。サブトラクティブ法は、セラミックス又は樹脂等からなる基板上に設けられた銅箔上に所望のパターンのレジストを形成し、不要な銅箔をエッチングした後に、レジストを剥離して所望のパターンを得る方法である。セミアディティブ法は、無電解めっき、スパッタ法、ＣＶＤ法等で給電層を形成した後、所望のパターンに開口されたレジストを形成し、レジスト開口部内に電解めっきを析出させ、レジストを除去した後に給電層をエッチングして所望の配線パターンを得る方法である。フルアディティブ法は、セラミックス又は樹脂等からなる基板上に無電解めっき触媒を吸着させた後に、レジストでパターンを形成し、このレジストを絶縁膜として残したまま触媒を活性化し、無電解めっき法により絶縁膜の開口部に金属を析出させることで所望の配線パターンを得る方法である。
また、第２巨大配線構造部１３ｂに使用されている第３絶縁層１６の２５℃における弾性率は、例えば０．１５乃至３ＧＰａである。弾性率が０．１５ＧＰａ未満の場合には、応力緩和時の絶縁層１６の変形量が大きく配線層１７に応力の殆どが印加されることとなり、配線２３の断線並びに配線２３とビア１８との界面又は配線２１とビア１８との界面等での破壊が発生し易いという欠点がある。弾性率が３ＧＰａを超える場合、絶縁層１６の変形量が乏しくなり第２巨大配線構造部１３ｂ及び第１巨大配線構造部１３ａにおける応力緩和が不十分となり、微細配線構造部１２において層間剥離及び絶縁膜破壊等が生じやすいという欠点がある。従って、０．１５乃至３ＧＰａが好ましい。
更に、第２巨大配線構造部１３ｂに使用されている第３絶縁層１６の２５℃における弾性率は、第１巨大配線構造部１３ａに使用されている第２絶縁層１４の２５℃での弾性率以下である。
半導体装置を実装基板に搭載した際の外部端子１９から半導体装置に印加される応力は、主に第２巨大配線構造部１３ｂにおける絶縁膜２２の変形により緩和される。第２巨大配線構造部１３ｂにおいて緩和できなかった応力は、配線２３及びビア１８を伝搬して第１巨大配線構造部１３ａに印加される。この応力は、第１巨大配線構造部１３ａにおける絶縁膜２０の２５℃における弾性率が第２巨大配線構造部１３ｂにおける絶縁膜２２の２５℃における弾性率より高いことにより、第１巨大配線構造部１３ａに使用されている配線２１及び絶縁膜２０に分散され、剛性の高い配線２１のみに集中することが無い。このため、絶縁膜２０の変形により更なる応力の緩和を行うことができる。
第１巨大配線構造部１３ａ及び第２巨大配線構造部１３ｂとからなる巨大配線構造部１３全体において、微細配線構造部１２との電気的接続部、即ち絶縁層１４のビア１８と外部端子１９との間の配線の引き回し長が十分に長い場合、実装基板への搭載後に半導体装置に発生する応力を巨大配線構造部１３における配線内で十分に減衰させることができる。また、巨大配線構造部１３における第２絶縁層１４及び第３絶縁層１６の厚さが十分大きい場合には、前記応力を絶縁層１４及び１６により十分に緩和することができる。従って、絶縁膜２２の２５℃における弾性率は、絶縁膜２０の２５℃での弾性率と等しくてもよい。
更にまた、第２巨大配線構造部１３ｂの絶縁膜２２、第１巨大配線構造部１３ａ及び微細配線構造部１２の絶縁膜３２の夫々の２５℃における弾性率は、例えば、絶縁膜２２≦絶縁膜２０＜絶縁膜３２という関係を満足し、例えば、微細配線構造部１２における第１巨大配線構造部１３ａ側の２層の配線層２８及び２層の絶縁層２９の絶縁膜３２の２５℃における弾性率は、絶縁膜２２≦絶縁膜２０＜絶縁膜３２という関係を満足する。これにより、第１巨大配線構造部１３による応力緩和の効果が向上する。
更にまた、絶縁層１４の絶縁膜２０及び絶縁層１６の絶縁膜２２の破断伸び率は、例えば１５％以上である。破断伸び率が１５％未満の場合には、絶縁層１４及び／又は絶縁層１６にクラックが発生し易くなるという欠点がある。例えば、本第１実施形態に係る半導体装置を実装基板に搭載し、−４０乃至１２５℃の温度サイクル試験を行った場合、１００乃至３００サイクルで絶縁層１４又は絶縁層１６にクラックが発生する。従って、破断伸び率は１５％以上であることが望ましい。
更にまた、絶縁層１４の絶縁膜２０及び絶縁層１６の絶縁膜２２は、例えば感光性又は非感光性の有機材料で形成されており、例えば、エポキシ樹脂、エポキシアクリレート樹脂、ウレタンアクリレート樹脂、ポリエステル樹脂、フェノール樹脂、ポリイミド樹脂、ＢＣＢ（benzocyclobutene）、ＰＢＯ（polybenzoxazole）及びポリノルボルネン樹脂等で形成されている。特に、ポリイミド樹脂及びＰＢＯは、膜強度、引張弾性率及び破断伸び率等の機械的特性が優れているため、高い信頼性を得ることができる。感光性の有機材料を使用する場合、ビア１８を設ける絶縁膜２０及び絶縁膜２２の開口部はフォトリソグラフィーにより形成される。非感光性の有機材料又は、感光性の有機材料でパターン解像度が低い有機材料を使用する場合、ビア１８を設ける絶縁膜２０及び絶縁膜２２の開口部は、レーザ加工法、ドライエッチング法又はブラスト法により形成される。また、ビア１８の位置に予めめっきポストを形成した後に絶縁膜を形成し、研磨により絶縁膜表面を削ってめっきポストを露出させてビア１８を形成する方法により、絶縁膜２０又は２２に予め開口部を設ける必要が無い。
更にまた、絶縁層１４の絶縁膜２０及び絶縁層１６の絶縁膜２２は、例えば、２５℃における弾性率が１．５ＧＰａ以上の場合、熱膨張係数が４０ｐｐｍ／℃以下である。熱膨張係数が４０ｐｐｍ／℃を超える場合、絶縁層１４及び絶縁層１６の内部応力によって、半導体装置を形成するウエハに反りが発生してしまう。直径２００ｍｍ（８インチ）、厚さ０．７２５ｍｍのシリコンウエハにおいて、絶縁膜全体の厚さが３０乃至３５μｍ程度の場合に、この反り量は２００μｍを超え、後のダイシングによるチップ化工程などで問題となる。熱膨張係数を２０ｐｐｍ／℃以下とすることで、更にチップの反り量を低減でき、絶縁膜全体の厚さを厚くすることができる。なお、絶縁層１４の絶縁膜２０及び絶縁層１６の絶縁膜２２の２５℃における弾性率が１．５ＧＰａ未満の場合、熱膨張係数の値に依らず絶縁膜全体の厚さが３０乃至３５μｍ程度の場合の前記ウエハの反りは２００μｍ未満である。
次に、上述の如く構成された本第１実施形態に係る半導体装置の動作について説明する。図１及び図２に示すように、第２巨大配線構造部１３ｂの絶縁膜２２の２５℃での弾性率は、第１巨大配線構造部１３ａの絶縁膜２０の２５℃での弾性率以下の材料で形成されている。また、絶縁膜２２≦絶縁膜２０＜微細配線構造部１２の絶縁膜３２という関係を満足する。更に、配線層１５及び配線層１７は微細配線構造部１２の配線層２８の２倍以上の厚さで形成されている。これにより、本第１実施形態に係る半導体装置の外部端子１９に半田ボールが設けられて他の実装基板に搭載された場合、実装基板と半導体装置との間の熱膨張率のミスマッチ等により半導体装置にかかる応力は、弾性率の低い第２巨大配線構造部１３ｂの絶縁膜２２が変形することによって緩和される。
また、配線を伝搬する応力は、第２巨大配線構造部１３ｂの配線２３内で減衰し、更に第１巨大配線構造部１３ａの絶縁層１４及び配線層１５内で減衰し緩和される。更に、巨大配線構造部１３における配線層１５及び配線層１７の厚さを微細配線構造部１２の配線層２８の２倍以上として、絶縁層１４及び絶縁層１６の変形による配線層１５及び配線層１７の破断を防止することができるとともに、配線２１及び配線２３の配線抵抗を小さくすることができる。配線層１５及び配線層１７の厚さが配線層２８の厚さの２倍未満である場合、配線層１５及び配線層１７が破断し易くなり、また配線抵抗が大きくなるという欠点がある。更にまた、配線層１５及び配線層１７の厚さが大きくなると、それに対応して絶縁層１４及び絶縁層１６の１層当たりの厚さも大きくなるため、応力を緩和する効果が高まる。これにより、微細配線構造部１２への応力の伝搬を効果的に低減することができ、実装時の信頼性の高い半導体装置を実現できる。従って、巨大配線構造部を使用して、駆動電流が大きく高周波で動作する信頼性の高い半導体装置を提供することが可能となる。
更にまた、配線層１５及び１７の厚さが微細配線構造部１２の配線層２８の厚さの２倍以上であるため、巨大配線構造部１３の配線２１及び配線２３における許容電流量は、微細配線構造部の配線３１の許容電流量の少なくとも２倍以上となる。このため、巨大配線構造部１３の配線層１５及び１７において、同じ電圧を使用している２本以上の電源系配線を１本の配線に統合することができると共に、２本以上のグランド系配線を１本の配線に統合することができる。
半導体素子上に再配線を施しているウエハレベルＣＳＰ等の半導体装置においては、従来半導体素子上に設けられた接続端子数は、再配線上の外部端子数と１対１の関係にあり、その配置のみを変更している。半導体素子の外部端子が５００本以上となると総端子数に対する電源系及びグランド端子の割合が増加しはじめ、外部端子数が１５００本以上となると素子の性能を維持するために総端子数の約６０乃至８０％が電源系又はグランド系の端子となる。本第１実施形態においては、２本以上の電源系配線又は２本以上のグランド配線を夫々１本に統合することで、微細配線構造部１２上の接続端子数に対して、その上に設けられた外部端子数を低減することができる。これにより、図３に示すように、図１１に示す従来の半導体装置と比較して、外部端子１９のサイズ及び間隔（ピッチ）を大きくでき、実装時の半導体装置と実装基板との接続面積を大きくして高い接続信頼性を歩留り良く実現できる。
また、外部端子１９の数が少ないため、その配置の自由度が高い。このため、ＦＣＢＧＡのような少量多品種のパッケージにおいて、異なる品種間の電源系、グランド系及び信号系端子の配置を共通化することができ、予め電源系、グランド系及び信号系接続端子が決まった場所に配置されている共通基板を使用することができる。従って、コスト削減の効果が高い。
なお、本第１実施形態においては、図１に示すように、第１巨大配線構造部１３ａは絶縁層１４と配線層１５の対が１個で構成され、第２巨大配線構造部１３ｂは絶縁層１６と配線層１７の対が２個で構成された例を示したが、本発明はこれに限定されず、第１巨大配線構造部１３ａにおいては、絶縁層１４と配線層１５の対が１又は複数個設けられていてもよく、第２巨大配線構造部１３ｂにおいては、絶縁層１６と配線層１７の対が１又は複数個設けられていてもよい。
次に、本発明の第１実施形態の第１変形例について説明する。図４は本第１実施形態の第１変形例に係る半導体装置を示す平面図である。前述の第１実施形態においては、図３に示すように、外部端子１９が配線層１７にマトリクス状に設けられており、そのサイズ及びピッチは、図１１に示す従来の半導体装置よりも大きい。これに対して、本第１実施形態の第１変形例においては、図４に示すように、外部端子１９は中央部の矩形領域（空きエリア３６）を除いた配線層１７表面にマトリクス状に設けられており、そのサイズ及びピッチは図１１に示す従来の半導体装置における外部端子と同様である。本第１実施形態の第１変形例における上記以外の構成は、前述の第１実施形態と同様である。
次に、本第１実施形態の第１変形例の動作について説明する。図４に示すように、外部端子１９は中央部の空きエリア３６を除いた配線層１７表面にマトリクス状に設けられている。本第１実施形態の変形例においては、２本以上の電源系配線又は２本以上のグランド配線を夫々１本に統合することで、微細配線構造部１２上の接続端子数に対して、その上に設けられた外部端子数を低減することができる。このため、必要な外部端子を設けるための領域を確保し、且つ空きエリア３６を設けることができる。これにより、この空きエリア３６に、例えば他の受動素子、能動素子又は光素子等を搭載することが可能となり、半導体装置の多機能化及び高性能化が実現できる。このように他の素子を搭載する場合、空きエリア３６に所望の外部端子が設けられる。本第１実施形態の第１変形例における上記以外の動作及び効果は、前述の第１実施形態と同様である。
次に、本発明の第１実施形態の第２変形例について説明する。図５は本第１実施形態の第２変形例に係る半導体装置を示す断面図である。前述の第１実施形態においては、外部端子１９が配線層１７とともに半導体装置表面に設けられているが、本第２変形例では、外部端子１９の一部又は全部を露出させてそれ以外の絶縁層１６及び配線２３を覆うように絶縁膜３５からなる絶縁層３４が設けられている。即ち、絶縁層３４の外部端子１９上に相当する位置に開口部が形成されている。この絶縁層３４は、表面の配線層１７を保護するとともに、外部端子１９上に設けられる半田ボールが配線層１７の配線２３の表面をリフロー工程（半田溶融）中に流動することを防止するソルダーレジストの役割を果たす。本第１実施形態の第２変形例における上記以外の構成、動作及び効果は、前述の第１実施形態と同様である。
次に、本発明の第１実施形態の第３変形例について説明する。図６は本第１実施形態の第３変形例に係る半導体装置を示す断面図である。前述の第１実施形態においては、外部端子１９が配線層１７とともに半導体装置表面に設けられているが、本発明はこれに限定されず、絶縁層１６及び配線層１７を覆うように絶縁膜３５からなる絶縁層３４を設け、配線層１７の一部を露出させるよう絶縁層３４に開口部を形成し、その開口部に外部端子１９が設けられている。この絶縁層３４は、表面の配線層１７を保護するとともに、外部端子１９上に設けられる半田ボールが配線層１７表面を流動するのを防止するソルダーレジストの役割を果たす。
なお、図６においては、外部端子１９が絶縁層３４の開口部内を埋め込み、その表面が平坦となるように形成されているが、本発明はこれに限定されず、絶縁層３４の開口部の形状に沿った形状で外部電極が設けられていてもよい。本第１実施形態の第３変形例における上記以外の構成、動作及び効果は、前述の第１実施形態と同様である。
なお、前述の各実施形態において、微細配線構造部１２の表面、絶縁層１４、配線層１５、絶縁層１６、配線層１７、外部端子１９及び絶縁層３４で構成される積層回路の所望の位置に、回路のノイズフィルターの役割を果たすコンデンサを設けることもできる。コンデンサを構成する誘電体材料としては、酸化チタン、酸化タンタル、Ａｌ２Ｏ３、ＺｒＯ２、ＨｆＯ２又はＮｂ２Ｏ５等の金属酸化物、ＢＳＴ（ＢａｘＳｒ１−ｘＴｉＯ３）、ＰＺＴ（ＰｂＺｒｘＴｉ１−ｘＯ３）又はＰＬＺＴ（Ｐｂ１−ｙＬａｙＺｒｘＴｉ１−ｘＯ３）等のペロブスカイト系材料若しくはＳｒＢｉ２Ｔａ２Ｏ９等のＢｉ系層状化合物であることが好ましい。但し、０≦ｘ≦１、０＜ｙ＜１である。また、コンデンサを構成する誘電体材料として、無機材料又は磁性材料を混合した有機材料等を使用してもよい。
更に、巨大配線構造部１３の絶縁層１４又は絶縁層１６の１又は複数層を比誘電率が９以上の材料により形成し、その上下の配線層の所望の位置に回路電極を形成することにより、回路のノイズフィルターの役割を果たすコンデンサとしてもよい。コンデンサを構成する誘電体材料としては、Ａｌ２Ｏ３、ＺｒＯ２、ＨｆＯ２又はＮｂ２Ｏ５等の金属酸化物、ＢＳＴ、ＰＺＴ又はＰＬＺＴ等のペロブスカイト系材料若しくはＳｒＢｉ２Ｔａ２Ｏ９等のＢｉ系層状化合物であることが好ましい。また、コンデンサを構成する誘電体材料として、無機材料又は磁性材料を混合した有機材料等を使用してもよい。
次に、本発明の第２実施形態について説明する。図７は本第２実施形態に係る半導体装置を示す断面図である。前述の第１実施形態においては、図１及び図２に示すように、微細配線構造部１２の上に、絶縁層１４及び配線層１５が交互に積層されてなる第１巨大配線構造部１３ａが設けられており、その上に絶縁層１６及び配線層１７が交互に積層されてなる第２巨大配線構造部１３ｂが設けられている。絶縁層１６の絶縁膜２２は第１巨大配線構造部１３ａに使用されている絶縁層１４の絶縁膜２０より２５℃での弾性率が低い材料で形成されている。即ち、第１巨大配線構造部１３ａと第２巨大配線構造部１３ｂでは、異なる絶縁膜を使用している。これに対して、本第２実施形態においては、図７に示すように、微細配線構造部１２の上に、同じ絶縁膜２２からなる絶縁層１６及び配線層１７が交互に積層されて巨大配線構造部１３が構成されている。絶縁層１６は、絶縁膜２２及びビア１８で構成されている。また、配線層１７は、配線２３及び絶縁膜２２で構成されている。微細配線構造部１２の構成は、図２に示す第１実施形態の構成と同様である。
絶縁層１６の絶縁膜２２は微細配線構造部１２に使用されている絶縁層２９の絶縁膜３２より２５℃での弾性率が低い材料によって形成されている。絶縁層１６の絶縁膜２２の２５℃における弾性率は、例えば０．１５乃至３ＧＰａである。弾性率が０．１５ＧＰａ未満の場合には、応力緩和時の絶縁層１６の変形量が大きく配線層１７に応力の殆どが伝搬することとなり、配線層１７の配線２３の断線及び多層配線界面での破壊が発生し易いという欠点がある。弾性率が３ＧＰａを超える場合、絶縁層１６の変形量が少なくなって巨大配線構造部１３における応力緩和が不十分となり、微細配線構造部１２において層間剥離及び絶縁膜破壊等が生じやすいという欠点がある。
また、絶縁層１６の絶縁膜２２の破断伸び率は、例えば１５％以上である。破断伸び率が１５未満の場合には、絶縁層１６にクラックが発生し易くなるという欠点がある。
更に、絶縁層１６の絶縁膜２２は、例えば有機材料で形成されており、例えば、エポキシ樹脂、エポキシアクリレート樹脂、ウレタンアクリレート樹脂、ポリエステル樹脂、フェノール樹脂、ポリイミド樹脂、ＢＣＢ（benzocyclobutene）、ＰＢＯ（polybenzoxazole）及びポリノルボルネン樹脂等で形成されている。特に、ポリイミド樹脂及びＰＢＯは、膜強度、引張弾性率及び破断伸び率等の機械的特性が優れているため、高い信頼性を得ることができる。感光性の有機材料を使用する場合、ビア１８を設ける絶縁膜２２の開口部はフォトリソグラフィーにより形成される。非感光性の有機材料又は、感光性の有機材料でパターン解像度が低い有機材料を使用する場合、ビア１８を設ける絶縁膜２２の開口部は、レーザ加工法、ドライエッチング法又はブラスト法により形成される。また、ビア１８の位置に予めめっきポストを形成した後に絶縁膜を形成し、研磨により絶縁膜表面を削ってめっきポストを露出させてビア１８を形成する方法により、絶縁膜２２に予め開口部を設ける必要が無い。本第２実施形態における上記以外の構成は前述の第１実施形態と同様である。
次に、上述の如く構成された本第２実施形態に係る半導体装置の動作について説明する。図７に示すように、第２実施形態の巨大配線構造部１３は、絶縁層１６と配線層１７により構成されており、第１実施形態の巨大配線構造部１３の構成と異なり、各層において同一の絶縁膜２２が使用されている。このため、複数の材料を使用する場合より大幅にコストを低減することができる。また、絶縁層１６の絶縁膜２２は、２５℃での弾性率が微細配線構造部１２に使用されている絶縁層２９の絶縁膜３２より小さい。これにより、本第２実施形態に係る半導体装置にかかる熱応力が絶縁層１６の変形で緩和され、更に配線を伝搬する応力は配線層１７内で減衰するために、微細配線構造部１２への応力の伝搬を効果的に低減することができ、実装時の信頼性が高い半導体装置を実現できる。
また、本第２実施形態においても、第１実施形態の第１変形例、第２変形例及び第３変形例と同様の構成としてもよい。
更に、本第２実施形態における各実施形態においても、第１実施例における各実施形態と同様に、微細配線構造部１２の表面、絶縁層１６、配線層１７、外部端子１９及び絶縁層３４で構成される積層回路の所望の位置に、回路のノイズフィルターの役割を果たすコンデンサを設けてもよい。
本第２実施形態における上記以外の動作及び効果は、前述の第１実施形態と同様である。
本発明における第１実施形態及び第２実施形態の効果を、ＦＣＢＧＡパッケージを用いてパッケージ単体温度サイクル試験（−４０℃、３０分／＋１２５℃、３０分）により評価した。このＦＣＢＧＡパッケージの評価方法は、実装基板と半導体装置が電気的に接続され、実装基板の半導体装置が搭載されていない面に設けられたＢＧＡ端子を測定点として、実装基板と半導体装置内を接続する配線の抵抗値を測定した。また、温度サイクル試験は、１０００サイクルまで測定箇所の抵抗値の変化率が±１０％以内であることを合格条件とした。
実験に用いたＦＣＢＧＡパッケージは、本発明の半導体装置を実装基板にフリップチップ実装し、半導体装置外側の実装基板表面には銅料からなるスティフナ（補強板）が接着され、このスティフナと半導体装置との上部に銅材からなるヒートスプレッダ（放熱板）を接合した構造とした。半導体装置は、外形サイズが１７ｍｍ×１７ｍｍ、外部端子数が約４０００個のＴＥＧ（Test Element Group）チップを使用した。また、半導体装置を搭載する実装基板は、外形サイズが５０ｍｍ×５０ｍｍ、厚さ１．２ｍｍのビルドアップ基板を使用した。外部端子１９のサイズは直径１００μｍの円形で、間隔（ピッチ）は２００μｍであり、フリップチップ接続には鉛フリー半田（千住金属製・Ｍ７０５）を用いた。
第１実施形態に係る半導体装置においては、図１に示すように、巨大配線構造部１３ａは絶縁層１４と配線層１５が各々１層ずつ交互に積層され、巨大配線構造部１３ｂは絶縁層１６と配線層１７が各々２層ずつ交互に積層された構造とし、巨大配線構造部１３の絶縁膜の構成は表２に示した水準とした。絶縁層１４の絶縁膜２０及び絶縁層１６の絶縁膜２２の膜厚は８μｍ、配線層１５の配線２１及び配線層１７の配線２３の膜厚は５μｍとした。
第２実施形態に係る半導体装置においては、図７に示すように、巨大配線構造部１３の絶縁膜２２（第１及び第２絶縁層１６）と配線２３（第１及び第２配線層１７）が夫々３層ずつ交互に積層された構造とした。絶縁膜２２の膜厚は８μｍ、配線２３の膜厚は５μｍとした。
第１実施形態及び第２実施形態に係る半導体装置においては、巨大配線構造部１３の配線は、スパッタ膜を給電層に用いたセミアディディブ法により電解銅めっきを用いて形成した。また、絶縁膜として感光性材料を使用した場合は、ビア１８を、フォトリソグラフィー法によって形成した絶縁膜の開口部にめっきにより配線層と同時に形成した。絶縁膜として非感光性材料を使用した場合は、ビア１８となる位置にめっきにてポストを形成し、絶縁膜を形成した後、研磨にてポストを露出させる方法を用いた。
微細配線構造部１２においては、ＭＯＳトランジスタ側から数えて２層目配線から５層目配線までの絶縁層及び配線層の絶縁膜として多孔質酸化シリコン膜を使用し、その上の６層目配線から７層目配線の絶縁層と配線層の絶縁膜として酸窒化ケイ素を使用した。微細配線構造部１２の配線形成方法は、ダマシン法を用いた。
下記表１は、評価に用いた絶縁膜Ａ乃至Ｋの物性を示した表である。また、下記表２及び下記表３は、本発明の第１実施形態に係る半導体装置の評価結果を示した表であり、下記表４は、本発明の第２実施形態に係る半導体装置の評価結果を示した表である。
Figure 0004072523
Figure 0004072523
Figure 0004072523
Figure 0004072523
試験に投入した個数は、各水準２２個であり、各パッケージで４カ所の導通状態を評価した。
表２及び表３の温度サイクル試験結果は、試験中の導通抵抗をリアルタイムで測定し、各水準の８８カ所の測定点で合格条件から外れた抵抗値が確認されたサイクル数を示した。
表１、表２及び表３に示すように、本発明の第１実施形態に係る半導体装置においては、第２巨大配線構造部１３ｂの絶縁膜２２の２５℃における弾性率が０．１５乃至３．０ＧＰａのものが温度サイクル試験に合格した。また、表１及び表４に示すように、本発明の第２実施形態に係る半導体装置においては、前述の第１実施形態と同様に、巨大配線構造部１３の絶縁膜２２の２５℃における弾性率が０．１５乃至３．０ＧＰａのものが温度サイクル試験に合格した。
本発明の第１実施形態に係る半導体装置を示す断面図である。 この第１実施形態における巨大配線構造部１３の構造を示す拡大断面図である。 この第１実施形態に係る半導体装置の外部端子の配置を示す平面図である。 この第１実施形態に係る半導体装置の第１変形例の外部端子の配置を示す平面図である。 この第１実施形態に係る半導体装置の第２変形例の巨大配線構造部１３の構造を示す断面図である。 この第１実施形態に係る半導体装置の第３変形例の巨大配線構造部１３の構造を示す断面図である。 本発明の第２実施形態に係る半導体装置の巨大配線構造部１３の構造を示す断面図である。 従来の第１の半導体装置を示す断面図である。 従来の第２の半導体装置を示す断面図である。 従来の第３の半導体装置を示す断面図である。 従来の第４の半導体装置を示す断面図である。
符号の説明
１１；半導体基板
１２；微細配線構造部
１３；巨大配線構造部
１３ａ；第１巨大配線構造部
１３ｂ；第２巨大配線構造部
１４、１６、２９、３４；絶縁層
１５、１７、２８、１０５、２０５、３０６；配線層
１８、３３；ビア
１９、４０２；外部端子
２０、２２、３２、３５；絶縁膜
２１、２３、３１；配線
２４；ゲート電極
２５；ソース電極
２６；ドレイン電極
２７；プラグ
３０；ＭＯＳトランジスタ
３６；空きエリア
１０１、２０１、３０１；半導体チップ
１０２、２０３、３０４、３０５；樹脂層
１０３、２０４；低弾性率層
１０４；パッド
１０６；外部電極端子
１０７、２０６、３０７；半田ボール
１０８；保護膜
２０２；接続端子
３０２；電極
３０３；パッシベーション膜
４０１；表面層

Claims (11)

  1. 半導体基板と、前記半導体基板上に第１配線層及び第１絶縁層が交互に１又は複数積層された微細配線構造部と、前記微細配線構造部上に第２配線層及び第２絶縁層が交互に１又は複数積層された第１巨大配線構造部と、前記第１巨大配線構造部上に第３配線層及び第３絶縁層が交互に１又は複数積層された第２巨大配線構造部と、を有し、
    前記第１乃至第３配線層は、夫々絶縁膜と配線を有し、
    前記第２絶縁層及び前記第３絶縁層は前記第１絶縁層より厚く、
    前記第３絶縁層の２５℃における弾性率は、０．１５乃至３ＧＰａであり、前記第２絶縁層の２５℃における弾性率よりも小さく、前記第２絶縁層の２５℃における弾性率は、前記第１絶縁層の２５℃における弾性率より小さく、
    前記第３配線層及び前記第２配線層の厚さは前記第１配線層の厚さの２倍以上であることを特徴とする半導体装置。
  2. 前記第３絶縁層の破断伸び率は１５％以上であることを特徴とする請求項１に記載の半導体装置。
  3. 前記第３配線層及び前記第２配線層の配線は、銅、アルミニウム、ニッケル、金及び銀からなる群から選択された少なくとも１種の金属又は合金により形成されていることを特徴とする請求項１又は２に記載の半導体装置。
  4. 前記第２巨大配線構造部上に前記第３配線層の配線と電気的に接続された１又は複数の外部端子が設けられていることを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置。
  5. 前記外部端子の表面は、銅、アルミニウム、金、銀及び半田材料からなる群から選択された少なくとも１種の金属又は合金により形成されていることを特徴とする請求項４に記載の半導体装置。
  6. 前記第１配線層、前記第２配線層及び前記第３配線層は夫々複数の電源系配線を有し、前記第３配線層又は前記第２配線層の複数の電源系配線のうちの１の配線は、前記第１配線層の複数の電源系配線のうちの２以上の電源系配線に電気的に接続されていることを特徴とする請求項１乃至５のいずれか１項に記載の半導体装置。
  7. 前記第１配線層、前記第２配線層及び前記第３配線層は夫々複数の電源系配線を有し、前記第３配線層の複数の電源系配線のうちの１の配線は、前記第２配線層の複数の電源系配線のうちの２以上の電源系配線に電気的に接続されていることを特徴とする請求項６に記載の半導体装置。
  8. 前記第１配線層、前記第２配線層及び前記第３配線層は夫々複数のグランド系配線を有し、前記第３配線層又は前記第２配線層の複数のグランド系配線のうちの１の配線は、前記第１配線層の複数のグランド系配線のうちの２以上のグランド系配線に電気的に接続されていることを特徴とする請求項１乃至５のいずれか１項に記載の半導体装置。
  9. 前記第１配線層、前記第２配線層及び前記第３配線層は夫々複数のグランド系配線を有し、前記第３配線層の複数のグランド系配線のうちの１の配線は、前記第２配線層の複数のグランド系配線のうちの２以上のグランド系配線に電気的に接続されていることを特徴とする請求項８に記載の半導体装置。
  10. 前記第１配線層、前記第２配線層及び前記第３配線層は夫々複数の電源系配線と複数のグランド系配線を有し、前記第３配線層又は前記第２配線層の複数の電源系配線のうちの１の配線は、前記第１配線層の複数の電源系配線のうちの２以上の電源系配線に電気的に接続されており、前記第３配線層又は前記第２配線層の複数のグランド系配線のうちの１の配線は、前記第１配線層の複数のグランド系配線のうちの２以上のグランド系配線に電気的に接続されていることを特徴とする請求項１乃至５のいずれか１項に記載の半導体装置。
  11. 前記第１配線層、前記第２配線層及び前記第３配線層は夫々複数の電源系配線と複数のグランド系配線を有し、前記第３配線層の複数の電源系配線のうちの１の配線は、前記第２配線層の複数の電源系配線のうちの２以上の電源系配線に電気的に接続されており、前記第３配線層の複数のグランド系配線のうちの１の配線は、前記第２配線層の複数のグランド系配線のうちの２以上のグランド系配線に電気的に接続されていることを特徴とする請求項１０に記載の半導体装置。
JP2004208375A 2004-07-15 2004-07-15 半導体装置 Expired - Fee Related JP4072523B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2004208375A JP4072523B2 (ja) 2004-07-15 2004-07-15 半導体装置
TW094123524A TWI266396B (en) 2004-07-15 2005-07-12 Semiconductor device
US11/180,729 US7348673B2 (en) 2004-07-15 2005-07-14 Semiconductor device
CNB2005100844203A CN100394593C (zh) 2004-07-15 2005-07-15 半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004208375A JP4072523B2 (ja) 2004-07-15 2004-07-15 半導体装置

Publications (2)

Publication Number Publication Date
JP2006032600A JP2006032600A (ja) 2006-02-02
JP4072523B2 true JP4072523B2 (ja) 2008-04-09

Family

ID=35598601

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004208375A Expired - Fee Related JP4072523B2 (ja) 2004-07-15 2004-07-15 半導体装置

Country Status (4)

Country Link
US (1) US7348673B2 (ja)
JP (1) JP4072523B2 (ja)
CN (1) CN100394593C (ja)
TW (1) TWI266396B (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7271489B2 (en) * 2003-10-15 2007-09-18 Megica Corporation Post passivation interconnection schemes on top of the IC chips
WO2008114609A1 (ja) * 2007-03-19 2008-09-25 Nec Corporation 半導体装置及びその製造方法
JPWO2008126468A1 (ja) * 2007-03-30 2010-07-22 日本電気株式会社 半導体装置及び半導体装置の製造方法
JP4953132B2 (ja) * 2007-09-13 2012-06-13 日本電気株式会社 半導体装置
JP2009111333A (ja) * 2007-10-12 2009-05-21 Panasonic Corp 半導体装置
KR100910231B1 (ko) * 2007-11-30 2009-07-31 주식회사 하이닉스반도체 웨이퍼 레벨 반도체 패키지 및 이의 제조 방법
WO2010026956A1 (ja) * 2008-09-02 2010-03-11 日本電気株式会社 半導体装置及びその製造方法
WO2010047227A1 (ja) * 2008-10-21 2010-04-29 日本電気株式会社 半導体装置及びその製造方法
US8643149B2 (en) * 2009-03-03 2014-02-04 Taiwan Semiconductor Manufacturing Company, Ltd. Stress barrier structures for semiconductor chips
US20120032323A1 (en) * 2009-04-30 2012-02-09 Masahiro Matsumoto Semiconductor device and method of manufacturing the same
JP5552261B2 (ja) * 2009-05-12 2014-07-16 パナソニック株式会社 半導体装置
US9024431B2 (en) 2009-10-29 2015-05-05 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor die contact structure and method
JPWO2011089936A1 (ja) * 2010-01-22 2013-05-23 日本電気株式会社 機能素子内蔵基板及び配線基板
JP2011187473A (ja) * 2010-03-04 2011-09-22 Nec Corp 半導体素子内蔵配線基板
US8766440B2 (en) 2010-03-04 2014-07-01 Nec Corporation Wiring board with built-in semiconductor element
JP5605429B2 (ja) 2010-04-08 2014-10-15 日本電気株式会社 半導体素子内蔵配線基板
JP5590985B2 (ja) * 2010-06-21 2014-09-17 新光電気工業株式会社 半導体装置及びその製造方法
US9190348B2 (en) 2012-05-30 2015-11-17 Taiwan Semiconductor Manufacturing Company, Ltd. Scheme for connector site spacing and resulting structures
US9472521B2 (en) 2012-05-30 2016-10-18 Taiwan Semiconductor Manufacturing Company, Ltd. Scheme for connector site spacing and resulting structures
US9112148B2 (en) 2013-09-30 2015-08-18 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM cell structure with laterally offset BEVA/TEVA
US9178144B1 (en) 2014-04-14 2015-11-03 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM cell with bottom electrode
CN106463530A (zh) * 2014-06-16 2017-02-22 英特尔公司 下方具有时钟门控电源和信号布线的两侧上金属
US9209392B1 (en) 2014-10-14 2015-12-08 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM cell with bottom electrode

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4190602B2 (ja) 1997-08-28 2008-12-03 株式会社ルネサステクノロジ 半導体装置
JP3152180B2 (ja) * 1997-10-03 2001-04-03 日本電気株式会社 半導体装置及びその製造方法
JPH11204560A (ja) 1998-01-09 1999-07-30 Matsushita Electron Corp 半導体装置及びその製造方法
JP3801341B2 (ja) 1998-02-02 2006-07-26 日立化成工業株式会社 電子部品装置
JP3116926B2 (ja) 1998-11-16 2000-12-11 日本電気株式会社 パッケージ構造並びに半導体装置、パッケージ製造方法及び半導体装置製造方法
JP2000323628A (ja) 1999-05-10 2000-11-24 Hitachi Ltd 半導体装置とその製造方法、およびこれを用いた電子機器
JP2003204169A (ja) 2002-01-10 2003-07-18 Toppan Printing Co Ltd 可撓性を有する多層配線板
JP4040363B2 (ja) 2002-05-20 2008-01-30 富士通株式会社 半導体装置
JP3811473B2 (ja) * 2003-02-25 2006-08-23 富士通株式会社 半導体装置

Also Published As

Publication number Publication date
JP2006032600A (ja) 2006-02-02
TW200605289A (en) 2006-02-01
CN1722429A (zh) 2006-01-18
US7348673B2 (en) 2008-03-25
TWI266396B (en) 2006-11-11
CN100394593C (zh) 2008-06-11
US20060012029A1 (en) 2006-01-19

Similar Documents

Publication Publication Date Title
JP4072523B2 (ja) 半導体装置
JP4953132B2 (ja) 半導体装置
JP5605429B2 (ja) 半導体素子内蔵配線基板
US8766440B2 (en) Wiring board with built-in semiconductor element
US8004074B2 (en) Semiconductor device and fabrication method
JP5423874B2 (ja) 半導体素子内蔵基板およびその製造方法
JP5387407B2 (ja) 半導体装置
US20120248605A1 (en) Semiconductor device and manufacturing method thereof
JP2011187473A (ja) 半導体素子内蔵配線基板
WO2000044043A1 (fr) Dispositif a semi-conducteurs et son procede de fabrication
WO2009016531A2 (en) Reduced bottom roughness of stress buffering element of a semiconductor component
US8269347B2 (en) Semiconductor chip, electrode structure therefor and method for forming same
US20220384292A1 (en) Warpage control of semiconductor die
JP5413371B2 (ja) 半導体装置及びその製造方法
KR100879191B1 (ko) 반도체 패키지 및 그 제조 방법
WO2010047228A1 (ja) 配線基板およびその製造方法
US11217548B2 (en) Semiconductor device structure and manufacturing method
JP2017034155A (ja) 表示装置
US20060231942A1 (en) Semiconductor device
JP2019212934A (ja) 表示装置
CN110660676A (zh) 半导体晶粒的制造方法
JP2010050266A (ja) 半導体装置及び電子装置

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20070112

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070927

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071002

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071203

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080121

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4072523

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110125

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110125

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110125

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110125

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120125

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130125

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130125

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees