JP2019212934A - 表示装置 - Google Patents
表示装置 Download PDFInfo
- Publication number
- JP2019212934A JP2019212934A JP2019172254A JP2019172254A JP2019212934A JP 2019212934 A JP2019212934 A JP 2019212934A JP 2019172254 A JP2019172254 A JP 2019172254A JP 2019172254 A JP2019172254 A JP 2019172254A JP 2019212934 A JP2019212934 A JP 2019212934A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- layer
- semiconductor device
- lsi chip
- layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
本実施形態に係る半導体装置100の構成を、図1を参照して説明する。図1は、本実施形態に係る表示装置100の構成を示す断面図である。
本実施形態に係る半導体装置200の構成を、図2を参照して説明する。図2は、本実施形態に係る表示装置200が含む再配線層104の構成を説明する平面図である。尚、本実施形態に係る半導体装置200は、その断面構造が第1実施形態に係る半導体装置100の断面構造と殆ど同様であるため、その図示は省略する。
本実施形態に係る半導体装置300の構成を、図3を参照して説明する。図3は、本実施形態に係る表示装置300が含む再配線層104の構成を説明する断面図である。尚、本実施形態に係る半導体装置300は、その断面構造が第1実施形態に係る半導体装置100の断面構造と殆ど同様であるため、その図示は省略する。
本実施形態に係る半導体装置400の構成を、図4を参照して説明する。図4は、本実施形態に係る表示装置400の構成を示す断面図である。
本実施形態に係る半導体装置500の構成を、図5を参照して説明する。図5は、本実施形態に係る表示装置500の構成を示す断面図である。
<第6実施形態>
本実施形態に係る半導体装置600の構成を、図6を参照して説明する。図6は、本実施形態に係る表示装置600の構成を示す断面図である。
本実施形態に係る半導体装置700の構成を、図7を参照して説明する。図7は、本実施形態に係る表示装置700の構成を示す断面図である。
本実施形態に係る半導体装置800の構成を、図8を参照して説明する。図8は、本実施形態に係る表示装置800の構成を示す断面図である。
102:LSIチップ
104:再配線層
106:トランジスタ
108:LSI多層配線層
110:配線層
112:有機絶縁層
114:無機絶縁層
116:ビア
118:インターポーザ基板
120:半田バンプ
121:Cuピラー
122:ワイヤ
123:バリアメタル
124:Auスタッドバンプ
125:非導電性接着剤
Claims (1)
- 複数のトランジスタ及び前記複数のトランジスタ上に配置されたLSI多層配線層を含むLSIチップと、
複数の配線層、各々が前記複数の配線層を絶縁する複数の有機絶縁層、及び各々が前記複数の配線層を被覆する複数の無機絶縁層を含み、前記LSIチップの上方に配置される再配線層とを備える半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019172254A JP2019212934A (ja) | 2019-09-20 | 2019-09-20 | 表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019172254A JP2019212934A (ja) | 2019-09-20 | 2019-09-20 | 表示装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015154141A Division JP2017034155A (ja) | 2015-08-04 | 2015-08-04 | 表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019212934A true JP2019212934A (ja) | 2019-12-12 |
JP2019212934A5 JP2019212934A5 (ja) | 2020-01-30 |
Family
ID=68847043
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019172254A Pending JP2019212934A (ja) | 2019-09-20 | 2019-09-20 | 表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2019212934A (ja) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003152014A (ja) * | 2001-11-09 | 2003-05-23 | Shinko Electric Ind Co Ltd | 半導体装置の製造方法及び半導体装置 |
JP2005236128A (ja) * | 2004-02-20 | 2005-09-02 | Matsushita Electric Ind Co Ltd | 半導体装置 |
JP2010050177A (ja) * | 2008-08-20 | 2010-03-04 | Sharp Corp | 半導体装置 |
JP2010067647A (ja) * | 2008-09-08 | 2010-03-25 | Oki Semiconductor Co Ltd | 半導体装置の製造方法 |
JP2012004505A (ja) * | 2010-06-21 | 2012-01-05 | Shinko Electric Ind Co Ltd | 半導体装置及びその製造方法 |
WO2014069662A1 (ja) * | 2012-11-05 | 2014-05-08 | 大日本印刷株式会社 | 配線構造体 |
JP2015138874A (ja) * | 2014-01-22 | 2015-07-30 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
-
2019
- 2019-09-20 JP JP2019172254A patent/JP2019212934A/ja active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003152014A (ja) * | 2001-11-09 | 2003-05-23 | Shinko Electric Ind Co Ltd | 半導体装置の製造方法及び半導体装置 |
JP2005236128A (ja) * | 2004-02-20 | 2005-09-02 | Matsushita Electric Ind Co Ltd | 半導体装置 |
JP2010050177A (ja) * | 2008-08-20 | 2010-03-04 | Sharp Corp | 半導体装置 |
JP2010067647A (ja) * | 2008-09-08 | 2010-03-25 | Oki Semiconductor Co Ltd | 半導体装置の製造方法 |
JP2012004505A (ja) * | 2010-06-21 | 2012-01-05 | Shinko Electric Ind Co Ltd | 半導体装置及びその製造方法 |
WO2014069662A1 (ja) * | 2012-11-05 | 2014-05-08 | 大日本印刷株式会社 | 配線構造体 |
JP2015138874A (ja) * | 2014-01-22 | 2015-07-30 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8227918B2 (en) | Robust FBEOL and UBM structure of C4 interconnects | |
US8710639B2 (en) | Semiconductor element-embedded wiring substrate | |
US8072073B2 (en) | Semiconductor device and method of manufacturing same | |
JP4072523B2 (ja) | 半導体装置 | |
JP2005327984A (ja) | 電子部品及び電子部品実装構造の製造方法 | |
JP5387407B2 (ja) | 半導体装置 | |
US8304905B2 (en) | Semiconductor device | |
JP5589601B2 (ja) | 集積回路素子内蔵基板及び該集積回路素子内蔵基板に内蔵される集積回路素子 | |
JP2001144204A (ja) | 半導体装置及びその製造方法 | |
US20150371971A1 (en) | Semiconductor device | |
US10297547B2 (en) | Semiconductor device including first and second wirings | |
JP4293563B2 (ja) | 半導体装置及び半導体パッケージ | |
US9129966B2 (en) | Semiconductor device | |
JP2017034155A (ja) | 表示装置 | |
US11217548B2 (en) | Semiconductor device structure and manufacturing method | |
JP2019212934A (ja) | 表示装置 | |
US7791196B2 (en) | Semiconductor device having a smaller electrostatic capacitance electrode | |
US20240096838A1 (en) | Component-embedded packaging structure | |
US11728284B2 (en) | Chip package structure and method for forming the same | |
US11335571B2 (en) | Semiconductor device including a package substrate and a semiconductor chip | |
US20190273054A1 (en) | Substrate structure and method for fabricating the same | |
JP4794507B2 (ja) | 半導体装置 | |
TW202347678A (zh) | 積體電路裝置 | |
JP2000311965A (ja) | 半導体装置及びその製造方法 | |
JP2010050266A (ja) | 半導体装置及び電子装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190920 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191112 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200618 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200623 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20201215 |