JP2012004505A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2012004505A
JP2012004505A JP2010140940A JP2010140940A JP2012004505A JP 2012004505 A JP2012004505 A JP 2012004505A JP 2010140940 A JP2010140940 A JP 2010140940A JP 2010140940 A JP2010140940 A JP 2010140940A JP 2012004505 A JP2012004505 A JP 2012004505A
Authority
JP
Japan
Prior art keywords
layer
wiring layer
insulating layer
via hole
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010140940A
Other languages
English (en)
Other versions
JP5590985B2 (ja
JP2012004505A5 (ja
Inventor
Koji Yamano
孝治 山野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2010140940A priority Critical patent/JP5590985B2/ja
Priority to US13/117,326 priority patent/US8415796B2/en
Publication of JP2012004505A publication Critical patent/JP2012004505A/ja
Publication of JP2012004505A5 publication Critical patent/JP2012004505A5/ja
Application granted granted Critical
Publication of JP5590985B2 publication Critical patent/JP5590985B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02313—Subtractive methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02317—Manufacturing methods of the redistribution layers by local deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02333—Structure of the redistribution layers being a bump
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0235—Shape of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02377—Fan-in arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H01L2224/11318—Manufacturing methods by local deposition of the material of the bump connector in liquid form by dispensing droplets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/1319—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

【課題】実装基板に信頼性よく実装できる多層構造の再配線を備えた半導体装置を提供する。
【解決手段】バンプ電極１８を備えた半導体基板１０ａと、半導体基板１０ａの上に形成され、バンプ電極１８の横方向に配置された第１絶縁層２０と、第１絶縁層２０の上に形成され、バンプ電極１８に接続された第１配線層３０と、第１配線層３０の上に形成された第２絶縁層２２と、第２絶縁層２２に形成され、第１配線層３０に到達するビアホールＶＨと、第２絶縁層２２の上に形成され、ビアホールＶＨに形成されたビア導体４０を介して第１配線層３０に接続される第２配線層３２と、第２配線層３２に接続された外部接続端子３４とを含み、第２絶縁層２２の弾性率は第１絶縁層２０の弾性率より低く設定されている。
【選択図】図１４

Description

本発明は半導体装置及びその製造方法に係り、さらに詳しくは、半導体基板のバンプ電極に多層構造の再配線が形成された半導体パッケージに適用できる半導体装置及びその製造方法に関する。
近年、マルチメディア機器などの高性能化に伴って、ＬＳＩと電子機器とのインターフェイスとなる実装技術の高密度化が進められている。
そのような要求に応じるＩＣパッケ−ジとして、チップサイズと略同等の大きさにパッケ−ジされたＣＳＰ（チップサイズパッケ−ジ）がある。さらには、ウェハ段階でＣＳＰ構造に係る成膜や加工などを行い、その後にダイシングして個別のＣＳＰを得るようにしたウェハレベルＣＳＰが知られている。
ウェハレベルＣＳＰでは、トランジスタなどが形成されたシリコンウェハの接続パッドに再配線が接続されて形成された後に、再配線にバンプ電極が形成される。
特許文献１及び２には、バンプ電極を備えた半導体基板の上にバンプ電極の上部が露出するようにして絶縁層を形成した後に、バンプ電極に接続される配線パターンを形成することが記載されている。
特許文献３には、内層配線板に絶縁樹脂層と銅箔を積層し、銅箔に開口を形成し、ブラスト処理により銅箔の開口から樹脂絶縁層に非貫通穴を形成した後に、めっきによって非貫通穴に導体回路パターンを形成することが記載されている。
特許第４１２１５４２号公報 特許第４４３１６２８号公報 特開２００２―４３７５３号公報
従来技術のＣＳＰ構造の半導体装置では、シリコンウェハに形成する再配線は単層で形成される場合が多く、多層配線構造を採用することに関しては何ら考慮されていない（例えば、特許文献１及び２）。特に、ＡＳＩＣやＬｏｇｉｃなどの半導体装置では、多ピン化に対応するために多層構造の再配線を形成することが要求される。
また、従来技術では、半導体装置を実装基板に実装する際の信頼性に関しては考慮されておらず、実装時に半導体装置の外部接続端子に応力が集中することに基づいて導通不良が発生しやすい問題がある。
本発明は以上の課題を鑑みて創作されたものであり、実装基板に信頼性よく実装できる多層構造の再配線を備えた半導体装置及びその製造方法を提供することを目的とする。
上記課題を解決するため、本発明は半導体装置に係り、バンプ電極を備えた半導体基板と、前記半導体基板の上に形成され、前記バンプ電極の横方向に配置された第１絶縁層と、前記第１絶縁層の上に形成されて、前記バンプ電極に接続された第１配線層と、前記第１配線層の上に形成された第２絶縁層と、前記第２絶縁層に形成されて、前記第１配線層に到達するビアホールと、前記第２絶縁層の上に形成されて、前記ビアホールに形成されたビア導体を介して前記第１配線層に接続される第２配線層と、前記第２配線層に接続された外部接続端子とを有し、前記第２絶縁層の弾性率は前記第１絶縁層の弾性率より低いことを特徴とする。
本発明の半導体装置は、回路素子が形成された半導体ウェハのバンプ電極に多層構造の再配線と外部接続端子が順に接続されて形成された後に、半導体ウェハが切断されて得られる。
そして、外部接続端子（はんだなど）の直下に配置された第２絶縁層の弾性率はその下の第１絶縁層の弾性率より低く設定されており、第２絶縁層は第１絶縁層より柔かい膜質に設定されている。
半導体装置を実装基板に実装する際、半導体装置と実装基板との熱膨張係数の差に基づいて熱応力が発生し、半導体装置の外部接続端子に応力が集中しやすい。このため、半導体装置の外部接続端子周りにクラックが発生したり、界面剥離が発生したりすることで導通不良となることがある。
本発明では、半導体装置の外部接続端子の直下に応力吸収層として機能する弾性率の低い第２絶縁層が配置されているので、実装時に外部接続端子に集中する応力を第２絶縁層に吸収させることができる。
これにより、半導体装置と実装基板との間で信頼性の高い電気接続が得られるようになり、信頼性の高い電子モジュールが構成される。
上記した発明において、第２配線層はビアホールの外周から外側に延在して形成され、ビア導体は導電性ペースト又ははんだから形成される。
そのような層間接続構造を形成するには、まず、第１配線層の上に、第２絶縁層の上に金属層が積層された積層膜を形成し、その積層膜の上に第１配線層の接続部に対応する部分に開口部が設けられたレジストを形成する。次いで、レジストの開口部を通して金属層をエッチングすることにより金属層に開口部を形成する。
続いて、ウェットブラスト法により、金属層の開口部を通して第２絶縁層をエッチングすることにより、第１配線層に到達するビアホールを形成する。さらに、ビアホールに導電性ペースト又ははんだからなるビア導体を形成することにより、前記第１配線層と第２配線層となる金属層とをビア導体で接続する。
このような製造方法を採用することにより、外部接続端子にかかる応力を吸収する応力吸収層として機能する第２絶縁層を含む多層配線を備えた半導体装置を簡易な方法によって低コストで製造することができる。
以上説明したように、本発明では、多層構造の再配線を備えた半導体装置を実装基板に信頼性よく実装することができる。
図１は本発明の実施形態の半導体装置の製造方法を示す断面図（その１）である。 図２（ａ）及び（ｂ）は本発明の実施形態の半導体装置の製造方法を示す断面図（その２）である。 図３（ａ）及び（ｂ）は本発明の実施形態の半導体装置の製造方法を示す断面図（その３）である。 図４（ａ）及び（ｂ）は本発明の実施形態の半導体装置の製造方法を示す断面図（その４）である。 図５（ａ）及び（ｂ）は本発明の実施形態の半導体装置の製造方法を示す断面図（その５）である。 図６（ａ）及び（ｂ）は本発明の実施形態の半導体装置の製造方法を示す断面図（その６）である。 図７（ａ）及び（ｂ）は本発明の実施形態の半導体装置の製造方法を示す断面図（その７）である。 図８（ａ）及び（ｂ）は本発明の実施形態の半導体装置の製造方法を示す断面図（その８）である。 図９（ａ）及び（ｂ）は本発明の実施形態の半導体装置の製造方法を示す断面図（その９）である。 図１０は本発明の実施形態の半導体装置の製造方法を示す断面図（その１０）である。 図１１（ａ）及び（ｂ）は本発明の実施形態の半導体装置の製造方法を示す断面図（その１１）である。 図１２は本発明の実施形態の半導体装置の製造方法を示す断面図（その１２）である。 図１３は本発明の実施形態の半導体装置の製造方法を示す断面図（その１３）である。 図１４は本発明の実施形態の半導体装置を示す断面図である。 図１５は本発明の実施形態の半導体装置が実装基板に実装される様子を示す断面図である。
以下、本発明の実施の形態について、添付の図面を参照して説明する。
図１〜図１３は本発明の実施形態の半導体装置の製造方法を示す断面図、図１４は同じく実施形態の半導体装置を示す断面図である。
本実施形態の半導体装置の製造方法では、まず、図１に示すようなシリコンウェハ１０を用意する。本実施形態では半導体ウェハとしてシリコンウェハ１０を例示する。
シリコンウェハ１０は、その最上に、接続パッド１２とそれを露出させる開口部１４ｘが設けられたパッシベーション層１４（保護絶縁層）とを備えている。
接続パッド１２はアルミニウム又はアルミニウム合金などから形成され、パッシベーション層１４はシリコン窒化層１４ａ及びポリイミド樹脂層１４ｂが下から順に形成されて構成される。なお、ポリイミド樹脂層１４ｂを省略してシリコン窒化層１４ａからパッシベーション層１４を構成してもよい。
シリコンウェハ１０には、トランジスタ（半導体素子）、キャパシタ及び抵抗などの回路素子が形成された複数の素子形成領域Ｔが設けられている。各素子形成領域Ｔの上には、各種回路素子を接続するための多層配線（不図示）が形成されており、多層配線は接続パッド１２に接続されている。
図１の平面図を加えて説明すると、シリコンウェハ１０には、素子形成領域Ｔを含むチップ領域Ａが多数設けられている。チップ領域Ａは格子状に配置されたダイシングラインＤで囲まれて画定されている。
図１の平面図の例では、接続パッド１２はエリアアレイ型で配置されており、各チップ領域Ａの全体にそれぞれ格子状に配置されている。あるいは、接続パッド１２がペリフェラル型で配置され、各チップ領域Ａの周縁部にそれぞれ配置されていてもよい。シリコンウェハ１０は、後に、各チップ領域Ａが得られるようにダイシングラインＤで切断されて個々の半導体チップ（半導体装置）となる。
以下の工程では、図１のシリコンウェハ１０の一つのチップ領域Ａを部分的に示しながら説明する。
図２（ａ）に示すように、図１で説明したシリコンウェハ１０を用意する。シリコンウェハ１０の厚みは６００〜８００μｍ程度である。
次いで、図２（ｂ）に示すように、シリコンウェハ１０の上に厚みが５０μｍ程度のドライフィルムレジスト１６を貼付し、フォトリソグラフィに基づいて露光・現像を行うことにより、ドライフィルムレジスト１６をパターニングする。これにより、各チップ領域Ａの上にドライフィルムレジスト１６が残され、ダイシングラインＤの上にドライフィルムレジスト１６の開口部１６ａが配置される。
続いて、図３（ａ）に示すように、ウェットブラスト法によりドライフィルムレジスト１６をマスクにしてその開口部１６ａを通してパッシベーション層１４の上面から厚み方向にエッチングする。これにより、シリコンウェハ１０のダイシングラインＤ（図１）に凹部Ｃが形成される。凹部Ｃは各チップ領域Ａを取り囲むように格子状に形成される。
後述するように、シリコンウェハ１０に形成される凹部Ｃは、シリコンウェハ１０上に形成される層間絶縁層の密着性を向上させるアンカーとして機能する。
その後に、図３（ｂ）に示すように、レジスト剥離液によってドライフィルムレジスト１６が除去される。なお、ドライフィルムレジスト１６の代わりに、液状のレジストを使用して同様なマスクを形成してもよい。
次いで、図４（ａ）に示すように、図３（ｂ）の構造体の上面側を酸素プラズマによってクリーニング処理する。これにより、パッシベーション層１４が表面改質（粗化）されると共に、接続パッド１２の表面が洗浄される。
続いて、図４（ｂ）に示すように、ワイヤボンディング法に基づいて、接続パッド１２の上に先端が尖った金（Ａｕ）ワイヤバンプ１８を形成する。バンプ電極として金ワイヤバンプ１８を例示するが、ワイヤボンディング法に基づいて、同様な形状の銅（Ｃｕ）ワイヤバンプを形成してもよい。
あるいは、電解めっき法によって金（Ａｕ）バンプなどを形成してもよいし、無電解めっき法によってニッケル（Ｎｉ）／金（Ａｕ）バンプを順に形成してもよい。
次いで、図５（ａ）に示すように、金ワイヤバンプ１８が設けられたシリコンウェハ１０の上にＢステージ（半硬化状態）の樹脂フィルム２０ａを貼付する。樹脂フィルム２０ａとしては、エポキシ樹脂又はポリイミド樹脂などの熱硬化性樹脂が使用される。
樹脂フィルム２０ａの厚みは、金ワイヤバンプ１８の高さより若干薄い厚み（例えば３０μｍ）に設定され、樹脂フィルム２０ａの上面に金ワイヤバンプ１８の先端が露出した状態となる。
続いて、図５（ｂ）に示すように、樹脂フィルム２０ａを押圧治具（不図示）で下側に押圧して平坦化し、１８０℃程度の温度で加熱処理することにより、Ｂステージの樹脂フィルム２０ａを硬化させて第１層間絶縁層２０を得る。
このとき、平坦化処理によって金ワイヤバンプ１８の先端が潰されて接続部１８ａとなる。このようにして、金ワイヤバンプ１８の接続部１８ａと第１層間絶縁層２０の上面とが同一面を構成するように平坦化される。
また、前述したように、シリコンウェハ１０のダイシングラインＤ（図１）に凹部Ｃが形成されているので、第１層間絶縁層２０がアンカー効果によってシリコンウェハ１０に密着性よく形成される。
ここで、金ワイヤバンプ１８の横方向に形成される第１層間絶縁層２０はその弾性率が３〜２０ＧＰａに設定され、応力に対してひずみの比較的小さい固い膜質に設定される。第１層間絶縁層２０は適度な機械強度を有しており、金ワイヤバンプ１８などが第１層間絶縁層２０で保護される。
後述するように、第１層間絶縁層２０の上に形成されて、外部接続端子（はんだなど）の直下に配置される第２層間絶縁層は、外部接続端子にかかる応力を吸収させるために第１層間絶縁層２０の弾性率より低く設定され、比較的柔かい膜質に設定される。
第１層間絶縁層２０の弾性率は、樹脂に含まれる例えばシリカなどの無機フィラーの含有量によって調整することができる。弾性率が３〜２０ＧＰａの第１層間絶縁層２０を得るには、無機フィラーの含有率が４０％〜９０％に設定される。
さらに、図６（ａ）に示すように、第１層間絶縁層２０及び金ワイヤバンプ１８の接続部１８ａを四フッ化炭素（ＣＦ4）が添加された酸素（Ｏ2）プラズマによってアッシング処理を行う。
これにより、金ワイヤバンプ１８の接続部１８ａに残存する樹脂が除去され、接続部１８ａをクリーンな状態で露出させることができる。また同時に、第１層間絶縁層２０の表面がライトエッチングされて粗化されることで、表面にアンカーが形成される。
次いで、図６（ｂ）に示すように、第１層間絶縁層２０の上にスパッタ法（ＰＶＤ法）によって金属層を成膜することによりシード層３０ａを得る。第１層間絶縁層２０の表面が粗化されているので、シード層３０ａは第１層間絶縁層２０の上に密着性よく形成される。
シード層３０ａの好適な例としては、下から順に、チタン（Ｔｉ）層（厚み：０．１μｍ以上）／銅（Ｃｕ）層（厚み：０．２〜０．５μｍ）が形成された積層膜が使用される。あるいは、シード層３０ａとして、下から順に、クロム（Ｃｒ）層（厚み：０．０３５μｍ以上）／銅（Ｃｕ）層（厚み：０．２〜０．５μｍ）が形成された積層膜が使用される。
次いで、図７（ａ）に示すように、フォトリソグラフィに基づいて、第１配線層が配置される部分に開口部１９ａが設けられためっきレジスト１９をシード層３０ａの上に形成する。さらに、シード層３０ａをめっき給電経路に利用する電解めっきにより、めっきレジスト１９の開口部１９ａに金属パターン層３０ｂを形成する。金属パターン層３０ｂは銅などの配線材料から形成される。
続いて、めっきレジスト１９を除去した後に、金属パターン層３０ｂをマスクにしてシード層３０ａをエッチングする。
これにより、図７（ｂ）に示すように、シード層３０ａ及び金属めっき層３０ｂから構成される第１配線層３０が得られる。第１配線層３０は金ワイヤバンプ１８の接続部１８ａに電気接続されて形成される。さらに、ギ酸系の薬液により第１配線層３０の表面を処理して粗化することによってアンカーを形成する。
次いで、図８（ａ）に示すように、Ｂステージ（半硬化状態）の樹脂フィルム２２ａの上に銅箔３２ａが貼付された構造の銅箔付き樹脂フィルムＣＦを用意する。銅箔３２ａの厚みは５〜１８μｍであり、樹脂フィルム２２ａの厚みは好適には３０〜６０μｍである。樹脂フィルム２２ａとしては、エポキシ樹脂又はポリイミド樹脂などの熱硬化性樹脂が使用される。
そして、銅箔付き樹脂フィルムＣＦの樹脂フィルム２２ａの面を第１配線層３０の上に圧着する。さらに、１８０℃程度の温度で加熱処理することにより、Ｂステージの樹脂フィルム２２ａを硬化させて第２層間絶縁層２２を得る。
第１配線層３０の表面は粗化されているので、第２層間絶縁層２２は第１配線層３０に密着性よく形成される。
ここで、第２層間絶縁層２２はその弾性率が０．５〜２ＧＰａに設定され、応力に対してひずみが比較的大きい柔かい膜質に設定される。つまり、第２層間絶縁層２２の弾性率は第１層間絶縁層２０の弾性率より低く設定される。後述するように、第２層間絶縁層２２の直上に搭載される外部接続端子にかかる応力を吸収させるためである。
第２層間絶縁層２２の弾性率は、樹脂に含まれる例えばシリカなどの無機フィラーの含有量によって調整することができる。弾性率が０．５〜２ＧＰａの第２層間絶縁層２２を得るには、無機フィラーの含有率が０％〜２０％に設定される。あるいは、第１層間絶縁層２０と第２層間絶縁層２２との間で、異なる骨格の樹脂を採用することで弾性率を調整してもよい。
第１層間絶縁層２０及び第２層間絶縁層２２の厚みは任意に設定できるが、外部接続端子にかかる応力をより十分に吸収させるという観点からは、弾性率の低い第２層間絶縁層２２の厚みは比較的厚い方が好ましい。好適な例としては、第２層間絶縁層２２の厚みは、第１層間絶縁層２０の厚みの１〜２倍程度に設定される。例えば、第１層間絶縁層２０の厚みが３０μｍの場合は、第２層間絶縁層２２の厚みは３０〜６０μｍに設定される。
本実施形態では、第１配線層３０の上に銅箔付き樹脂フィルムＣＦを貼付しているが、絶縁層の上に金属層が積層された各種の積層膜を使用することができる。
続いて、図８（ｂ）に示すように、第１配線層３０の接続部に対応する部分に開口部２３ａが設けられたドライフィルムレジスト２３を形成する。さらに、第二塩化銅水溶液などの銅のエッチャントにより、ドライフィルムレジスト２３をマスクにしてその開口部２３ａを通して銅箔３２ａをウェットエッチングして銅箔３２ａに開口部３２ｘを形成する。
さらに、図９（ａ）に示すように、ドライフィルムレジスト２３を残した状態で（図８（ｂ））、銅箔３２ａの開口部３２ｘに露出する第２層間絶縁層２２をウェットブラスト法によりエッチングすることにより、第１配線層３０の接続部に到達するビアホールＶＨを形成する。ビアホールＶＨの径は例えば５０〜８０μｍに設定される。このとき、ウェットブラスト処理によってドライフィルムレジスト２３（図８（ｂ））が同時にエッチングされて除去される。
ウェットブラスト法は、アルミナ砥粒などの粒子と水などの液体とを混ぜて得られるスラリーを噴射ノズルから圧縮空気の力を使って高速に噴射させることにより、スラリー内の粒子で対象物を物理的にエッチングする加工方法である。
また、ウェットブラスト処理では、第１配線層３０（銅）のエッチングレートはかなり低いため、第１配線層３０は第２層間絶縁層２２をエッチングする際のストッパとなる。また、ドライフィルムレジスト２３（図８（ｂ））は、第２層間絶縁層２２のエッチング途中で全てが消失する厚みに設定され、ドライフィルムレジスト２３が消失した後は、銅箔３２ａがマスクとして機能する。
これにより、後に第２配線層となる銅箔３２ａの表面がウェットブラスト処理によって粗化されてアンカーが同時に形成される。
なお、本実施形態と違って、レーザで第２層間絶縁層２２にビアホールＶＨを形成する場合は、ビアホールＶＨ内に樹脂スミアが発生するため、過マンガン酸法などのウェット処理によってデスミア処理を行う必要がある。
しかしながら、ウェットブラスト法を使用する場合は、樹脂スミアは発生しにくく、第２層間絶縁層２２にビアホールＶＨを形成した後に、水洗することでクリーンなビアホールＶＨが容易に得られる。このように、本実施形態では、環境負荷となるデスミア処理を省略することができる。
次いで、図９（ｂ）に示すように、銅箔３２ａの上にエッチングレジスト（不図示）をパターニングし、それをマスクにして銅箔３２ａをエッチングすることにより、第２配線層３２を得る。
この時点では、ビアホールＶＨ内にはビア導体が形成されていないため、第１配線層３０と第２配線層３２とは電気的に接続されていない状態である。
そこで、ビアホールＶＨ内にビア導体を形成して第１配線層３０と第２配線層３２とをビア導体を介して電気的に接続する。
本実施形態では、ビア導体の形成方法として、スパッタ法や電解又は無電解めっきなどのコスト高となる手法を採用しない。
つまり、図１０に示すように、ディスペンス法によってディスペンサ装置（不図示）のノズル５から銀ペーストなどの導電性ペースト４０をビアホールＶＨ内に塗布した後に、導電性ペースト４０を加熱処理して硬化させることにより第１配線層３０と第２配線層３２とを電気接続する。導電性ペースト４０は、熱硬化性樹脂をバインダーとし、その中に銀粒子などの導電性粒子を分散させたものである。
図１１（ａ）に示すように、ディスペンス法によって導電性ペースト４０を形成する場合は、導電性ペースト４０はビアホールＶＨ内に充填され、かつビアホールＶＨの近傍の第２配線層３２を被覆して形成される。
あるいは、ディスペンス法の代わりに、インクジェット法によって導電性ペースト４０をビアホールＶＨに形成してもよい。図１１（ｂ）に示すように、インクジェット法を使用する場合は、導電性ペースト４０はビアホールＶＨ内に埋め込まれず、ビアホールＶＨ内に凹部が残された状態となる。
つまり、ビアホールＶＨの底面及び側面に沿って導電性ペースト４０がいわゆるコンフォーマルビアとして形成される。インクジェット法を使用する場合も、導電性ペースト４０はビアホールＶＨの近傍の第２配線層３２を被覆して形成される。
また、ビア導体を形成する他の方法としては、感光剤を含有する感光性導電性ペーストを使用してもよい。この場合、感光性導電性ペーストをスピンコータなどでシリコンウェハ１０の上面全体に塗布し、フォトリソグラフィに基づいて露光・現像することにより、ビアホールＶＨに導電性ペースト４０を選択的に形成して第１配線層３０と第２配線層３２とを電気接続する。感光性導電性ペーストとしては、感光性の銀ペーストなどがある。感光性導電性ペーストを使用する場合は、インクジェット法で導電性ペースト４０を形成する場合と同様にコンフォーマルビアとして形成される。
あるいは、導電性ペースト４０以外では、ビアホールＶＨにはんだを充填して第１配線層３０と第２配線層３２とをはんだで電気接続してもよい。この場合は、ビアホールＶＨにはんだボールを搭載し、リフロー加熱してビアホールＶＨにはんだを充填する。又は、はんだペースト（クリームはんだ）をビアホールＶＨに選択的に塗布してもよい。
以上の手法により、コスト高を招くスパッタ法や環境負荷が大きく工程が煩雑なめっき法を使用することなく、ビアホールＶＨに導電性ペースト又ははんだを形成することにより、低コストで容易にビア導体を形成することができる。
このようにして、第２配線層３２が第２層間絶縁層２２に形成されたビアホールＶＨを介して第１配線層３０に接続された層間接続構造が得られる。そして、シリコンウェハ１０に設けられた金ワイヤバンプ１８に多層構造の再配線（第１、第２配線層３０，３２）が接続される。再配線（第１、第２配線層３０，３２）によって、シリコンウェハ１０の接続パッド１２のピッチが実装基板の接続電極のピッチに対応するようにピッチ変換される。
なお、銅箔３２ａをパターニングして第２配線層３２を形成する工程は、ウェットブラスト法でビアホールＶＨを形成した後に行っているが、ビアホールＶＨに導電性ペースト４０を形成した後（図１１（ａ）及び（ｂ）の後）に行ってもよい。
その後に、図１２に示すように、第２配線層３２の接続部上に開口部２４ａが設けられたソルダレジスト２４を形成する。第２配線層３２の表面は粗化されているため、ソルダレジスト２４は密着性よく第２配線層３２の上に形成される。その後に、ソルダレジスト２４の表面を酸素プラズマによってアッシング処理することにより、表面を親水性に改質して濡れ性を向上させる。
さらに、図１３に示すように、ソルダレジスト２４の開口部２４ａにはんだボールを搭載し、リフロー加熱することにより、第２配線層３２の接続部に接続される外部接続端子３４を形成する。はんだボールとして、樹脂ボールの外面にはんだ層が形成されたものを使用してもよい。
続いて、同じく図１３に示すように、必要に応じて、シリコンウェハ１０の背面をグラインダーで研削することにより、シリコンウェハ１０の厚みを５０〜３００μｍ程度に薄型化する。その後に、シリコンウェハ１０をダイシングラインＤ（図１）に沿って切断する。これにより、図１４に示すように、シリコンウェハ１０が個々のシリコン基板１０ａ（半導体基板）に個片化されて個々のＣＳＰ構造を有する半導体装置１が得られる。
なお、本実施形態では、２層の多層配線（第１、第２配線層３０，３２）を例示するが、前述した図８（ａ）〜図１１（ａ）及び（ｂ）の工程を繰り返すことにより、任意の積層数の多層配線を形成することができる。
以上説明したように、本実施形態の半導体装置の製造方法では、まず、回路素子が形成されたシリコンウェハ１０の接続パッド１２に金ワイヤバンプ１８を形成し、その上部の接続部１８ａが露出するように第１層間絶縁層２０を形成する。
次いで、第１層間絶縁層２０の上に金ワイヤバンプ１８に接続される第１配線層３０を形成する。続いて、第１配線層３０の上に銅箔付き樹脂フィルムＣＦを圧着して樹脂フィルム２２ａを第２層間絶縁層２２として利用する。第２層間絶縁層２２は第１層間絶縁層２０より弾性率が低く設定され、外部接続端子３４にかかる応力を吸収する応力吸収層として機能する。
さらに、第１配線層３０の接続部に対応する部分に開口部２３ａが設けられたドライフィルムレジスト２３を銅箔３２ａの上に形成し、銅箔３２ａをエッチングして開口部３２ｘを形成する。
次いで、この状態で、ウェットブラスト法により、銅箔３２ａの開口部３２ｘから第２層間絶縁層２２をエッチングして第１配線層３０に到達するビアホールＶＨを形成する。
その後に、ビアホールＶＨに導電性ペースト４０又ははんだからなるビア導体を形成することにより、第１配線層３０と第２金属層３２ａとを電気接続する。所定の段階で第２金属層３２ａがパターン化されて第２配線層３２となる。その後に、第２配線層３２に外部接続端子３４が設けられる。
このような手法を採用することにより、第１配線層３０にビアホールＶＨを介して接続される第２配線層３２を形成する際に、以下の技術を使用する必要がない。すなわち、１）感光性ポリイミドを用いるフォトビアの形成、２）スパッタ法による金属層（シード層など）の成膜、３）レーザによるビアホールの形成、４）過マンガン酸系強アルカリ液によるビアホールのデスミア処理、５）湿式めっき（無電解Ｃｕめっき／電解Ｃｕめっき）による配線形成に係る技術を使用する必要がない。
従って、製造に係る工程数を大幅に削減できるので、製造コストを低減することができる。また、デスミア処理や湿式めっきプロセスが不要となるため、有害廃液を削減することができ、環境負荷の低減を図ることができる。
このように、本実施形態では、低コスト化を図れる簡易な方法によって、外部接続端子にかかる応力を吸収する第２層間絶縁層２２を含む多層構造の再配線（第１、第２配線層３０，３２）をシリコンウェハ１０に形成することがきる。従って、ＡＳＩＣやＬｏｇｉｃなどの多ピン化が要求される半導体装置の製造に容易に対応できるようになる。
図１４に示すように、本実施形態の半導体装置１では、シリコン基板１０ａ（半導体基板）には、トランジスタなどの回路素子が形成された素子形成領域Ｔ（図１）が設けられている。シリコン基板１０ａには接続パッド１２が設けられており、接続パッド１２は多層配線（不図示）を介して素子形成領域Ｔ（図１）に接続されている。
接続パッド１２には金ワイヤバンプ１８が形成されており、金ワイヤバンプ１８の横方向には第１層間絶縁層２０が形成されている。金ワイヤバンプ１８の接続部１８ａが第１層間絶縁層２０の上面と同一高さに配置されて平坦化されている。
さらに、第１層間絶縁層２０の上には、金ワイヤバンプ１８の接続部１８ａに接続される第１配線層３０が形成されている。第１配線層３０の上には第２層間絶縁層２２が形成されており、第２層間絶縁層２２には第１配線層３０の接続部に到達するビアホールＶＨが形成されている。
第２層間絶縁層２２の上には、ビアホールＶＨの外周から外側に延在する第２配線層３２が形成されている。第２配線層３２は銅箔３２ａがパターニングされて形成される。
さらに、ビアホールＶＨ内には導電性ペースト４０が充填されている。導電性ペースト４０はビアホールＶＨ内からその外側近傍まで形成され、ビアホールＶＨの近傍の第２配線層３２を被覆して形成されている。
これにより、第１配線層３０が導電性ペースト４０（ビア導体）を介して第２配線層３２に電気的に接続されている。導電性ペースト４０の代わりにはんだによって第１配線層３０と第２配線層３２とを接続してもよい。
前述したように、導電性ペースト４０は必ずしもビアホールＶＨを埋め込んで形成される必要はなく、ビアホールＶＨの底面及び側面に沿ってコンフォーマルビアとして形成されていてもよい。
本実施形態の半導体装置１では、前述した製造方法で製造されるので、ビアホールＶＨ内の導電性ペースト４０（ビア導体）の上に第２配線層３２が配置されない構造となる。
さらに、第２配線層３２の接続部の上に開口部２４ａが設けられたソルダレジスト２４が形成されている。そして、ソルダレジスト２４の開口部２４ａに第２配線層３２に接続される外部接続端子３４が設けられている。
再配線（第１、第２配線層３０，３２）によって、シリコン基板１０ａの接続パッド１２のピッチが実装基板の接続電極のピッチに対応するようにピッチ変換される。
第２層間絶縁層２２はその弾性率が第１層間絶縁層２０より低く設定されて、外部接続端子３４にかかる応力が第２層間絶縁層２２に吸収されるようになっている。
図１５に示すように、半導体装置１の外部接続端子３４が実装基板５０（マザーボードなど）の接続電極５２にリフローはんだ付けなどによって接続される。さらに、半導体装置１の下側の隙間にアンダーフィル樹脂５４が充填される。必ずしもアンダーフィル樹脂５４を充填する必要はなく、アンダーフィル樹脂５４が省略される場合もある。
半導体装置１を実装基板５０に実装する際、加熱処理時などに半導体装置１と実装基板５０との熱膨張係数の差に基づいて熱応力が発生し、半導体装置１の外部接続端子３４に応力が集中しやすい。これにより、半導体装置１の外部接続端子３４周りにクラックが発生したり、界面剥離が発生したりすることで導通不良となることがある。
本実施形態では、半導体装置１の外部接続端子３４の直下（図１５では直上）に第１層間絶縁層２０より弾性率が低く柔かい膜質に設定された第２層間絶縁層２２が存在する。このため、第２層間絶縁層２２は外部接続端子３４に集中する応力を吸収する応力吸収層として機能する。
これにより、半導体装置１の外部接続端子３４への応力集中が緩和される。従って、半導体装置１の外部接続端子３４周りにクラックが発生したり、界面剥離が発生したりする不具合が解消される。
また、第２層間絶縁層２２の下（図１５では上）にはそれより弾性率が高く適度な固さを有する第１層間絶縁層２０が存在するので、十分な機械強度の薄型の半導体装置１が構成される。
これにより、半導体装置１と実装基板５０との間で信頼性の高い電気接続が得られるようになり、信頼性の高い電子モジュールが構成される。
前述した実施形態では層間絶縁層を２層で積層する例を示したが、積層数を増やす場合においても同様に、外部接続端子３４の直下の層間絶縁層の弾性率を他の層間絶縁層より低く設定すればよい。
１…半導体装置（半導体装置）２…配線基板（半導体装置）、５…ノズル、１０…シリコンウェハ（半導体ウェハ）、１０ａ…シリコン基板（半導体基板）、１２…接続パッド、１４…パッシベーション層、１４ａ…シリコン窒化層、１４ｂ…ポリイミド樹脂層、１４ｘ，１６ａ，１９ａ，２３ａ，２４ａ，３２ｘ…開口部、１６，２３…ドライフィルムレジスト、１８…金ワイヤバンプ（バンプ電極）、１８ａ…接続部、１９…めっきレジスト、２０…第１層間絶縁層、２０ａ，２２ａ…樹脂フィルム、２２…第２層間絶縁層、２４…ソルダレジスト、３０…第１配線層、３０ａ…シード層、３０ｂ…金属パターン層、３２…第２配線層、３２ａ…銅箔、３４…外部接続端子、４０…導電性ペースト（ビア導体）、５０…実装基板、５２…接続電極、５４…アンダーフィル樹脂、Ａ…チップ領域、Ｔ…素子形成領域、ＣＦ…銅箔付き樹脂フィルム、Ｄ…ダイシングライン、ＶＨ…ビアホール。

Claims (9)

  1. バンプ電極を備えた半導体基板と、
    前記半導体基板の上に形成され、前記バンプ電極の横方向に配置された第１絶縁層と、
    前記第１絶縁層の上に形成され、前記バンプ電極に接続された第１配線層と、
    前記第１配線層の上に形成された第２絶縁層と、
    前記第２絶縁層に形成され、前記第１配線層に到達するビアホールと、
    前記第２絶縁層の上に形成され、前記ビアホールに形成されたビア導体を介して前記第１配線層に接続される第２配線層と、
    前記第２配線層に接続された外部接続端子とを有し、
    前記第２絶縁層の弾性率は前記第１絶縁層の弾性率より低いことを特徴とする半導体装置。
  2. 前記第２配線層は、前記ビアホールの外周から外側に延在して形成され、
    前記ビア導体は導電性ペースト又ははんだから形成されていることを特徴とする請求項１に記載の半導体装置。
  3. 前記ビア導体は、前記ビアホールに充填されていると共に、前記ビアホールの近傍の前記第２配線層を被覆して形成されていることを特徴とする請求項２に記載の半導体装置。
  4. 前記第２配線層は、銅箔から形成されることを特徴とする請求項２又は３に記載の半導体装置。
  5. バンプ電極を備えた半導体ウェハの上に、前記バンプ電極の上面が露出するように第１絶縁層を形成する工程と、
    前記第１絶縁層の上に、前記バンプ電極に接続される第１配線層を形成する工程と、
    前記第１配線層の上に第２絶縁層及び第２配線層が順に形成され、前記第２配線層が前記第２絶縁層に形成されたビアホールを介して前記第１配線層に接続された層間接続構造を形成する工程と、
    前記第２配線層に接続される外部接続端子を形成する工程とを有し、
    前記第２絶縁層の弾性率は前記第１絶縁層の弾性率より低く設定されることを特徴とする半導体装置の製造方法。
  6. 前記層間接続構造を形成する工程は、
    前記第１配線層の上に、前記第２絶縁層の上に金属層が積層された積層膜を形成する工程と、
    前記積層膜の上に、前記第１配線層の接続部に対応する部分に開口部が設けられたレジストを形成する工程と、
    前記レジストの開口部を通して前記金属層をエッチングすることにより前記金属層に開口部を形成する工程と、
    ウェットブラスト法により、前記金属層の開口部を通して前記第２絶縁層をエッチングすることにより、前記第１配線層に到達する前記ビアホールを形成する工程と、
    前記ビアホールに導電性ペースト又ははんだからなるビア導体を形成することにより、前記第１配線層と前記金属層とを前記ビア導体で接続する工程と、
    前記ビアホールを形成する工程の後、又は前記ビア導体を形成する工程の後に行われ、前記金属層をパターニングして前記第２配線層を形成する工程とを含むことを特徴とする半導体装置の製造方法。
  7. 前記導電性ペーストは、ディスペンス法又はインクジェット法によって前記ビアホールに選択的に形成されるか、あるいはフォトリソグラフィに基づいて感光性の前記導電性ペーストが前記ビアホールに選択的に形成されることを特徴とする請求項６に記載の半導体装置の製造方法。
  8. 前記ビア導体を形成する工程において、
    前記ビア導体は前記ビアホールに充填されると共に、前記ビアホールの近傍の前記第２配線層を被覆して形成されることを特徴とする請求項６に記載の半導体装置の製造方法。
  9. 前記ビアホールを形成する工程において、
    前記レジストは、前記ウェットブラスト法で前記絶縁層をエッチングする途中で消失し、前記金属層の表面が前記ウェットブラスト法によって粗化されることを特徴とする請求項６に記載の半導体装置の製造方法。
JP2010140940A 2010-06-21 2010-06-21 半導体装置及びその製造方法 Active JP5590985B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010140940A JP5590985B2 (ja) 2010-06-21 2010-06-21 半導体装置及びその製造方法
US13/117,326 US8415796B2 (en) 2010-06-21 2011-05-27 Semiconductor device having a multilayer structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010140940A JP5590985B2 (ja) 2010-06-21 2010-06-21 半導体装置及びその製造方法

Publications (3)

Publication Number Publication Date
JP2012004505A true JP2012004505A (ja) 2012-01-05
JP2012004505A5 JP2012004505A5 (ja) 2013-05-16
JP5590985B2 JP5590985B2 (ja) 2014-09-17

Family

ID=45327932

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010140940A Active JP5590985B2 (ja) 2010-06-21 2010-06-21 半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US8415796B2 (ja)
JP (1) JP5590985B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9343360B2 (en) 2012-12-05 2016-05-17 Murata Manufacturing Co., Ltd. Bump-equipped electronic component and method for manufacturing bump-equipped electronic component
CN109479375A (zh) * 2016-12-02 2019-03-15 株式会社爱发科 布线基板的加工方法
JP2019212934A (ja) * 2019-09-20 2019-12-12 大日本印刷株式会社 表示装置
JP2020035993A (ja) * 2018-08-27 2020-03-05 サムスン エレクトロニクス カンパニー リミテッド ファン−アウト半導体パッケージ

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI613709B (zh) * 2013-02-20 2018-02-01 財團法人工業技術研究院 半導體元件結構及其製造方法與應用其之畫素結構
CN104576596B (zh) * 2013-10-25 2019-01-01 日月光半导体制造股份有限公司 半导体基板及其制造方法
US20150303172A1 (en) * 2014-04-22 2015-10-22 Broadcom Corporation Reconstitution techniques for semiconductor packages
KR102214512B1 (ko) 2014-07-04 2021-02-09 삼성전자 주식회사 인쇄회로기판 및 이를 이용한 반도체 패키지

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0494186A (ja) * 1990-08-10 1992-03-26 Furukawa Electric Co Ltd:The 多層回路基板の製造方法
JP2000294519A (ja) * 1999-04-09 2000-10-20 Oki Electric Ind Co Ltd 半導体装置、半導体装置の製造方法、およびその実装方法
JP2003318546A (ja) * 2002-02-22 2003-11-07 Fujikura Ltd 多層配線基板、多層配線基板用基材およびその製造方法
JP2004055628A (ja) * 2002-07-17 2004-02-19 Dainippon Printing Co Ltd ウエハレベルの半導体装置及びその作製方法
JP2006032600A (ja) * 2004-07-15 2006-02-02 Nec Corp 半導体装置
JP2006278646A (ja) * 2005-03-29 2006-10-12 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2008130880A (ja) * 2006-11-22 2008-06-05 Casio Comput Co Ltd 半導体装置の製造方法
JP2008141021A (ja) * 2006-12-01 2008-06-19 Rohm Co Ltd 半導体装置及び半導体装置の製造方法
JP2008311592A (ja) * 2007-06-18 2008-12-25 Shinko Electric Ind Co Ltd 電子装置の製造方法
JP2009071045A (ja) * 2007-09-13 2009-04-02 Nec Corp 半導体装置及びその製造方法
JP2010027832A (ja) * 2008-07-18 2010-02-04 Tdk Corp 半導体内蔵モジュール及びその製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002043753A (ja) 2000-07-28 2002-02-08 Toshiba Chem Corp 多層プリント配線板の製造方法
KR100827266B1 (ko) * 2004-04-28 2008-05-07 이비덴 가부시키가이샤 다층 프린트 배선판
TWI260079B (en) * 2004-09-01 2006-08-11 Phoenix Prec Technology Corp Micro-electronic package structure and method for fabricating the same
TWI260060B (en) * 2005-01-21 2006-08-11 Phoenix Prec Technology Corp Chip electrical connection structure and fabrication method thereof
JP4449824B2 (ja) * 2005-06-01 2010-04-14 カシオ計算機株式会社 半導体装置およびその実装構造
EP2026379B1 (en) * 2006-06-02 2012-08-15 Murata Manufacturing Co., Ltd. Multilayer ceramic electronic component and method for manufacturing same
US7855452B2 (en) * 2007-01-31 2010-12-21 Sanyo Electric Co., Ltd. Semiconductor module, method of manufacturing semiconductor module, and mobile device
TWI338941B (en) * 2007-08-22 2011-03-11 Unimicron Technology Corp Semiconductor package structure
JP4431628B1 (ja) 2008-06-05 2010-03-17 新光電気工業株式会社 半導体装置及びその製造方法
JP5079646B2 (ja) * 2008-08-26 2012-11-21 新光電気工業株式会社 半導体パッケージ及びその製造方法と半導体装置
JP2010161136A (ja) * 2009-01-07 2010-07-22 Panasonic Corp 半導体装置及びその製造方法
JP5231340B2 (ja) * 2009-06-11 2013-07-10 新光電気工業株式会社 配線基板の製造方法
TWI390692B (zh) * 2009-06-23 2013-03-21 Unimicron Technology Corp 封裝基板與其製法暨基材
TWI416636B (zh) * 2009-10-22 2013-11-21 Unimicron Technology Corp 封裝結構之製法
JP5603600B2 (ja) * 2010-01-13 2014-10-08 新光電気工業株式会社 配線基板及びその製造方法、並びに半導体パッケージ
JP4920754B2 (ja) * 2010-01-21 2012-04-18 新光電気工業株式会社 リードピン付き配線基板
JP2011222555A (ja) * 2010-04-02 2011-11-04 Denso Corp 半導体チップ内蔵配線基板の製造方法
JP5479233B2 (ja) * 2010-06-04 2014-04-23 新光電気工業株式会社 配線基板及びその製造方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0494186A (ja) * 1990-08-10 1992-03-26 Furukawa Electric Co Ltd:The 多層回路基板の製造方法
JP2000294519A (ja) * 1999-04-09 2000-10-20 Oki Electric Ind Co Ltd 半導体装置、半導体装置の製造方法、およびその実装方法
JP2003318546A (ja) * 2002-02-22 2003-11-07 Fujikura Ltd 多層配線基板、多層配線基板用基材およびその製造方法
JP2004055628A (ja) * 2002-07-17 2004-02-19 Dainippon Printing Co Ltd ウエハレベルの半導体装置及びその作製方法
JP2006032600A (ja) * 2004-07-15 2006-02-02 Nec Corp 半導体装置
JP2006278646A (ja) * 2005-03-29 2006-10-12 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2008130880A (ja) * 2006-11-22 2008-06-05 Casio Comput Co Ltd 半導体装置の製造方法
JP2008141021A (ja) * 2006-12-01 2008-06-19 Rohm Co Ltd 半導体装置及び半導体装置の製造方法
JP2008311592A (ja) * 2007-06-18 2008-12-25 Shinko Electric Ind Co Ltd 電子装置の製造方法
JP2009071045A (ja) * 2007-09-13 2009-04-02 Nec Corp 半導体装置及びその製造方法
JP2010027832A (ja) * 2008-07-18 2010-02-04 Tdk Corp 半導体内蔵モジュール及びその製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9343360B2 (en) 2012-12-05 2016-05-17 Murata Manufacturing Co., Ltd. Bump-equipped electronic component and method for manufacturing bump-equipped electronic component
CN109479375A (zh) * 2016-12-02 2019-03-15 株式会社爱发科 布线基板的加工方法
JPWO2018101404A1 (ja) * 2016-12-02 2019-04-18 株式会社アルバック 配線基板の加工方法
CN109479375B (zh) * 2016-12-02 2022-05-06 株式会社爱发科 布线基板的加工方法
US11510320B2 (en) 2016-12-02 2022-11-22 Ulvac, Inc. Method of processing wiring substrate
JP2020035993A (ja) * 2018-08-27 2020-03-05 サムスン エレクトロニクス カンパニー リミテッド ファン−アウト半導体パッケージ
KR20200023808A (ko) * 2018-08-27 2020-03-06 삼성전자주식회사 팬-아웃 반도체 패키지
KR102164794B1 (ko) 2018-08-27 2020-10-13 삼성전자주식회사 팬-아웃 반도체 패키지
JP2019212934A (ja) * 2019-09-20 2019-12-12 大日本印刷株式会社 表示装置

Also Published As

Publication number Publication date
US20110309498A1 (en) 2011-12-22
JP5590985B2 (ja) 2014-09-17
US8415796B2 (en) 2013-04-09

Similar Documents

Publication Publication Date Title
JP5590985B2 (ja) 半導体装置及びその製造方法
US11913121B2 (en) Fabrication method of substrate having electrical interconnection structures
JP6232249B2 (ja) 半導体装置及び半導体装置の製造方法
TWI582937B (zh) 封裝結構
JP5471268B2 (ja) 貫通電極基板及びその製造方法
JP6584939B2 (ja) 配線基板、半導体パッケージ、半導体装置、配線基板の製造方法及び半導体パッケージの製造方法
JP6375159B2 (ja) 配線基板、半導体パッケージ
US9257379B2 (en) Coreless packaging substrate and method of fabricating the same
JP5878362B2 (ja) 半導体装置、半導体パッケージ及び半導体装置の製造方法
WO2009084301A1 (ja) インターポーザー及びインターポーザーの製造方法
JP2004179288A (ja) 電子部品実装構造及びその製造方法
JP2005322858A (ja) 半導体装置の製造方法
JP6341714B2 (ja) 配線基板及びその製造方法
JP2010219503A (ja) 半導体素子実装基板及び半導体素子実装基板の製造方法
JP5272729B2 (ja) 半導体パッケージおよび半導体パッケージの製造方法
JP4170266B2 (ja) 配線基板の製造方法
WO2011136363A1 (ja) 回路装置の製造方法
JP2005026301A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP5466096B2 (ja) 半導体装置及びその製造方法
JP2008288607A (ja) 電子部品実装構造の製造方法
JP4528018B2 (ja) 半導体装置及びその製造方法
JP5590984B2 (ja) 電子装置及びその製造方法
JP2010092974A (ja) 半導体装置及びその製造方法、並びに電子装置
JP2008147367A (ja) 半導体装置及びその製造方法
JP5118614B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130402

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130402

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131029

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131031

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131129

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140722

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140729

R150 Certificate of patent or registration of utility model

Ref document number: 5590985

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150