JP2000294519A - 半導体装置、半導体装置の製造方法、およびその実装方法 - Google Patents

半導体装置、半導体装置の製造方法、およびその実装方法

Info

Publication number
JP2000294519A
JP2000294519A JP11102599A JP10259999A JP2000294519A JP 2000294519 A JP2000294519 A JP 2000294519A JP 11102599 A JP11102599 A JP 11102599A JP 10259999 A JP10259999 A JP 10259999A JP 2000294519 A JP2000294519 A JP 2000294519A
Authority
JP
Japan
Prior art keywords
semiconductor
resin
semiconductor device
semiconductor wafer
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11102599A
Other languages
English (en)
Other versions
JP3423245B2 (ja
Inventor
Nobuhito Oouchi
伸仁 大内
Yasushi Shiraishi
靖 白石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP10259999A priority Critical patent/JP3423245B2/ja
Priority to US09/460,987 priority patent/US6476501B1/en
Priority to EP00301898.3A priority patent/EP1043772B1/en
Priority to KR1020000011749A priority patent/KR100689209B1/ko
Priority to TW089104578A priority patent/TW452936B/zh
Publication of JP2000294519A publication Critical patent/JP2000294519A/ja
Priority to US10/235,494 priority patent/US6613694B2/en
Priority to US10/386,490 priority patent/US6680535B2/en
Application granted granted Critical
Publication of JP3423245B2 publication Critical patent/JP3423245B2/ja
Priority to US10/718,549 priority patent/US7314779B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Dicing (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【目的】 プリント基板などに半導体装置を実装する際
の熱ストレスによって、半導体装置と実装基板との接合
部に生じるクラックを低減する。 【構成】 上記のような目的を達成するために、本発明
の半導体装置では厚さが200μm以下の半導体素子と、半
導体素子上に形成された電極パッドと、電極パッドと電
気的に接続される配線と、半導体素子の回路形成面およ
び配線を封止する封止樹脂とを有することを特徴とす
る。また本発明の半導体素子の製造方法では、半導体ウ
ェハの主面上に電極パッドを形成する工程と、電極パッ
ドと接続される配線を形成する工程と、半導体ウェハの
主面および配線を樹脂封止する工程と、樹脂表面から溝
を形成し、半導体ウェハの所定の深さまで到達させる工
程と、半導体ウェハの裏面を溝の底部まで研磨し、個々
の半導体装置に分割する工程とを有することを特徴とす
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置および
その製造方法に関するものであり、特にそのパッケージ
に関わるものである。
【０００２】
【従来技術の説明】近年、半導体装置の高密度実装が進
み、チップサイズパッケージ等の半導体装置が注目を集
めている。
【０００３】従来、こういったチップサイズパッケージ
では図9に示すようなものがあった。図9の半導体装置は
400μmの厚さを有する半導体素子1に電極パッド2が形成
され、電極パッド2に電気的に接続するCu等による配線3
が形成されている。半導体素子表面および配線3は厚さ1
00μm程度の樹脂4によって封止されている。樹脂表面に
露出した配線3の上に半田などによるバンプ5が形成され
ている。
【０００４】以下、図10を利用して従来の半導体装置の
製造方法について説明する。まず半導体基板であるウェ
ハ100上にCu等の配線101が形成される（図10-A）。この
状態でウェハ全体に対して樹脂102を充填する（図10-
B）。その後、表面全体を研磨して配線101を表面に露出
させる（図10-C）。配線72の表面に半田などによるバン
プ電極103を形成する（図10-D）。ウェハを個々の半導
体装置に切断し、分割することによって、半導体装置の
形成を終了する（図10-E ）。
【０００５】
【発明が解決しようとする課題】しかしながら、従来の
構造、および製造方法では、プリント基板などに半導体
装置を実装する際の熱ストレスによって、半導体素子と
実装基板との接合部にクラックが生じる等の問題があっ
た（図11参照）。また従来の半導体装置の製造方法では
封止する樹脂の応力が高い場合は、樹脂封止をした段階
でウェハに反りなどを生じてしまう恐れがあり、個々に
分割する為のステージに固定しづらくなる場合があった
（図12参照）。
【０００６】
【課題を解決するための手段】上記のような課題を解決
するために、本発明の半導体装置では厚さが200μm以下
の半導体素子と、半導体素子上に形成された電極パッド
と、電極パッドと電気的に接続される配線と、半導体素
子の回路形成面および配線を封止する封止樹脂とを有す
ることを特徴とする。
【０００７】また本発明の半導体装置の製造方法では、
半導体ウェハの主面上に電極パッドを形成する工程と、
電極パッドと接続される配線を形成する工程と、半導体
ウェハの主面および配線を樹脂封止する工程と、樹脂表
面から溝を形成し、半導体ウェハの所定の深さまで到達
させる工程と、半導体ウェハの裏面を溝の底部まで研磨
し、個々の半導体装置に分割する工程とを有することを
特徴とする。
【０００８】また本発明の半導体装置の実装方法では、
厚さが200μm以下である半導体素子の主面が樹脂封止さ
れた半導体装置を準備する工程と、半導体装置を実装基
板上に配置する工程と、熱処理によって半導体装置と実
装基板とを接続する工程とを有することを特徴とする。
【０００９】
【発明の実施の形態】（第１の実施の形態）図１は本発
明の第1の実施の形態における半導体装置の構造を示す
図である。
【００１０】以下図１を用いて本発明の第1の実施の形
態について説明する。なお図8と共通する部分に関して
は共通の符号を用いて説明する。図中で半導体素子や樹
脂の厚さは破線等を用いて示している。
【００１１】半導体素子1は従来構造の400μmよりも薄
く形成され、本実施の形態では100μmの厚さを有してい
る。
【００１２】半導体素子1の主面には所定箇所にアルミ
電極パッド2が形成されている。半導体素子上にはCuに
よる配線3が形成されている。配線3の高さは50μmであ
る。また配線3はアルミ電極パッド2に電気的に接続して
いる。
【００１３】半導体素子1の主面（回路形成面）および
配線3は樹脂4によって封止されている。樹脂4の厚さは
配線3と同様50μmである。樹脂4の上には突起電極5が形
成されている。本実施の形態では樹脂4の表面に露出し
た配線3の上に半田などによるバンプ電極5が形成されて
いる。
【００１４】図2-Aはプリント基板などの実装基板上に
半導体装置を実装し、温度サイクル試験を行った結果を
示す図である。図2-Aの横軸は半導体素子の厚さを示
し、縦軸は半導体装置と実装基板との接合部（本実施の
形態では半田ボールである）にクラックが生じるまでの
サイクル数および実装基板と半導体装置との歪みを示し
た図である。
【００１５】熱膨張係数の違いから、加熱すると半導体
装置と実装基板との間には歪みが生じる。半導体素子1
の厚さを薄くすることによって、半導体素子自体の柔軟
性は大きくなる。よって半導体素子自体が加熱時の歪み
を吸収する。図2-Aでは半導体素子を薄くするほど、接
合部の最大歪みが小さくなっている。
【００１６】また半導体素子を薄くするほど、半田ボー
ルにクラックが発生するまでの温度サイクル数も増加し
ている。
【００１７】この効果は半導体素子を200μm以下とする
ことで顕著に現れる。
【００１８】図2-Bは半導体素子の厚さを一定として、
その主面を封止する樹脂の厚さを変化させた場合の温度
特性を示す図である。図2-Bに示すデータでは半導体素
子の厚さを200μmとし、樹脂の厚さを約50μm、60μm、
100μm、150μmと変化させている。
【００１９】半導体素子の厚さ：樹脂の厚さ＝4:1とし
た場合に比べて、本発明のように半導体素子の厚さ：樹
脂の厚さ＝2:1あるいは1:1にした場合の方が最大歪みが
小さくなる。これは半導体素子の厚さに対しての樹脂の
厚さが厚いほうが半導体素子自体の柔軟性が大きくなり
温度特性が良くなることを示している。半導体素子の厚
さに対して樹脂の厚さが1/2以上あることによって顕著
な効果が見うけられる。
【００２０】本件発明者らのさらに詳細な実験およびシ
ミュレーションによると本発明における半導体装置では
半導体素子の厚さを200μm以下とし、半導体素子の厚さ
に対して樹脂の厚さが1/2以上となる範囲にすること
で、基板実装時などのクラック発生を十分に抑えること
が出来る。
【００２１】図3および図4は本発明第1の実施の形態の
半導体装置の製造方法を示す図である。
【００２２】次に図3および図4を用いて本発明第1の実
施の形態の半導体装置の製造方法について説明する。
【００２３】まず半導体ウェハ30の主面（回路形成面）
上に電気メッキ等により、高さ約50μmのCuの配線31を
形成する（図3-A）。この配線31はウェハ30上に形成さ
れた電極パッド（図示していない）に電気的に接続され
ている。
【００２４】その後、半導体ウェハ30の主面および配線
31に対して樹脂32を充填する（図3-B）。樹脂充填の方
法はトランスファモールド法、ポッティング法、印刷法
等で行う。
【００２５】この段階の半導体ウェハ30は、樹脂32の応
力などによって反りが生じないような十分な厚さを持っ
ているものとする。
【００２６】樹脂32に埋もれてしまっている配線31が露
出し、樹脂32および配線31の高さが50μmとなるまで、
研磨刃33によって樹脂32の表面を研磨する（図3-C）。
【００２７】その後、高速回転する外周刃34によって、
樹脂32を充填した面から溝35を形成する。この溝35は後
に個々の半導体装置に分割する部分に形成される。
【００２８】この溝35の深さは最終的に個々の半導体装
置とした場合の半導体素子の厚さに基づいて決定する。
本実施の形態では半導体素子1の厚さを100μmとするの
で半導体ウェハ30の部分には120μmの溝を形成する。こ
の工程で形成される溝35の樹脂表面から底部までの深さ
は、樹脂厚+ウェハの溝の深さで50+120=170μmとなる
（図3-D）。
【００２９】その後、基板の樹脂形成面に研削テープ36
を貼付する。この研削テープは紫外線を照射することに
よって、粘着力が落ち、簡単に剥がせるものである。
【００３０】研削テープ36を貼付した面を研削ステージ
（図示していない）に固定する（図4-A）。研削ステー
ジに固定した状態でウェハ30の裏面側の全面を研磨す
る。この研磨は前工程で形成した溝35の底部に達するま
で行う。
【００３１】ウェハ30の裏面の研磨を溝の底部に達する
まで行うことで、半導体装置は個々に分割される。つま
り研削テープ36の上に個々に分割された半導体装置37が
並ぶ状態となる（図4-B）。
【００３２】その後研磨された裏面にマウントテープ38
を貼り、後工程へと供給される。
【００３３】後工程では必要に応じてバンプ電極などが
形成される。
【００３４】本実施の形態の製造方法では、まず十分に
厚いウェハを樹脂で封止する。この段階ではウェハに反
りなどが生じる恐れはない。その後、樹脂側からウェハ
に溝を形成する。この溝の底部までウェハの裏面を全面
研磨して個々に分離する。
【００３５】よってウェハの固定時の反りの問題などが
解消できる。
【００３６】また最終的に半導体素子が薄くなっても、
ウェハよりも個々の半導体装置の方が十分に小さいので
樹脂による応力の問題はなくなる。また本発明の製造方
法により、従来よりも半導体素子の厚さを薄くした半導
体装置の提供が可能になる。
【００３７】（第2の実施の形態）図5は本発明の第2の
実施の形態における半導体装置の構造を示す図である。
【００３８】以下図5を用いて本発明の第2の実施の形態
について説明する。なお図1と共通する部分に関しては
共通の符号を用いて説明する。
【００３９】半導体素子1は従来構造の400μmよりも薄
く形成され、本実施の形態ではその中央部11で、100μm
の厚さを有している。半導体素子の周辺部12では、半導
体素子1の厚さがその中央部11よりも薄くなっている。
つまり半導体素子1の周辺部では段差部6が形成されてい
る。この段差部6は半導体素子の主面側（回路形成面
側）に形成される。この段差部6の深さ、つまり中央部
表面から周辺部12の上部までの距離は30μm程度であ
る。
【００４０】半導体素子1の主面部分には所定箇所にア
ルミ電極パッド2が形成されている。半導体素子1上には
Cuによる配線3が形成されている。配線3の高さは50μm
である。また配線3はアルミ電極パッド2に電気的に接続
されている。
【００４１】半導体素子1の主面および配線3は樹脂4に
よって封止されている。樹脂4の厚さは配線3と同様50μ
mである。樹脂4の上には突起電極5が形成されている。
本実施の形態では樹脂4の表面に露出した配線3の上に半
田などによるバンプ電極5が形成されている。
【００４２】本発明における半導体装置では、半導体素
子1の周辺部12が中央部11よりも薄くなり段差部6を形成
している。この段差部6は、半導体素子の中央部11を囲
むように4辺それぞれに形成されている。
【００４３】このような構成にすることで第1の実施の
形態と同様、実装時のクラックなどが防止できる。
【００４４】さらに、段差部がある事で、半導体素子1
の周辺部12では樹脂4と半導体素子1の接触する部分が増
える。よって樹脂が剥離してしまう恐れが小さくなる。
また半導体素子1と樹脂の界面から水分が侵入しても、
中央の回路形成部まで水分が到達してしまうことがな
い。
【００４５】図6および図7は本発明第2の実施の形態の
半導体装置の製造方法を示す図である。
【００４６】以下にに図6および図7を用いて本発明第2
の実施の形態の半導体装置の製造方法について説明す
る。なお図3、図4と共通する部分については同一の符号
を用いて説明する。
【００４７】まず半導体ウェハ30の主面上に電気メッキ
等により、高さ約50μmのCuの配線31を形成する（図6-
A）。この配線31はウェハ30上に形成された電極パッド
（図示していない）に電気的に接続されている。
【００４８】その後、高速回転させた外周刃60によって
半導体ウェハ30の主面に第1の溝61を形成する。この第1
の溝61は個々の半導体素子の周辺部となる部分に形成さ
れる。この第1の溝の形成に用いられる刃60の刃厚は約5
0μmである。溝61の幅はこの刃厚よりも1〜5μm大きく
形成される。この第1の溝61の深さは30μmである（図6-
B）。
【００４９】その後、半導体ウェハ30の主面（回路形成
面）に対して樹脂32を充填する。樹脂充填の方法はトラ
ンスファモールド法、ポッティング法、印刷法等で行う
（図6-C）。
【００５０】この段階の半導体ウェハ30は、樹脂32の応
力などによって反りが生じないような十分な厚さを持っ
ているものとする。
【００５１】樹脂に埋もれてしまっている配線31が露出
し、樹脂32および配線31の高さが50μmとなるまで、研
磨刃33によって樹脂32の表面を研磨する（図6-D）。
【００５２】その後、高速回転する外周刃62によって、
樹脂32を充填した面から第2の溝63を形成する（図7-
A）。この第2の溝63の幅は第1の溝61よりも狭く、第1の
溝61の内側に形成される。この部分の拡大図を図8に示
す。この第2の溝63を形成する刃62の厚さは約30μmであ
る。
【００５３】第2の溝63の深さは最終的に個々の半導体
装置とした場合の半導体素子の厚さに基づいて決定す
る。本実施の形態では半導体素子の中央部での厚さを10
0μmとするので、半導体ウェハ30の主面から120μmの深
さの溝を形成ずる。樹脂表面から第2の溝63の底部まで
の深さは、樹脂厚+第1の溝の深さ+ウェハの溝の深さで5
0+30+90=170μmとなる。
【００５４】その後、樹脂形成面に研削テープ36を貼付
する。この研削テープ36は紫外線を照射することによっ
て、粘着力が落ち、簡単に剥がせるものである。
【００５５】この研削テープ36を研削ステージ（図示し
ていない）に固定する（図7-B）。研削ステージに固定
した状態でウェハ30の裏面を研磨する。研磨は前工程で
形成した第2の溝63の底部に達するまで行う（図7-C）。
【００５６】ウェハ裏面の研磨を第2の溝63の底部に達
するまで行うことで、半導体装置は個々に分割される。
つまり研削テープ36の上に個々に分割された半導体装置
37が並ぶ。
【００５７】その後研磨されたウェハ裏面にマウントテ
ープ38を貼り、後工程へと供給される。
【００５８】本実施の形態では第1の溝の深さを30μmと
している。第1の溝61を余り深く形成すると、樹脂によ
る応力の影響が大きくなってしまう。本件発明者らの実
験によると第1の溝の深さを30μm以上とした場合にウェ
ハに対しての樹脂応力の影響が現れ、ウェハ固定時に反
りなどを生じる恐れがある。第1の溝61の深さはウェハ
表面の回路が形成される部分の深さより深く、10μm〜3
0μm程度にするのが望ましい。
【００５９】本実施の形態の製造方法によれば第1の実
施の形態の半導体装置の製造方法同様、ウェハの固定時
に、反りなどが生じる恐れがない。
【００６０】また第1の溝を形成することにより、樹脂
の剥離の恐れが低く、水分の侵入なども防ぐことが可能
な半導体装置を製造することが出来る。
【００６１】（第3の実施の形態）図13および図14は本
発明の半導体装置の他の製造方法を示す図である。以下
第1の実施の形態の半導体装置を例にして本発明の製造
方法について説明する。図3および図4と共通する部分に
は同一の符号を用いて説明する。
【００６２】半導体ウェハ30上の樹脂32を研磨刃33によ
って研磨する工程までは第1の実施の形態と同様である
（図13-A〜図13-C）。
【００６３】その後、高速回転する外周刃34によって、
樹脂32を充填した面から溝35を形成する。この溝35は後
に個々の半導体装置に分割する部分に形成される。
【００６４】本実施の形態ではこの溝の深さが第1の実
施の形態とは異なっている。本実施の形態では半導体素
子1の厚さを100μmとするので半導体ウェハ30の部分に
は50μmの溝を形成する。よってこの工程で形成される
溝35の樹脂表面から底部までの深さは、樹脂厚+ウェハ
の溝の深さで50+50=100μmとなる（図13-D）。
【００６５】その後、基板の樹脂形成面に研削テープ36
を貼付する。この研削テープは紫外線を照射することに
よって、粘着力が落ち、簡単に剥がせるものである。
【００６６】研削テープ36を貼付した面を研削ステージ
（図示していない）に固定する（図14-A）。研削ステー
ジに固定した状態でウェハ30の裏面側の全面を研磨す
る。この研磨は溝35の底部より50μm上方に達するまで
行う。つまり半導体ウェハ30の厚さが、100μmとなった
時点で研磨を終了させる。この段階で、溝35を形成した
部分では研磨時のストレスなどにより、半導体ウェハ30
の裏面にまで届くひびが入ったような状態となっている
(図14-B)。これによって半導体装置は個々に分割され
る。
【００６７】半導体装置を確実に分割するためには、こ
の後にウェハ裏面に対してローラ140等による処理を施
すとよい。ローラ140が転がることにより、溝35を形成
した部分のウェハがブレーキングされ、確実に個々の半
導体装置に分割できる。
【００６８】その後の工程は第1の実施の形態の製造方
法と同様である。
【００６９】なお、第2の実施の形態の製造方法におい
ても第2の溝の深さを100μmとすることで本実施の形態
と同様の製造方法が可能である。
【００７０】本実施の形態の製造方法によれば半導体ウ
ェハの主面側からの溝形成を短く出来る。これによって
個々の半導体装置に与えるストレスを低減させることが
可能である。
【００７１】本発明の第1および第2の実施の形態の半導
体装置は、プリント基板などの実装基板上に配置され
る。その後、半田のリフローなどの熱処理によって実装
基板上に接続される。本発明の半導体装置を用いること
で、実装基板と半導体装置の接合部のクラックを低減さ
せた実装方法が可能となる。
【００７２】
【発明の効果】以上、詳細に説明したように本発明の半
導体装置によれば、実装基板と半導体装置の接合部のク
ラックを低減させることが可能である。
【００７３】本発明の半導体装置の製造方法によれば、
ウェハの固定時の反りの問題などが解消できる。
【図面の簡単な説明】
【図１】本発明の第1の実施の形態の半導体装置の構造
を示す図。
【図２】本発明の半導体装置の温度サイクル特性を示す
図。
【図３】、
【図４】本発明の第1の実施の形態の半導体装置の製造
方法の工程を示す工程図。
【図５】本発明の第2の実施の形態の半導体装置の構造
を示す図。
【図６】、
【図７】本発明の第2の実施の形態の半導体装置の製造
方法の工程を示す工程図。
【図８】本発明の第2の実施の形態の半導体装置の製造
方法における溝部拡大図
【図９】従来の半導体素子の構造を示す図。
【図１０】従来の半導体素子の製造方法の工程を示す工
程図。
【図１１】、
【図１２】従来技術の問題点を示す図。
【図１３】、
【図１４】本発明の第3の実施の形態の半導体装置の製
造方法の工程を示す工程図。
【符号の説明】
1・・・・・・半導体素子 2・・・・・・電極PAD 3、31、101・・・・・・配線 4、32、102・・・・・・封止樹脂 5・・・・・・バンプ電極 30、100・・・・・・半導体ウェハ 37・・・本発明の半導体装置

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 厚さが200μm以下の半導体素子と、 前記半導体素子上に形成された電極パッドと、 前記電極パッドと電気的に接続される配線と、 前記半導体素子の回路形成面および配線を封止する封止
    樹脂とを有することを特徴とする半導体装置。
  2. 【請求項２】 前記封止樹脂の厚さは前記半導体素子の
    厚さの1/2よりも厚いことを特徴とする請求項1記載の半
    導体装置。
  3. 【請求項３】 前記半導体素子は第1の厚さを有する中
    央部および第1の厚さよりも薄い第2の厚さを有する周辺
    部を有することを特徴とする半導体装置。
  4. 【請求項４】 前記封止樹脂の厚さは前記半導体素子の
    中央部の厚さの1/2よりも厚いことを特徴とする請求項1
    記載の半導体装置。
  5. 【請求項５】 半導体ウェハの主面上に電極パッドを形
    成する工程と、 前記電極パッドと接続される配線を形成する工程と、 前記半導体ウェハの主面および前記配線を樹脂封止する
    工程と、 前記樹脂表面から溝を形成し、前記半導体ウェハの所定
    の深さまで到達させる工程と、 前記半導体ウェハの裏面を前記溝の底部まで研磨し、個
    々の半導体装置に分割する工程とを有することを特徴と
    する半導体素子の製造方法。
  6. 【請求項６】 半導体ウェハの主面上に電極パッドを形
    成する工程と、 前記電極パッドと接続される配線を形成する工程と、 前記半導体ウェハの主面に第1の幅を有する第1の溝を形
    成する工程と、 前記半導体ウェハの主面および前記配線を樹脂封止する
    工程と、 前記第1の溝上の樹脂表面から前記第1の幅よりも狭い第
    2の溝を形成し、前記半導体ウェハの所定の深さまで到
    達させる工程と、 前記半導体ウェハの裏面を前記第2の溝の底部まで研磨
    し、個々の半導体装置に分割する工程とを有することを
    特徴とする半導体素子の製造方法。
  7. 【請求項７】 厚さが200μm以下である半導体素子の主
    面が樹脂封止された半導体装置を準備する工程と、 前記半導体装置を実装基板上に配置する工程と、 熱処理によって前記半導体装置と前記実装基板とを接続
    する工程とを有することを特徴とする半導体装置の実装
    方法。
  8. 【請求項８】 半導体ウェハの主面上に電極パッドを形
    成する工程と、 前記電極パッドと接続される配線を形成する工程と、 前記半導体ウェハの主面および前記配線を樹脂封止する
    工程と、 前記樹脂表面から溝を形成し、前記半導体ウェハの所定
    の深さまで到達させる工程と、 前記半導体ウェハの裏面を該半導体ウェハが所定の厚さ
    となるまで研磨する工程と、 前記半導体ウェハの溝形成部をブレーキングさせ個々の
    半導体装置に分割する工程とを有することを特徴とする
    半導体素子の製造方法。
  9. 【請求項９】 半導体ウェハの主面上に電極パッドを形
    成する工程と、 前記電極パッドと接続される配線を形成する工程と、 前記半導体ウェハの主面に第1の幅を有する第1の溝を形
    成する工程と、 前記半導体ウェハの主面および前記配線を樹脂封止する
    工程と、 前記第1の溝上の樹脂表面から前記第1の幅よりも狭い第
    2の溝を形成し、前記半導体ウェハの所定の深さまで到
    達させる工程と、 前記半導体ウェハの裏面を該半導体ウェハが所定の厚さ
    となるまで研磨する工程と、 前記半導体ウェハの前記第2の溝形成部をブレーキング
    させ個々の半導体装置に分割する工程とを有することを
    特徴とする半導体素子の製造方法。
JP10259999A 1999-04-09 1999-04-09 半導体装置及びその実装方法 Expired - Lifetime JP3423245B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP10259999A JP3423245B2 (ja) 1999-04-09 1999-04-09 半導体装置及びその実装方法
US09/460,987 US6476501B1 (en) 1999-04-09 1999-12-15 Semiconductor device, manufacturing method for semiconductor device and mounting method for the same
EP00301898.3A EP1043772B1 (en) 1999-04-09 2000-03-08 Method for packaging and mounting semiconductor device
KR1020000011749A KR100689209B1 (ko) 1999-04-09 2000-03-09 반도체장치, 반도체장치의 제조방법, 및 그 실장방법
TW089104578A TW452936B (en) 1999-04-09 2000-03-14 Semiconductor component, manufacturing method of semiconductor component and the configuration method thereof
US10/235,494 US6613694B2 (en) 1999-04-09 2002-09-06 Semiconductor device, manufacturing method for semiconductor device and mounting method for the same
US10/386,490 US6680535B2 (en) 1999-04-09 2003-03-13 Semiconductor device, manufacturing method for semiconductor device and mounting method for the same
US10/718,549 US7314779B2 (en) 1999-04-09 2003-11-24 Semiconductor device, manufacturing method for semiconductor device and mounting method for the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10259999A JP3423245B2 (ja) 1999-04-09 1999-04-09 半導体装置及びその実装方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2003062850A Division JP3784776B2 (ja) 2003-03-10 2003-03-10 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2000294519A true JP2000294519A (ja) 2000-10-20
JP3423245B2 JP3423245B2 (ja) 2003-07-07

Family

ID=14331712

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10259999A Expired - Lifetime JP3423245B2 (ja) 1999-04-09 1999-04-09 半導体装置及びその実装方法

Country Status (5)

Country Link
US (4) US6476501B1 (ja)
EP (1) EP1043772B1 (ja)
JP (1) JP3423245B2 (ja)
KR (1) KR100689209B1 (ja)
TW (1) TW452936B (ja)

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002353378A (ja) * 2001-05-22 2002-12-06 Fuji Electric Co Ltd 半導体装置
JP2003031524A (ja) * 2001-07-13 2003-01-31 Rohm Co Ltd 半導体装置およびその製造方法
JP2003060118A (ja) * 2001-08-13 2003-02-28 Texas Instr Japan Ltd 半導体装置の製造方法
US6642627B2 (en) 2001-07-10 2003-11-04 Samsung Electronics Co., Ltd. Semiconductor chip having bond pads and multi-chip package
US6777313B2 (en) 2001-07-04 2004-08-17 Kabushiki Kaisha Toshiba Semiconductor device manufacturing method for reinforcing chip by use of seal member at pickup time
JP2004331743A (ja) * 2003-05-02 2004-11-25 Lintec Corp 粘着シートおよびその使用方法
JP2005538572A (ja) * 2002-09-11 2005-12-15 フリースケール セミコンダクター インコーポレイテッド ウエハ被覆およびダイ分離するための切断方法
JP2006303105A (ja) * 2005-04-19 2006-11-02 Disco Abrasive Syst Ltd 半導体ウエーハの加工方法
US7279787B1 (en) 2001-12-31 2007-10-09 Richard S. Norman Microelectronic complex having clustered conductive members
US7327041B2 (en) 2001-05-28 2008-02-05 Sharp Kabushiki Kaisha Semiconductor package and a method for producing the same
JP2008112819A (ja) * 2006-10-30 2008-05-15 Oki Electric Ind Co Ltd 半導体装置およびその製造方法
JP2012004505A (ja) * 2010-06-21 2012-01-05 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP2012004504A (ja) * 2010-06-21 2012-01-05 Shinko Electric Ind Co Ltd 電子装置及びその製造方法
JP2012049575A (ja) * 2011-12-08 2012-03-08 Fuji Electric Co Ltd 半導体装置
JP2013074184A (ja) * 2011-09-28 2013-04-22 Nitto Denko Corp 半導体装置の製造方法
JP2017107988A (ja) * 2015-12-09 2017-06-15 株式会社ディスコ ウエーハの加工方法
JP2019050260A (ja) * 2017-09-08 2019-03-28 株式会社ディスコ ウェーハの加工方法

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6331450B1 (en) * 1998-12-22 2001-12-18 Toyoda Gosei Co., Ltd. Method of manufacturing semiconductor device using group III nitride compound
JP3526788B2 (ja) * 1999-07-01 2004-05-17 沖電気工業株式会社 半導体装置の製造方法
KR100699649B1 (ko) * 1999-08-23 2007-03-23 로무 가부시키가이샤 반도체장치 및 그 제조방법
JP4120133B2 (ja) * 2000-04-28 2008-07-16 沖電気工業株式会社 半導体装置及びその製造方法
US6506681B2 (en) * 2000-12-06 2003-01-14 Micron Technology, Inc. Thin flip—chip method
US6818545B2 (en) 2001-03-05 2004-11-16 Megic Corporation Low fabrication cost, fine pitch and high reliability solder bump
JP2003224087A (ja) * 2002-01-28 2003-08-08 Disco Abrasive Syst Ltd 半導体ウエーハの加工方法
JP2004349649A (ja) * 2003-05-26 2004-12-09 Shinko Electric Ind Co Ltd ウエハーの薄加工方法
JP2005268425A (ja) * 2004-03-17 2005-09-29 Toshiba Corp 半導体装置およびその製造方法
US7141487B2 (en) * 2004-07-01 2006-11-28 Agency For Science Technology And Research Method for ultra thinning bumped wafers for flip chip
CN100435300C (zh) * 2005-09-28 2008-11-19 相丰科技股份有限公司 晶片封装方式
JP4757056B2 (ja) * 2006-02-21 2011-08-24 富士通株式会社 樹脂層の形成方法並びに半導体装置及びその製造方法
US7569422B2 (en) 2006-08-11 2009-08-04 Megica Corporation Chip package and method for fabricating the same
US9111950B2 (en) 2006-09-28 2015-08-18 Philips Lumileds Lighting Company, Llc Process for preparing a semiconductor structure for mounting
US7517726B1 (en) * 2008-04-25 2009-04-14 Shanghai Kaihong Technology Co., Ltd Wire bonded chip scale package fabrication methods
KR20150002316A (ko) * 2013-06-28 2015-01-07 삼성전기주식회사 무선 통신 장치 및 이를 이용한 운용 방법
JP6608694B2 (ja) * 2015-12-25 2019-11-20 株式会社ディスコ ウエーハの加工方法
DE102017102035A1 (de) 2017-02-02 2018-08-02 Infineon Technologies Ag Halbleitervorrichtung, Verfahren zum Fertigen einer Halbleitervorrichtung und Verfahren zum Verstärken eines Die in einer Halbleitervorrichtung

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5552235A (en) * 1978-10-13 1980-04-16 Toshiba Corp Fastening of semiconductor wafer on substrate
DE3005302C2 (de) * 1980-02-13 1985-12-12 Telefunken electronic GmbH, 7100 Heilbronn Varaktor- oder Mischerdiode
JPS61112345A (ja) * 1984-11-07 1986-05-30 Toshiba Corp 半導体装置の製造方法
JP2701589B2 (ja) * 1991-06-26 1998-01-21 日本電気株式会社 半導体装置及びその製造方法
JP3128878B2 (ja) * 1991-08-23 2001-01-29 ソニー株式会社 半導体装置
JPH05335411A (ja) 1992-06-02 1993-12-17 Toshiba Corp ペレットの製造方法
US6083811A (en) * 1996-02-07 2000-07-04 Northrop Grumman Corporation Method for producing thin dice from fragile materials
US6881611B1 (en) 1996-07-12 2005-04-19 Fujitsu Limited Method and mold for manufacturing semiconductor device, semiconductor device and method for mounting the device
JP3137322B2 (ja) * 1996-07-12 2001-02-19 富士通株式会社 半導体装置の製造方法及び半導体装置製造用金型及び半導体装置
CN1420538A (zh) 1996-07-12 2003-05-28 富士通株式会社 半导体装置的制造方法和半导体装置及其装配方法
JP3351706B2 (ja) * 1997-05-14 2002-12-03 株式会社東芝 半導体装置およびその製造方法
WO1999004430A1 (en) * 1997-07-21 1999-01-28 Aguila Technologies, Inc. Semiconductor flip-chip package and method for the fabrication thereof
US6052287A (en) * 1997-12-09 2000-04-18 Sandia Corporation Silicon ball grid array chip carrier
JP4343286B2 (ja) * 1998-07-10 2009-10-14 シチズンホールディングス株式会社 半導体装置の製造方法
JP3420703B2 (ja) * 1998-07-16 2003-06-30 株式会社東芝 半導体装置の製造方法
JP2000036552A (ja) * 1998-07-17 2000-02-02 Fujitsu Ltd 半導体装置、及び半導体装置で用いる封止材中の金属分の分取方法
JP3516592B2 (ja) * 1998-08-18 2004-04-05 沖電気工業株式会社 半導体装置およびその製造方法
US6246010B1 (en) * 1998-11-25 2001-06-12 3M Innovative Properties Company High density electronic package
US6544816B1 (en) * 1999-08-20 2003-04-08 Texas Instruments Incorporated Method of encapsulating thin semiconductor chip-scale packages
JP4183375B2 (ja) * 2000-10-04 2008-11-19 沖電気工業株式会社 半導体装置及びその製造方法

Cited By (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002353378A (ja) * 2001-05-22 2002-12-06 Fuji Electric Co Ltd 半導体装置
US7327041B2 (en) 2001-05-28 2008-02-05 Sharp Kabushiki Kaisha Semiconductor package and a method for producing the same
US6777313B2 (en) 2001-07-04 2004-08-17 Kabushiki Kaisha Toshiba Semiconductor device manufacturing method for reinforcing chip by use of seal member at pickup time
US6642627B2 (en) 2001-07-10 2003-11-04 Samsung Electronics Co., Ltd. Semiconductor chip having bond pads and multi-chip package
US7547977B2 (en) 2001-07-10 2009-06-16 Samsung Electronics Co., Ltd. Semiconductor chip having bond pads
US7825523B2 (en) 2001-07-10 2010-11-02 Samsung Electronics Co., Ltd. Semiconductor chip having bond pads
US7148578B2 (en) 2001-07-10 2006-12-12 Samsung Electronics Co., Ltd. Semiconductor multi-chip package
US7576440B2 (en) 2001-07-10 2009-08-18 Samsung Electronics Co., Ltd. Semiconductor chip having bond pads and multi-chip package
US7453159B2 (en) 2001-07-10 2008-11-18 Samsung Electronics Co., Ltd. Semiconductor chip having bond pads
US7541682B2 (en) 2001-07-10 2009-06-02 Samsung Electronics Co., Ltd. Semiconductor chip having bond pads
JP2003031524A (ja) * 2001-07-13 2003-01-31 Rohm Co Ltd 半導体装置およびその製造方法
JP4595265B2 (ja) * 2001-08-13 2010-12-08 日本テキサス・インスツルメンツ株式会社 半導体装置の製造方法
JP2003060118A (ja) * 2001-08-13 2003-02-28 Texas Instr Japan Ltd 半導体装置の製造方法
US7279787B1 (en) 2001-12-31 2007-10-09 Richard S. Norman Microelectronic complex having clustered conductive members
JP2005538572A (ja) * 2002-09-11 2005-12-15 フリースケール セミコンダクター インコーポレイテッド ウエハ被覆およびダイ分離するための切断方法
JP2004331743A (ja) * 2003-05-02 2004-11-25 Lintec Corp 粘着シートおよびその使用方法
JP2006303105A (ja) * 2005-04-19 2006-11-02 Disco Abrasive Syst Ltd 半導体ウエーハの加工方法
JP4728033B2 (ja) * 2005-04-19 2011-07-20 株式会社ディスコ 半導体ウエーハの加工方法
JP2008112819A (ja) * 2006-10-30 2008-05-15 Oki Electric Ind Co Ltd 半導体装置およびその製造方法
JP2012004505A (ja) * 2010-06-21 2012-01-05 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP2012004504A (ja) * 2010-06-21 2012-01-05 Shinko Electric Ind Co Ltd 電子装置及びその製造方法
JP2013074184A (ja) * 2011-09-28 2013-04-22 Nitto Denko Corp 半導体装置の製造方法
JP2012049575A (ja) * 2011-12-08 2012-03-08 Fuji Electric Co Ltd 半導体装置
JP2017107988A (ja) * 2015-12-09 2017-06-15 株式会社ディスコ ウエーハの加工方法
JP2019050260A (ja) * 2017-09-08 2019-03-28 株式会社ディスコ ウェーハの加工方法

Also Published As

Publication number Publication date
JP3423245B2 (ja) 2003-07-07
US20040099937A1 (en) 2004-05-27
TW452936B (en) 2001-09-01
US20030006510A1 (en) 2003-01-09
US20030173658A1 (en) 2003-09-18
US6476501B1 (en) 2002-11-05
EP1043772A2 (en) 2000-10-11
KR100689209B1 (ko) 2007-03-08
US6680535B2 (en) 2004-01-20
KR20000076798A (ko) 2000-12-26
US6613694B2 (en) 2003-09-02
EP1043772B1 (en) 2017-05-03
US7314779B2 (en) 2008-01-01
EP1043772A3 (en) 2005-10-12

Similar Documents

Publication Publication Date Title
JP2000294519A (ja) 半導体装置、半導体装置の製造方法、およびその実装方法
JP3446825B2 (ja) 半導体装置およびその製造方法
JP2001094005A (ja) 半導体装置及び半導体装置の製造方法
JP3339838B2 (ja) 半導体装置およびその製造方法
WO2001015223A1 (fr) Dispositif semi-conducteur et son procede de fabrication
JP2005064499A (ja) 半導体素子製造方法
JP3784776B2 (ja) 半導体装置の製造方法
JP2002231854A (ja) 半導体装置およびその製造方法
JP2004273604A (ja) 半導体装置と半導体電子部品との製造方法と半導体電子部品
JP2000228465A (ja) 半導体装置及びその製造方法
JPH11135675A (ja) 半導体装置及びその製造方法
JP3442721B2 (ja) 半導体装置
JP2007208153A (ja) 半導体装置及びその製造方法
JP3694469B2 (ja) 半導体装置の製造方法
KR100587033B1 (ko) 칩 사이즈 패키지의 제조 방법
JP2007142128A (ja) 半導体装置およびその製造方法
JP2005142593A (ja) 半導体装置
JP3825370B2 (ja) 半導体装置の製造方法
JP2785722B2 (ja) 樹脂封止型半導体装置
JP3544655B2 (ja) 半導体装置
JP2005045041A (ja) 半導体パッケージおよびその製造方法
JP2000332052A (ja) 半導体装置の製造方法および半導体装置
JPH10223795A (ja) 半導体パッケ−ジの製造方法
CN111816624A (zh) 一种晶圆级芯片封装结构及其封装工艺
JPH06314707A (ja) 混成集積回路

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20030408

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080425

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090425

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090425

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100425

Year of fee payment: 7

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100425

Year of fee payment: 7

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110425

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120425

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120425

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130425

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140425

Year of fee payment: 11

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term