JP3128878B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP3128878B2 JP3128878B2 JP03211207A JP21120791A JP3128878B2 JP 3128878 B2 JP3128878 B2 JP 3128878B2 JP 03211207 A JP03211207 A JP 03211207A JP 21120791 A JP21120791 A JP 21120791A JP 3128878 B2 JP3128878 B2 JP 3128878B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- resin film
- electrode group
- semiconductor
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1302—Disposition
- H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Dicing (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体チップのパッド電
極膜上に形成された突起電極先端部を外部接続端子とな
す半導体装置に関する。
極膜上に形成された突起電極先端部を外部接続端子とな
す半導体装置に関する。
【０００２】
【従来の技術】一般にパターン形成が完了した半導体ウ
エハは裏面研削法を用いて所定の厚みに研削される。こ
の裏面研削法は、保護フィルムとなる塩化ビニールなど
を基材とする軟質性フィルムを半導体ウエハのパターン
面に貼り付け、軟質フィルム上から半導体ウエハを均一
に加圧して回転させながら、ダイヤモンド粒が樹脂中に
練入された粒石により半導体ウエハ裏面を研削、除去す
るものである。
エハは裏面研削法を用いて所定の厚みに研削される。こ
の裏面研削法は、保護フィルムとなる塩化ビニールなど
を基材とする軟質性フィルムを半導体ウエハのパターン
面に貼り付け、軟質フィルム上から半導体ウエハを均一
に加圧して回転させながら、ダイヤモンド粒が樹脂中に
練入された粒石により半導体ウエハ裏面を研削、除去す
るものである。
【０００３】そして研削された半導体ウエハのスクライ
ブラインを切断して個々の半導体チップに分割し、半導
体チップと外部端子リードとをボンディングワイヤある
いはＴＡＢリードなどを介して相互に電気的に接合さ
せ、樹脂封止後に外部端子リードを加工形成させるとい
うものが一般的な技術であった。
ブラインを切断して個々の半導体チップに分割し、半導
体チップと外部端子リードとをボンディングワイヤある
いはＴＡＢリードなどを介して相互に電気的に接合さ
せ、樹脂封止後に外部端子リードを加工形成させるとい
うものが一般的な技術であった。
【０００４】また、半導体ウエハ上にＡｕバンプなどの
突起電極を形成させるには、前記裏面研削法による半導
体ウエハ裏面を研削し、除去する前もしくは後に、Ｃｒ
などのバリア金属膜を形成して、Ａｕ電解メッキ法によ
りＡｕバンプを選択的に形成させていた。
突起電極を形成させるには、前記裏面研削法による半導
体ウエハ裏面を研削し、除去する前もしくは後に、Ｃｒ
などのバリア金属膜を形成して、Ａｕ電解メッキ法によ
りＡｕバンプを選択的に形成させていた。
【０００５】
【発明が解決しようとする課題】半導体装置は、コンピ
ュータ、ワークステーション、パーソナルコンピュー
タ、ワードプロセッサ、携帯電話、小型携帯カムコーダ
などのあらゆる機器に多量に搭載されている。近年、こ
れらの機器の小型化、軽量化の進展は著しく、また、今
後これらの機器の小型化、軽量化そして高性能化、高機
能化はさらに進むことから、これらの機器に搭載される
半導体装置の小型化、薄形化、高信頼性化への要求は、
半導体素子の高集積化、高機能化という要求と合わせて
加速度的に増大していくものと予測される。しかしなが
ら、半導体ウエハの大口径化の進展にともない従来の裏
面研削法による半導体ウエハ厚の加工には、ハンドリン
グ時もしくは研削時の半導体ウエハの破損防止という制
約により厚みを薄くすることに限界が生じ、この結果、
半導体装置に収納する半導体チップが厚くなり、半導体
装置の薄形化ひいては機器の薄形化を阻害する要因とな
っている。さらに、半導体ウエハは裏面研削時のＡｕバ
ンプへの荷重集中による半導体ウエハの破損を回避する
ために、Ａｕバンプの形成を裏面研削後に行っているの
が一般的であり、Ａｕバンプを形成した後に裏面研削を
行うことは、荷重の局部集中による半導体ウエハの破損
を回避することを考慮すると、非常な困難さを伴うおそ
れがあった。
ュータ、ワークステーション、パーソナルコンピュー
タ、ワードプロセッサ、携帯電話、小型携帯カムコーダ
などのあらゆる機器に多量に搭載されている。近年、こ
れらの機器の小型化、軽量化の進展は著しく、また、今
後これらの機器の小型化、軽量化そして高性能化、高機
能化はさらに進むことから、これらの機器に搭載される
半導体装置の小型化、薄形化、高信頼性化への要求は、
半導体素子の高集積化、高機能化という要求と合わせて
加速度的に増大していくものと予測される。しかしなが
ら、半導体ウエハの大口径化の進展にともない従来の裏
面研削法による半導体ウエハ厚の加工には、ハンドリン
グ時もしくは研削時の半導体ウエハの破損防止という制
約により厚みを薄くすることに限界が生じ、この結果、
半導体装置に収納する半導体チップが厚くなり、半導体
装置の薄形化ひいては機器の薄形化を阻害する要因とな
っている。さらに、半導体ウエハは裏面研削時のＡｕバ
ンプへの荷重集中による半導体ウエハの破損を回避する
ために、Ａｕバンプの形成を裏面研削後に行っているの
が一般的であり、Ａｕバンプを形成した後に裏面研削を
行うことは、荷重の局部集中による半導体ウエハの破損
を回避することを考慮すると、非常な困難さを伴うおそ
れがあった。
【０００６】一方、機器内での半導体装置が占める実装
面積は、半導体素子の高集積化、高機能化にともない増
大する方向にあり、特に、従来の半導体装置の内側はボ
ンディングワイヤ、インナーリードなどの電気的導通経
路を必要とし、かつ、半導体装置の外側には接合を得る
ためのアウターリードを必要とするために本質的に実装
面積は大きくなり、さらには、樹脂厚みと半導体チップ
厚みからなる実装高さも高くなり、これらのことが半導
体装置の小型化、軽量化を阻害し、ひいては、機器の小
型化、軽量化を阻害する要因となっていた。
面積は、半導体素子の高集積化、高機能化にともない増
大する方向にあり、特に、従来の半導体装置の内側はボ
ンディングワイヤ、インナーリードなどの電気的導通経
路を必要とし、かつ、半導体装置の外側には接合を得る
ためのアウターリードを必要とするために本質的に実装
面積は大きくなり、さらには、樹脂厚みと半導体チップ
厚みからなる実装高さも高くなり、これらのことが半導
体装置の小型化、軽量化を阻害し、ひいては、機器の小
型化、軽量化を阻害する要因となっていた。
【０００７】さらに、研削後に分割される半導体チップ
の素子面は外部からのわずかな力により簡単に損傷を受
けやすく、組立工程や実装工程における半導体チップの
ハンドリングや装置条件の設定には細心の注意が必要で
あった。
の素子面は外部からのわずかな力により簡単に損傷を受
けやすく、組立工程や実装工程における半導体チップの
ハンドリングや装置条件の設定には細心の注意が必要で
あった。
【０００８】本発明は、半導体ウエハを裏面研削により
薄く加工しても半導体ウエハ破損が生じないようにする
ことと同時に半導体チップの素子面への損傷が生じない
ようにすること、そして、２次元的な電気的導通経路を
最小にして実装面積を小さくし、かつ、樹脂厚みおよび
半導体チップ厚みを最小にして実装高さを小さくするこ
とを目的としている。
薄く加工しても半導体ウエハ破損が生じないようにする
ことと同時に半導体チップの素子面への損傷が生じない
ようにすること、そして、２次元的な電気的導通経路を
最小にして実装面積を小さくし、かつ、樹脂厚みおよび
半導体チップ厚みを最小にして実装高さを小さくするこ
とを目的としている。
【０００９】
【課題を解決するための手段】本発明の半導体装置は、
前述のような課題を解決するものであり、以下のように
構成されたことを特徴としている。先ず、第１の半導体
装置は、表面に第１の高さの突起電極群と第２の高さの
突起電極群とを有する半導体チップと、これらの突起電
極群の少なくとも先端部を露出して半導体チップの表面
を封止する樹脂膜を具備している。ここで、第１の高さ
の突起電極群と第２の高さの突起電極群が樹脂膜から露
出する突出高さは略同一であるとともに、これらの突起
電極群の間の樹脂膜は段差を有していることとする。ま
た、第２の半導体装置は、突起電極群を有する半導体チ
ップの表面を封止する樹脂膜に、この突起電極群を構成
する各突起電極の周囲を囲む内壁を備えた凹部が設けら
れている。そして、この突起電極群の少なくとも先端部
が樹脂膜から露出している。そして、第３の半導体装置
は、半導体チップ表面の突起電極群の少なくとも先端部
と、この突起電極群の外側部とを露出して半導体チップ
の表面を封止する樹脂膜を具備している。また、突起電
極群の内側部と外側部において、この樹脂膜は段差を有
している。
前述のような課題を解決するものであり、以下のように
構成されたことを特徴としている。先ず、第１の半導体
装置は、表面に第１の高さの突起電極群と第２の高さの
突起電極群とを有する半導体チップと、これらの突起電
極群の少なくとも先端部を露出して半導体チップの表面
を封止する樹脂膜を具備している。ここで、第１の高さ
の突起電極群と第２の高さの突起電極群が樹脂膜から露
出する突出高さは略同一であるとともに、これらの突起
電極群の間の樹脂膜は段差を有していることとする。ま
た、第２の半導体装置は、突起電極群を有する半導体チ
ップの表面を封止する樹脂膜に、この突起電極群を構成
する各突起電極の周囲を囲む内壁を備えた凹部が設けら
れている。そして、この突起電極群の少なくとも先端部
が樹脂膜から露出している。そして、第３の半導体装置
は、半導体チップ表面の突起電極群の少なくとも先端部
と、この突起電極群の外側部とを露出して半導体チップ
の表面を封止する樹脂膜を具備している。また、突起電
極群の内側部と外側部において、この樹脂膜は段差を有
している。
【００１０】
【作用】前述した第１の半導体装置では、段差を有する
樹脂膜から突出高さを略同一にして異なる高さの突起電
極群の先端を露出させたことによって、半導体チップ上
の突起電極が微細ピッチとなっても、隣接リード間のシ
ョートが生じ難いＴＡＢボンディングが容易に行なわれ
るようになる。そして、第２の半導体装置では、各突起
電極の周囲を囲む内壁を備えた凹部を樹脂膜に設けたこ
とで、実装の際に突起電極を半田付けする場合に、この
凹部が各突起電極毎の半田だまりとなる。したがって、
突起電極間での半田ブリッジによるショートが防止され
る。また、第３の半導体装置では、突起電極群の先端部
と外側部とを樹脂膜から露出させたことで、実装の際に
突起電極群の先端部と外側部とで半田接合が図られる。
樹脂膜から突出高さを略同一にして異なる高さの突起電
極群の先端を露出させたことによって、半導体チップ上
の突起電極が微細ピッチとなっても、隣接リード間のシ
ョートが生じ難いＴＡＢボンディングが容易に行なわれ
るようになる。そして、第２の半導体装置では、各突起
電極の周囲を囲む内壁を備えた凹部を樹脂膜に設けたこ
とで、実装の際に突起電極を半田付けする場合に、この
凹部が各突起電極毎の半田だまりとなる。したがって、
突起電極間での半田ブリッジによるショートが防止され
る。また、第３の半導体装置では、突起電極群の先端部
と外側部とを樹脂膜から露出させたことで、実装の際に
突起電極群の先端部と外側部とで半田接合が図られる。
【００１１】
【実施例】本発明の第１の実施例を図１および図２にも
とづいて説明する。図１は本発明の第１の実施例の半導
体装置を示す斜視図であり、図２は第１の実施例の半導
体装置の製造方法について説明する断面図である。図１
は表面に樹脂膜３および突起電極５を形成した半導体ウ
エハ１を個々の半導体チップ２の大きさに切断した状態
を示しており、切断前において表面に樹脂膜３を形成し
た状態で半導体ウエハ１の裏面を裏面研削法を用いて鏡
面状に研削を行って、半導体ウエハ１の厚みを薄く加工
した後、スクライブライン４をダイシングブレードを用
いて切断している。この半導体ウエハ１の裏面の研削
は、裏面研削前に半導体ウエハ１の表面に樹脂膜３を形
成させることにより、樹脂膜３を保護強化板として機能
させ、６インチ径の半導体ウエハ１であればウエハプロ
セス加工時の厚みが約０．６ｍｍのものが裏面研削法に
より０．３５ｍｍ〜０．４ｍｍ程度まで半導体ウエハ１
の厚みを薄く加工でき、８インチ径の半導体ウエハ１で
あってもウエハプロセス加工時の厚みが０．７ｍｍ程度
のものが同様に０．４ｍｍ〜０．５ｍｍ程度まで半導体
ウエハ１の厚みを薄く加工できる。このことにより、半
導体ウエハ１の厚み、すなわち、半導体ウエハ１の大き
さ如何に関わらず半導体ウエハ１の厚みを薄く加工する
とができる。ここで、この樹脂膜３を形成する樹脂材料
には、例えば低応力、高耐熱性を有するポリイミド樹脂
を用いており、樹脂部の形成方法には一般によく用いら
れているポリイミド樹脂をスピンコーティングした後に
熱硬化させる方法を用いている。また所定の樹脂膜厚を
得るためには、スピンコーティングを繰り返すことによ
り容易に得られる。なお、半導体ウエハ１の表面に形成
される樹脂膜３の樹脂材料としては、前述のようなポリ
イミド樹脂の代わりに、低応力、低収縮性を有するエポ
キシ系の樹脂を用いることも可能であり、所定の樹脂膜
３の厚みはスキージ印刷法を用いることにより容易に得
ることができ、この結果、樹脂膜３の保護強化板として
の機能はさらに向上することになる。
とづいて説明する。図１は本発明の第１の実施例の半導
体装置を示す斜視図であり、図２は第１の実施例の半導
体装置の製造方法について説明する断面図である。図１
は表面に樹脂膜３および突起電極５を形成した半導体ウ
エハ１を個々の半導体チップ２の大きさに切断した状態
を示しており、切断前において表面に樹脂膜３を形成し
た状態で半導体ウエハ１の裏面を裏面研削法を用いて鏡
面状に研削を行って、半導体ウエハ１の厚みを薄く加工
した後、スクライブライン４をダイシングブレードを用
いて切断している。この半導体ウエハ１の裏面の研削
は、裏面研削前に半導体ウエハ１の表面に樹脂膜３を形
成させることにより、樹脂膜３を保護強化板として機能
させ、６インチ径の半導体ウエハ１であればウエハプロ
セス加工時の厚みが約０．６ｍｍのものが裏面研削法に
より０．３５ｍｍ〜０．４ｍｍ程度まで半導体ウエハ１
の厚みを薄く加工でき、８インチ径の半導体ウエハ１で
あってもウエハプロセス加工時の厚みが０．７ｍｍ程度
のものが同様に０．４ｍｍ〜０．５ｍｍ程度まで半導体
ウエハ１の厚みを薄く加工できる。このことにより、半
導体ウエハ１の厚み、すなわち、半導体ウエハ１の大き
さ如何に関わらず半導体ウエハ１の厚みを薄く加工する
とができる。ここで、この樹脂膜３を形成する樹脂材料
には、例えば低応力、高耐熱性を有するポリイミド樹脂
を用いており、樹脂部の形成方法には一般によく用いら
れているポリイミド樹脂をスピンコーティングした後に
熱硬化させる方法を用いている。また所定の樹脂膜厚を
得るためには、スピンコーティングを繰り返すことによ
り容易に得られる。なお、半導体ウエハ１の表面に形成
される樹脂膜３の樹脂材料としては、前述のようなポリ
イミド樹脂の代わりに、低応力、低収縮性を有するエポ
キシ系の樹脂を用いることも可能であり、所定の樹脂膜
３の厚みはスキージ印刷法を用いることにより容易に得
ることができ、この結果、樹脂膜３の保護強化板として
の機能はさらに向上することになる。
【００１２】本発明の第１の実施例の半導体装置の製造
方法を図２にもとづいて説明する。まず、第１の工程で
は図２Ａに示すように、パターンが形成された０．６ｍ
ｍ程度の厚みを有する半導体ウエハ１の電極パッド上
に、クロム薄膜を介して電解メッキ法により選択的にＡ
ｕメッキを施し、円柱状の突起電極５を約１００μｍの
高さで形成する。つぎに、第２の工程では図２Ｂに示す
ように、半導体ウエハ１上に突起電極５の上端部を覆う
程度の厚みで樹脂膜３を形成する。そして、第３の工程
では図２Ｃに示すように、この樹脂膜３を保護強化板と
して半導体ウエハ１の裏面を裏面研削法により研削し半
導体ウエハ１の厚みを０．４ｍｍ程度となるように薄く
加工する。第４の工程では図２Ｄに示すように、半導体
ウエハ１の上部に設けられた樹脂膜３の上面を軽くエッ
チングし、突起電極５の上端部を露出させる。第５の工
程では図２Ｅに示すように、ダイシングブレードにてス
クライブライン４の樹脂膜３を削り取り、高温乾燥後、
プラズマＣＶＤ法によりシリコンナイトライド膜６を突
起電極５の上端部を除いて選択的に形成させる。最後
に、第６の工程では図２Ｆに示すように、ダイシング用
粘着性テープ（図示せず）にこの半導体ウエハ１を貼
り、スクライブライン４で半導体ウエハ１を完全にダイ
シングブレードにて削りとり、１個１個の半導体チップ
２に分離する。なお、スクライブライン４の樹脂膜３を
取り除くためには、第５の工程で説明したような物理的
な方法だけではなく、化学的エッチングによる方法も可
能である。一方、シリコンナイトライド膜６の形成は、
絶縁強化保護としての機能は若干低下するが、樹脂膜３
の軽いエッチング直後に行うことも可能である。
方法を図２にもとづいて説明する。まず、第１の工程で
は図２Ａに示すように、パターンが形成された０．６ｍ
ｍ程度の厚みを有する半導体ウエハ１の電極パッド上
に、クロム薄膜を介して電解メッキ法により選択的にＡ
ｕメッキを施し、円柱状の突起電極５を約１００μｍの
高さで形成する。つぎに、第２の工程では図２Ｂに示す
ように、半導体ウエハ１上に突起電極５の上端部を覆う
程度の厚みで樹脂膜３を形成する。そして、第３の工程
では図２Ｃに示すように、この樹脂膜３を保護強化板と
して半導体ウエハ１の裏面を裏面研削法により研削し半
導体ウエハ１の厚みを０．４ｍｍ程度となるように薄く
加工する。第４の工程では図２Ｄに示すように、半導体
ウエハ１の上部に設けられた樹脂膜３の上面を軽くエッ
チングし、突起電極５の上端部を露出させる。第５の工
程では図２Ｅに示すように、ダイシングブレードにてス
クライブライン４の樹脂膜３を削り取り、高温乾燥後、
プラズマＣＶＤ法によりシリコンナイトライド膜６を突
起電極５の上端部を除いて選択的に形成させる。最後
に、第６の工程では図２Ｆに示すように、ダイシング用
粘着性テープ（図示せず）にこの半導体ウエハ１を貼
り、スクライブライン４で半導体ウエハ１を完全にダイ
シングブレードにて削りとり、１個１個の半導体チップ
２に分離する。なお、スクライブライン４の樹脂膜３を
取り除くためには、第５の工程で説明したような物理的
な方法だけではなく、化学的エッチングによる方法も可
能である。一方、シリコンナイトライド膜６の形成は、
絶縁強化保護としての機能は若干低下するが、樹脂膜３
の軽いエッチング直後に行うことも可能である。
【００１３】さらに、図１において前述のように個々の
半導体チップ２の大きさに切り出された半導体装置は、
既に説明した通り裏面研削を施されて薄くなった半導体
チップ２の上面に樹脂膜３が形成されており、この樹脂
膜３の上面からは半導体チップ２のパッド電極に対して
垂直に形成された円柱状の突起電極５の先端部が突出し
ており、その突起電極５は電解メッキ法を用いて形成さ
れたＡｕ電極であり、その高さは８０μｍ〜１００μｍ
である。ただし、この突起電極５の形状は、円柱状であ
っても良いし、角柱状であっても良い。一方、この突起
電極５の突出量は、突起電極５の高さ、樹脂膜３の厚
み、そして、接合安定性から決定され、第１の実施例で
は２０μｍ程度を突出させている。また、第１の実施例
では、半導体チップ２の側面がダイシングされた状態で
露出しており、同様にその裏面が研削された状態で露出
している。さらに、図１では特に図示してはいないが、
これら半導体チップ２の側面、裏面および突起電極５表
面を除いた樹脂膜３最表面には半導体装置としての信頼
性を高めるためのシリコンナイトライド膜６がプラズマ
ＣＶＤ法により２００℃〜２５０℃の比較的低温で１μ
ｍ程度形成され、樹脂膜３への水分吸湿による半導体装
置の信頼性低下を防ぐ絶縁強化保護膜としている。
半導体チップ２の大きさに切り出された半導体装置は、
既に説明した通り裏面研削を施されて薄くなった半導体
チップ２の上面に樹脂膜３が形成されており、この樹脂
膜３の上面からは半導体チップ２のパッド電極に対して
垂直に形成された円柱状の突起電極５の先端部が突出し
ており、その突起電極５は電解メッキ法を用いて形成さ
れたＡｕ電極であり、その高さは８０μｍ〜１００μｍ
である。ただし、この突起電極５の形状は、円柱状であ
っても良いし、角柱状であっても良い。一方、この突起
電極５の突出量は、突起電極５の高さ、樹脂膜３の厚
み、そして、接合安定性から決定され、第１の実施例で
は２０μｍ程度を突出させている。また、第１の実施例
では、半導体チップ２の側面がダイシングされた状態で
露出しており、同様にその裏面が研削された状態で露出
している。さらに、図１では特に図示してはいないが、
これら半導体チップ２の側面、裏面および突起電極５表
面を除いた樹脂膜３最表面には半導体装置としての信頼
性を高めるためのシリコンナイトライド膜６がプラズマ
ＣＶＤ法により２００℃〜２５０℃の比較的低温で１μ
ｍ程度形成され、樹脂膜３への水分吸湿による半導体装
置の信頼性低下を防ぐ絶縁強化保護膜としている。
【００１４】本発明の第１の実施例の半導体装置を種々
の実装形態に適合できることを示すプリント配線板への
接合方法を図３にもとづいて説明する。図３は、図１に
示した本発明の第１の実施例の半導体装置のプリント配
線板への接合方法を示す断面図である。図３Ａにしめす
ように、フットパターン８が形成されたプリント配線板
７へ半導体装置が直接フェイスダウンボンディングされ
ており、フットパターン８上に予め設けられたＡｕバン
プ９と半導体チップ２の突起電極５が熱圧着により合金
接合されている。またこの合金接合部を含めた半導体装
置の信頼性を高めるために、半導体装置の周縁部をエポ
キシ系の封止樹脂１０をポッティング法で封止してい
る。図３Ｂに示すように、図３Ａに示した半導体装置の
裏面に高熱伝導性のシリコン系接着剤１１を塗布し、放
熱板１２となるＡｌ合金板を貼付け、半導体装置からの
放熱性を積極的に向上させている。図３Ｃは、半導体装
置に形成された突起電極５のピッチが微細な場合につい
ての実施例であり、通常のテープキャリア方式のＴＡＢ
テープと半導体チップ２との接合方法と全く同一な方法
で、第１の実施例の半導体装置とＴＡＢテープ１３とを
突起電極５を介して接合させ、そして、このＴＡＢテー
プ１３のリードの終端部とプリント配線板７上のフット
パターン８とを半田接合法を用いて接合させ、この半田
接合部を含む半導体装置の周縁部を図３Ａ，図３Ｂと同
様にエポキシ系の封止樹脂１０でポッティング法により
封止させた例である。図３Ｄは、図３Ｃで説明した半導
体装置裏面に高熱伝導性のシリコン系接着剤１１を塗布
し、放熱板１２となるＡｌ合金板を貼り付け、半導体装
置からの放熱性を向上させている。
の実装形態に適合できることを示すプリント配線板への
接合方法を図３にもとづいて説明する。図３は、図１に
示した本発明の第１の実施例の半導体装置のプリント配
線板への接合方法を示す断面図である。図３Ａにしめす
ように、フットパターン８が形成されたプリント配線板
７へ半導体装置が直接フェイスダウンボンディングされ
ており、フットパターン８上に予め設けられたＡｕバン
プ９と半導体チップ２の突起電極５が熱圧着により合金
接合されている。またこの合金接合部を含めた半導体装
置の信頼性を高めるために、半導体装置の周縁部をエポ
キシ系の封止樹脂１０をポッティング法で封止してい
る。図３Ｂに示すように、図３Ａに示した半導体装置の
裏面に高熱伝導性のシリコン系接着剤１１を塗布し、放
熱板１２となるＡｌ合金板を貼付け、半導体装置からの
放熱性を積極的に向上させている。図３Ｃは、半導体装
置に形成された突起電極５のピッチが微細な場合につい
ての実施例であり、通常のテープキャリア方式のＴＡＢ
テープと半導体チップ２との接合方法と全く同一な方法
で、第１の実施例の半導体装置とＴＡＢテープ１３とを
突起電極５を介して接合させ、そして、このＴＡＢテー
プ１３のリードの終端部とプリント配線板７上のフット
パターン８とを半田接合法を用いて接合させ、この半田
接合部を含む半導体装置の周縁部を図３Ａ，図３Ｂと同
様にエポキシ系の封止樹脂１０でポッティング法により
封止させた例である。図３Ｄは、図３Ｃで説明した半導
体装置裏面に高熱伝導性のシリコン系接着剤１１を塗布
し、放熱板１２となるＡｌ合金板を貼り付け、半導体装
置からの放熱性を向上させている。
【００１５】次に、本発明の第２の実施例を図４にもと
づいて説明する。図４Ａは、本発明の第２の実施例の半
導体装置を示す斜視図であり、図４Ｂは図４Ａの側面図
を示している。図４Ａ、図４Ｂに示すように、裏面研削
により薄く加工された半導体チップ２上に２つの異なる
高さを有した突起電極５が千鳥状に半導体チップ２の周
囲に形成されている。そして、半導体チップ２の内側に
形成された突起電極５の配列には高い突起電極５が、そ
の外側に形成された突起電極５の配列には低い突起電極
５が形成され、突出量が２０μｍ前後となるように樹脂
膜３が段状に形成されている。このように半導体装置を
構成したことにより、半導体チップ２上の突起電極５が
微細ピッチとなっても、隣接リード間のショートが生じ
にくいＴＡＢボンディングが容易に行えるようになる。
づいて説明する。図４Ａは、本発明の第２の実施例の半
導体装置を示す斜視図であり、図４Ｂは図４Ａの側面図
を示している。図４Ａ、図４Ｂに示すように、裏面研削
により薄く加工された半導体チップ２上に２つの異なる
高さを有した突起電極５が千鳥状に半導体チップ２の周
囲に形成されている。そして、半導体チップ２の内側に
形成された突起電極５の配列には高い突起電極５が、そ
の外側に形成された突起電極５の配列には低い突起電極
５が形成され、突出量が２０μｍ前後となるように樹脂
膜３が段状に形成されている。このように半導体装置を
構成したことにより、半導体チップ２上の突起電極５が
微細ピッチとなっても、隣接リード間のショートが生じ
にくいＴＡＢボンディングが容易に行えるようになる。
【００１６】つぎに本発明の第３の実施例および第４の
実施例を、図５および図６にもとづいて説明する。図５
および図６は、それぞれ第３の実施例および第４の実施
例の半導体装置を示す斜視図である。図５に示す第３の
実施例は、半導体装置に突出させた突起電極５の周囲部
の樹脂膜３に凹部１４を形成させてあり、この凹部１４
を、図３Ａに示す突起電極５とフットパターン８との接
合材料にＡｕバンプ９の代わりに半田を用いたときに、
隣接した突起電極５間での半田ブリッジによるショート
を防ぐための半田だまりの役目を持たせている。一方、
図６に示す第４の実施例は、半導体装置に突設させた突
起電極５の上端部と円柱側部のうちの外側部を露出させ
た例であり、プリント配線板７に凹状の半導体装置収納
部（図示せず）と前記半導体装置収納部の側面に縦状の
導体パターン（図示せず）と底面に導体パターンを連続
して設け、第４の実施例に示した半導体装置をプリント
配線板７の半導体装置収納部に収納し、半導体装置の突
起電極５の上端部と円柱側部とを前記導体パターンとを
半田接合させるようにして半田接合時の信頼性向上をは
かると同時に、プリント配線板７への実装時の高さの低
減をはかっている。
実施例を、図５および図６にもとづいて説明する。図５
および図６は、それぞれ第３の実施例および第４の実施
例の半導体装置を示す斜視図である。図５に示す第３の
実施例は、半導体装置に突出させた突起電極５の周囲部
の樹脂膜３に凹部１４を形成させてあり、この凹部１４
を、図３Ａに示す突起電極５とフットパターン８との接
合材料にＡｕバンプ９の代わりに半田を用いたときに、
隣接した突起電極５間での半田ブリッジによるショート
を防ぐための半田だまりの役目を持たせている。一方、
図６に示す第４の実施例は、半導体装置に突設させた突
起電極５の上端部と円柱側部のうちの外側部を露出させ
た例であり、プリント配線板７に凹状の半導体装置収納
部（図示せず）と前記半導体装置収納部の側面に縦状の
導体パターン（図示せず）と底面に導体パターンを連続
して設け、第４の実施例に示した半導体装置をプリント
配線板７の半導体装置収納部に収納し、半導体装置の突
起電極５の上端部と円柱側部とを前記導体パターンとを
半田接合させるようにして半田接合時の信頼性向上をは
かると同時に、プリント配線板７への実装時の高さの低
減をはかっている。
【００１７】以上説明してきたように、本発明の半導体
装置は半導体チップ２の表面に樹脂膜３を形成すること
により、半導体ウエハ１の破損、半導体チップ２の素子
面の損傷を生じないようにすることができる。また、プ
リント配線板７への実装時の２次元的な電気導通経路を
最小にすると同時に実装高さを小さくすることができ
る。
装置は半導体チップ２の表面に樹脂膜３を形成すること
により、半導体ウエハ１の破損、半導体チップ２の素子
面の損傷を生じないようにすることができる。また、プ
リント配線板７への実装時の２次元的な電気導通経路を
最小にすると同時に実装高さを小さくすることができ
る。
【００１８】
【発明の効果】以上説明したように、本発明の請求項１
に係る半導体装置では、段差を有する樹脂膜から突出高
さを略同一にして異なる高さの突起電極群の先端を露出
させたことによって、半導体チップ上の突起電極が微細
ピッチとなっても、隣接リード間のショートが生じ難い
ＴＡＢボンディングを容易に行なうことができ、半導体
装置の小型化を達成することが可能になる。そして、請
求項２に係る半導体装置では、各突起電極の周囲を囲む
内壁を備えた凹部を樹脂膜に設けたことで、実装の際に
突起電極を半田付けする場合に、この凹部を各突起電極
毎の半田だまりとすることができ、隣接した突起電極間
での半田ブリッジによるショートを防止することが可能
になる。また、請求項３に係る半導体装置では、突起電
極群の先端部と外側部とを樹脂膜から露出させたこと
で、実装の際に突起電極群の先端部と外側部とで半田接
合を図ることが可能になり、半田接合の信頼性の向上を
図ると共に、プリント配線板への実装の高さの低減を図
ることができる。
に係る半導体装置では、段差を有する樹脂膜から突出高
さを略同一にして異なる高さの突起電極群の先端を露出
させたことによって、半導体チップ上の突起電極が微細
ピッチとなっても、隣接リード間のショートが生じ難い
ＴＡＢボンディングを容易に行なうことができ、半導体
装置の小型化を達成することが可能になる。そして、請
求項２に係る半導体装置では、各突起電極の周囲を囲む
内壁を備えた凹部を樹脂膜に設けたことで、実装の際に
突起電極を半田付けする場合に、この凹部を各突起電極
毎の半田だまりとすることができ、隣接した突起電極間
での半田ブリッジによるショートを防止することが可能
になる。また、請求項３に係る半導体装置では、突起電
極群の先端部と外側部とを樹脂膜から露出させたこと
で、実装の際に突起電極群の先端部と外側部とで半田接
合を図ることが可能になり、半田接合の信頼性の向上を
図ると共に、プリント配線板への実装の高さの低減を図
ることができる。
【図１】本発明の第１の実施例の半導体装置を示す斜視
図。
図。
【図２】本発明の第１の実施例の半導体装置の製造方法
について説明する断面図。
について説明する断面図。
【図３】本発明の第１の実施例の半導体装置のプリント
配線板への接合方法を示す断面図。
配線板への接合方法を示す断面図。
【図４】本発明の第２の実施例の半導体装置を示す斜視
図および断面図。
図および断面図。
【図５】本発明の第３の実施例の半導体装置を示す斜視
図。
図。
【図６】本発明の第４の実施例の半導体装置を示す斜視
図である。
図である。
１ 半導体ウエハ ２ 半導体チップ ３ ポリイミド樹脂膜 ４ スクライブライン ５ 突起電極 ６ シリコンナイトライド膜 ７ プリント配線板 ８ フットパターン ９ Ａｕバンプ １０ 封止樹脂 １１ シリコン系接着剤 １２ 放熱板 １３ ＴＡＢテープ
Claims (7)
- 【請求項１】 表面に第１の高さの突起電極群と第２の
高さの突起電極群を有する半導体チップと、 前記第１の高さの突起電極群と前記第２の高さの突起電
極群の少なくとも先端部を露出して前記半導体チップの
表面を封止する樹脂膜を具備し、 前記第１の高さの突起電極群と前記第２の高さの突起電
極群が前記樹脂膜から露出する突出高さは略同一である
とともに、前記第１の高さの突起電極群と前記第２の高
さの突起電極群の間の前記樹脂膜は段差を有することを
特徴とする半導体装置。 - 【請求項２】 表面に突起電極群を有する半導体チップ
と、 前記半導体チップの表面を封止する樹脂膜とを具備し、 前記樹脂膜には前記突起電極群を構成する各突起電極の
周囲を囲む内壁を備えた凹部が設けられ、前記突起電極
群の少なくとも先端部が当該樹脂膜から露出しているこ
とを特徴とする半導体装置。 - 【請求項３】 表面に突起電極群を有する半導体チップ
と、 前記突起電極群の少なくとも先端部と、前記突起電極群
の外側部とを露出して前記半導体チップの表面を封止す
る樹脂膜を具備し、 前記突起電極群の内側部と外側部において、前記樹脂膜
は段差を有することを特徴とする半導体装置。 - 【請求項４】 前記半導体チップは少なくともその側面
が露出していることを特徴とする請求項１ないし請求項
３いずれか１項記載の半導体装置。 - 【請求項５】 前記半導体チップはその側面および下面
が露出していることを特徴とする請求項１ないし請求項
３いずれか１項記載の半導体装置。 - 【請求項６】 前記樹脂膜の少なくとも表面に絶縁保護
強化膜を有することを特徴とする請求項１ないし請求項
３いずれか１項記載の半導体装置。 - 【請求項７】 前記樹脂膜の表面および側面に絶縁保護
強化膜を有することを特徴とする請求項１ないし請求項
３いずれか１項記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03211207A JP3128878B2 (ja) | 1991-08-23 | 1991-08-23 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03211207A JP3128878B2 (ja) | 1991-08-23 | 1991-08-23 | 半導体装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23319798A Division JP3189799B2 (ja) | 1991-08-23 | 1998-08-19 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0555278A JPH0555278A (ja) | 1993-03-05 |
| JP3128878B2 true JP3128878B2 (ja) | 2001-01-29 |
Family
ID=16602112
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03211207A Expired - Lifetime JP3128878B2 (ja) | 1991-08-23 | 1991-08-23 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3128878B2 (ja) |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3007497B2 (ja) | 1992-11-11 | 2000-02-07 | 三菱電機株式会社 | 半導体集積回路装置、その製造方法、及びその実装方法 |
| JP3646349B2 (ja) * | 1995-05-17 | 2005-05-11 | 株式会社デンソー | 半導体装置の製造方法 |
| US6881611B1 (en) | 1996-07-12 | 2005-04-19 | Fujitsu Limited | Method and mold for manufacturing semiconductor device, semiconductor device and method for mounting the device |
| EP1189271A3 (en) * | 1996-07-12 | 2003-07-16 | Fujitsu Limited | Wiring boards and mounting of semiconductor devices thereon |
| CN1783470B (zh) * | 1996-07-12 | 2013-02-06 | 富士通半导体股份有限公司 | 半导体装置 |
| CN1106036C (zh) * | 1997-05-15 | 2003-04-16 | 日本电气株式会社 | 芯片型半导体装置的制造方法 |
| JP3497722B2 (ja) | 1998-02-27 | 2004-02-16 | 富士通株式会社 | 半導体装置及びその製造方法及びその搬送トレイ |
| JP2000012745A (ja) | 1998-06-24 | 2000-01-14 | Nec Corp | 半導体パッケージおよびその製造方法 |
| JP3577419B2 (ja) | 1998-12-17 | 2004-10-13 | 新光電気工業株式会社 | 半導体装置およびその製造方法 |
| JP3065309B1 (ja) | 1999-03-11 | 2000-07-17 | 沖電気工業株式会社 | 半導体装置の製造方法 |
| JP4636096B2 (ja) * | 1999-03-19 | 2011-02-23 | 株式会社デンソー | 半導体装置およびその製造方法 |
| JP3423245B2 (ja) | 1999-04-09 | 2003-07-07 | 沖電気工業株式会社 | 半導体装置及びその実装方法 |
| JP2000340736A (ja) * | 1999-05-26 | 2000-12-08 | Sony Corp | 半導体装置及びその実装構造、並びにこれらの製造方法 |
| JP3339838B2 (ja) | 1999-06-07 | 2002-10-28 | ローム株式会社 | 半導体装置およびその製造方法 |
| KR100699649B1 (ko) * | 1999-08-23 | 2007-03-23 | 로무 가부시키가이샤 | 반도체장치 및 그 제조방법 |
| US6350664B1 (en) * | 1999-09-02 | 2002-02-26 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method of manufacturing the same |
| JP4403631B2 (ja) | 2000-04-24 | 2010-01-27 | ソニー株式会社 | チップ状電子部品の製造方法、並びにその製造に用いる擬似ウエーハの製造方法 |
| FR2817656B1 (fr) * | 2000-12-05 | 2003-09-26 | Gemplus Card Int | Isolation electrique de microcircuits regroupes avant collage unitaire |
| JP3910363B2 (ja) | 2000-12-28 | 2007-04-25 | 富士通株式会社 | 外部接続端子 |
| JP2006253175A (ja) * | 2005-03-08 | 2006-09-21 | Nec Corp | 半導体パッケージ及びその製造方法 |
| KR100713932B1 (ko) * | 2006-03-29 | 2007-05-07 | 주식회사 하이닉스반도체 | 플립 칩 본디드 패키지 |
| JP2008147697A (ja) * | 2008-02-04 | 2008-06-26 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP5436827B2 (ja) * | 2008-03-21 | 2014-03-05 | 日立化成株式会社 | 半導体装置の製造方法 |
| JP2013149834A (ja) * | 2012-01-20 | 2013-08-01 | Toyota Motor Corp | 半導体装置 |
| EP3706171A4 (en) * | 2017-11-01 | 2021-04-21 | Sony Semiconductor Solutions Corporation | IMAGING ELEMENT, IMAGING DEVICE, ELECTRONIC APPARATUS, AND IMAGING ELEMENT MANUFACTURING METHOD |
-
1991
- 1991-08-23 JP JP03211207A patent/JP3128878B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0555278A (ja) | 1993-03-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3128878B2 (ja) | 半導体装置 | |
| EP1505643B1 (en) | Semiconductor device and manufacturing method thereof | |
| US6972480B2 (en) | Methods and apparatus for packaging integrated circuit devices | |
| US7271466B2 (en) | Semiconductor device with sidewall wiring | |
| JP4183375B2 (ja) | 半導体装置及びその製造方法 | |
| US7981807B2 (en) | Manufacturing method of semiconductor device with smoothing | |
| JP3335575B2 (ja) | 半導体装置およびその製造方法 | |
| US7227243B2 (en) | Semiconductor device | |
| JP2004140037A (ja) | 半導体装置、及びその製造方法 | |
| JP3189799B2 (ja) | 半導体装置の製造方法 | |
| JP2003078106A (ja) | チップ積層型パッケージ素子及びその製造方法 | |
| JPH05326735A (ja) | 半導体装置及びその製造方法 | |
| JP2895920B2 (ja) | 半導体装置及びその製造方法 | |
| JP3402086B2 (ja) | 半導体装置およびその製造方法 | |
| US20240047498A1 (en) | Electrical interconnection of image sensor package | |
| JP2004134480A (ja) | 半導体装置及びその製造方法 | |
| JP4334397B2 (ja) | 半導体装置及びその製造方法 | |
| JP2003163313A (ja) | 半導体装置及びその製造方法 | |
| JP2002261192A (ja) | ウエハレベルｃｓｐ | |
| JPH05326618A (ja) | 半導体装置 | |
| KR20100019634A (ko) | 반도체 디바이스 및 그 제조 방법 | |
| JP2001319996A (ja) | 半導体装置の製造方法 | |
| JPH11340267A (ja) | 半導体チップとその製造方法および半導体装置 | |
| JP2003124240A (ja) | 半導体装置の製造方法 | |
| JP2001110980A (ja) | 半導体チップおよびその製造方法ならびに半導体装置ならびに回路基板ならびに電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071117 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081117 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091117 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091117 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101117 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111117 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111117 Year of fee payment: 11 |