JP2004134480A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2004134480A JP2004134480A JP2002295722A JP2002295722A JP2004134480A JP 2004134480 A JP2004134480 A JP 2004134480A JP 2002295722 A JP2002295722 A JP 2002295722A JP 2002295722 A JP2002295722 A JP 2002295722A JP 2004134480 A JP2004134480 A JP 2004134480A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- semiconductor device
- uneven shape
- manufacturing
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
【課題】より優れた放熱性が得られるCSP(チップサイズパッケージ)の形態を有する高信頼性の半導体装置及びその製造方法を提供する。
【解決手段】CSP10は、半導体チップ11の図示しない電極パッド部がバンプBMP及びインターポーザ12のパターンを介して所定の外部端子13に導かれる構成である。半導体チップ11の主表面とインターポーザ12との対向領域には固着作用、保護作用等を兼ねた部材14が設けられている。外部に晒される半導体チップ11の裏面11Bに凹凸形状15が直に形成されている。凹凸形状15は放熱フィンを呈する。凹凸形状15は例えば半導体チップ11の裏面11Bに対し、ブレード等による切削工程、または選択的に化学的にエッチングすることにより実現する。
【選択図】 図1
【解決手段】CSP10は、半導体チップ11の図示しない電極パッド部がバンプBMP及びインターポーザ12のパターンを介して所定の外部端子13に導かれる構成である。半導体チップ11の主表面とインターポーザ12との対向領域には固着作用、保護作用等を兼ねた部材14が設けられている。外部に晒される半導体チップ11の裏面11Bに凹凸形状15が直に形成されている。凹凸形状15は放熱フィンを呈する。凹凸形状15は例えば半導体チップ11の裏面11Bに対し、ブレード等による切削工程、または選択的に化学的にエッチングすることにより実現する。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
本発明は、特にチップサイズパッケージ(CSP)製品に適用される。放熱効率の改善を要する半導体装置及びその製造方法に関する。
【0002】
【従来の技術】
半導体集積回路の高集積化、コンパクト化に伴ない、半導体パッケージも小型化が要求される。その中でチップサイズパッケージ(CSP)、ウェハレベルCSPと呼ばれるものは、実装面積が小さくて上記要求を満足させる有用な構造である。このようなCSPも、高機能化に伴い内部素子回路からの発熱量が増大する傾向にある。回路動作の信頼性を高めるためにも発熱を効率良く除去することが重要である。
【0003】
従来から半導体チップを封止するパッケージには、放熱フィンを有する構成があった。例えば放熱フィンが金属、さらには樹脂材のものも開示されている(例えば、特許文献1参照)。また、CSPやBGA(ボールグリッドアレイ)パッケージの所定の外面に、熱放射率を向上させる皮膜を形成する構成が開示されている(例えば、特許文献2参照)。このような皮膜は、各種印刷手段やインクジェット等により形成され、μm級(μm〜20μm)程度の凹凸を有することが示されている。
【0004】
【特許文献1】
特開平6−275668号公報(図1、図2)
【特許文献2】
特開平11−67998号公報(第6頁〜8頁、図1〜図4)
【0005】
【発明が解決しようとする課題】
従来、CSP製品に関し、そのチップ自体に放熱性を高める構造があまりとられていなかった。上述の[特許文献2]におけるCSPへの皮膜に関しては放熱対策の一助にはなると考えられる。しかし、さらなる小型化、薄型化への要求、かつ高い駆動電流や動作の高周波化がさらに増した場合、放熱問題が深刻化する。従って、より優れた放熱構造が必要になる。
【0006】
本発明は上記のような事情を考慮してなされたもので、より優れた放熱性が得られるCSPの形態を有する高信頼性の半導体装置及びその製造方法を提供しようとするものである。
【0007】
【課題を解決するための手段】
本発明の[請求項1]に係る半導体装置は、
内部の集積回路に関係する接続端子を配し回路配線の作り込まれた変換基材と一体化された半導体チップの主表面と、
前記変換基材表面に設けられた前記半導体チップの外部接続部と、
少なくとも凹凸形状が直に形成された前記半導体チップの裏面と、
を具備したことを特徴とする。
【0008】
上記本発明に係る半導体装置によれば、半導体チップの裏面に凹凸形状が直に形成され、表面積が増大する。これにより、優れた放熱効率を得る。
【0009】
本発明の[請求項2]に係る半導体装置は、[請求項1]に従属し、
前記半導体チップの側面に凹凸形状が直に形成されていることを特徴とする。表面積をさらに増大させるための形態である。これにより、優れた放熱効率を得る。
【0010】
本発明の[請求項3]に係る半導体装置は、[請求項1]または[請求項2]に従属し、
前記凹凸形状は、放熱フィンを兼ねていることを特徴とする。
すなわち、放熱作用を得るために放熱フィン形状として外部に呈する。
【0011】
本発明の[請求項4]に係る半導体装置は、[請求項1]〜[請求項3]いずれか一つに従属し、
前記凹凸形状は、金属膜が被覆されていることを特徴とする。
上記金属は放熱作用の優れた熱良導体を選べばよい。
また、本発明の[請求項5]に係る半導体装置は、[請求項1]〜[請求項3]いずれか一つに従属し、
前記凹凸形状は、それ自体が金属部材で構成されていることを特徴とする。
上記金属は放熱作用の優れた熱良導体を選べばよい。
【0012】
本発明の[請求項6]に係る半導体装置の製造方法は、
半導体チップの配列領域を有する半導体ウェハにおいてその主表面側を保護し、裏面側を処理対象とする準備工程と、
前記半導体ウェハの裏面に凹凸形状を形成する工程と、
前記半導体ウェハを半導体チップに分離する工程と、
を具備したことを特徴とする。
【0013】
上記本発明に係る半導体装置の製造方法によれば、半導体チップに分離する前の段階で、半導体ウェハ裏面への凹凸形状形成、すなわち、表面積が増大するよう加工される。半導体チップに分離された後でも、チップサイズパッケージとして有利な構成が保てる。
【0014】
また、上記[請求項6]に係る発明方法に関し、半導体ウェハ裏面への凹凸形状形成のバリエーションとして、各々[請求項6]に従属して次のような特徴を有する。
[請求項7]として、
前記半導体ウェハの裏面に凹凸形状を形成する工程は、少なくとも半導体面を直に切削する加工を含むことを特徴とする。
[請求項8]として、
前記半導体ウェハの裏面に凹凸形状を形成する工程は、少なくとも半導体面を選択的に化学的にエッチングする工程を含むことを特徴とする。
[請求項9]として、
前記半導体ウェハの裏面に凹凸形状を形成する工程は、少なくとも半導体面を直に切削する加工と、この加工によってできた凹凸表面に金属膜を被覆する工程と、を含むことを特徴とする。
[請求項10]として、
前記半導体ウェハの裏面に凹凸形状を形成する工程は、少なくとも半導体面を選択的に化学的にエッチングする工程と、このエッチングによってできた凹凸表面に金属膜を被覆する工程と、を含むことを特徴とする。
[請求項11]として、
前記半導体ウェハの裏面に凹凸形状を形成する工程は、少なくとも半導体面に対しメッキ用のシード層を被覆する工程と、前記シード層上に選択的にメッキ成長させる工程と、を含むことを特徴とする。
【0015】
また、本発明の[請求項12]に係る半導体装置の製造方法は、[請求項6]〜[請求項11]いずれか一つに従属し、
前記半導体チップの側面に凹凸形状を形成する工程をさらに具備したことを特徴とする。表面積をさらに増大させるための加工をして、より優れた放熱効率を得ようとする手法である。
【0016】
【発明の実施の形態】
図1は、本発明の第1実施形態に係る半導体装置の構成であり、CSP(チップサイズパッケージ)を示す投影図である。CSP10は、一般に半導体チップ11をフェイスダウン構造とする。すなわち、内部の集積回路に関係する接続端子を配した主表面11Sが、インターポーザ12と対向、要所が電気的に接続している。インターポーザ12は回路配線の作り込まれた変換基材であり、外部端子13が設けられている。すなわち、半導体チップ11の図示しない電極パッド部がバンプBMP及びインターポーザ12のパターンを介して所定の外部端子13に導かれる構成である。外部端子13はボールグリッドの他、ピングリッド、ランド等様々あり別段限定されない。
【0017】
半導体チップ11の主表面とインターポーザ12との対向領域には固着作用、保護作用等を兼ねた部材14が設けられている。部材14は様々あり別段限定されない。例えばアンダーフィルと呼ばれる絶縁性の保護部材(例えば樹脂系)の充填や、半導体チップ11の主表面とインターポーザ12との直接装着が可能なACF(異方性導電膜)、圧接ペースト(ACP(異方性導電ペースト)やNCP(絶縁樹脂ペースト))が考えられる。
【0018】
上記のようなCSP10において、外部に晒される半導体チップ11の裏面11Bに凹凸形状15が直に形成されている。凹凸形状15は放熱フィンを呈し、その高低差は、CSP10自体のサイズ、実装部の高さ余裕にもよるが、だいたい数十μm、好ましくは50μm程度、あるいはそれ以上の大きさを有する。高低差が大きい方が放熱性は向上する。
【0019】
上記構成によれば、CSP10は、少なくとも半導体チップ11の裏面11Bに凹凸形状が直に形成され、表面積が増大する。ここでは、半導体チップ本体がシリコンであって、シリコン表面が凹凸形状15、すなわち放熱フィンを呈している。これにより、優れた放熱効率が得られる。なお、CSP10の実装面積に支障なければ、半導体チップ11の裏面11Bのみならず、側面にも凹凸形状を設ける形態であってもよい。
【0020】
図2は、本発明の第2実施形態に係る半導体装置、CSPを示す投影図である。前記第1実施形態に比べて異なる点は、半導体チップ11の裏面11Bのみならず、側面にも凹凸形状を設ける形態となっていることである。その他の構成は第1実施形態と同様であるので、同一の符号を付して説明する。
【0021】
CSP20は、外部に晒される半導体チップ11の裏面11Bに凹凸形状15が直に形成されていると共に、側面にも凹凸形状16が形成されている。凹凸形状16は例えばセラミックの枠体であって、半導体チップ11側面に嵌め込まれ固定されている。凹凸形状16の高低差は実装面積の余裕度を考慮して設定される。また、図示しないが、凹凸形状16はその他の形態としては、直に凹凸を掘り込んだ形態も考えられる。このような構成により、第1実施形態と同様、またはそれ以上の優れた放熱効率を得ることができる。
【0022】
図3は、本発明の第3実施形態に係る半導体装置、CSPを示す投影図である。前記第1実施形態に比べて異なる点は、半導体チップ11の裏面11Bの凹凸形状15表面に金属膜が被覆されていることである。その他の構成は第1実施形態と同様であるので、同一の符号を付して説明する。
【0023】
CSP30は、外部に晒される半導体チップ11の裏面11Bに凹凸形状15が直に形成され、凹凸形状15表面に例えば銅薄膜19が被覆されている。このような構成により、第1実施形態と同様、またはそれ以上の優れた放熱効率を得ることができる。この実施形態では被覆する金属膜を銅としたが、その他にも放熱作用の優れた熱良導体を選ぶことができる。銀やアルミニウムなども熱良導体と考えられる。また、金属を含有する塗料で被覆することも考えられる。なお、図示しないが、前記第2実施形態のCSP20の構成に適用してもよい。すなわち、凹凸形状15表面に加え、側面の凹凸形状16表面にも適当な金属膜の被覆がなされていることも考えられる。
【0024】
図4は、本発明の第4実施形態に係る半導体装置、CSPを示す投影図である。前記第1実施形態に比べて異なる点は、半導体チップ11の裏面11Bに金属部材でなる凹凸形状が形成されていることである。その他の構成は第1実施形態と同様であるので、同一の符号を付して説明する。
【0025】
CSP40は、外部に晒される半導体チップ11の裏面11Bに例えば銅部材でなる凹凸形状18が直に形成されている。このような構成により、第1実施形態と同様、またはそれ以上の優れた放熱効率を得ることができる。なお、凹凸形状18は銅部材に限らず、他の熱良導体でもよい。また、図示しないが、前記第2実施形態のCSP20のような、側面の凹凸形状16の構成、さらに凹凸形状16への金属膜の被覆加工を組み合わせてもよい。
【0026】
図5は、本発明の第5実施形態に係る半導体装置の製造方法を示す流れ図であり、上述の各実施形態の構成を実現するための製法を示している。そして、図6〜図13は、それぞれ上記各実施形態の構成を実現するための一具体例を示す概観図である。各実施形態の構成と同様の箇所には同一の符号を付して説明する。まず、図5を参照する。半導体チップの配列領域を有する半導体ウェハにおいてその主表面側を保護し、裏面側を処理対象とする準備工程を行う(処理S1)。次に、半導体ウェハの裏面に凹凸形状を形成する工程を経る(処理S2)。その後、半導体ウェハを半導体チップに分離する工程を経る(処理S3)。
【0027】
上記処理S1については、例えば図6に示すように、半導体チップの配列領域を有する半導体ウェハWafの主表面側に保護テープ材を貼る。保護テープ材はその後の処理に応じた材質、密着性等の性能が要求される。保護テープ材に限らず、例えば図7に示すように、レジスト材による保護形態を利用してもよい。場合によっては、半導体ウェハWafは既にインターポーザ12が装着されているものも考えられる。このときはインターポーザ12を覆う上記保護テープ材やレジスト材による保護を要する(図8)。
【0028】
上記処理S2については、例えば図9に示すような、半導体ウェハWaf裏面の半導体面を直に切削するブレード91による切削加工である。ブレード91はダイシングブレードを用いることも考えられる。このとき、上記処理S1では例えば保護テープ材が利用される(図6)。これにより、前記第1実施形態を実現する。その他、例えば図10(a)〜(d)に示す一連の工程による、ドライエッチングやウェットエッチングを利用することができる。すなわち、半導体ウェハWaf裏面の半導体面を選択的に化学的にエッチング処理するようにしてもよい。このとき、上記処理S1ではレジスト材による保護形態が適用される(図7)。これにより、前記第1実施形態を実現する。
【0029】
なお、上記処理S2における凹凸形状加工は、半導体ウェハWaf裏面の半導体面を予め研削し、半導体ウェハWafをある程度薄くする工程を経てから行う場合が多い。このときは、最終的な上記凹凸形状の高低差をどれほどにするかを考慮して、凹凸形状加工に関する適当な厚み余裕を残すようにしておく必要がある。
【0030】
さらに、上記処理S2について、前記第3実施形態(図3)を実現するなら、図9や図10に示した加工形態に加え、銅薄膜19を被覆するため例えば図11に示すようなスパッタ工程が必要になる。あるいは金属材含有塗料を塗布するようにしてもよい。スパッタ工程を経る場合、上記処理S1における半導体ウェハの主表面側の保護に、導電性の保護材または保護テープ材、絶縁性の保護材または保護テープ材いずれを用いるかは、使用されるスパッタ装置に従う。
【0031】
一方、上記処理S2について、前記第4実施形態(図4)を実現するなら、例えば図12に示すような処理が必要になる。すなわち、上記処理S1における半導体ウェハWafの主表面側の保護処理後に、ウェハ裏面の半導体面への銅薄膜のスパッタ形成(図12(a))、レジストパターンの形成を経て、例えば銅の電解メッキあるいは無電解メッキによる成長(図12(b),(c))、レジストパターン除去により、銅の凹凸形状18を実現する(図12(c))。なお、銅に限らず、放熱作用に優れた他の熱良導体金属の形成も考えられる。
【0032】
次に、上記処理S3、つまり、半導体ウェハWafを半導体チップに分離する工程を経る。これは図13に示すように、周知のダイシング工程により実現する。半導体ウェハWafの所定面にダイシング保護テープを貼り、ダイシングし、それぞれの半導体チップ11に切り離す。ここで、半導体ウェハWafに既にインターポーザ12が装着されているものであれば、CSPが切り出される形態となる。
【0033】
また、インターポーザ12が装着されていないものであれば、各半導体チップ11はそれぞれインターポーザ12と接続する工程を経る(図示せず)。すなわち、半導体チップ11の主表面とインターポーザ12の各接続部とを対向させ、固着作用、保護作用等を兼ねた部材14を伴い接続する。部材14は様々ある。例えば熱圧着やボンディング後にアンダーフィルと呼ばれる絶縁性の保護部材(例えば樹脂系)を充填する。また、半導体チップ11の主表面とインターポーザ12との直接装着が可能なACF(異方性導電膜)、圧接ペースト(ACP(異方性導電ペースト)やNCP(絶縁樹脂ペースト))を利用する。
【0034】
上記実施形態の方法によれば、半導体チップ11に分離する前の段階で、半導体ウェハWaf裏面への凹凸形状形成、すなわち、表面積が増大するよう加工される。半導体チップ11に分離された後でも、CSPとして有利な構成が保てる利点がある。なお、凹凸形状加工におけるパターンはストライプ状の他にもマトリクス状等他のパターンも形成可能である。
【0035】
図14は、本発明の第6実施形態に係る半導体装置の製造方法を示す流れ図である。上述の各実施形態のような構成に、特に第2実施形態で示したような、チップ側面にも凹凸形状を設ける製法を示している。図15、図16は、それぞれチップ側面へ凹凸形状を設けるための一具体例を示す概観図である。
図14において、第5実施形態と異なる点は、処理S4が示されていることであり、その他は同様である。すなわち、処理S1〜処理S3については、必要な構成に応じて適宜、前記図6〜図13いずれかに示すような実施方法が利用される。処理S3以降において、半導体チップ側面に凹凸形状を設ける(処理S4)。これにつき、次に説明する。
【0036】
処理S3を経た後、半導体チップ11は、図15に示すように、予め焼成しておいた外周が凹凸形状のセラミックの枠体161が嵌め込まれる。半導体チップ11側面と枠体161の固定面には適当な接着部材が介在していてもよい。枠体161の大きさは実装面積の余裕度を考慮して設定される。枠体161はセラミックの他、熱良導体を選ぶこともできる。また、図16に示すように、チップの信頼性を損なわずに直に凹凸を掘り込んで、凹凸形状17を形成するようにしてもよい。
【0037】
上述のような処理S4の後、半導体ウェハWafに既にインターポーザ12が装着されているものであれば、CSP20のように側面にも凹凸形状16が形成された製品となる。また、インターポーザ12が装着されていないものであれば、各半導体チップ11はそれぞれインターポーザ12と接続する工程を経る(図示せず)。すなわち、半導体チップ11の主表面とインターポーザ12の各接続部とを対向させ、固着作用、保護作用等を兼ねた部材14を伴い接続する。部材14は様々ある。例えば熱圧着やボンディング後にアンダーフィルと呼ばれる絶縁性の保護部材(例えば樹脂系)を充填する。また、半導体チップ11の主表面とインターポーザ12との直接装着が可能なACF(異方性導電膜)、圧接ペースト(ACP(異方性導電ペースト)やNCP(絶縁樹脂ペースト))を利用する。
【0038】
上記各実施形態の方法によれば、半導体チップにする前の段階で、半導体ウェハ裏面への凹凸形状形成、すなわち、表面積が増大するよう加工される。半導体チップに分離された後にも、半導体チップ側面を利用し、実装面積に支障ない程度にさらなる表面積の増大を図ることができる。
【0039】
【発明の効果】
以上説明したように本発明によれば、少なくとも半導体チップの裏面に凹凸形状(放熱フィン形状)が直に形成され、表面積が増大する。これにより、優れた放熱効率を得る。また、半導体チップに分離する前の段階で、半導体ウェハ裏面への凹凸形状形成、すなわち、表面積が増大するよう加工される。半導体チップに分離された後でも、チップサイズパッケージとして有利な構成が保てる。この結果、より優れた放熱性が得られるCSPの形態を有する高信頼性の半導体装置及びその製造方法を提供することができる。
【図面の簡単な説明】
【図1】本発明の第1実施形態に係る半導体装置の構成であり、CSP(チップサイズパッケージ)を示す投影図である。
【図2】本発明の第2実施形態に係る半導体装置、CSPを示す投影図である。
【図3】本発明の第3実施形態に係る半導体装置、CSPを示す投影図である。
【図4】本発明の第4実施形態に係る半導体装置、CSPを示す投影図である。
【図5】本発明の第5実施形態に係る半導体装置の製造方法を示す流れ図である。
【図6】図5中のある処理を実現するための一具体例を示す概観図。
【図7】図5中のある処理を実現するための一具体例を示す概観図。
【図8】図5中のある処理を実現するための一具体例を示す概観図。
【図9】図5中のある処理を実現するための一具体例を示す概観図。
【図10】図5中のある処理を実現するための一具体例を示す概観図。
【図11】図5中のある処理を実現するための一具体例を示す概観図。
【図12】図5中のある処理を実現するための一具体例を示す概観図。
【図13】図5中のある処理を実現するための一具体例を示す概観図。
【図14】本発明の第6実施形態に係る半導体装置の製造方法を示す流れ図である。
【図15】図14中のある処理を実現するための一具体例を示す概観図。
【図16】図14中のある処理を実現するための一具体例を示す概観図。
【符号の説明】
10,20,30,40…CSP(チップサイズパッケージ)、11…半導体チップ、12…インターポーザ、13…外部端子、14…部材、15,16,17,18…凹凸形状、161…枠体、19…銅薄膜、BMP…バンプ、S1〜S4…処理ステップ。
【発明の属する技術分野】
本発明は、特にチップサイズパッケージ(CSP)製品に適用される。放熱効率の改善を要する半導体装置及びその製造方法に関する。
【0002】
【従来の技術】
半導体集積回路の高集積化、コンパクト化に伴ない、半導体パッケージも小型化が要求される。その中でチップサイズパッケージ(CSP)、ウェハレベルCSPと呼ばれるものは、実装面積が小さくて上記要求を満足させる有用な構造である。このようなCSPも、高機能化に伴い内部素子回路からの発熱量が増大する傾向にある。回路動作の信頼性を高めるためにも発熱を効率良く除去することが重要である。
【0003】
従来から半導体チップを封止するパッケージには、放熱フィンを有する構成があった。例えば放熱フィンが金属、さらには樹脂材のものも開示されている(例えば、特許文献1参照)。また、CSPやBGA(ボールグリッドアレイ)パッケージの所定の外面に、熱放射率を向上させる皮膜を形成する構成が開示されている(例えば、特許文献2参照)。このような皮膜は、各種印刷手段やインクジェット等により形成され、μm級(μm〜20μm)程度の凹凸を有することが示されている。
【0004】
【特許文献1】
特開平6−275668号公報(図1、図2)
【特許文献2】
特開平11−67998号公報(第6頁〜8頁、図1〜図4)
【0005】
【発明が解決しようとする課題】
従来、CSP製品に関し、そのチップ自体に放熱性を高める構造があまりとられていなかった。上述の[特許文献2]におけるCSPへの皮膜に関しては放熱対策の一助にはなると考えられる。しかし、さらなる小型化、薄型化への要求、かつ高い駆動電流や動作の高周波化がさらに増した場合、放熱問題が深刻化する。従って、より優れた放熱構造が必要になる。
【0006】
本発明は上記のような事情を考慮してなされたもので、より優れた放熱性が得られるCSPの形態を有する高信頼性の半導体装置及びその製造方法を提供しようとするものである。
【0007】
【課題を解決するための手段】
本発明の[請求項1]に係る半導体装置は、
内部の集積回路に関係する接続端子を配し回路配線の作り込まれた変換基材と一体化された半導体チップの主表面と、
前記変換基材表面に設けられた前記半導体チップの外部接続部と、
少なくとも凹凸形状が直に形成された前記半導体チップの裏面と、
を具備したことを特徴とする。
【0008】
上記本発明に係る半導体装置によれば、半導体チップの裏面に凹凸形状が直に形成され、表面積が増大する。これにより、優れた放熱効率を得る。
【0009】
本発明の[請求項2]に係る半導体装置は、[請求項1]に従属し、
前記半導体チップの側面に凹凸形状が直に形成されていることを特徴とする。表面積をさらに増大させるための形態である。これにより、優れた放熱効率を得る。
【0010】
本発明の[請求項3]に係る半導体装置は、[請求項1]または[請求項2]に従属し、
前記凹凸形状は、放熱フィンを兼ねていることを特徴とする。
すなわち、放熱作用を得るために放熱フィン形状として外部に呈する。
【0011】
本発明の[請求項4]に係る半導体装置は、[請求項1]〜[請求項3]いずれか一つに従属し、
前記凹凸形状は、金属膜が被覆されていることを特徴とする。
上記金属は放熱作用の優れた熱良導体を選べばよい。
また、本発明の[請求項5]に係る半導体装置は、[請求項1]〜[請求項3]いずれか一つに従属し、
前記凹凸形状は、それ自体が金属部材で構成されていることを特徴とする。
上記金属は放熱作用の優れた熱良導体を選べばよい。
【0012】
本発明の[請求項6]に係る半導体装置の製造方法は、
半導体チップの配列領域を有する半導体ウェハにおいてその主表面側を保護し、裏面側を処理対象とする準備工程と、
前記半導体ウェハの裏面に凹凸形状を形成する工程と、
前記半導体ウェハを半導体チップに分離する工程と、
を具備したことを特徴とする。
【0013】
上記本発明に係る半導体装置の製造方法によれば、半導体チップに分離する前の段階で、半導体ウェハ裏面への凹凸形状形成、すなわち、表面積が増大するよう加工される。半導体チップに分離された後でも、チップサイズパッケージとして有利な構成が保てる。
【0014】
また、上記[請求項6]に係る発明方法に関し、半導体ウェハ裏面への凹凸形状形成のバリエーションとして、各々[請求項6]に従属して次のような特徴を有する。
[請求項7]として、
前記半導体ウェハの裏面に凹凸形状を形成する工程は、少なくとも半導体面を直に切削する加工を含むことを特徴とする。
[請求項8]として、
前記半導体ウェハの裏面に凹凸形状を形成する工程は、少なくとも半導体面を選択的に化学的にエッチングする工程を含むことを特徴とする。
[請求項9]として、
前記半導体ウェハの裏面に凹凸形状を形成する工程は、少なくとも半導体面を直に切削する加工と、この加工によってできた凹凸表面に金属膜を被覆する工程と、を含むことを特徴とする。
[請求項10]として、
前記半導体ウェハの裏面に凹凸形状を形成する工程は、少なくとも半導体面を選択的に化学的にエッチングする工程と、このエッチングによってできた凹凸表面に金属膜を被覆する工程と、を含むことを特徴とする。
[請求項11]として、
前記半導体ウェハの裏面に凹凸形状を形成する工程は、少なくとも半導体面に対しメッキ用のシード層を被覆する工程と、前記シード層上に選択的にメッキ成長させる工程と、を含むことを特徴とする。
【0015】
また、本発明の[請求項12]に係る半導体装置の製造方法は、[請求項6]〜[請求項11]いずれか一つに従属し、
前記半導体チップの側面に凹凸形状を形成する工程をさらに具備したことを特徴とする。表面積をさらに増大させるための加工をして、より優れた放熱効率を得ようとする手法である。
【0016】
【発明の実施の形態】
図1は、本発明の第1実施形態に係る半導体装置の構成であり、CSP(チップサイズパッケージ)を示す投影図である。CSP10は、一般に半導体チップ11をフェイスダウン構造とする。すなわち、内部の集積回路に関係する接続端子を配した主表面11Sが、インターポーザ12と対向、要所が電気的に接続している。インターポーザ12は回路配線の作り込まれた変換基材であり、外部端子13が設けられている。すなわち、半導体チップ11の図示しない電極パッド部がバンプBMP及びインターポーザ12のパターンを介して所定の外部端子13に導かれる構成である。外部端子13はボールグリッドの他、ピングリッド、ランド等様々あり別段限定されない。
【0017】
半導体チップ11の主表面とインターポーザ12との対向領域には固着作用、保護作用等を兼ねた部材14が設けられている。部材14は様々あり別段限定されない。例えばアンダーフィルと呼ばれる絶縁性の保護部材(例えば樹脂系)の充填や、半導体チップ11の主表面とインターポーザ12との直接装着が可能なACF(異方性導電膜)、圧接ペースト(ACP(異方性導電ペースト)やNCP(絶縁樹脂ペースト))が考えられる。
【0018】
上記のようなCSP10において、外部に晒される半導体チップ11の裏面11Bに凹凸形状15が直に形成されている。凹凸形状15は放熱フィンを呈し、その高低差は、CSP10自体のサイズ、実装部の高さ余裕にもよるが、だいたい数十μm、好ましくは50μm程度、あるいはそれ以上の大きさを有する。高低差が大きい方が放熱性は向上する。
【0019】
上記構成によれば、CSP10は、少なくとも半導体チップ11の裏面11Bに凹凸形状が直に形成され、表面積が増大する。ここでは、半導体チップ本体がシリコンであって、シリコン表面が凹凸形状15、すなわち放熱フィンを呈している。これにより、優れた放熱効率が得られる。なお、CSP10の実装面積に支障なければ、半導体チップ11の裏面11Bのみならず、側面にも凹凸形状を設ける形態であってもよい。
【0020】
図2は、本発明の第2実施形態に係る半導体装置、CSPを示す投影図である。前記第1実施形態に比べて異なる点は、半導体チップ11の裏面11Bのみならず、側面にも凹凸形状を設ける形態となっていることである。その他の構成は第1実施形態と同様であるので、同一の符号を付して説明する。
【0021】
CSP20は、外部に晒される半導体チップ11の裏面11Bに凹凸形状15が直に形成されていると共に、側面にも凹凸形状16が形成されている。凹凸形状16は例えばセラミックの枠体であって、半導体チップ11側面に嵌め込まれ固定されている。凹凸形状16の高低差は実装面積の余裕度を考慮して設定される。また、図示しないが、凹凸形状16はその他の形態としては、直に凹凸を掘り込んだ形態も考えられる。このような構成により、第1実施形態と同様、またはそれ以上の優れた放熱効率を得ることができる。
【0022】
図3は、本発明の第3実施形態に係る半導体装置、CSPを示す投影図である。前記第1実施形態に比べて異なる点は、半導体チップ11の裏面11Bの凹凸形状15表面に金属膜が被覆されていることである。その他の構成は第1実施形態と同様であるので、同一の符号を付して説明する。
【0023】
CSP30は、外部に晒される半導体チップ11の裏面11Bに凹凸形状15が直に形成され、凹凸形状15表面に例えば銅薄膜19が被覆されている。このような構成により、第1実施形態と同様、またはそれ以上の優れた放熱効率を得ることができる。この実施形態では被覆する金属膜を銅としたが、その他にも放熱作用の優れた熱良導体を選ぶことができる。銀やアルミニウムなども熱良導体と考えられる。また、金属を含有する塗料で被覆することも考えられる。なお、図示しないが、前記第2実施形態のCSP20の構成に適用してもよい。すなわち、凹凸形状15表面に加え、側面の凹凸形状16表面にも適当な金属膜の被覆がなされていることも考えられる。
【0024】
図4は、本発明の第4実施形態に係る半導体装置、CSPを示す投影図である。前記第1実施形態に比べて異なる点は、半導体チップ11の裏面11Bに金属部材でなる凹凸形状が形成されていることである。その他の構成は第1実施形態と同様であるので、同一の符号を付して説明する。
【0025】
CSP40は、外部に晒される半導体チップ11の裏面11Bに例えば銅部材でなる凹凸形状18が直に形成されている。このような構成により、第1実施形態と同様、またはそれ以上の優れた放熱効率を得ることができる。なお、凹凸形状18は銅部材に限らず、他の熱良導体でもよい。また、図示しないが、前記第2実施形態のCSP20のような、側面の凹凸形状16の構成、さらに凹凸形状16への金属膜の被覆加工を組み合わせてもよい。
【0026】
図5は、本発明の第5実施形態に係る半導体装置の製造方法を示す流れ図であり、上述の各実施形態の構成を実現するための製法を示している。そして、図6〜図13は、それぞれ上記各実施形態の構成を実現するための一具体例を示す概観図である。各実施形態の構成と同様の箇所には同一の符号を付して説明する。まず、図5を参照する。半導体チップの配列領域を有する半導体ウェハにおいてその主表面側を保護し、裏面側を処理対象とする準備工程を行う(処理S1)。次に、半導体ウェハの裏面に凹凸形状を形成する工程を経る(処理S2)。その後、半導体ウェハを半導体チップに分離する工程を経る(処理S3)。
【0027】
上記処理S1については、例えば図6に示すように、半導体チップの配列領域を有する半導体ウェハWafの主表面側に保護テープ材を貼る。保護テープ材はその後の処理に応じた材質、密着性等の性能が要求される。保護テープ材に限らず、例えば図7に示すように、レジスト材による保護形態を利用してもよい。場合によっては、半導体ウェハWafは既にインターポーザ12が装着されているものも考えられる。このときはインターポーザ12を覆う上記保護テープ材やレジスト材による保護を要する(図8)。
【0028】
上記処理S2については、例えば図9に示すような、半導体ウェハWaf裏面の半導体面を直に切削するブレード91による切削加工である。ブレード91はダイシングブレードを用いることも考えられる。このとき、上記処理S1では例えば保護テープ材が利用される(図6)。これにより、前記第1実施形態を実現する。その他、例えば図10(a)〜(d)に示す一連の工程による、ドライエッチングやウェットエッチングを利用することができる。すなわち、半導体ウェハWaf裏面の半導体面を選択的に化学的にエッチング処理するようにしてもよい。このとき、上記処理S1ではレジスト材による保護形態が適用される(図7)。これにより、前記第1実施形態を実現する。
【0029】
なお、上記処理S2における凹凸形状加工は、半導体ウェハWaf裏面の半導体面を予め研削し、半導体ウェハWafをある程度薄くする工程を経てから行う場合が多い。このときは、最終的な上記凹凸形状の高低差をどれほどにするかを考慮して、凹凸形状加工に関する適当な厚み余裕を残すようにしておく必要がある。
【0030】
さらに、上記処理S2について、前記第3実施形態(図3)を実現するなら、図9や図10に示した加工形態に加え、銅薄膜19を被覆するため例えば図11に示すようなスパッタ工程が必要になる。あるいは金属材含有塗料を塗布するようにしてもよい。スパッタ工程を経る場合、上記処理S1における半導体ウェハの主表面側の保護に、導電性の保護材または保護テープ材、絶縁性の保護材または保護テープ材いずれを用いるかは、使用されるスパッタ装置に従う。
【0031】
一方、上記処理S2について、前記第4実施形態(図4)を実現するなら、例えば図12に示すような処理が必要になる。すなわち、上記処理S1における半導体ウェハWafの主表面側の保護処理後に、ウェハ裏面の半導体面への銅薄膜のスパッタ形成(図12(a))、レジストパターンの形成を経て、例えば銅の電解メッキあるいは無電解メッキによる成長(図12(b),(c))、レジストパターン除去により、銅の凹凸形状18を実現する(図12(c))。なお、銅に限らず、放熱作用に優れた他の熱良導体金属の形成も考えられる。
【0032】
次に、上記処理S3、つまり、半導体ウェハWafを半導体チップに分離する工程を経る。これは図13に示すように、周知のダイシング工程により実現する。半導体ウェハWafの所定面にダイシング保護テープを貼り、ダイシングし、それぞれの半導体チップ11に切り離す。ここで、半導体ウェハWafに既にインターポーザ12が装着されているものであれば、CSPが切り出される形態となる。
【0033】
また、インターポーザ12が装着されていないものであれば、各半導体チップ11はそれぞれインターポーザ12と接続する工程を経る(図示せず)。すなわち、半導体チップ11の主表面とインターポーザ12の各接続部とを対向させ、固着作用、保護作用等を兼ねた部材14を伴い接続する。部材14は様々ある。例えば熱圧着やボンディング後にアンダーフィルと呼ばれる絶縁性の保護部材(例えば樹脂系)を充填する。また、半導体チップ11の主表面とインターポーザ12との直接装着が可能なACF(異方性導電膜)、圧接ペースト(ACP(異方性導電ペースト)やNCP(絶縁樹脂ペースト))を利用する。
【0034】
上記実施形態の方法によれば、半導体チップ11に分離する前の段階で、半導体ウェハWaf裏面への凹凸形状形成、すなわち、表面積が増大するよう加工される。半導体チップ11に分離された後でも、CSPとして有利な構成が保てる利点がある。なお、凹凸形状加工におけるパターンはストライプ状の他にもマトリクス状等他のパターンも形成可能である。
【0035】
図14は、本発明の第6実施形態に係る半導体装置の製造方法を示す流れ図である。上述の各実施形態のような構成に、特に第2実施形態で示したような、チップ側面にも凹凸形状を設ける製法を示している。図15、図16は、それぞれチップ側面へ凹凸形状を設けるための一具体例を示す概観図である。
図14において、第5実施形態と異なる点は、処理S4が示されていることであり、その他は同様である。すなわち、処理S1〜処理S3については、必要な構成に応じて適宜、前記図6〜図13いずれかに示すような実施方法が利用される。処理S3以降において、半導体チップ側面に凹凸形状を設ける(処理S4)。これにつき、次に説明する。
【0036】
処理S3を経た後、半導体チップ11は、図15に示すように、予め焼成しておいた外周が凹凸形状のセラミックの枠体161が嵌め込まれる。半導体チップ11側面と枠体161の固定面には適当な接着部材が介在していてもよい。枠体161の大きさは実装面積の余裕度を考慮して設定される。枠体161はセラミックの他、熱良導体を選ぶこともできる。また、図16に示すように、チップの信頼性を損なわずに直に凹凸を掘り込んで、凹凸形状17を形成するようにしてもよい。
【0037】
上述のような処理S4の後、半導体ウェハWafに既にインターポーザ12が装着されているものであれば、CSP20のように側面にも凹凸形状16が形成された製品となる。また、インターポーザ12が装着されていないものであれば、各半導体チップ11はそれぞれインターポーザ12と接続する工程を経る(図示せず)。すなわち、半導体チップ11の主表面とインターポーザ12の各接続部とを対向させ、固着作用、保護作用等を兼ねた部材14を伴い接続する。部材14は様々ある。例えば熱圧着やボンディング後にアンダーフィルと呼ばれる絶縁性の保護部材(例えば樹脂系)を充填する。また、半導体チップ11の主表面とインターポーザ12との直接装着が可能なACF(異方性導電膜)、圧接ペースト(ACP(異方性導電ペースト)やNCP(絶縁樹脂ペースト))を利用する。
【0038】
上記各実施形態の方法によれば、半導体チップにする前の段階で、半導体ウェハ裏面への凹凸形状形成、すなわち、表面積が増大するよう加工される。半導体チップに分離された後にも、半導体チップ側面を利用し、実装面積に支障ない程度にさらなる表面積の増大を図ることができる。
【0039】
【発明の効果】
以上説明したように本発明によれば、少なくとも半導体チップの裏面に凹凸形状(放熱フィン形状)が直に形成され、表面積が増大する。これにより、優れた放熱効率を得る。また、半導体チップに分離する前の段階で、半導体ウェハ裏面への凹凸形状形成、すなわち、表面積が増大するよう加工される。半導体チップに分離された後でも、チップサイズパッケージとして有利な構成が保てる。この結果、より優れた放熱性が得られるCSPの形態を有する高信頼性の半導体装置及びその製造方法を提供することができる。
【図面の簡単な説明】
【図1】本発明の第1実施形態に係る半導体装置の構成であり、CSP(チップサイズパッケージ)を示す投影図である。
【図2】本発明の第2実施形態に係る半導体装置、CSPを示す投影図である。
【図3】本発明の第3実施形態に係る半導体装置、CSPを示す投影図である。
【図4】本発明の第4実施形態に係る半導体装置、CSPを示す投影図である。
【図5】本発明の第5実施形態に係る半導体装置の製造方法を示す流れ図である。
【図6】図5中のある処理を実現するための一具体例を示す概観図。
【図7】図5中のある処理を実現するための一具体例を示す概観図。
【図8】図5中のある処理を実現するための一具体例を示す概観図。
【図9】図5中のある処理を実現するための一具体例を示す概観図。
【図10】図5中のある処理を実現するための一具体例を示す概観図。
【図11】図5中のある処理を実現するための一具体例を示す概観図。
【図12】図5中のある処理を実現するための一具体例を示す概観図。
【図13】図5中のある処理を実現するための一具体例を示す概観図。
【図14】本発明の第6実施形態に係る半導体装置の製造方法を示す流れ図である。
【図15】図14中のある処理を実現するための一具体例を示す概観図。
【図16】図14中のある処理を実現するための一具体例を示す概観図。
【符号の説明】
10,20,30,40…CSP(チップサイズパッケージ)、11…半導体チップ、12…インターポーザ、13…外部端子、14…部材、15,16,17,18…凹凸形状、161…枠体、19…銅薄膜、BMP…バンプ、S1〜S4…処理ステップ。
Claims (12)
- 内部の集積回路に関係する接続端子を配し回路配線の作り込まれた変換基材と一体化された半導体チップの主表面と、
前記変換基材表面に設けられた前記半導体チップの外部接続部と、
少なくとも凹凸形状が直に形成された前記半導体チップの裏面と、
を具備したことを特徴とする半導体装置。 - 前記半導体チップの側面に凹凸形状が直に形成されていることを特徴とする請求項1記載の半導体装置。
- 前記凹凸形状は、放熱フィンを兼ねていることを特徴とする請求項1または2記載の半導体装置。
- 前記凹凸形状は、金属膜が被覆されていることを特徴とする請求項1〜3いずれか一つに記載の半導体装置。
- 前記凹凸形状は、それ自体が金属部材で構成されていることを特徴とする請求項1〜3いずれか一つに記載の半導体装置。
- 半導体チップの配列領域を有する半導体ウェハにおいてその主表面側を保護し、裏面側を処理対象とする準備工程と、
前記半導体ウェハの裏面に凹凸形状を形成する工程と、
前記半導体ウェハを半導体チップに分離する工程と、
を具備したことを特徴とする半導体装置の製造方法。 - 前記半導体ウェハの裏面に凹凸形状を形成する工程は、少なくとも半導体面を直に切削する加工を含むことを特徴とする請求項6記載の半導体装置の製造方法。
- 前記半導体ウェハの裏面に凹凸形状を形成する工程は、少なくとも半導体面を選択的に化学的にエッチングする工程を含むことを特徴とする請求項6記載の半導体装置の製造方法。
- 前記半導体ウェハの裏面に凹凸形状を形成する工程は、少なくとも半導体面を直に切削する加工と、この加工によってできた凹凸表面に金属を被覆する工程と、を含むことを特徴とする請求項6記載の半導体装置の製造方法。
- 前記半導体ウェハの裏面に凹凸形状を形成する工程は、少なくとも半導体面を選択的に化学的にエッチングする工程と、このエッチングによってできた凹凸表面に金属膜を被覆する工程と、を含むことを特徴とする請求項6記載の半導体装置の製造方法。
- 前記半導体ウェハの裏面に凹凸形状を形成する工程は、少なくとも半導体面に対しメッキ用のシード層を被覆する工程と、前記シード層上に選択的にメッキ成長させる工程と、を含むことを特徴とする請求項6記載の半導体装置の製造方法。
- 前記半導体チップの側面に凹凸形状を形成する工程をさらに具備したことを特徴とする請求項6〜11いずれか一つに記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002295722A JP2004134480A (ja) | 2002-10-09 | 2002-10-09 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002295722A JP2004134480A (ja) | 2002-10-09 | 2002-10-09 | 半導体装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004134480A true JP2004134480A (ja) | 2004-04-30 |
Family
ID=32285889
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002295722A Withdrawn JP2004134480A (ja) | 2002-10-09 | 2002-10-09 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004134480A (ja) |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006332374A (ja) * | 2005-05-26 | 2006-12-07 | Rohm Co Ltd | 半導体装置 |
JP2007243104A (ja) * | 2006-03-13 | 2007-09-20 | Enzan Seisakusho Co Ltd | 半導体ウェハ |
US7365429B2 (en) | 2004-09-03 | 2008-04-29 | Seiko Epson Corporation | Semiconductor device and method for manufacturing the same |
US7525193B2 (en) | 2004-05-26 | 2009-04-28 | Seiko Epson Corporation | Semiconductor device and method of manufacturing the same |
US7615474B2 (en) | 2006-11-22 | 2009-11-10 | Seiko Epson Corporation | Method for manufacturing semiconductor device with reduced damage to metal wiring layer |
US8143173B2 (en) | 2006-11-22 | 2012-03-27 | Seiko Epson Corporation | Method for manufacturing semiconductor device |
JP2012142572A (ja) * | 2010-12-31 | 2012-07-26 | Samsung Electronics Co Ltd | 半導体パッケージ及びその製造方法 |
US8921990B2 (en) | 2012-12-18 | 2014-12-30 | Samsung Electronics Co., Ltd. | Semiconductor package |
CN105023890A (zh) * | 2014-04-23 | 2015-11-04 | 奥普蒂兹公司 | 使用硅的芯片级热耗散 |
WO2017191721A1 (ja) * | 2016-05-02 | 2017-11-09 | 株式会社村田製作所 | 弾性波装置、デュプレクサ及びマルチプレクサ |
US11380601B2 (en) | 2017-07-24 | 2022-07-05 | Murata Manufacturing Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
WO2022201833A1 (ja) * | 2021-03-23 | 2022-09-29 | 日東電工株式会社 | 配線回路基板の製造方法 |
-
2002
- 2002-10-09 JP JP2002295722A patent/JP2004134480A/ja not_active Withdrawn
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7525193B2 (en) | 2004-05-26 | 2009-04-28 | Seiko Epson Corporation | Semiconductor device and method of manufacturing the same |
US7365429B2 (en) | 2004-09-03 | 2008-04-29 | Seiko Epson Corporation | Semiconductor device and method for manufacturing the same |
JP2006332374A (ja) * | 2005-05-26 | 2006-12-07 | Rohm Co Ltd | 半導体装置 |
JP2007243104A (ja) * | 2006-03-13 | 2007-09-20 | Enzan Seisakusho Co Ltd | 半導体ウェハ |
US7615474B2 (en) | 2006-11-22 | 2009-11-10 | Seiko Epson Corporation | Method for manufacturing semiconductor device with reduced damage to metal wiring layer |
US8143173B2 (en) | 2006-11-22 | 2012-03-27 | Seiko Epson Corporation | Method for manufacturing semiconductor device |
JP2012142572A (ja) * | 2010-12-31 | 2012-07-26 | Samsung Electronics Co Ltd | 半導体パッケージ及びその製造方法 |
US9293389B2 (en) | 2012-12-18 | 2016-03-22 | Samsung Electronics Co., Ltd. | Method of manufacturing a semiconductor package including a surface profile modifier |
US8921990B2 (en) | 2012-12-18 | 2014-12-30 | Samsung Electronics Co., Ltd. | Semiconductor package |
CN105023890A (zh) * | 2014-04-23 | 2015-11-04 | 奥普蒂兹公司 | 使用硅的芯片级热耗散 |
JP2015211221A (ja) * | 2014-04-23 | 2015-11-24 | オプティツ インコーポレイテッド | シリコンを使用するチップレベル熱放散 |
US9524917B2 (en) | 2014-04-23 | 2016-12-20 | Optiz, Inc. | Chip level heat dissipation using silicon |
TWI569388B (zh) * | 2014-04-23 | 2017-02-01 | 歐普提茲股份有限公司 | 使用矽之晶片級熱消散技術 |
WO2017191721A1 (ja) * | 2016-05-02 | 2017-11-09 | 株式会社村田製作所 | 弾性波装置、デュプレクサ及びマルチプレクサ |
US11380601B2 (en) | 2017-07-24 | 2022-07-05 | Murata Manufacturing Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
WO2022201833A1 (ja) * | 2021-03-23 | 2022-09-29 | 日東電工株式会社 | 配線回路基板の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1416529B1 (en) | Manufacturing method of semiconductor device | |
CN110957229B (zh) | 半导体器件和形成半导体器件的方法 | |
KR101715761B1 (ko) | 반도체 패키지 및 그 제조방법 | |
CN101355058B (zh) | 半导体装置及其制造方法 | |
US8766408B2 (en) | Semiconductor device and manufacturing method thereof | |
JP3128878B2 (ja) | 半導体装置 | |
US20060043576A1 (en) | Structures and methods for heat dissipation of semiconductor integrated circuits | |
JP2000077563A (ja) | 半導体装置およびその製造方法 | |
JP2004134480A (ja) | 半導体装置及びその製造方法 | |
TW200522231A (en) | Method of manufacturing a semiconductor device | |
JP3189799B2 (ja) | 半導体装置の製造方法 | |
JP2002270720A (ja) | 半導体装置およびその製造方法 | |
TW201140772A (en) | Chip package device and manufacturing method thereof | |
JP3402086B2 (ja) | 半導体装置およびその製造方法 | |
JP2010528472A (ja) | 熱性能の向上のためにフタをはんだ付けされた集積回路パッケージ | |
JP4334397B2 (ja) | 半導体装置及びその製造方法 | |
JP3547303B2 (ja) | 半導体装置の製造方法 | |
JP4511148B2 (ja) | 半導体装置の製造方法 | |
US20070281393A1 (en) | Method of forming a trace embedded package | |
US11682602B2 (en) | Semiconductor device and method of manufacture | |
JP3701949B2 (ja) | 半導体チップ搭載用配線基板及びその製造方法 | |
US7898088B2 (en) | I/O pad structures for integrated circuit devices | |
JP3459622B2 (ja) | 電子部品の製造方法 | |
WO2022134789A1 (zh) | 半导体封装方法及半导体封装结构 | |
JP2004273561A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060110 |