JP2007243104A - 半導体ウェハ - Google Patents

半導体ウェハ Download PDF

Info

Publication number
JP2007243104A
JP2007243104A JP2006067257A JP2006067257A JP2007243104A JP 2007243104 A JP2007243104 A JP 2007243104A JP 2006067257 A JP2006067257 A JP 2006067257A JP 2006067257 A JP2006067257 A JP 2006067257A JP 2007243104 A JP2007243104 A JP 2007243104A
Authority
JP
Japan
Prior art keywords
semiconductor substrate
semiconductor
semiconductor wafer
heat
back surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006067257A
Other languages
English (en)
Inventor
Hiroshi Matsuzaka
浩志 松坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ENZAN SEISAKUSHO CO Ltd
Original Assignee
ENZAN SEISAKUSHO CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ENZAN SEISAKUSHO CO Ltd filed Critical ENZAN SEISAKUSHO CO Ltd
Priority to JP2006067257A priority Critical patent/JP2007243104A/ja
Publication of JP2007243104A publication Critical patent/JP2007243104A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】 製造段階で半導体基材に放熱構造を持たせることができると共に、半導体基材の表面に実装される回路素子から発せられる熱を半導体基材の裏面側に効率よく放熱させることのできる半導体ウェハを提供することである。
【解決手段】 表面に回路部23が形成される薄板状の半導体基材22と、この半導体基材22の裏面に一体に接合される放熱部材24とを備えた半導体ウェハ21において、前記半導体基材22の裏面に孔部25を設け、この孔部25を前記半導体基材22の裏面に形成した放熱部材24の一部で満たした。
【選択図】 図1

Description

本発明は、ICやLSI等の半導体チップが複数形成される半導体ウェハに係り、特に放熱効果を高めるための構造を設けた半導体ウェハに関するものである。
従来、回路集積度の高いICや高出力型のIC等の半導体チップにおいては、放熱対策として回路基板やパッケージに放熱フィンを付加した構造のものが多い。一方、ダイシング前の1枚の半導体ウェハに直接放熱板を設けることによって、ウェハの製造工程の中で放熱対策を施すための方法が提案されている(特許文献1参照)。図5に前記放熱構造を備えた半導体ウェハ1を示す。この半導体ウェハ1は、シリコン等の半導体基材2の裏面(回路パターンが形成される面と反対側の面)に接着部材3を用いて放熱板4を取り付けた構造となっている。前記接着部材3には、耐熱性の接着テープや接着剤が用いられ、放熱板4には熱伝導性に優れるアルミ合金やアルミナ等の材料が用いられている。前記半導体ウェハ1をダイシングライン5に沿って分断することによって、放熱構造を備えた個々の半導体チップが形成される。
特開平6−349983号公報
しかしながら、上記特許文献1に示すような半導体ウェハ1では、放熱板4が半導体基材2の裏面側に平面的に設けられた構造となっている。このため、前記半導体基材2の表面に実装されるIC等の半導体素子から放出する熱が裏面側の放熱板4に伝導するまでに半導体基材2内で拡散してしまい、外部への放熱効果が弱まるといった欠点がある。これは、半導体基材2の材質や厚みに応じて異なる。前記半導体基材2にはシリコン基板が一般的に用いられるが、高速用の半導体デバイスにはシリコン基板以外にガリウム砒素(GaAs)基板が用いられる場合がある。このような高速用の半導体デバイスでは、実装されている回路素子を高速動作させるために電流量が多くなる。このことから、放熱効果を高めるために、前記放熱板4を厚く形成したり、放熱フィンを別に設けたりしなければならず、製造コスト及び工数が多くかかるといった問題がある。
そこで、本発明の目的は、製造段階で半導体基材に放熱構造を持たせることができると共に、半導体基材の表面に実装される回路素子から発せられる熱を半導体基材の裏面側に効率よく放熱させることのできる半導体ウェハを提供することにある。
上記課題を解決するために、本発明の半導体ウェハは、表面に回路部が形成される薄板状の半導体基材と、この半導体基材の裏面に一体に接合される放熱部材とを備えた半導体ウェハにおいて、前記半導体基材の裏面に凹み部を設け、この凹み部を前記半導体基材の裏面に形成した放熱部材の一部で満たしたことを特徴とする。
また、前記凹み部が、前記半導体基材の表面直下に向けて開設される微小径の孔部によって形成され、前記回路部に対応させて複数設けられる。
本発明の半導体ウェハによれば、シリコン等の半導体基材の裏面に凹み部を設け、この凹み部を満たすようにして放熱部材が形成されているので、半導体基材に伝導される熱を効率よく外部へ放熱させることができると共に、このような効率のよい放熱効果を備えた半導体チップをダイシング工程の際に、一括して大量生産することが可能となる。また、前記凹み部が微小径の孔部で形成され、前記半導体基材の表面側に形成される回路部に対応させて複数設けることで、効率のよい放熱作用を備えた半導体チップを製造することができる。
以下、添付図面に基づいて本発明に係る半導体ウェハの実施形態を詳細に説明する。
図1は、本発明の半導体ウェハ21の断面構造を示したものである。この半導体ウェハ21は、薄板状の半導体基材22と、この半導体基材22の表面側に形成される回路部23と、裏面側に形成される放熱部材24とを備えた構造となっている。
前記半導体基材22は、一般的に材質がシリコン(Si)で、5インチや8インチ径のものが使用される。また、通信用やグラフィックス用等の高速の半導体デバイスを形成する場合は、動作速度が速いガリウム砒素(GaAs)を使用することができる。また、半導体基材22には、裏面に複数の凹み部(孔部)25が設けられる。この孔部25は、前記放熱部材24の一部が満たされる部分であり、前記半導体基材22の裏面から微小径(例えば、数十μm)で、所定の間隔をおいて複数形成される。この孔部25は、半導体基材22の裏面全体に均一、あるいは、回路部23の密集する箇所に合わせて集中的に設けられる。前記孔部25は、深く形成するほど放熱効果を高めることができるが、回路部23に接触したり、貫通したりしないような深さに設定される。
回路部23は、前記半導体基材22の表面にエッチングによってパターン形成される。この回路部23は、前記半導体基材22の表面にX軸方向及びY軸方向のダイシングライン27で仕切られた複数の升目状に形成される。図2は、前記ダイシングライン27に沿って放熱部材ごと分断された単一の半導体チップ31の断面構造を示したものである。このようにして形成された半導体チップ31は、そのまま組立工程に移されてパッケージ化される。
前記放熱部材24は、熱伝導率の高い金属材料、例えば、金、ニッケル、銅メッキ等が使用され、前記複数の孔部25内を満たすように塗布又は蒸着によって形成された後、半導体基材22の裏面全体に所定厚みになるようにして形成される。最後に、前記半導体基材22の裏面に形成した放熱部材24の露出した部分に保護用のメッキ26が施される。
前記孔部25は、回路部23に対応した部分を中心にして複数設けられる。この孔部25は、半導体基材22のサイズや回路部23の規模、放熱容量に応じて設定されるが、径が小さく且つ数多く設けるほど大きな放熱効果が得られる。なお、前記孔部25の形状は、深さが同じであれば、円柱形状あるいは多角柱形状のいずれであってもよい。
前記半導体ウェハ21からダイシングによって分割された半導体チップ31の放熱作用を図2に示す。前記回路部23は、各種の回路素子で構成されており、これらの回路素子に電流が流れることによって熱が発生する。この熱は、供給される電流量や動作する回路規模に応じて異なるが、電流量と回路規模に略比例して高くなる。前記回路部23で発した熱は、直下の半導体基材22に伝導される。この半導体基材22に伝わった熱は、最初に複数の孔部25に満たされた放熱部材24に伝導した後、半導体基材22の裏面へと順に伝導し、この裏面から外部に放熱される。上記半導体チップ31にあっては、発熱源である回路部23の直下に放熱部材24が満たされた孔部25が複数設けられているため、前記回路部23から発せられる熱を迅速に半導体基材22の裏面側へ伝導させることができる。この放熱効果は、放熱部材24が満たされる孔部25の数が多いほど高くなる。
次に、上記放熱構造を備えた半導体ウェハ21の製造方法を図3及び図4に基づいて説明する。図4では放熱部材24が形成される半導体基材22の裏面側を上に向けた状態で示す。最初に所定インチサイズのシリコン又はGaAsからなる半導体基材22を所定の厚み(例えば、100μm)になるように、裏面側を研削する(工程1)。続いて、研削された半導体基材22の裏面側にレジスト膜32を一様に塗布し(工程2)、放熱用の孔部を形成するためのパターンが形成されたフォトマスク33を介して前記レジスト膜32を露光する(工程3)。そして、前記露光された部分をエッチングして半導体基材22の表面側に貫通しない深さにまで侵食させた孔部25を形成する(工程4)。ここでのエッチングは、微細且つ異方加工を要するため、プラズマ等のドライエッチング法が用いられる。前記形成された孔部25を満たすようにして、半導体基材22の裏面全体に熱伝導率の高い金、ニッケル、銅メッキ等の放熱部材(金属材料)34をスパッタリングによって形成し(工程5)、さらに、前記半導体基材22の裏面にメッキ35を施す(工程6)。前記金属材料34及びメッキ35の形成が完了した後、前記半導体基材22の表面側に所定の回路部23を形成する(工程7)。最後に、前記金属材料34、メッキ35及び回路部23が形成された半導体基材22をX軸方向及びY軸方向に設定されたダイシングライン27に沿ってダイシングする(工程8)。以上の一連の工程によって、放熱構造を一体に有する個々の半導体チップを容易且つ大量に製造することができる。
本発明に係る放熱構造を備えた半導体ウェハの断面図である。 上記半導体ウェハから分断された半導体チップの断面図である。 上記半導体ウェハの製造方法を示すフロー図である。 上記半導体ウェハの製造方法を示す工程図である。 従来の放熱構造を備えた半導体ウェハの断面図である。
符号の説明
1 半導体ウェハ
2 半導体基材
3 接着部材
4 放熱板
5 ダイシングライン
21 半導体ウェハ
22 半導体基材
23 回路部
24 放熱部材
25 孔部(凹み部)
26 メッキ
27 ダイシングライン
31 半導体チップ
32 レジスト膜
33 フォトマスク
34 金属材料
35 メッキ

Claims (6)

  1. 表面に回路部が形成される薄板状の半導体基材と、この半導体基材の裏面に一体に接合される放熱部材とを備えた半導体ウェハにおいて、
    前記半導体基材の裏面に凹み部を設け、この凹み部を前記半導体基材の裏面に形成した放熱部材の一部で満たしたことを特徴とする半導体ウェハ。
  2. 前記凹み部が、前記半導体基材の表面直下に向けて開設される微小径の孔部である請求項1記載の半導体ウェハ。
  3. 前記凹み部が、前記回路部に対応させて複数形成されている請求項1又は2記載の半導体ウェハ。
  4. 前記半導体基材が、回路部の形成された領域に沿って単一のチップに分割される請求項1記載の半導体ウェハ。
  5. 前記半導体基材は、前記各回路部を仕切るX軸及びY軸からなるダイシングラインが形成されたシリコン基板又はガリウム砒素基板である請求項1又は4記載の半導体ウェハ。
  6. 前記放熱部材は、高熱伝導率の金属材である請求項1記載の半導体ウェハ。
JP2006067257A 2006-03-13 2006-03-13 半導体ウェハ Pending JP2007243104A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006067257A JP2007243104A (ja) 2006-03-13 2006-03-13 半導体ウェハ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006067257A JP2007243104A (ja) 2006-03-13 2006-03-13 半導体ウェハ

Publications (1)

Publication Number Publication Date
JP2007243104A true JP2007243104A (ja) 2007-09-20

Family

ID=38588307

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006067257A Pending JP2007243104A (ja) 2006-03-13 2006-03-13 半導体ウェハ

Country Status (1)

Country Link
JP (1) JP2007243104A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010007714A1 (ja) * 2008-07-14 2010-01-21 パナソニック株式会社 固体撮像装置およびその製造方法
WO2011021364A1 (ja) * 2009-08-20 2011-02-24 パナソニック株式会社 半導体装置およびその製造方法
CN105590906A (zh) * 2016-01-11 2016-05-18 江苏科技大学 一种用于扇出式圆片级封装的散热构件及制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09232482A (ja) * 1996-02-23 1997-09-05 Denso Corp 半導体の表面処理方法および半導体装置
JP2002246514A (ja) * 2001-02-14 2002-08-30 Fuji Electric Co Ltd 半導体装置
JP2004134480A (ja) * 2002-10-09 2004-04-30 Seiko Epson Corp 半導体装置及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09232482A (ja) * 1996-02-23 1997-09-05 Denso Corp 半導体の表面処理方法および半導体装置
JP2002246514A (ja) * 2001-02-14 2002-08-30 Fuji Electric Co Ltd 半導体装置
JP2004134480A (ja) * 2002-10-09 2004-04-30 Seiko Epson Corp 半導体装置及びその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010007714A1 (ja) * 2008-07-14 2010-01-21 パナソニック株式会社 固体撮像装置およびその製造方法
WO2011021364A1 (ja) * 2009-08-20 2011-02-24 パナソニック株式会社 半導体装置およびその製造方法
JPWO2011021364A1 (ja) * 2009-08-20 2013-01-17 パナソニック株式会社 半導体装置およびその製造方法
CN105590906A (zh) * 2016-01-11 2016-05-18 江苏科技大学 一种用于扇出式圆片级封装的散热构件及制造方法

Similar Documents

Publication Publication Date Title
US8012808B2 (en) Integrated micro-channels for 3D through silicon architectures
KR101706847B1 (ko) 실리콘을 이용한 칩 레벨의 열 방출을 하는 반도체 칩
TWI517445B (zh) 發光二極體封裝、用於發光二極體封裝之高反射型次基板及其製造方法
JPH1174431A (ja) フリップチップ型ヒートシンクを取り付けるための溝を備えた半導体ダイ
TW201916300A (zh) 封裝體及其製造方法
TW200539465A (en) Chip heat sink device and method
JP2007116141A (ja) Wlpのパッケージ分離方法
US7842553B2 (en) Cooling micro-channels
JP2002246514A (ja) 半導体装置
KR100871794B1 (ko) 반도체 패키지 및 그 제조 방법
JP2007243104A (ja) 半導体ウェハ
US20150130084A1 (en) Package structure and method for manufacturing the same
CN111370376A (zh) 一种芯片封装散热结构及其制备方法
JP2001308234A (ja) 半導体装置の製造方法
JP4381533B2 (ja) 冷却器付半導体集積回路装置及びその製造方法
US20090189255A1 (en) Wafer having heat dissipation structure and method of fabricating the same
US6815813B1 (en) Self-contained heat sink and a method for fabricating same
US11488887B1 (en) Thermal enablement of dies with impurity gettering
JP2008218561A (ja) 半導体装置の製造方法および半導体装置
TW201342542A (zh) 半導體封裝結構及其製造方法
KR101263425B1 (ko) 히트싱크 일체형 인쇄회로기판 및 그 제조 방법
JPH06302727A (ja) 半導体集積回路装置
US6620735B2 (en) Method for processing substrates
US9510478B2 (en) Cooling device including etched lateral microchannels
JP2013143526A (ja) 半導体装置及びその製造方法、電子装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20090311

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110216

A131 Notification of reasons for refusal

Effective date: 20110222

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111018