JPH06302727A - 半導体集積回路装置 - Google Patents

半導体集積回路装置

Info

Publication number
JPH06302727A
JPH06302727A JP5088276A JP8827693A JPH06302727A JP H06302727 A JPH06302727 A JP H06302727A JP 5088276 A JP5088276 A JP 5088276A JP 8827693 A JP8827693 A JP 8827693A JP H06302727 A JPH06302727 A JP H06302727A
Authority
JP
Japan
Prior art keywords
semiconductor chip
chip
back surface
integrated circuit
circuit device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5088276A
Other languages
English (en)
Inventor
Taku Kikuchi
卓 菊池
Norio Watanabe
憲郎 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP5088276A priority Critical patent/JPH06302727A/ja
Publication of JPH06302727A publication Critical patent/JPH06302727A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 【目的】 半導体チップの強度を確保したまま、半導体
チップの放熱効率を向上させる。 【構成】 半導体チップ４の裏面の中央部分のみを除去
することにより、半導体チップ４の裏面の中央部分に窪
み４ａを形成するとともに、半導体チップ４の外周の厚
さをそのままにしてその部分を半導体チップ４の強度を
補う部分として機能させた。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体集積回路装置技
術に関し、特に、半導体集積回路装置の放熱技術に関す
るものである。
【０００２】
【従来の技術】半導体チップで発生した熱を効率良く外
部に逃がす技術としては、例えば次の技術がある。すな
わち、半導体チップを不活性な冷却用液体中に浸漬する
技術、半導体チップの裏面に放熱フィンを直接接合する
技術、半導体チップの裏面に中央から外周に向かって放
射状に延びる凹溝を設ける技術あるいは半導体チップの
所定の位置に貫通孔を設ける技術等がある。
【０００３】
【発明が解決しようとする課題】ところで、近年、半導
体集積回路装置においては、素子集積度や回路動作速度
の向上が益々進められている。そして、これらの向上に
伴い、回路動作時における半導体チップの発熱量も増す
傾向にある。このため、上記従来の技術においても、半
導体チップで発生した熱の放熱能力が充分と言えなくな
る。したがって、半導体集積回路装置技術においては、
回路動作時に半導体チップで発生した熱を如何にして効
率良く外部に逃がすかが重要な課題となる。
【０００４】本発明は上記課題に着目してなされたもの
であり、その目的は、半導体チップの強度を確保したま
ま、半導体チップの放熱効率を向上させることのできる
技術を提供することにある。
【０００５】本発明の前記ならびにその他の目的と新規
な特徴は、明細書の記述および添付図面から明らかにな
るであろう。
【０００６】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
【０００７】すなわち、本発明は、半導体チップの主面
に所定の半導体集積回路が形成された半導体集積回路装
置であって、前記半導体チップの裏面の略中央に窪みを
設けた半導体集積回路装置構造とするものである。
【０００８】
【作用】上記した発明によれば、半導体チップの裏面外
周の厚さをそのままにした状態で、半導体チップの裏面
の略中央部分の厚さを薄くすることにより、半導体チッ
プの強度を確保したまま、半導体チップの裏面の略中央
における放熱経路長を短くすることが可能となる。
【０００９】
【実施例１】図１は本発明の一実施例である半導体集積
回路装置の要部断面図、図２は半導体チップの裏面の全
体平面図、図３および図４は半導体チップの裏面に窪み
を形成する工程中における半導体チップの断面図であ
る。
【００１０】本実施例１の半導体集積回路装置を図１お
よび図２に示す。実装基板１は、例えばセラミック等の
ような絶縁材料からなり、その上面に形成された電極２
上には、ＣＣＢバンプ３を介して半導体チップ４がその
主面を下に向けた状態で実装されている。
【００１１】半導体チップ４は、例えばシリコン（Ｓ
ｉ）単結晶からなり、封止樹脂５によって封止されてい
る。半導体チップ４の主面には、ゲートアレイやＤＲＡ
Ｍ（Dynamic RAM)等のような所定の半導体集積回路が形
成されている。
【００１２】一方、本実施例１においては、半導体チッ
プ４の裏面の略中央に、例えば平面四角形状の窪み４ａ
が形成されている。すなわち、半導体チップ４の裏面中
央部分のみが除去され、半導体チップ４の外周部分は、
通常の半導体チップの厚み（例えば５００μｍ程度）を
残したままとなっている。
【００１３】これにより、半導体チップ４の主面で発生
した熱が半導体チップ４の裏面側から放散する場合の放
熱経路長を短くすることができるので、放熱効率を向上
させることが可能となっている。また、半導体チップ４
の外周は、通常の厚みを確保してあるので、半導体チッ
プ４の強度を確保することが可能となっている上、半導
体チップ４の外周の欠損やクラック等を抑制することも
可能となっている。
【００１４】なお、半導体チップ４の裏面に形成された
窪み４ａの深さは、半導体チップ４の主面の半導体集積
回路に悪影響を与えない程度である。
【００１５】次に、半導体チップ４の裏面の窪み４ａの
形成方法を図３および図４によって説明する。
【００１６】まず、図３に示すように、上記窪みのない
通常の半導体チップ４の裏面上に、その裏面の略中央部
分のみが露出するような平面枠状のフォトレジストパタ
ーン６を通常のフォトリソグラフィ技術によってパター
ン形成する。
【００１７】その後、図４に示すように、そのフォトレ
ジストパターン６をマスクとして、半導体チップ４の裏
面において、フォトレジストパターン６から露出する部
分をウエットエッチング法またはドライエッチング法等
によってエッチング除去することにより、半導体チップ
４の裏面に窪み４ａを形成する。
【００１８】以上、本実施例１によれば、半導体チップ
４の外周の厚さをそのままにした状態で、半導体チップ
４の裏面の略中央部分を窪ませて、その中央部分の厚さ
を薄くすることにより、半導体チップ４の強度を確保し
たまま、半導体チップ４の裏面側からの放熱効率を向上
させることが可能となる。この結果、半導体集積回路装
置の信頼性および機能を向上させることが可能となる。
【００１９】
【実施例２】図５は本発明の他の実施例である半導体集
積回路装置の要部断面図、図６は半導体チップの裏面に
窪みを形成する工程中における半導体チップの断面図で
ある。
【００２０】本実施例２においては、図５に示すよう
に、半導体チップ４の裏面外周に、半導体チップ４とは
別に形成された平面枠状の補強部材４ｂが接合されてお
り、これにより半導体チップ４の裏面中央に、窪み４ａ
が形成されている。
【００２１】半導体チップ４の厚さは、通常の半導体チ
ップよりも予め薄く形成されている。これにより、放熱
効率を向上させることが可能となっている。
【００２２】補強部材４ｂは、半導体チップ４の強度を
確保するための部材であり、例えばアルミニウム（Ａ
ｌ）等のような熱伝導率の高い金属によって構成されて
いる。
【００２３】補強部材４ｂは、図６に示すように、補強
部材４ｂの裏面に接着剤を塗布した後、補強部材４ｂを
半導体チップ４の裏面上方に位置合わせをした状態で配
置し、さらに、これを下降して半導体チップ４の裏面に
接触させることによって半導体チップ４の裏面に接合さ
れる。
【００２４】このように、本実施例２においても、半導
体チップ４の強度を確保したまま、半導体チップ４の裏
面側からの放熱効率を向上させることができるので、半
導体集積回路装置の信頼性および機能を向上させること
が可能となる。
【００２５】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、本発明は前記実施例
１，２に限定されるものではなく、その要旨を逸脱しな
い範囲で種々変更可能であることはいうまでもない。
【００２６】例えば前記実施例１，２においては、半導
体チップを樹脂封止した場合について説明したが、これ
に限定されるものではなく種々変更可能であり、例えば
図７に示すように、ノズル７から噴射された冷却用液体
を半導体チップ４の裏面に直接当てる構造としても良
い。
【００２７】また、前記実施例２においては、補強部材
を半導体チップの裏面に接着剤によって接合した場合に
ついて説明したが、これに限定されるものではなく、例
えば蒸着法またはスパッタリング法によって形成しても
良い。
【００２８】この場合を図８および図９によって説明す
る。まず、図８に示すように、通常の半導体チップより
も予め薄く形成された半導体チップ４の裏面中央に半導
体チップ４の裏面外周のみが露出するようなフォトレジ
ストパターン８を形成する。続いて、その半導体チップ
４の裏面に、蒸着法等によって所定の金属膜９を堆積し
た後、そのフォトレジストパターン８を除去することに
より、半導体チップ４の裏面の外周のみに残った金属膜
９によって補強部材４ｂを形成する。
【００２９】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるフリッ
プチップ方式の半導体集積回路装置に適用した場合につ
いて説明したが、これに限定されず種々適用可能であ
り、例えばワイヤボンディング方式の半導体集積回路装
置等のような他の半導体集積回路装置に適用することも
可能である。
【００３０】ワイヤボンディング方式の場合の半導体集
積回路装置の要部断面図を図１０に示す。半導体チップ
４の裏面に形成された窪み４ａには、リードフレームの
ダイパッド１０ａの凸部１０ａ1 が接着層１１を介して
嵌合されている。半導体チップ４は、例えばエポキシ系
の樹脂等、通常の封止樹脂からなるパッケージ１２によ
って封止されている。半導体チップ４の引出し電極（図
示せず）とリードフレームのリード１０ｂとはボンディ
ングワイヤ１３を通じて電気的に接続されている。
【００３１】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
下記のとおりである。
【００３２】すなわち、本発明によれば、半導体チップ
の裏面外周の厚さをそのままにした状態で、半導体チッ
プの裏面の略中央部分の厚さを薄くすることにより、半
導体チップの強度を確保したまま、半導体チップの裏面
の略中央における放熱経路長を短くすることが可能とな
る。すなわち、半導体チップの強度を確保したまま、半
導体チップの裏面側からの放熱効率を向上させることが
可能となる。この結果、半導体集積回路装置の信頼性お
よび機能を向上させることが可能となる。
【図面の簡単な説明】
【図１】本発明の一実施例である半導体集積回路装置の
要部断面図である。
【図２】半導体チップの裏面の全体平面図である。
【図３】半導体チップの裏面に窪みを形成する工程中に
おける半導体チップの断面図である。
【図４】半導体チップの裏面に窪みを形成する図３に続
く工程中における半導体チップの断面図である。
【図５】本発明の他の実施例である半導体集積回路装置
の要部断面図である。
【図６】半導体チップの裏面に窪みを形成する工程中に
おける半導体チップの断面図である。
【図７】本発明の他の実施例である半導体集積回路装置
の要部断面図である。
【図８】半導体チップの裏面に窪みを形成する工程中に
おける半導体チップの断面図である。
【図９】半導体チップの裏面に窪みを形成する図８に続
く工程中における半導体チップの断面図である。
【図１０】本発明の他の実施例である半導体集積回路装
置の要部断面図である。
【符号の説明】
１ 実装基板 ２ 電極 ３ ＣＣＢバンプ ４ 半導体チップ ４ａ 窪み ４ｂ 補強部材 ５ 封止樹脂 ６ フォトレジストパターン ７ ノズル ８ フォトレジストパターン ９ 金属膜 １０ａ ダイパッド １０ａ1 凸部 １０ｂ リード １１ 接着層 １２ パッケージ １３ ボンディングワイヤ

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 半導体チップの主面に所定の半導体集積
    回路が形成された半導体集積回路装置であって、前記半
    導体チップの裏面の略中央に窪みを設けたことを特徴と
    する半導体集積回路装置。
  2. 【請求項２】 前記半導体チップの裏面の略中央に設け
    られた窪みは、前記半導体チップの裏面の略中央を除去
    することにより設けたことを特徴とする請求項１記載の
    半導体集積回路装置。
  3. 【請求項３】 前記半導体チップの裏面の略中央に設け
    られた窪みは、前記半導体チップの裏面の外周に、補強
    部材を接合することにより設けたことを特徴とする請求
    項１記載の半導体集積回路装置。
JP5088276A 1993-04-15 1993-04-15 半導体集積回路装置 Pending JPH06302727A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5088276A JPH06302727A (ja) 1993-04-15 1993-04-15 半導体集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5088276A JPH06302727A (ja) 1993-04-15 1993-04-15 半導体集積回路装置

Publications (1)

Publication Number Publication Date
JPH06302727A true JPH06302727A (ja) 1994-10-28

Family

ID=13938388

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5088276A Pending JPH06302727A (ja) 1993-04-15 1993-04-15 半導体集積回路装置

Country Status (1)

Country Link
JP (1) JPH06302727A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007335530A (ja) * 2006-06-13 2007-12-27 Toyota Motor Corp 半導体モジュールおよび半導体装置
JP2010205893A (ja) * 2009-03-03 2010-09-16 Nec Corp 半導体装置及びその製造方法
JP2010283085A (ja) * 2009-06-03 2010-12-16 Toshiba Corp 電子機器
KR20150137976A (ko) * 2014-05-29 2015-12-09 삼성전자주식회사 방열 부재를 가지는 반도체 패키지
WO2021210344A1 (ja) * 2020-04-17 2021-10-21 株式会社デンソー 半導体装置および半導体モジュール
JP2021174982A (ja) * 2020-04-17 2021-11-01 株式会社デンソー 半導体装置および半導体モジュール

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007335530A (ja) * 2006-06-13 2007-12-27 Toyota Motor Corp 半導体モジュールおよび半導体装置
JP4729443B2 (ja) * 2006-06-13 2011-07-20 トヨタ自動車株式会社 半導体装置
JP2010205893A (ja) * 2009-03-03 2010-09-16 Nec Corp 半導体装置及びその製造方法
JP2010283085A (ja) * 2009-06-03 2010-12-16 Toshiba Corp 電子機器
JP4676012B2 (ja) * 2009-06-03 2011-04-27 株式会社東芝 電子機器
US8072759B2 (en) 2009-06-03 2011-12-06 Kabushiki Kaisha Toshiba Electronic device
KR20150137976A (ko) * 2014-05-29 2015-12-09 삼성전자주식회사 방열 부재를 가지는 반도체 패키지
WO2021210344A1 (ja) * 2020-04-17 2021-10-21 株式会社デンソー 半導体装置および半導体モジュール
JP2021174982A (ja) * 2020-04-17 2021-11-01 株式会社デンソー 半導体装置および半導体モジュール

Similar Documents

Publication Publication Date Title
US6291264B1 (en) Flip-chip package structure and method of fabricating the same
TW498516B (en) Manufacturing method for semiconductor package with heat sink
JP3679786B2 (ja) 半導体装置の製造方法
TWI253155B (en) Thermally enhanced semiconductor package and fabrication method thereof
TWI343103B (en) Heat dissipation type package structure and fabrication method thereof
JPH11121507A (ja) 半導体装置およびその製造方法
WO2001015223A1 (fr) Dispositif semi-conducteur et son procede de fabrication
WO2022151572A1 (zh) 一种降低塑封晶圆翘曲的封装结构及其制造方法
JP2006261519A (ja) 半導体装置及びその製造方法
JP2001127212A (ja) 半導体装置および半導体装置の製造方法
JPH06302727A (ja) 半導体集積回路装置
JP2004134480A (ja) 半導体装置及びその製造方法
JPH10335577A (ja) 半導体装置及びその製造方法
JP2001210667A (ja) 半導体装置の製造方法
JP2001060658A (ja) 半導体装置およびその製造方法
JPH0878618A (ja) マルチチップモジュール及びその製造方法
JPH11214448A (ja) 半導体装置および半導体装置の製造方法
JP3018789B2 (ja) 半導体装置
JP3628991B2 (ja) 半導体装置及びその製造方法
WO1999049512A1 (fr) Dispositif a semi-conducteur et procede de fabrication associe
US20220238425A1 (en) Semiconductor package structure
JPH0870067A (ja) 半導体装置
JP4107896B2 (ja) 半導体装置およびその製造方法
JP2000012741A (ja) 半導体装置及びその製造方法
US11664345B2 (en) Semiconductor package element