JP2010283085A - 電子機器 - Google Patents

電子機器 Download PDF

Info

Publication number
JP2010283085A
JP2010283085A JP2009134350A JP2009134350A JP2010283085A JP 2010283085 A JP2010283085 A JP 2010283085A JP 2009134350 A JP2009134350 A JP 2009134350A JP 2009134350 A JP2009134350 A JP 2009134350A JP 2010283085 A JP2010283085 A JP 2010283085A
Authority
JP
Japan
Prior art keywords
circuit board
printed circuit
substrate
cooling mechanism
electronic device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009134350A
Other languages
English (en)
Other versions
JP4676012B2 (ja
Inventor
Minoru Takizawa
稔 滝澤
Takahisa Funayama
貴久 船山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2009134350A priority Critical patent/JP4676012B2/ja
Priority to US12/732,037 priority patent/US8072759B2/en
Publication of JP2010283085A publication Critical patent/JP2010283085A/ja
Application granted granted Critical
Publication of JP4676012B2 publication Critical patent/JP4676012B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00011Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】表面実装部品と冷却機構との間の隙間を維持するための専用の部材が不要となり、コストを低減することができる電子機器を提供する。
【解決手段】電子機器1は、筐体10内に収容されたプリント回路板20と、プリント回路板20にはんだ付けされた表面実装部品22と、表面実装部品22をプリント回路板20とは反対側から覆う冷却機構30と、接着剤を表面実装部品22の外周縁部22dとプリント回路板20との間に跨るように供給することで構成され、表面実装部品22とプリント回路板20との相互のはんだ接合部28を補強するための補強部42と、前記接着剤により構成され、表面実装部品22と冷却機構30との間に介在されて冷却機構30を支えるスペーサ部43と、を備えている。
【選択図】 図3

Description

本発明は、表面実装部品のはんだ接合部を接着剤を用いて補強したプリント回路板を備える電子機器に関する。
パーソナルコンピュータ等の電子機器では、プリント回路板の実装密度を高めるために、BGA(Ball Grid Array)のような表面実装部品が用いられている。この種の表面実装部品をプリント回路板に実装する場合、これらの接合部を保護するため、特許文献1のように表面実装部品とプリント回路板との間に跨るようにコーティング剤などを塗布することがある。
例えば衝撃によるストレスを受けやすい表面実装部品とプリント回路板とのはんだ接合部を補強するためには、熱硬化性の接着剤が用いられる。接着剤は、表面実装部品の外周縁部とプリント回路板との間に跨るように供給された状態で硬化される。これにより、表面実装部品とプリント回路板との相互のはんだ接合が断裂しないように補強することができる。
特開平4−122053号公報
BGAのような表面実装部品では、基板の上に発熱するチップが露出した状態で搭載されることがある。このようなチップを冷却するために、ヒートシンク等の冷却機構がチップと熱的に接続されて表面実装部品に取り付けられている。冷却機構はチップとの間に隙間を有して配置され、この隙間に熱伝導性を有するグリースが充填されている。
冷却機構は、傾いたり、直接チップに接触したりすると、チップを破損させてしまうおそれがある。このため、冷却機構とチップとの間の隙間を維持するため、表面実装部品の基板にインシュレータが取り付けられる。インシュレータは、例えば樹脂で成形された矩形状の部品であり、冷却機構とチップとの間の隙間を適切に維持することにより、冷却機構の傾きや接触によるチップの破損を防止する。
しかしその反面、インシュレータを表面実装部品の基板に取り付けるための余分な作業が必要となる。さらに、表面実装部品の性能に直接関与しない部品であるインシュレータが必要となるため、部品点数が多くなり、電子機器のコスト高を招く要因になる。
本発明の目的は、表面実装部品と冷却機構との間の隙間を維持するための専用の部材が不要となり、コストを低減することができる電子機器を提供することにある。
上記目的を達成するための本発明の一つの形態にかかる電子機器は、
筐体と、前記筐体に収容されたプリント回路板と、前記プリント回路板に実装された表面実装部品と、を備えている。前記表面実装部品は、前記プリント回路板と向かい合う第1の面と、当該第1の面の反対側に位置する第2の面と、を有する基板と、前記基板の第1の面に配列されるとともに前記プリント回路板にはんだ付けされた複数の接続端子と、前記基板の第2の面に実装されたチップと、前記チップを覆うように前記基板の第2の面に配置され、前記チップに熱的に接続された冷却機構と、接着剤を前記基板の外周縁部と前記プリント回路板との間に跨るように供給することで構成され、前記接続端子と前記プリント回路板との相互のはんだ接合部を補強する補強手段と、を備えている。前記補強手段は、前記基板の第2の面と前記冷却機構との間に介在して前記冷却機構を支えるスペーサ部を含んでいる。
上記目的を達成するための本発明の他の形態にかかる電子機器は、
筐体内に収容されたプリント回路板と、前記プリント回路板にはんだ付けされた表面実装部品と、前記表面実装部品を前記プリント回路板とは反対側から覆う冷却機構と、を備えている。前記表面実装部品と前記プリント回路板との相互のはんだ接合部は、補強部によって補強されている。補強部は、接着剤を前記表面実装部品の外周縁部と前記プリント回路板との間に跨るように供給することで構成されている。さらに、前記表面実装部品と前記冷却機構との間に前記冷却機構を支えるスペーサ部が介在されている。スペーサ部は、前記接着剤により構成されている。
本発明によれば、表面実装部品と冷却機構との間の隙間を維持するための専用の部材が不要となり、電子機器のコストを低減することができる
本発明の第1の実施の形態に係るポータブルコンピュータの一部を切り欠いて示す斜視図。 本発明の第1の実施の形態において、プリント回路板に実装されたBGAを示す斜視図。 本発明の第1の実施の形態において、BGAの一部を側方から見た断面図。 本発明の第2の実施の形態において、プリント回路板に実装されたBGAを部分的に示す斜視図。 本発明の第3の実施の形態において、プリント回路板に実装されたBGAを部分的に示す斜視図。 本発明の第4の実施の形態に係るPGAの実装構造を示す断面図。 本発明の第5の実施の形態に係るQFPの実装構造を示す断面図。
以下に、本発明の第1の実施の形態を、図1ないし図3に基づいて説明する。
図1は、電子機器の一例であるポータブルコンピュータ1を示す。ポータブルコンピュータ1は、コンピュータ本体2と、ディスプレイモジュール3とを有している。
ディスプレイモジュール3は、コンピュータ本体2の後端に一対のヒンジ部4を介して連結されている。ディスプレイモジュール3は、ヒンジ部4を支点として、コンピュータ本体2の上に横たわる閉じ位置と、コンピュータ本体2の後端から起立する開き位置との間で回動可能となっている。
コンピュータ本体2は、偏平な箱状の筐体10を備えている。筐体10の上面には、キーボード取付部11が形成されている。キーボード取付部11には、キーボード12が支持されている。
ディスプレイモジュール3は、偏平な箱状のディスプレイ筐体15と、ディスプレイ筐体15に収容された液晶表示パネル16とを備えている。液晶表示パネル16は、スクリーン16aを有している。スクリーン16aは、ディスプレイ筐体15の前面に開けた開口部17を通じてディスプレイモジュール3の外に露出している。
筐体10には、プリント回路板20が収容されている。図1に示すように、表面実装部品の一例であるBGA22と、コンデンサや抵抗器などの電子部品23とが、それぞれプリント回路板20に実装されている。
図2および図3に示すように、BGA22は、四角形の基板25と、複数のはんだボール26と、ベアチップ27とを有している。基板25は、プリント回路板20と向かい合う第1の面25aと、第1の面25aと反対側に位置する第2の面25bと、4つの角部25cとを有している。なお、基板25は四角形に限らず、例えば八角形のような他の多角形でも良い。
はんだボール26は接続端子の一例であって、基板25の第1の面25aにマトリックス状に配列されている。はんだボール26は、プリント回路板20の図示しない導体パターンにはんだ付けされている。ベアチップ27は、ポータブルコンピュータ1の動作中に発熱する。ベアチップ27は、基板25の第2の面25bに実装されている。
図3に示すように、BGA22にヒートシンク30が取り付けられている。ヒートシンク30は冷却機構の一例である。ヒートシンク30は、ベアチップ27を覆うように基板25の第2の面25bの上に配置されている。
ヒートシンク30は、ベアチップ27と向かい合う第1の領域30aと、この第1の領域30aを取り囲むとともに基板25の第2の面25bと向かい合う第2の領域30bとを有している。第1の領域30aとベアチップ27との間には、熱伝導性を有するグリース31が充填されている。これにより、ヒートシンク30とベアチップ27とは、グリース31を介して熱的に接続されている。ベアチップ27が発する熱は、グリース31を介してヒートシンク30に伝わるとともに、このヒートシンク30から放熱される。
BGA22は、はんだボール26とプリント回路板20の導体パターンとの相互のはんだ接合部28を補強する補強手段40を有している。補強手段40は、硬化した接着剤によって形成されており、基板25の外周縁部25dとプリント回路板20との間に跨がる補強部42を有している。補強部42は、基板25の周方向に互いに間隔を存して配置された複数のブリッジ部41を含んでいる。図2に示すように、ブリッジ部41は、基板25の4つの角部25cに対応する位置と、各角部25cの周辺とに配置されている。
図3に示すように、各ブリッジ部41は、基板25の外周縁部25dとプリント回路板20との間を接合している。さらに、各ブリッジ部41は、基板25の外周縁部25dからプリント回路板20の方向に進むに従い広がる形状を有している。
補強手段40は、補強部42に一体的に連続する複数のスペーサ部43を有している。スペーサ部43は、基板25の第2の面25bの上に延出されて、この第2の面25bとヒートシンク30の第2の領域30bとの間に介在されている。
図3に示すように、スペーサ部43は、ベアチップ27の高さD1よりも大きい高さD2の支持部44を有している。支持部44の高さD2は、全てのブリッジ部41においておおよそ同じである。なお、図2および図3に示す支持部44は平坦な面であるが、おおよそ同じ高さD2を有しているのであれば、曲面であってもかまわない。
スペーサ部43は、支持部44でヒートシンク30を支えることで、第2の領域30bと基板25との間の隙間gを維持している。さらに、スペーサ部43は、グリース31が充填された、第1の領域30aとベアチップ27との間の隙間も維持している。
BGA22は、次のようにプリント回路板20に実装される。
プリント回路板20の導体パターン上にBGA22を配置した状態で、加熱してはんだボール26を溶かし、BGA22をプリント回路板20にはんだ付けする。これにより、はんだボール26とプリント回路板20の導体パターンとの相互のはんだ接合部28が形成され、BGA22とプリント回路板20とが電気的に接続される。
ペースト状の接着剤を、基板25の第2の面25b、基板25の外周縁部25d、および、プリント回路板20の間に跨るように、線状に供給する。この際、接着剤の硬化に伴う接着剤の変形があったとしても、スペーサ部43の支持部44の高さD2がベアチップの高さD1よりも大きくなるように接着剤の供給量を制御する。接着剤は、基板25の4つの角部25cに対応する位置と、各角部25cの周辺とに、それぞれ供給される。
供給された接着剤を加熱して、硬化させる。加熱は、はんだボール26の融点より低い温度で行なわれる。なお、接着剤の硬化は熱硬化に限らず、例えば経時的な硬化や、紫外線照射による硬化でも良い。
接着剤を硬化させることで、補強手段40が形成される。次に、ベアチップ27にグリース31を塗布し、ヒートシンク30を、ベアチップ27を覆うように基板25の第2の面25bの上に配置する。ヒートシンク30は、補強手段40のスペーサ部43の上に載せられる。ヒートシンク30を、例えばねじや公知の十字形のスプリングを用いて、プリント回路板20に固定する。この固定により、プリント回路板20に対するBGA22の実装作業が完了する。
次に、前記構成のポータブルコンピュータ1の効果について説明する。
補強手段40のスペーサ部43は、従来用いられていたインシュレータ等の専用の部材と同様に、基板25の第2の面25bとヒートシンク30との間に介在されて、ヒートシンク30を支える。
スペーサ部43がヒートシンクを支持することで、第2の面25bとヒートシンク30の第2の領域30bとの間の隙間gが維持され、かつ、ベアチップ27とヒートシンク30の第1の領域30aとの間の隙間も維持される。これにより、スペーサ部43が従来のインシュレータと同様の機能を発揮し、ヒートシンク30の傾きを防止することができる。よって、ヒートシンク30とベアチップ27との接触を回避できるとともに、ベアチップ27の不所望な破損も防ぐことができる。
スペーサ部43は、補強用の接着剤により補強部42と一緒に形成されている。したがって、隙間gを維持するためのインシュレータのような専用の部品が不要となり、ポータブルコンピュータ1の部品点数が減少する。さらに、スペーサ部43は、補強部42と同時に形成されるので、インシュレータ等の取付作業も不要となる。これにより、ポータブルコンピュータ1の生産コストを低減させることができる。
さらに、ヒートシンク30は、硬化した接着剤で形成されるスペーサ部43の上に配置される。これにより、ヒートシンク30は、BGA22から容易に取り外すことができるので、メンテナンスなども容易である。
補強手段40に耐熱性の接着剤を用いることで、例えば電子部品23を取り外すためにプリント回路板20を加熱する際に、補強手段40の取り外しが不要となる。これにより、部品を取り外す際の作業の増加を防ぐことができる。
さらに、BGA22とプリント回路板20との相互のはんだ接合部28を補強するための補強部42は、プリント回路板20の第2の面25bの上に延出するスペーサ部43を有している。言い換えると、補強手段40がプリント回路板20の第2の面25bにまで拡張されるので、補強手段40とBGA22との接着面が従来よりも大きく確保される。これにより、補強手段40は、はんだボール26とプリント回路板20との相互のはんだ接合部28を、より強固に補強することができる。
なお、第1の実施の形態では、接着剤を熱硬化させた後に、基板25の第2の面25bの上にヒートシンク30を配置したが、本発明はこれに限らない。例えば、接着剤を熱硬化させる前に、基板25の第2の面25bの上にヒートシンク30を配置しても良い。
すなわち、プリント回路板20にBGA22のはんだボール26をはんだ付けした後、ペースト状の接着剤を、基板25の第2の面25b、基板25の外周縁部25d、および、プリント回路板20の間に跨るように、線状に供給する。
次にベアチップ27にグリース31を塗布し、ヒートシンク30を、ベアチップ27を覆うように基板25の第2の面25bの上に配置する。ヒートシンク30は、第2の面25bに供給されたペースト状の接着剤の上に載せられ、ヒートシンク30の第2の領域30bが硬化前の接着剤に密着する。
ヒートシンク30を接着剤の上に載せる際、接着剤の高さD2が、ベアチップの高さD1よりも大きくなるように制御する。これにより、接着剤の上にヒートシンク30を載せても、ヒートシンク30とベアチップ27との間に隙間が形成される。
供給された接着剤を加熱して硬化させる。接着剤は、ヒートシンク30の第2の領域30bに密着したまま硬化する。
このように硬化する前の接着剤にヒートシンク30を載せることで、ヒートシンク30の第2の領域30bを補強手段40のスペーサ部43に接着することができる。すなわち、ヒートシンク30は、補強手段40のスペーサ部43を介して基板25に固定される。これにより、ヒートシンク30を固定するためのねじや十字形のスプリングが不要となり、部品点数を削減できる。
さらに、接着剤を供給する際に、硬化後の変形を考慮した接着剤の高さ制御が不要となり、接着剤の供給作業を容易に行なうことができる。
次に、本発明の第2ないし第5の実施の形態について、各々の図面を参照して説明する。このとき、第1の実施の形態のポータブルコンピュータ1と同一の構成部分には同一の参照符号を付してその説明を省略する。
本発明の第2の実施の形態を、図4に基づいて説明する。
第2の実施の形態の補強手段40は、基板25の角部25cと、角部25cを挟んだ両辺とに沿って連続して設けられている。なお、補強手段40は、図4のように基板25の外周の一部に設けられたものに限らず、基板25の全周にわたって設けられていても良い。
補強手段40を形成する際、補強部42を形成する接着剤を基板25の外周縁部25dとプリント回路板20との間に跨るように供給する供給作業と、スペーサ部43を形成する接着剤を第2の面25bに供給する供給作業とを別個に行なうなど、複数の供給作業によって補強手段40を形成しても良い。
次に、本発明の第3の実施の形態を、図5に基づいて説明する。
第3の実施の形態の補強手段40は、補強部42と、スペーサ部43とがそれぞれ独立して設けられている。
補強部42は、接着剤を基板25の外周縁部25dとプリント回路板20との間に跨るように供給して設けられている。スペーサ部43は、接着剤を第2の面25bの上に供給して設けられている。なお、図5において、スペーサ部43は線状に形成されているが、点状に形成されていたり、曲がった形状に形成されていたりしても良い。
スペーサ部43を補強部42とは独立して設けることにより、スペーサ部43のレイアウトを自由に行なうことができる。
次に、本発明の第4の実施の形態を、図6に基づいて説明する。
第4の実施の形態によると、プリント回路板20に表面実装部品の一例であるPGA(Pin Grid Array)51が実装されている。PGA51は、プリント回路板20と向かい合う第1の面51aと、第1の面51aに配列されるとともにプリント回路板20にはんだ付けされた複数のピン状の接続端子52とを有している。
なお、第4の実施の形態の表面実装部品としては、PGA51に限らず、プリント回路板20と向かい合う面に他の形状を有する接続端子が配列された表面実装部品を適用することができる。
次に、本発明の第5の実施の形態を、図7に基づいて説明する。
第5の実施の形態によると、プリント回路板20に表面実装部品の一例であるQFP(Quad Flat Package)55が実装されている。QFP55は、パッケージ本体55aの外周縁部に複数の接続端子56を有している。接続端子56は、パッケージ本体55aとプリント回路板20との間に入り込むことなく、パッケージ本体55aの周囲に張り出している。接続端子56の先端は、プリント回路板20の導体パターンにはんだ付けされている。
補強手段40の補強部42は、ペースト状の接着剤をパッケージ本体55aの外周縁部とプリント回路板20との間に跨るように供給することで構成され、接続端子56とプリント回路板20の導体パターンとの相互のはんだ接合部57を補強している。
補強手段40のスペーサ部43は、補強部42に連続して形成されている。スペーサ部43は、QFP55とヒートシンク30との間に介在されて、ヒートシンク30を支えている。
1…ポータブルコンピュータ,10…筐体,20…プリント回路板,22,51,55…表面実装部品(BGA,PGA,QFP),25…基板,25a…第1の面,25b…第2の面,25c…角部,25d…外周縁部,26,52,56…接続端子(はんだボール),27…ベアチップ,28…はんだ接合部,30…ヒートシンク,30a…第1の領域,30b…第2の領域,31…グリース,40…補強手段,41…ブリッジ部,42…補強部,43…スペーサ部,44…支持部。

Claims (10)

  1. 筐体と、
    前記筐体に収容されたプリント回路板と、
    前記プリント回路板に実装された表面実装部品と、を具備する電子機器であって、
    前記表面実装部品は、
    前記プリント回路板と向かい合う第1の面と、当該第1の面の反対側に位置する第2の面と、を有する基板と、
    前記基板の第1の面に配列されるとともに前記プリント回路板にはんだ付けされた複数の接続端子と、
    前記基板の第2の面に実装されたチップと、
    前記チップを覆うように前記基板の第2の面に配置され、前記チップに熱的に接続された冷却機構と、
    接着剤を前記基板の外周縁部と前記プリント回路板との間に跨るように供給することで構成され、前記接続端子と前記プリント回路板との相互のはんだ接合部を補強する補強手段と、を備え、
    前記補強手段は、前記基板の第2の面と前記冷却機構との間に介在されて前記冷却機構を支えるスペーサ部を含むことを特徴とする電子機器。
  2. 前記冷却機構は、前記チップと向かい合う第1の領域と、前記第1の領域を取り囲むとともに前記基板の第2の面と向かい合う第2の領域とを有し、前記スペーサ部は、前記冷却機構の第2の領域と前記基板との間の隙間を維持することを特徴とする請求項1に記載の電子機器。
  3. 前記補強手段は、前記基板の外周縁部と前記プリント回路板との間を接合する補強部を有し、前記スペーサ部は、前記補強部に連続していることを特徴とする請求項2に記載の電子機器。
  4. 前記チップと前記冷却機構との間に充填された熱伝導性を有するグリースをさらに備えていることを特徴とする請求項3に記載の電子機器。
  5. 前記補強部は、前記基板の周方向に互いに間隔を存して配置された複数のブリッジ部を含むことを特徴とする請求項3に記載の電子機器。
  6. 前記補強部は、前記基板の外周縁部から前記プリント回路板の方向に進むに従い広がる形状を有することを特徴とする請求項4に記載の電子機器。
  7. 前記基板は複数の角部を有し、前記補強部は各角部に対応する位置に設けられていることを特徴とする請求項1に記載の電子機器。
  8. 前記冷却機構は、前記補強手段のスペーサ部を介して前記基板に固定されていることを特徴とする請求項1に記載の電子機器。
  9. 筐体内に収容されたプリント回路板と、
    前記プリント回路板にはんだ付けされた表面実装部品と、
    前記表面実装部品を前記プリント回路板とは反対側から覆う冷却機構と、
    接着剤を前記表面実装部品の外周縁部と前記プリント回路板との間に跨るように供給することで構成され、前記表面実装部品と前記プリント回路板との相互のはんだ接合部を補強するための補強部と、
    前記接着剤により構成され、前記表面実装部品と前記冷却機構との間に介在されて前記冷却機構を支えるスペーサ部と、を備えていることを特徴とする電子機器。
  10. 前記表面実装部品は、発熱するチップを有し、前記チップは前記表面実装部品から前記プリント回路板とは反対側に突出するとともに、前記スペーサ部は、前記表面実装部品と前記冷却機構との間の隙間を維持することを特徴とする請求項9に記載の電子機器。
JP2009134350A 2009-06-03 2009-06-03 電子機器 Active JP4676012B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009134350A JP4676012B2 (ja) 2009-06-03 2009-06-03 電子機器
US12/732,037 US8072759B2 (en) 2009-06-03 2010-03-25 Electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009134350A JP4676012B2 (ja) 2009-06-03 2009-06-03 電子機器

Publications (2)

Publication Number Publication Date
JP2010283085A true JP2010283085A (ja) 2010-12-16
JP4676012B2 JP4676012B2 (ja) 2011-04-27

Family

ID=43300601

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009134350A Active JP4676012B2 (ja) 2009-06-03 2009-06-03 電子機器

Country Status (2)

Country Link
US (1) US8072759B2 (ja)
JP (1) JP4676012B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021125523A (ja) * 2020-02-04 2021-08-30 株式会社デンソー 電子装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010122757A1 (ja) * 2009-04-24 2010-10-28 パナソニック株式会社 半導体パッケージ部品の実装方法と実装構造体
CN115458519A (zh) * 2021-06-08 2022-12-09 深圳市中兴微电子技术有限公司 一种芯片组件

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63181396A (ja) * 1987-01-23 1988-07-26 株式会社東芝 半導体の実装方法
JPH06302727A (ja) * 1993-04-15 1994-10-28 Hitachi Ltd 半導体集積回路装置
JPH0917827A (ja) * 1995-06-29 1997-01-17 Fujitsu Ltd 半導体装置
JPH09306954A (ja) * 1996-05-20 1997-11-28 Hitachi Ltd 半導体装置及びその実装方法並びに実装構造体
JP2005032796A (ja) * 2003-07-08 2005-02-03 Matsushita Electric Ind Co Ltd 電子部品実装構造および電子部品実装方法
JP2008311458A (ja) * 2007-06-15 2008-12-25 Panasonic Corp 半導体装置実装構造体およびその製造方法ならびに半導体装置の剥離方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04122053A (ja) 1990-09-12 1992-04-22 Fujitsu Ltd 半導体チップの実装方法
JP3281220B2 (ja) 1994-12-14 2002-05-13 株式会社東芝 回路モジュールの冷却装置
US5866953A (en) * 1996-05-24 1999-02-02 Micron Technology, Inc. Packaged die on PCB with heat sink encapsulant
US5726079A (en) * 1996-06-19 1998-03-10 International Business Machines Corporation Thermally enhanced flip chip package and method of forming
US5891753A (en) * 1997-01-24 1999-04-06 Micron Technology, Inc. Method and apparatus for packaging flip chip bare die on printed circuit boards
US6507116B1 (en) * 1997-04-24 2003-01-14 International Business Machines Corporation Electronic package and method of forming
US6104093A (en) * 1997-04-24 2000-08-15 International Business Machines Corporation Thermally enhanced and mechanically balanced flip chip package and method of forming
US6329220B1 (en) * 1999-11-23 2001-12-11 Micron Technology, Inc. Packages for semiconductor die
US6441485B1 (en) * 2000-05-11 2002-08-27 Amkor Technology, Inc. Apparatus for electrically mounting an electronic device to a substrate without soldering
US6486554B2 (en) * 2001-03-30 2002-11-26 International Business Machines Corporation Molded body for PBGA and chip-scale packages
US7202556B2 (en) * 2001-12-20 2007-04-10 Micron Technology, Inc. Semiconductor package having substrate with multi-layer metal bumps
TW576549U (en) * 2003-04-04 2004-02-11 Advanced Semiconductor Eng Multi-chip package combining wire-bonding and flip-chip configuration
JP2008166377A (ja) 2006-12-27 2008-07-17 Toshiba Corp プリント回路板の製造方法、プリント回路板及び補強電子部品
US7629203B2 (en) * 2008-03-31 2009-12-08 Intel Corporation Thermal interface material for combined reflow
JP2009290118A (ja) * 2008-05-30 2009-12-10 Toshiba Corp 電子機器

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63181396A (ja) * 1987-01-23 1988-07-26 株式会社東芝 半導体の実装方法
JPH06302727A (ja) * 1993-04-15 1994-10-28 Hitachi Ltd 半導体集積回路装置
JPH0917827A (ja) * 1995-06-29 1997-01-17 Fujitsu Ltd 半導体装置
JPH09306954A (ja) * 1996-05-20 1997-11-28 Hitachi Ltd 半導体装置及びその実装方法並びに実装構造体
JP2005032796A (ja) * 2003-07-08 2005-02-03 Matsushita Electric Ind Co Ltd 電子部品実装構造および電子部品実装方法
JP2008311458A (ja) * 2007-06-15 2008-12-25 Panasonic Corp 半導体装置実装構造体およびその製造方法ならびに半導体装置の剥離方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021125523A (ja) * 2020-02-04 2021-08-30 株式会社デンソー 電子装置
JP7283407B2 (ja) 2020-02-04 2023-05-30 株式会社デンソー 電子装置

Also Published As

Publication number Publication date
US8072759B2 (en) 2011-12-06
US20100309628A1 (en) 2010-12-09
JP4676012B2 (ja) 2011-04-27

Similar Documents

Publication Publication Date Title
JP3462979B2 (ja) 半導体装置
JP5106519B2 (ja) 熱伝導基板及びその電子部品実装方法
JP5632898B2 (ja) 機械的構造物により把持され固定される回路基板、及びこれを用いた制御装置
JP2011258836A (ja) 基板補強構造、基板組立体、及び電子機器
JP2008205142A (ja) Cof用配線基板とその製造方法、並びに半導体装置
JP2009016398A (ja) プリント配線板構造、電子部品の実装方法および電子機器
JP5169800B2 (ja) 電子装置
JP5950684B2 (ja) 半導体装置
JP4676012B2 (ja) 電子機器
JP4560113B2 (ja) プリント回路板及びプリント回路板を備えた電子機器
JP6961902B2 (ja) 部品実装体及び電子機器
JP5318304B1 (ja) 半導体モジュールおよび半導体装置
JPWO2007083378A1 (ja) チップ部品の実装構造、実装方法及び電子装置
JP4871676B2 (ja) 電子回路装置
JP2007035843A (ja) 電子回路装置
JP2013171963A (ja) プリント基板装置および電子機器
JP2008258495A (ja) 電子部品実装回路基板の放熱構造
JP2010010212A (ja) プリント回路板、電子機器および半導体パッケージ
JP2008166711A (ja) 半導体装置およびその製造方法並びに半導体装置の実装構造
KR101281043B1 (ko) 히트 싱크
JP2010093310A (ja) 電子機器
JP2003046211A (ja) 電子部品の実装構造
JP2010118364A (ja) プリント回路板、及び電子機器
WO2023276647A1 (ja) 回路構成体及び電気接続箱
JP2007234549A (ja) 電子機器

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100928

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101129

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110104

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110126

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140204

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4676012

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140204

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313121

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350