CN102105971B - 半导体封装元器件的安装方法和安装结构体 - Google Patents

半导体封装元器件的安装方法和安装结构体 Download PDF

Info

Publication number
CN102105971B
CN102105971B CN2010800022176A CN201080002217A CN102105971B CN 102105971 B CN102105971 B CN 102105971B CN 2010800022176 A CN2010800022176 A CN 2010800022176A CN 201080002217 A CN201080002217 A CN 201080002217A CN 102105971 B CN102105971 B CN 102105971B
Authority
CN
China
Prior art keywords
parts
semiconductor packages
face
bonding agent
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2010800022176A
Other languages
English (en)
Other versions
CN102105971A (zh
Inventor
大桥直伦
山口敦史
岸新
宇高正人
时井诚治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2009105757A external-priority patent/JP5707569B2/ja
Priority claimed from JP2009105758A external-priority patent/JP5464897B2/ja
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN102105971A publication Critical patent/CN102105971A/zh
Application granted granted Critical
Publication of CN102105971B publication Critical patent/CN102105971B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H05K3/305—Affixing by adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0502—Patterning and lithography
    • H05K2203/0545—Pattern for applying drops or paste; Applying a pattern made of drops or paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3494—Heating methods for reflowing of solder
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

本发明的目的在于提供一种半导体封装元器件的安装方法和安装结构体。以使基板(1)的电极(2)和半导体封装元器件(3)的电极通过接合金属(4)相抵接的方式将半导体封装元器件(3)安装到基板(1)，将强化用粘接剂(5c)涂布在基板(1)和半导体封装元器件(3)的外表面之间，之后，进行回流，在强化用粘接剂(5c)未固化的状态下使接合金属(4)熔融，使强化用粘接剂(5c)固化，之后，使接合金属(4)凝固。

Description

半导体封装元器件的安装方法和安装结构体
技术领域
本发明涉及将半导体封装元器件对基板进行表面安装的半导体封装元器件的安装方法。 
背景技术
如BGA(Ball grid array：球珊阵列)那样在下表面形成有电极的半导体封装元器件利用图17(a)～(e)或图18(a)～(d)的工序进行安装。 
在图17(a)、(b)中，以使半导体封装元器件3的凸点电极4与基板1的电极2相抵接的方式进行安装。 
在图17(c)中进行回流。若进行回流，则凸点电极4的焊料熔融，利用自对准效果而半导体封装元器件3的位置移动到适当的位置。之后，下降到焊料熔融温度以下使焊料凝固，从而结束半导体封装元器件3和基板1的电连接。 
在图17(d)中，利用注射器等将热固化树脂5注入到半导体封装元器件3和基板1之间。 
在图17(e)中，升温到热固化树脂5的固化温度以上，使该热固化树脂5固化，牢固地将半导体封装元器件3和基板1进行机械连接。 
在该图17(a)～(e)的方法中，需要图17(c)中的回流和图17(e)中的升温这两次加热工序。与此不同的是，在图18(a)～(d)的情况下，一次加热工序就能完成。 
在图18(a)、(b)中，在基板1的半导体封装元器件3的安装预定位置6中涂布热固化性树脂5。图19示出涂布状态的一个例子。 
在图18(c)中，以使半导体封装元器件3的凸点电极4与基板1的电极2相抵接的方式进行安装。此时，未固化的热固化性树脂5与基板1和半导体封装元器件3的下表面之间相接触。 
在图18(d)中进行回流。若进行回流，则凸点电极4的焊料熔融。由于此时热固化性树脂5为未固化状态，因此，利用夹在基板1的电极和半导体封装元器件3一侧的电极之间的熔融的焊料的自对准效果，使半导体封装元器件3的位置移动到适当的位置。进一步升温，在热固化性树脂5固化之后，下降到焊料熔融温度以下使焊料凝固，从而结束半导体封装元器件3和基板1的电连接和机械连接。图20示出了该安装结束状态。 
现有技术文献 
[专利文献] 
专利文献1：日本专利特开平11-204568号公报 
发明内容
在图18～图20所示的安装工序中，能够将加热工序削减为一次，但相反，难以进行热固化性树脂5的涂布量及涂布位置的调整，随之导致安装质量出现偏差。 
具体而言，在焊料熔融凝固的过程中，未固化的热固化性树脂5位于焊料的附近或与焊料相接触的位置。因此，为了避免因未固化的热固化性树脂5的一部分混到熔融凝固的焊料中所导致焊接的质量下降，而减少热固化性树脂5的涂布量，在这种情况下，存在半导体封装元器件3和基板1的机械连接的强度降低的问题。 
本发明的目的在于提供一种半导体封装元器件的安装方法，该半导体封装元器件的安装方法能够较少加热工序，能够稳定地维持半导体封装元器件和基板的电接合的质量，而且，能够获得作为半导体封装元器件和基板的机械连接强度所需要的强度。 
本发明的半导体封装元器件的安装结构体是利用接合金属接合基板的电极和半导体封装元器件的电极来进行安装的安装结构体，其特征在于，具有强化用粘接剂，该强化用粘接剂在从上述半导体封装元器件的、与上述基板相对的面的相反一侧的面起至上述基板以未与上述接合金属相接触的状态下固化，对于上述固化后的强化用粘接剂，从上述半导体封装元器件的、连接与上述基板相对的面和上述相反一侧的面的端面起进入到上述 半导体封装元器件的上述相反一侧的面的距离为L1，且从上述半导体封装元器件的上述端面起进入到上述半导体封装元器件的、与上述基板相对的面的距离为L2，在这样的状态下，从上述半导体封装元器件的、连接与上述基板相对的面和上述相反一侧的面的端面起进入到上述半导体封装元器件的上述相反一侧的面的上述强化用粘接剂的距离L1，为从上述半导体封装元器件的上述端面起进入到上述半导体封装元器件的、与上述基板相对的面的上述强化用粘接剂的距离L2以上。 
另外，本发明的半导体封装元器件的安装方法的特征在于，以使基板的电极和半导体封装元器件的电极通过凝固状态的接合金属相抵接的方式将上述半导体封装元器件安装到上述基板，使强化用粘接剂不与上述接合金属相接触的方式涂布在上述基板的安装有上述半导体封装元器件的区域的周边和上述半导体封装元器件的外表面之间，之后，进行回流，在上述强化用粘接剂未固化的状态下使上述接合金属熔融，使上述强化用粘接剂固化，之后，使上述接合金属凝固。 
另外，本发明的半导体封装元器件的安装方法的特征在于，将第一强化用粘接剂涂布在基板的半导体封装元器件的安装预定位置中，以使上述基板的电极和上述半导体封装元器件的电极通过凝固状态的接合金属相抵接的方式将上述半导体封装元器件安装到上述基板，将第二强化用粘接剂涂布在上述基板的安装有上述半导体封装元器件的区域的周围和上述半导体封装元器件的外表面之间，之后，进行回流，使上述接合金属熔融，上述接合金属凝固，且使上述第一、第二强化用粘接剂固化。 
另外，本发明的半导体封装元器件的安装结构体是利用接合金属接合基板的电极和半导体封装元器件的电极来进行安装的安装结构体，其特征在于，包括：第一强化用粘接剂，该第一强化用粘接剂配置在上述半导体封装元器件的、与上述基板相对的面和上述基板之间，并固化；以及第二强化用粘接剂，该第二强化用粘接剂配置在从上述半导体封装元器件的、连接上述相对面和上述相反一侧的面的端面起至上述基板，并固化。 
另外，本发明的半导体封装元器件的安装结构体是利用接合金属接合基板的电极和半导体封装元器件的电极来进行安装的安装结构体，其特征在于，包括：第一强化用粘接剂，该第一强化用粘接剂配置在上述半导体封装元器件的、与上述基板相对的面和上述基板之间，并固化；以及第二强化用粘接剂，该第二强化用粘接剂配置在从上述半导体封装元器件的、与上述基板相对的面的相反一侧的面起至上述基板，并固化。 
根据该结构，由于在将半导体封装元器件安装到基板后，涂布强化用粘接剂，并在加热工序中，在接合金属熔融和凝固之后，使强化用粘接剂充分地固化，因此，能够减少加热工序，能使得强化用粘接剂不与熔融和凝固过程中的接合金属相接触，因而，容易进行涂布，能够稳定地维持半导体封装元器件和基板之间的电接合的质量，且能够获得作为半导体封装元器件和基板的机械连接的强度所需要的强度。 
根据该结构，由于在将半导体封装元器件安装到基板之前，涂布第一强化用粘接剂，在将半导体封装元器件安装到基板之后，涂布第二强化用粘接剂，在加热工序中，在接合金属熔融和凝固之后，使第一、第二强化用粘接剂固化，因此能够减少加热工序，能够使得不会在接合金属熔融时因混有第一强化用粘接剂而引起接合质量降低，即使在减少第一强化用粘接剂的涂布量的情况下，也能够由固化后的第二强化用粘接剂而获得所需要的机械强度。 
附图说明
图1是实施本发明的安装方法的实施方式1的工序图。 
图2是表示上述实施方式的强化用粘接剂的涂布状态的立体图。 
图3是上述实施方式的安装结束状态的剖视图。 
图4是实施本发明的安装方法的实施方式2的俯视图。 
图5是上述实施方式的安装结束状态的立体图。 
图6是实施本发明的安装方法的实施方式3的俯视图。 
图7是上述实施方式的安装结束状态的立体图。 
图8是实施本发明的安装方法的实施方式4的工序图。 
图9是表示上述实施方式的第一、第二强化用粘接剂的涂布状态的立体图。 
图10是上述实施方式的安装结束状态的剖视图。 
图11是表示上述实施方式的第一、第二强化用粘接剂的涂布状态的水平剖视图。 
图12是实施本发明的安装方法的实施方式5的安装结束状态的俯视图。 
图13是上述实施方式的安装结束状态的立体图。 
图14是上述实施方式的安装结束状态的水平剖视图。 
图15是实施本发明的安装方法的实施方式6的安装结束状态的俯视图。 
图16是上述实施方式的安装结束状态的立体图。 
图17是现有的安装方法的工序图。 
图18是其他现有的安装方法的工序图。 
图19是图18(b)的立体图。 
图20是图18(c)的立体图。 
图21是实施方式3的其他例子的剖视图。 
具体实施方式
下面，基于具体的各实施方式来说明本发明的半导体封装元器件的安装方法。 
(实施方式1) 
图1～图3表示本发明的实施方式1。 
在图1(a)、(b)中，以使BGA型半导体封装元器件3的凸点电极4与基板1的电极2相抵接的方式进行安装。 
在图1(c)中，将强化用粘接剂5c如图2所示那样除角部以外而以等间隔地呈棒状涂布在基板1中安装有半导体封装元器件3的区域的周边部和半导体封装元器件的外表面之间。由此，能够减少粘接剂量，粘接剂不会不必要地进入半导体封装元器件3和基板之间。另外，通过除角部之外等间隔地呈棒状地涂布强化用粘接剂5c，从而能够更对称地固定半导体封装元器件3。此处，强化用粘接剂5c是热固化性树脂。另外，以强化用粘接剂5c不与凸点电极4相接触的方式进行涂布。 
在图1(d)中进行回流。若进行回流，则凸点电极4的焊料熔融。由于此 时强化用粘接剂5c为未固化状态，因此，利用夹在基板1的电极和半导体封装元器件3一侧的电极之间的熔融的焊料的自对准效果，使半导体封装元器件3的位置移动到适当的位置。 
在图1(e)中，进一步升温，在强化用粘接剂5c固化之后，将温度下降到焊料熔融温度以下使焊料凝固，从而结束半导体封装元器件3和基板1的电连接和机械连接。 
对于图3所示那样安装结束后的安装结构体，由于在如图1(b)所示那样将半导体封装元器件3安装到基板1后，如图1(c)那样，从半导体封装元器件3的、与上述基板1相对的面3a相反一侧的面3b起至上述基板1涂布强化用粘接剂5c，因此，即使涂布量、涂布位置有偏差，也容易获得不与凸点电极4相接触的状态。如图3所示即使在安装结束状态下，强化用粘接剂5c也与接合金属即焊料隔开，焊接质量也良好。L1的形状是凸部。L2的形状是凹部形状，但也可以是凸部形状。 
另外，对于固化后的强化用粘接剂5c的形状，若将从半导体封装元器件3的、连接与上述基板1相对的面3a和上述相反一侧的面3b的端面3c起进入到上述相反一侧的面3b的强化用粘接剂5c的距离设为L1，将从半导体封装元器件3的上述端面3c起进入到上述相对面3a的强化用粘接剂5c的距离设为L2，在这种情况下，“L1≥L2”，如图3的假想线7所示，与在图1(c)的工序中从半导体封装元器件3的上述端面3c至基板1涂布强化用粘接剂5c、使其回流固化的情况相比，能够实现更牢固的强化。 
此外，即使在图3的假想线7所示的形状的情况下使强化用粘接剂5c固化，但与图9～图11所示的现有例的情况相比，也能够实现良好的焊接质量和更牢固的强化。 
这种情况下的基板1和半导体封装元器件3之间的间隙为大约0.2毫米，凸点电极4的焊料的熔点和凝固开始温度为217～219℃和219℃，强化用粘接剂5c的粘度为60Pa·s(帕·秒)(E型粘度计，在5rpm(revolutions per minute转数/分)、25℃的条件下进行测定)，强化用粘接剂5c的固化开始温度为185℃，强化用粘接剂5c的固化峰值温度为210℃。 
对于强化用粘接剂5c的触变性，是使用E型粘度计，在25℃时，基于测 定0.5rpm、5rpm的粘度之比(0.5rpm时的粘度/5rpm时的粘度)来求出，在这种情况下为4～6左右。 
(实施方式2) 
图4和图5表示实施方式2。 
在实施方式1中，将强化用粘接剂5c涂布到半导体封装元器件3的非角部3d的各部位并使其固化，但在本实施方式的图1(c)的工序中，示出了以下情况：即，将强化用粘接剂5c涂布到包含半导体封装元器件3的角部3d在内，使固化后的强化用粘接剂5c的上述距离L1、L2为“L1≥L2”。除了仅强化用粘接剂5c的涂布形状不同之外，其他都与实施方式1相同。 
在这种情况下，能够实现良好的焊接质量、和比实施方式1要牢固的强化。 
(实施方式3) 
图6和图7表示实施方式3。 
在实施方式2中，以使“L1≥L2”的方式将强化用粘接剂5c涂布到包含半导体封装元器件3的角部3d在内，但实施方式3的不同点在于L1＝0。更详细而言，与实施方式1的不同之处仅在于，从半导体封装元器件3的、连接上述相对面3a和相反一侧的面3b的端面3c起至基板1涂布强化用粘接剂5c，其他都与实施方式1相同。 
由此，从半导体封装元器件3的端面3c起涂布强化用粘接剂5c，也如图21所示，在强化用粘接剂5c的涂布位置，以强化用粘接剂5c覆盖半导体封装元器件3的端面3c的从上到下，且在半导体封装元器件3的上述端面3c的外侧的强化用粘接剂5c的表面相对于上下方向形成为凹部形状。此外，最好相比从基板1到半导体封装元器件3的上部为止的距离L4，从半导体封装元器件3的端部到强化用粘接剂5c的外周的距离L3较大。 
此外，在图7和图21中，在端面3c外侧的强化用粘接剂5c的表面的形状相对于上下方向为凹部形状，但根据所使用的强化用粘接剂5c的粘度，完成后的形状也可为图21的假想线所示的凸部形状。 
在这种情况下，能够实现良好的焊接质量、和比现有技术更牢固的强化。 
在上述各实施方式中，举出了半导体封装元器件3为BGA的情况为例进行了说明，但在半导体封装元器件3为LGA(Land Grid Array：接点栅格阵列)的情况下也能实施。在该LGA型半导体封装元器件3的情况下，对半导体封装元器件3的电极或用于与该半导体封装元器件3的电极进行接合的基板1的电极2中的至少一方涂布包含接合金属的糊料，之后，将半导体封装元器件3安装到基板1，从而同样能够实施。 
(实施方式4) 
图8～图11表示本发明的实施方式4。 
在图8(a)、(b)中，在基板1的半导体封装元器件3的安装预定位置6中呈点状涂布第一热固化性树脂5a。图9示出涂布状态的一个例子。 
在图18(c)中，以使半导体封装元器件3的凸点电极4与基板1的电极2相抵接的方式进行安装。此时，未固化的第一热固化性树脂5a与基板1和半导体封装元器件3的下表面之间相接触。 
在图8(c-1)中，以使BGA型半导体封装元器件3的凸点电极4与基板1的电极2相抵接的方式进行安装。 
在图8(c-2)中，将第二强化用粘接剂5b如图9(b)所示那样例如以预定间隔涂布在基板1的安装有半导体封装元器件3的区域的周边部和半导体封装元器件3的外表面之间。此处，第二强化用粘接剂5b是热固化性树脂。 
在图8(d)中进行回流。 
图8(d)示出了(d-1)、(d-2)、(d-3)，但图8(d-2)、(d-3)示出了时间上相同时期的状态，其截面位置不同，以使得了解第一、第二强化用粘接剂5a、5b的变化的形态。 
在图8(d-1)中，因回流而使凸点电极4的焊料熔融。由于此时第一、第二强化用粘接剂5a、5b为未固化状态，因此，利用夹在基板1的电极2和半导体封装元器件3一侧的电极之间的熔融的焊料的自对准效果，使半导体封装元器件3的位置移动到适当的位置。 
若进一步升温，如图8(d-2)、(d-3)所示，在第一、第二强化用粘接剂5a、5b固化之后，使温度下降到焊料熔融温度以下来使焊料凝固，从而结束半导体封装元器件3和基板1的电连接和机械连接。图10是表示结束安装 后的状态的纵向剖视图。图11表示在基板1的电极2的面进行了水平切断的剖视图。 
对于如图10所示的安装结束后的安装结构体，由于在将半导体封装元器件3安装到基板1后，如图8(c-2)所示那样，从半导体封装元器件3的、与所述基板1相对的面3a相反一侧的面3b至上述基板1涂布第二强化用粘接剂5b，因此，即使减少第一强化用粘接剂5a的量而使其不与焊料相接触，在不能期待基板1和半导体封装元器件3的牢固的接合的情况下，也能利用固化后的第二强化用粘接剂5b来实现基板1和半导体封装元器件3的牢固的接合。另外，由于在将半导体封装元器件3安装到基板1后，进行第二强化用粘接剂5b的涂布，因此，即使涂布量、涂布位置存在偏差，但如图10所示，第二强化用粘接剂5b也与接合金属即焊料隔开，因此焊接质量也良好。 
对于固化后的第二强化用粘接剂5b的形状，若将从半导体封装元器件3的、连接与上述基板1相对的面3a和上述相反一侧的面3b的端面3c起进入到上述相反一侧的面3b的第二强化用粘接剂5b的距离设为L1，将从半导体封装元器件3的上述端面3c起进入到上述相对面3a的第二强化用粘接剂5b的距离设为L2，在这种情况下，“L1＞L2”，如图10的假想线7所示，与在图8(c)的工序中从半导体封装元器件3的上述端面3c至基板1涂布第二强化用粘接剂5b、使其回流固化的情况相比，能够实现更牢固的强化。 
此外，即使在图10的假想线7所示的形状的情况下使第二强化用粘接剂5b固化，但与图18～图20所示的现有例的情况相比，也能够实现良好的焊接质量和更牢固的强化。 
这种情况下的基板1和半导体封装元器件3之间的间隙为大约0.2毫米，凸点电极4的焊料的熔点和凝固开始温度为217～219℃和219℃，强化用粘接剂5a的粘度为60帕·秒(E型粘度计，在5rpm、25℃的条件下进行测定)，强化用粘接剂5a的固化开始温度为185℃，强化用粘接剂5a的固化峰值温度为210℃。 
(实施方式5) 
图12～图14表示实施方式5。 
在实施方式4中，将第二强化用粘接剂5b涂布到半导体封装元器件3的 非角部3d的各部位并使其固化，但在本实施方式5的图8(c-2)的工序中，示出了以下情况：即，将第二强化用粘接剂5b涂布到包含半导体封装元器件3的角部3d在内，使固化后的第二强化用粘接剂5b的上述距离L1、L2为“L1≥L2”。除了仅第二强化用粘接剂5b的涂布形状不同之外，其他都与实施方式4相同。 
在这种情况下，能够实现良好的焊接质量、和比图13所示的实施方式4要更牢固的强化。图14是表示固化后的第一、第二强化用粘接剂5a、5b的水平剖视图。 
(实施方式6) 
图15和图16表示实施方式6。 
在实施方式5中，以使“L1≥L2”的方式将第二强化用粘接剂5b涂布到包含半导体封装元器件3的角部3d在内，但在本实施方式6中，其不同点在于L1＝0。更详细而言，与实施方式4的不同之处仅在于，从半导体封装元器件3的、连接上述相对面3a和相反一侧的面3b的端面3c起至基板1涂布第二强化用粘接剂5b，其他都与实施方式4相同。 
在这种情况下，能够实现良好的焊接质量、和比实施方式4要牢固的强化。 
在上述各实施方式中，举出了半导体封装元器件3为BGA的情况为例进行了说明，但在半导体封装元器件3为LGA(Land Grid Array：接点栅格阵列)的情况下也能实施。在该LGA型半导体封装元器件3的情况下，对半导体封装元器件3的电极或用于与该半导体封装元器件3的电极进行接合的基板1的电极2中的至少一方涂布包含接合金属的糊料，之后，将半导体封装元器件3安装到基板1，从而同样能够实施。 
工业上的实用性 
本发明对如移动设备那样可能受到掉落冲击的各种电子设备的组装等是有效的。 

Claims (7)

1.一种半导体封装元器件的安装结构体，
利用接合金属(4)接合基板(1)的电极和半导体封装元器件(3)的电极来进行安装，其特征在于，
在从所述半导体封装元器件(3)的与所述基板(1)相对的面(3a)的相反一侧的面(3b)起、至所述基板(1)具有热固化性的强化用粘接剂(5c)，所述强化用粘接剂(5c)与所述相对的面(3a)与所述相反一侧的面(3b)之间的端面(3c)相接触，并以未与所述接合金属(4)相接触的状态下发生固化，
对于所述固化后的强化用粘接剂(5c)，从所述半导体封装元器件(3)的、连接与所述基板(1)相对的面(3a)和所述相反一侧的面(3b)的端面(3c)起进入到所述半导体封装元器件(3)的所述相反一侧的面(3b)的距离为L1，且从所述半导体封装元器件(3)的所述端面(3c)起进入到所述半导体封装元器件(3)的、与所述基板(1)相对的面的距离为L2，在这样的状态下，
所述距离L1大于等于所述距离L2，L2＞0，且所述强化用粘接剂(5c)的固化温度高于所述接合金属(4)的熔融温度。
2.一种半导体封装元器件的安装方法，其特征在于，
以基板(1)的电极(2)和半导体封装元器件(3)的电极通过凝固状态的接合金属(4)相抵接的方式将所述半导体封装元器件(3)安装到所述基板(1)，
以使得不与所述接合金属(4)相接触的方式将固化温度高于所述接合金属(4)的熔融温度的、热固化性的强化用粘接剂(5c)涂布在所述基板(1)的安装有所述半导体封装元器件(3)的区域的周边部(6)和所述半导体封装元器件(3)的外表面之间，
然后进行回流，在所述强化用粘接剂(5c)未固化的状态下使所述接合金属(4)熔融，使所述强化用粘接剂(5c)固化之后，使所述接合金属(4)凝固，
利用所述强化用粘接剂(5c)，将所述半导体封装元器件(3)的基板侧的相对的面(3a)、与相对的面(3a)相反一侧的面(3b)、所述相对的面(3a)与所述相反一侧的面(3b)之间的端面(3c)、以及所述基板的上表面固定。
3.如权利要求2所述的半导体封装元器件的安装方法，其特征在于，
在涂布所述强化用粘接剂(5c)的工序中，
从所述半导体封装元器件(3)的、与所述基板(1)相对的面(3a)的相反一侧的面(3b)起至所述基板(1)涂布强化用粘接剂(5c)。
4.如权利要求2所述的半导体封装元器件的安装方法，其特征在于，
在涂布所述强化用粘接剂(5c)的工序中，
从所述半导体封装元器件(3)的、连接与所述基板(1)相对的面(3a)和相反一侧的面(3b)的端面(3c)起至所述基板(1)涂布强化用粘接剂(5c)。
5.一种半导体封装元器件的安装方法，其特征在于，
将热固化性的第一强化用粘接剂(5a)涂布在基板(1)的半导体封装元器件(3)的安装预定位置(6)中，
以所述基板(1)的电极(2)和所述半导体封装元器件(3)的电极通过凝固状态的接合金属(4)相抵接的方式将所述半导体封装元器件(3)安装到所述基板(1)，其中，所述接合金属(4)具有低于所述第一强化用粘接剂(5a)的固化温度的熔融温度，
将热固化性的第二强化用粘接剂(5b)涂布在所述基板(1)的安装有所述半导体封装元器件(3)的区域的周边部(6)和所述半导体封装元器件(3)的外表面之间，其中，所述第二强化用粘接剂(5b)具有高于所述接合金属的熔融温度的固化温度，
然后进行回流，使所述接合金属(4)熔融，且使所述第一、第二强化用粘接剂(5a，5b)固化，利用所述第二强化用粘接剂(5b)，将所述半导体封装元器件(3)的基板侧的相对的面(3a)、与相对的面(3a)相反一侧的面(3b)、所述相对的面(3a)与所述相反一侧的面(3b)之间的端面(3c)、以及所述基板的上表面固定。
6.如权利要求5所述的半导体封装元器件的安装方法，其特征在于，
在涂布所述第二强化用粘接剂(5b)的工序中，
从所述半导体封装元器件(3)的与所述基板(1)相对的面(3a)的相反一侧的面(3b)起至所述基板(1)涂布第二强化用粘接剂(5b)。
7.如权利要求5所述的半导体封装元器件的安装方法，其特征在于，
在涂布所述第二强化用粘接剂(5b)的工序中，
从所述半导体封装元器件(3)的、连接与所述基板(1)相对的面(3a)和相反一侧的面(3b)的端面(3c)起至所述基板(1)涂布第二强化用粘接剂(5b)。
CN2010800022176A 2009-04-24 2010-04-19 半导体封装元器件的安装方法和安装结构体 Active CN102105971B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2009105757A JP5707569B2 (ja) 2009-04-24 2009-04-24 半導体パッケージ部品の実装方法と実装構造体
JP2009-105758 2009-04-24
JP2009105758A JP5464897B2 (ja) 2009-04-24 2009-04-24 半導体パッケージ部品の実装方法と実装構造体
JP2009-105757 2009-04-24
PCT/JP2010/002800 WO2010122757A1 (ja) 2009-04-24 2010-04-19 半導体パッケージ部品の実装方法と実装構造体

Publications (2)

Publication Number Publication Date
CN102105971A CN102105971A (zh) 2011-06-22
CN102105971B true CN102105971B (zh) 2013-05-22

Family

ID=43010884

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010800022176A Active CN102105971B (zh) 2009-04-24 2010-04-19 半导体封装元器件的安装方法和安装结构体

Country Status (4)

Country Link
US (2) US20110108997A1 (zh)
EP (1) EP2423955B8 (zh)
CN (1) CN102105971B (zh)
WO (1) WO2010122757A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5658088B2 (ja) * 2011-05-23 2015-01-21 パナソニックＩｐマネジメント株式会社 半導体パッケージ部品の実装構造体および製造方法
WO2012160817A1 (ja) * 2011-05-26 2012-11-29 パナソニック株式会社 電子部品実装方法、電子部品搭載装置および電子部品実装システム
WO2014037978A1 (ja) * 2012-09-06 2014-03-13 パナソニック株式会社 実装構造体および補強用樹脂材の供給方法
TWM521008U (zh) * 2016-01-27 2016-05-01 Lite On Technology Corp 車燈裝置及其發光模組
US10823355B2 (en) * 2016-01-27 2020-11-03 Lite-On Electronics (Guangzhou) Limited Light-emitting module for vehicle lamp
KR20180014903A (ko) * 2016-08-01 2018-02-12 삼성디스플레이 주식회사 전자 소자, 이의 실장 방법 및 이를 포함하는 표시 장치의 제조 방법
US10211072B2 (en) * 2017-06-23 2019-02-19 Applied Materials, Inc. Method of reconstituted substrate formation for advanced packaging applications
EP3706171A4 (en) * 2017-11-01 2021-04-21 Sony Semiconductor Solutions Corporation IMAGING ELEMENT, IMAGING DEVICE, ELECTRONIC APPARATUS, AND IMAGING ELEMENT MANUFACTURING METHOD
US11094668B2 (en) * 2019-12-12 2021-08-17 Micron Technology, Inc. Solderless interconnect for semiconductor device assembly
JP7283407B2 (ja) * 2020-02-04 2023-05-30 株式会社デンソー 電子装置

Family Cites Families (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07131145A (ja) 1993-11-08 1995-05-19 Matsushita Electric Ind Co Ltd 電子部品の半田付け方法
US5866953A (en) * 1996-05-24 1999-02-02 Micron Technology, Inc. Packaged die on PCB with heat sink encapsulant
US6274389B1 (en) * 1997-01-17 2001-08-14 Loctite (R&D) Ltd. Mounting structure and mounting process from semiconductor devices
US5891753A (en) * 1997-01-24 1999-04-06 Micron Technology, Inc. Method and apparatus for packaging flip chip bare die on printed circuit boards
US5814401A (en) * 1997-02-04 1998-09-29 Motorola, Inc. Selectively filled adhesive film containing a fluxing agent
US6507116B1 (en) * 1997-04-24 2003-01-14 International Business Machines Corporation Electronic package and method of forming
US5895229A (en) * 1997-05-19 1999-04-20 Motorola, Inc. Microelectronic package including a polymer encapsulated die, and method for forming same
JPH11163049A (ja) 1997-11-28 1999-06-18 Matsushita Electric Ind Co Ltd バンプ付電子部品の実装構造および実装方法
US6049124A (en) * 1997-12-10 2000-04-11 Intel Corporation Semiconductor package
US5936304A (en) * 1997-12-10 1999-08-10 Intel Corporation C4 package die backside coating
JP3417281B2 (ja) 1998-01-08 2003-06-16 松下電器産業株式会社 バンプ付電子部品の実装方法
US6046910A (en) * 1998-03-18 2000-04-04 Motorola, Inc. Microelectronic assembly having slidable contacts and method for manufacturing the assembly
US20020014688A1 (en) * 1999-03-03 2002-02-07 Suresh Ramalingam Controlled collapse chip connection (c4) integrated circuit package which has two dissimilar underfill materials
JP2000260912A (ja) * 1999-03-05 2000-09-22 Fujitsu Ltd 半導体装置の実装構造及び半導体装置の実装方法
JP3890814B2 (ja) 1999-05-25 2007-03-07 株式会社デンソー 電子部品の実装方法
US6700209B1 (en) * 1999-12-29 2004-03-02 Intel Corporation Partial underfill for flip-chip electronic packages
US6441485B1 (en) * 2000-05-11 2002-08-27 Amkor Technology, Inc. Apparatus for electrically mounting an electronic device to a substrate without soldering
US6576495B1 (en) * 2000-08-30 2003-06-10 Micron Technology, Inc. Microelectronic assembly with pre-disposed fill material and associated method of manufacture
US6340846B1 (en) * 2000-12-06 2002-01-22 Amkor Technology, Inc. Making semiconductor packages with stacked dies and reinforced wire bonds
JP2002198384A (ja) * 2000-12-27 2002-07-12 Matsushita Electric Ind Co Ltd 半導体装置及び半導体装置の製造方法
US6545869B2 (en) * 2001-01-17 2003-04-08 International Business Machines Corporation Adjusting fillet geometry to couple a heat spreader to a chip carrier
TW527676B (en) * 2001-01-19 2003-04-11 Matsushita Electric Ind Co Ltd Photo-semiconductor module and method for manufacturing
US6570259B2 (en) * 2001-03-22 2003-05-27 International Business Machines Corporation Apparatus to reduce thermal fatigue stress on flip chip solder connections
US6562663B2 (en) * 2001-03-28 2003-05-13 Motorola, Inc. Microelectronic assembly with die support and method
US6486554B2 (en) * 2001-03-30 2002-11-26 International Business Machines Corporation Molded body for PBGA and chip-scale packages
JP3565204B2 (ja) * 2001-12-28 2004-09-15 三菱電機株式会社 電子装置
JP3948289B2 (ja) 2002-01-22 2007-07-25 松下電器産業株式会社 電子部品実装方法
US20040238925A1 (en) * 2003-05-23 2004-12-02 Paul Morganelli Pre-applied thermoplastic reinforcement for electronic components
US20040262368A1 (en) * 2003-06-26 2004-12-30 Haw Tan Tzyy Ball grid array solder joint reliability
JP2005032795A (ja) 2003-07-08 2005-02-03 Matsushita Electric Ind Co Ltd 電子部品実装構造および電子部品実装方法
JP3912342B2 (ja) 2003-07-08 2007-05-09 松下電器産業株式会社 電子部品実装方法
US20050077080A1 (en) * 2003-10-14 2005-04-14 Adesoji Dairo Ball grid array (BGA) package having corner or edge tab supports
US7064452B2 (en) * 2003-11-04 2006-06-20 Tai-Saw Technology Co., Ltd. Package structure with a retarding structure and method of making same
WO2005093817A1 (ja) * 2004-03-29 2005-10-06 Nec Corporation 半導体装置及びその製造方法
JP2006339316A (ja) * 2005-05-31 2006-12-14 Toshiba Corp 半導体装置、半導体装置実装基板、および半導体装置の実装方法
JP2007048976A (ja) * 2005-08-10 2007-02-22 Toshiba Corp プリント回路板、およびプリント回路板を備えた電子機器
US7682879B2 (en) * 2006-03-28 2010-03-23 Seagate Technology Llc Edge coating a microelectronic device
US20080036097A1 (en) * 2006-08-10 2008-02-14 Teppei Ito Semiconductor package, method of production thereof and encapsulation resin
JP2008053347A (ja) 2006-08-23 2008-03-06 Seiko Epson Corp デバイス及びその製造方法、回路基板並びに電子機器
US7843074B2 (en) * 2006-09-12 2010-11-30 Lumination Llc Underfill for light emitting device
JP5085081B2 (ja) * 2006-09-22 2012-11-28 パナソニック株式会社 電子部品実装構造体
JP2008166377A (ja) * 2006-12-27 2008-07-17 Toshiba Corp プリント回路板の製造方法、プリント回路板及び補強電子部品
JP2008300538A (ja) * 2007-05-30 2008-12-11 Toshiba Corp プリント回路板、プリント回路板の製造方法および電子機器
JP2008311458A (ja) * 2007-06-15 2008-12-25 Panasonic Corp 半導体装置実装構造体およびその製造方法ならびに半導体装置の剥離方法
US7993984B2 (en) * 2007-07-13 2011-08-09 Panasonic Corporation Electronic device and manufacturing method
JP2009021465A (ja) * 2007-07-13 2009-01-29 Panasonic Corp 半導体装置実装構造体およびその製造方法ならびに半導体装置の剥離方法
US7919356B2 (en) * 2007-07-31 2011-04-05 International Business Machines Corporation Method and structure to reduce cracking in flip chip underfill
JP2009135150A (ja) * 2007-11-28 2009-06-18 Toshiba Corp プリント回路板、プリント回路板の製造方法および電子機器
JP4696227B2 (ja) * 2007-12-28 2011-06-08 スパンション エルエルシー 半導体装置の製造方法
JP4621778B2 (ja) * 2009-01-29 2011-01-26 株式会社東芝 電子機器及び回路基板
JP4676012B2 (ja) * 2009-06-03 2011-04-27 株式会社東芝 電子機器
US8129230B2 (en) * 2009-08-11 2012-03-06 International Business Machines Corporation Underfill method and chip package

Also Published As

Publication number Publication date
EP2423955B1 (en) 2019-09-04
EP2423955B8 (en) 2019-10-09
EP2423955A1 (en) 2012-02-29
US20110108997A1 (en) 2011-05-12
US20140120663A1 (en) 2014-05-01
US9331047B2 (en) 2016-05-03
CN102105971A (zh) 2011-06-22
EP2423955A4 (en) 2013-04-10
WO2010122757A1 (ja) 2010-10-28

Similar Documents

Publication Publication Date Title
CN102105971B (zh) 半导体封装元器件的安装方法和安装结构体
KR101975076B1 (ko) 실장 구조체와 그 제조 방법
JP5310252B2 (ja) 電子部品実装方法および電子部品実装構造
JP4203666B2 (ja) 電子部品実装方法および電子部品実装構造
CN100592485C (zh) 电子部件的安装方法
CN102800634B (zh) 半导体封装器件的安装结构体及制造方法
KR20140132880A (ko) 인쇄회로기판 어셈블리 및 그 제조방법
US20220208671A1 (en) Semiconductor-mounted product
CN116741648B (zh) 一种倒装芯片封装方法及倒装芯片封装结构
JP2002373914A (ja) 電子部品接続構造体
WO2002050892A1 (fr) Resine de scellement utile pour installer une bascule
JP2003100809A (ja) フリップチップ実装方法
TWI295840B (en) Mounting method of passive component
CN101166395B (zh) 半导体安装基板及其制造方法
JP3890814B2 (ja) 電子部品の実装方法
CN1319159C (zh) 具有散热片的半导体封装件
JP4159556B2 (ja) 半導体装置の製造方法及び接着剤
JP2010258172A (ja) 半導体パッケージ部品の実装方法と実装構造体
JP4381795B2 (ja) 電子部品実装方法
JP4031385B2 (ja) 電子部品の実装方法
JP2018137301A (ja) プリント回路板の製造方法、プリント回路板、および電子機器
JPH11214439A (ja) 電子部品の実装方法
JP3697902B2 (ja) 電子部品の実装方法
KR20080020374A (ko) 반도체 패키지의 제조 방법
JPH09153514A (ja) 半導体ユニット及び半導体素子の実装方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant