JP2005032795A - 電子部品実装構造および電子部品実装方法 - Google Patents
電子部品実装構造および電子部品実装方法 Download PDFInfo
- Publication number
- JP2005032795A JP2005032795A JP2003193434A JP2003193434A JP2005032795A JP 2005032795 A JP2005032795 A JP 2005032795A JP 2003193434 A JP2003193434 A JP 2003193434A JP 2003193434 A JP2003193434 A JP 2003193434A JP 2005032795 A JP2005032795 A JP 2005032795A
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- resin
- electronic part
- substrate
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
Abstract
【解決手段】基板2に電子部品4を搭載し、電子部品4の電極形成面と基板2の電極形成面との間を熱硬化性樹脂より成る補強樹脂3によって封止した電子部品実装構造の形成において、急速硬化可能な補強樹脂3を基板2上に供給した後に電子部品4を搭載して、補強樹脂3を電子部品4の外側において補強樹脂3が電子部品4の上面よりも上方に突出し、且つ最上部3bが電子部品4の外縁4bよりも外側に位置する形状ではみ出させる。そしてこの状態の補強樹脂3を急速に熱硬化させることにより、実装状態において電子部品の上面を保護する樹脂突出部3aを形成する。
【選択図】 図1
Description
【発明の属する技術分野】
本発明は、電子部品を基板に実装しこの電子部品の電極形成面と基板の電極形成面との間を熱硬化性樹脂によって封止して成る電子部品実装構造および電子部品実装方法ならびにこの電子部品実装方法において樹脂突出部を形成するために用いられる樹脂突出部形成用材料に関するものである。
【0002】
【従来の技術】
半導体素子などの電子部品を基板に実装した電子部品実装構造として、電子部品の下面と基板の上面との間に樹脂接着材を介在させて補強した構成のものが知られている(たとえば特許文献1参照)。この特許文献例では、半導体素子を基板に超音波接合により実装するに際し、あらかじめ実装位置に樹脂接着材を塗布しておき、樹脂接着材上から半導体素子を押圧して超音波接合するとともに、樹脂接着材を硬化させて半導体素子と基板との間を補強するようにしている。これにより、半導体素子と基板との接合強度が向上し、実装信頼性を向上させることができる。
【0003】
【特許文献1】
特開平3−24742号公報
【0004】
【発明が解決しようとする課題】
ところで、半導体素子などの電子部品が実装された実装基板を作業者が取り扱う際には、作業者が実装基板の端部を把持する時の力によって、また何らかの理由で実装基板が他の固形物に打ち当てられた際の衝撃などによって、実装後の電子部品がダメージを受ける可能性がある。このため部品実装後の基板のハンドリング時には、何らかの方法で電子部品の上面側が保護されていることが望ましい。
【0005】
しかしながら上述例に示す実装構造では、電子部品と基板との接合強度は改善されるものの、上面側については全く保護されておらず、ハンドリング時に破損を招く場合がある。そしてこの破損は、脆弱な薄型の電子部品を採用する場合に特に顕著であり、電子部品の上面を有効に保護する方策が望まれていた。
【0006】
そこで本発明は、実装状態において電子部品の上面を有効に保護することができる電子部品実装構造および電子部品実装方法ならびにこの電子部品実装方法において樹脂突出部を形成するために用いられる樹脂突出部形成用材料を提供することを目的とする。
【0007】
【課題を解決するための手段】
請求項1記載の電子部品実装構造は、接続用電極が複数形成された基板に電極が複数形成された電子部品を実装して前記電極を前記接続用電極に電気的に接続し、前記電子部品の電極形成面と前記基板の電極形成面との間を熱硬化性樹脂によって封止した電子部品実装構造であって、前記電子部品の外側において前記熱硬化性樹脂が前記電子部品の上面よりも上方に突出し、且つ最上部が電子部品の外縁よりも外側に位置する形状で硬化して形成された樹脂突出部を備えた。
【0008】
請求項2記載の電子部品実装構造は、請求項1記載の電子部品実装構造であって、前記接続用電極または前記電極が導電性金属より成る突出電極である。
【0009】
請求項3記載の電子部品実装方法は、接続用電極が複数形成された基板に電極が複数形成された電子部品を実装して前記電極を前記接続用電極に電気的に接続し、前記電子部品の電極形成面と前記基板の電極形成面との間を熱硬化性樹脂によって封止する電子部品実装方法であって、前記基板上の電子部品実装位置に熱硬化性樹脂を供給する樹脂供給工程と、前記電子部品を前記基板に搭載する搭載工程と、前記熱硬化性樹脂を熱硬化させる熱硬化工程とを含み、前記搭載工程において前記電子部品によって熱硬化性樹脂を前記電子部品の上面よりも上方に突出し且つ最上部が電子部品の外縁よりも外側に位置する形状に流動させ、前記熱硬化工程において熱硬化性樹脂を硬化させて略前記形状の樹脂突出部を形成する。
【0010】
請求項4記載の電子部品実装方法は、請求項3記載の電子部品実装方法であって、前記接続用電極または前記電極が導電性金属より成る突出電極である。
【0011】
請求項5記載の樹脂突出部形成用材料は、接続用電極が複数形成された基板に電極が複数形成された電子部品を実装して前記電極を前記接続用電極に電気的に接続し、前記電子部品の電極形成面と前記基板の電極形成面との間を熱硬化性樹脂によって封止した電子部品実装構造において、前記電子部品の外側において前記熱硬化性樹脂が前記電子部品の上面よりも上方に突出し且つ最上部が電子部品の外縁よりも外側に位置する形状で硬化した樹脂突出部を形成するために用いられる樹脂突出部形成用材料であって、樹脂主材と、樹脂主材を硬化させる硬化材と、充填材と、チキソ材とを含み、アミン系、カオチン系もしくはイミダゾール系の前記硬化材を3〜50wt%の範囲で含有している。
【0012】
本発明によれば、搭載工程において電子部品によって熱硬化性樹脂を電子部品の上面よりも上方に突出し且つ最上部が電子部品の外縁よりも外側に位置する形状にはみ出させ、熱硬化工程において熱硬化性樹脂を急速に硬化させて樹脂突出部を形成することにより、電子部品の上面側を有効に保護することができる。
【0013】
【発明の実施の形態】
次に本発明の実施の形態を図面を参照して説明する。図1、図2は本発明の一実施の形態の電子部品実装構造の断面図、図3,図4は本発明の一実施の形態の電子部品実装方法の工程説明図、図5は本発明の一実施の形態の電子部品実装構造の断面図である。
【0014】
まず図1を参照して電子部品実装構造1について説明する。電子部品実装構造1は接続用電極2aが形成された基板2上に、下面に導電性金属より成る突出電極であるバンプ4aが形成された電子部品4を実装したものである。この電子部品実装構造1においては、バンプ4aを接続用電極2aと電気的に接続し、電子部品4の電極形成面と基板2の電極形成面との間を熱硬化性樹脂より成る補強樹脂3によって封止した構造となっている。なお、ここでは電子部品4にバンプ4aを設けた例を示しているが、基板2の接続用電極にバンプを設ける構成であってもよい。
【0015】
この電子部品実装構造1において、補強樹脂3は電子部品4の外側にはみ出した形で硬化して樹脂突出部3aを形成している。図1の拡大図に示すように、樹脂突出部3aは電子部品4の上面よりも上方に突出し、且つ最上部3bが電子部品4の外縁4bよりも外側に位置する形状となっている。樹脂突出部3aは、基板2に実装された後の電子部品4を保護する機能を有している。
【0016】
すなわち図2(a)に示すように、基板2と固形物5が上下方向に相互に接近して打ち当てられたような場合においても、樹脂突出部3aは電子部品4の上面よりも上方に突出した形状となっているため、固形物5からの外力は電子部品4には直接伝わらず、図2(b)に示すように樹脂突出部3aによって支持される。これにより、基板2と固定物5とが当接する際に、電子部品4の上面に外力や衝撃が作用することがなく、実装後の電子部品4を有効に保護する。
【0017】
次に図3、図4を参照して電子部品実装構造1を形成するための電子部品実装方法について説明する。図3(a)において、基板2の上面には接続用電極2aが複数形成されており、基板2の電子部品実装位置には、図3(b)に示すように、補強樹脂3がディスペンサ6を用いた塗布により供給される(樹脂供給工程)。なお補強樹脂3の供給方法としては、補強樹脂3を所定厚さの膜状に成形した樹脂フィルムを基板2に貼着する方法を用いてもよい。
【0018】
ここで補強樹脂3の材質としては、加熱により急速熱硬化可能な熱硬化性樹脂材料が用いられる。このような熱硬化性樹脂としては、例えばエポキシ樹脂などの樹脂主材に、この樹脂主材を急速に熱硬化させる硬化材と、樹脂や無機物のフィラー粒子などを含む充填材と、流動性を調整するためのチキソ材とを加えたものが選定される。
【0019】
硬化材としては、アミン系、カオチン系もしくはイミダゾール系の硬化材を3〜50wt%の範囲で含有させたものが用いられる。これにより、後述する熱硬化工程において200℃以上に加熱されることにより、急速に熱硬化反応が進行するような硬化材の配合となっており、望ましくは150℃時のゲルタイムが20秒以下となっている。またチキソ材の配合選定に際しては、この熱硬化反応の初期に、補強樹脂3が殆ど流動しないような粘度を保つチキソ材が選定される。
【0020】
なお、150℃時のゲルタイムは、以下のようにして測定する。まずホットプレートを150℃程度に加熱し、0.1cm3程度の試料(補強樹脂3)をホットプレートの中央部にスパチュラーで直径10mm程度の略円形状に薄く拡げた後、時間計測を開始する。薄く塗り拡げた試料の中央を横切るように、スパチュラーのエッジで直線状のスリットを入れる。そして試料がゲル化することにより、直線状のスリットが波形状に変化を開始するまでの時間を計測する。このようにして計測された時間が、150℃のゲルタイムである。
【0021】
また後述するように補強樹脂3には、実装後において電子部品4を外力によるダメージから補強する機能が求められることから、十分な接合強度を保証することを目的として、以下に示す強度基準を満たすものが選定される。ここでは、基準部品として1608チップ(長さ×幅が、1,6mm×0.8mmの矩形チップ部品)を用い、測定対象の熱硬化性樹脂材料によって基準部品を、所定条件で実際に接着した状態におけるシェア強度を1608強度と定義し、この1608強度が0.5kgf以上であることを、補強樹脂3の強度基準としている。
【0022】
1608強度の計測方法について説明する。まず基準部品の下面を補強樹脂3が予め0.1mmの膜厚で塗布された樹脂膜に対して押し付け、基準部品の下面に補強樹脂3を転写により塗布する。次いで補強樹脂3が塗布された基準部品を、予め加熱装置によって150℃に加熱されたアルミ板に搭載して10秒間加熱を継続し、補強樹脂3を熱硬化させる。そしてアルミ板を加熱装置から取り外して常温まで冷却した後に、基準部品の長手側面にシェアテスターを当接させてシェア強度を測定した結果を1608強度とする。なお、このとき、アルミ板の上面からシェアテスターの先端までの距離は、0.1mm〜0.2mm程度に設定し、シェア速度は50mm/min.程度に設定する。
【0023】
この後、図3(c)に示すように、搭載ツール7によって電子部品4をバンプ4aを下向きした姿勢で保持し、補強樹脂3が供給された基板2に対して搭載する(搭載工程)。この搭載工程において、電子部品4が下降して補強樹脂3の上面から内部へ沈み込むことにより、図3(d)に示すように、基板2上の補強樹脂3は電子部品4の下面によって押し除けられ、電子部品4の周囲から外側に向かってはみ出す。なお、搭載ツール7の外形は、電子部品4の外形よりも小さく設定されている。
【0024】
このとき、補強樹脂3は前述のようにチキソ材を含有して粘性が大きく、したがって基板2の表面における濡れ性が低いことから、はみ出した補強樹脂3は基板2の表面に沿って外側には流動せずに、電子部品4の外縁4bの直近位置で上方に向かって盛り上がる形態で流動する(図3(d)に示す矢印参照)。そしてバンプ4aが接続用電極2aに着地して搭載が完了した時点では、図4(a)に示すように電子部品4の外側に流動した補強樹脂3は、電子部品4の外縁4bの外側において最上部3bが電子部品4の上面よりも上方に突出した形状の樹脂突出部3aを形成する。
【0025】
そして図4(b)に示すように、搭載ツール7に内蔵された加熱手段によって、予め200℃以上の温度に加熱された状態の電子部品4から、補強樹脂3へ熱が伝わることによって、補強樹脂3は急速に熱硬化し、樹脂突出部3aは前述の突出形状をほぼ保った状態で硬化する(熱硬化工程)。この熱硬化工程において、補強樹脂3には前述のような硬化材が配合されていることから、熱硬化は極めて短時間(1秒未満)のうちに進行する。
【0026】
これにより、図4(c)に示すように、樹脂突出部3aは流動による形崩れを生じることなく、電子部品4の上面よりも突出した形状のまま硬化する。そして実装完了後の基板2のハンドリングや機器への組み付け作業時において、電子部品4の上面側を有効に保護する。ここで、樹脂突出部3aを完全硬化させて強度を保証するため、搭載ツール7による加熱の後に後加熱処理工程を設けることが望ましい。
【0027】
なお、前述の例では樹脂突出部3aの形状として電子部品4の上面側への樹脂の這い上がりが全く無い形状の例を示したが、図5に示すように、電子部品4の上面に多少の樹脂付着が生じた形状であっても、樹脂突出部3’aの最上部3’bが電子部品4に外縁4bの外側に位置している限りにおいては、図1に示す樹脂突出部3aと同様に、電子部品4の上面側を有効に保護することができる。
【0028】
【発明の効果】
本発明によれば、搭載工程において電子部品によって熱硬化性樹脂を電子部品の上面よりも上方に突出し、且つ最上部が電子部品の外縁よりも外側に位置する形状にはみ出させ、熱硬化工程において熱硬化性樹脂を急速に硬化させて樹脂突出部を形成するようにしたので、電子部品の上面側を有効に保護することができる。
【図面の簡単な説明】
【図1】本発明の一実施の形態の電子部品実装構造の断面図
【図2】本発明の一実施の形態の電子部品実装構造の断面図
【図3】本発明の一実施の形態の電子部品実装方法の工程説明図
【図4】本発明の一実施の形態の電子部品実装方法の工程説明図
【図5】本発明の一実施の形態の電子部品実装構造の断面図
【符号の説明】
1 電子部品実装構造
2 基板
2a 接続用電極
3 補強樹脂
3a 樹脂突出部
3b 最上部
4 電子部品
4a バンプ
Claims (5)
- 接続用電極が複数形成された基板に電極が複数形成された電子部品を実装して前記電極を前記接続用電極に電気的に接続し、前記電子部品の電極形成面と前記基板の電極形成面との間を熱硬化性樹脂によって封止した電子部品実装構造であって、前記電子部品の外側において前記熱硬化性樹脂が前記電子部品の上面よりも上方に突出し、且つ最上部が電子部品の外縁よりも外側に位置する形状で硬化して形成された樹脂突出部を備えたことを特徴とする電子部品実装構造。
- 前記接続用電極または前記電極が導電性金属より成る突出電極であることを特徴とする請求項1記載の電子部品実装構造。
- 接続用電極が複数形成された基板に電極が複数形成された電子部品を実装して前記電極を前記接続用電極に電気的に接続し、前記電子部品の電極形成面と前記基板の電極形成面との間を熱硬化性樹脂によって封止する電子部品実装方法であって、前記基板上の電子部品実装位置に熱硬化性樹脂を供給する樹脂供給工程と、前記電子部品を前記基板に搭載する搭載工程と、前記熱硬化性樹脂を熱硬化させる熱硬化工程とを含み、前記搭載工程において前記電子部品によって熱硬化性樹脂を前記電子部品の上面よりも上方に突出し且つ最上部が電子部品の外縁よりも外側に位置する形状に流動させ、前記熱硬化工程において熱硬化性樹脂を硬化させて略前記形状の樹脂突出部を形成することを特徴とする電子部品実装方法。
- 前記接続用電極または前記電極が導電性金属より成る突出電極であることを特徴とする請求項3記載の電子部品実装方法。
- 接続用電極が複数形成された基板に電極が複数形成された電子部品を実装して前記電極を前記接続用電極に電気的に接続し、前記電子部品の電極形成面と前記基板の電極形成面との間を熱硬化性樹脂によって封止した電子部品実装構造において、前記電子部品の外側において前記熱硬化性樹脂が前記電子部品の上面よりも上方に突出し且つ最上部が電子部品の外縁よりも外側に位置する形状で硬化した樹脂突出部を形成するために用いられる樹脂突出部形成用材料であって、樹脂主材と、樹脂主材を硬化させる硬化材と、充填材と、チキソ材とを含み、アミン系、カオチン系もしくはイミダゾール系の前記硬化材を3〜50wt%の範囲で含有していることを特徴とする樹脂突出部形成用材料。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003193434A JP2005032795A (ja) | 2003-07-08 | 2003-07-08 | 電子部品実装構造および電子部品実装方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003193434A JP2005032795A (ja) | 2003-07-08 | 2003-07-08 | 電子部品実装構造および電子部品実装方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005032795A true JP2005032795A (ja) | 2005-02-03 |
Family
ID=34204897
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003193434A Pending JP2005032795A (ja) | 2003-07-08 | 2003-07-08 | 電子部品実装構造および電子部品実装方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005032795A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9331047B2 (en) | 2009-04-24 | 2016-05-03 | Panasonic Intellectual Property Management Co., Ltd. | Mounting method and mounting structure for semiconductor package component |
-
2003
- 2003-07-08 JP JP2003193434A patent/JP2005032795A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9331047B2 (en) | 2009-04-24 | 2016-05-03 | Panasonic Intellectual Property Management Co., Ltd. | Mounting method and mounting structure for semiconductor package component |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7566586B2 (en) | Method of manufacturing a semiconductor device | |
JP2924830B2 (ja) | 半導体装置及びその製造方法 | |
JP2001024034A (ja) | 回路基板への電子部品の実装方法及びその装置 | |
JP3326382B2 (ja) | 半導体装置の製造方法 | |
US6773958B1 (en) | Integrated assembly-underfill flip chip process | |
JP2010272557A (ja) | 電子部品実装方法および電子部品実装構造 | |
EP1950801B1 (en) | Electronic component mounting method | |
JP2007056070A (ja) | フリップチップ型半導体装置用アンダーフィル材、並びにそれを用いたフリップチップ型半導体装置及びその製造方法 | |
JP2676828B2 (ja) | 混成集積回路装置の製造方法 | |
JP3912342B2 (ja) | 電子部品実装方法 | |
JP3929909B2 (ja) | 電子部品の実装方法 | |
JP2005032795A (ja) | 電子部品実装構造および電子部品実装方法 | |
JPH11168122A (ja) | 回路基板への半導体素子の装着方法、及び半導体装置 | |
JP4752717B2 (ja) | モジュールの製造方法 | |
JP3708478B2 (ja) | 電子部品の実装方法 | |
JP4394213B2 (ja) | Lsiパッケージの実装方法 | |
JP2000357714A (ja) | 半導体装置及びその製造方法 | |
JP4159556B2 (ja) | 半導体装置の製造方法及び接着剤 | |
JP4876882B2 (ja) | フリップチップ実装方法 | |
JP2008189760A (ja) | アンダーフィル剤、それを用いた半導体装置および半導体装置の製造方法 | |
JP2005026501A (ja) | 電子部品実装構造および電子部品実装方法ならびに電子部品用接着剤 | |
JP3525331B2 (ja) | 半導体チップの実装基板および半導体装置の実装方法 | |
JPH11354575A (ja) | 半導体ユニットおよび半導体素子の実装方法 | |
JP2001055432A (ja) | 半導体装置封止用樹脂組成物及びこれを用いた半導体装置、並びに半導体装置製造方法及び製造装置 | |
KR100845921B1 (ko) | 가열되는 동안 열경화성 수지를 포팅할 수 있는 반도체 패키지의 제조를 위한 장치 및 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051116 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20051213 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071023 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071207 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080520 |