KR100845921B1 - 가열되는 동안 열경화성 수지를 포팅할 수 있는 반도체 패키지의 제조를 위한 장치 및 방법 - Google Patents

가열되는 동안 열경화성 수지를 포팅할 수 있는 반도체 패키지의 제조를 위한 장치 및 방법 Download PDF

Info

Publication number
KR100845921B1
KR100845921B1 KR1020070017128A KR20070017128A KR100845921B1 KR 100845921 B1 KR100845921 B1 KR 100845921B1 KR 1020070017128 A KR1020070017128 A KR 1020070017128A KR 20070017128 A KR20070017128 A KR 20070017128A KR 100845921 B1 KR100845921 B1 KR 100845921B1
Authority
KR
South Korea
Prior art keywords
resin
tab tape
potting
semiconductor chip
thermosetting resin
Prior art date
Application number
KR1020070017128A
Other languages
English (en)
Other versions
KR20070085145A (ko
Inventor
미쓰노부 하베
Original Assignee
엔이씨 일렉트로닉스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엔이씨 일렉트로닉스 가부시키가이샤 filed Critical 엔이씨 일렉트로닉스 가부시키가이샤
Publication of KR20070085145A publication Critical patent/KR20070085145A/ko
Application granted granted Critical
Publication of KR100845921B1 publication Critical patent/KR100845921B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

TAB테이프(3) 상에 전기적, 기계적으로 탑재된 반도체칩(1)을 구비하는 반도체패키지를 제조하는 장치에 있어서, 수지포팅장치는 반도체칩과 TAB테이프가 가열되는 동안, 반도체칩과 TAB테이프 사이의 간격에 열경화성수지를 포팅한다.
열경화성수지, 내습윤성, TAB테이프, 반도체패키지

Description

가열되는 동안 열경화성수지를 포팅할 수 있는 반도체패키지의 제조를 위한 장치 및 방법{Apparatus and method for manufacturing semiconductor package capable of potting thermosetting resin while being heated}
도 1은 반도체패키지를 제조하기 위한 제1종래방법을 설명하는 단면도이다.
도 2는 반도체패키지를 제조하기 위한 제2종래방법을 설명하는 단면도이다.
도 3은 본 발명에 따른 반도체패키지를 제조하기 위한 방법의 제1실시예를 설명하는 단면도이다.
도 4는 본 발명에 따른 반도체패키지를 제조하기 위한 방법의 제2실시예를 설명하는 단면도이다.
도 5는 본 발명에 따른 반도체패키지를 제조하기 위한 방법의 제3실시예를 설명하는 단면도이다.
도 6은 본 발명에 따른 반도체패키지를 제조하기 위한 방법의 제4실시예를 설명하는 단면도이다.
도 7a 및 도 7b는 도 3, 4, 5, 6의 완성된 반도체패키지의 사시도이다.
*도면의 주요부분에 대한 부호의 설명*
1: 반도체칩 2: 범프
3: TAB테이프 4: 땜납레지스트
5: 열경화성수지 11‘: 수지포팅스테이지
11'a: 가열기 13: 적외선램프
14: 가열장치 15: 고주파발진기
본 발명은 반도체칩 및 TAB(tape-automated bonding) 테이프를 구비하는 칩 온 필름(COF;chip on film)형 반도체패키지를 제조하기 위한 장치 및 방법에 관한 것이다.
COF형 반도체패키지를 제조하기 위한 제1종래방법이 이하에서 설명된다. 우선, TAB테이프 상에 뒤집어지게 반도체칩이 배치된다. 그 결과 반도체칩은 TAB막에 전기적, 기계적으로 접속된다. 다음, 반도체칩과 TAB테이프는 수지포팅스테이지에 탑재되어 열경화성수지가 모세관현상에 의해 수지포팅노즐로부터 반도체칩과 TAB테이프 사이의 간격에 포팅된다. 다음, 반도체패키지는 수지를 하소(calcine)하고 경화화기 위해 프리베이킹과 포스트베이킹 동작이 이루어지는 베이킹스테이지로 이동된다. 그 후, 반도체패키지를 완성하기 위해 외부전극형성동작 및 다이싱동작이 이루어진다. 이것은 이후 상세히 설명될 것이다.
그러나, 상술한 제1종래 제조방법에 있어서, TAB테이프가 평탄하지 않고 수지의 점성의 변동 등의 이유로, 수지내에 보이드가 생성될 수 있고, 이것은 반도체패키지의 내습윤성과 같은 신뢰성을 떨어뜨린다.
다음으로 COF형 반도체패키지를 제조하기 위한 제2종래방법이 설명된다(일본공개특허 평11-97586 참조). 우선, 반도체칩이 TAB테이프 상에 뒤집어져 배치된다. 이 경우에, TAB테이프의 절연층에 관통홀이 생성된다. 다음, 반도체칩과 TAB테이프가 금속몰드에 마련되어, 진공주조처리에 의해 수지가 전면 전체뿐만 아니라 반도체칩과 TAB테이프 사이의 간격에 포팅된다. 이 경우, 보이드가 수지내에 생성되더라도, 이러한 보이드는 관통홀로부터 누설될 것이다. 다음, 반도체패키지를 완성하기 위해 필요한 동작들이 실시된다. 이것은 이후 상세히 설명될 것이다.
그러나, 상술한 제2종래방법에 있어서, 수지가 관통홀로부터 넘칠 수 있기 때문에 수지포팅동작은 금속몰드를 사용하는 진공주조처리에 제한된다. 또한, 관통홀은 TAB테이프 내에 형성될 필요가 있기 때문에, 제조비용이 증가된다.
본 발명에 따르면, TAB테이프 상에 전기적, 기계적으로 탑재된 반도체칩을 구비하는 반도체패키지를 제조하는 장치에 있어서, 수지포팅장치는 상기 반도체칩과 상기 TAB테이프가 가열되는 동안, 상기 반도체칩과 상기 TAB테이프 사이의 간격에 열경화성수지를 포팅한다.
또한, 반도체패키지를 제조하는 방법에 있어서, 반도체칩(1)이 TAB테이프(3)에 전기적, 기계적으로 접속된다. 이후, 상기 반도체칩과 상기 TAB테이프가 가열되는 동안, 상기 반도체칩과 상기 TAB테이프 사이의 간격에 열경화성수지(5)가 포팅되어, 상기 반도체칩과 상기 TAB테이프의 온도가 열경화성수지의 수지점성감소시작 온도 및 열경화성수지의 베이킹온도 사이에 있게 된다. 이후, 상기 열경화성수지의 온도를 상기 베이킹온도로 증가시킴으로써 상기 열경화성수지에 베이킹동작이 실시된다.
(실시예)
바람직한 실시예들을 설명하기 전에, 반도체패키지를 제조하기 위한 방법이 설명될 것이다.
이하에서는 반도체패키지를 제조하기 위한 제1종래방법이 도 1을 참조로 설명된다.
우선, 돌출전극 또는 범프들(2)을 가진 반도체칩(1)이 폴리이미드로 이루어진 절연막(31) 및 땜납수지층(4)에 의해 코팅된 배선층(32)에 의해 형성된 TAB테이프(3) 상에 뒤집어지게 배치된다. 그 결과, 범프들(2)은 내부리드접속처리, 초음파접속처리, 또는 열압력처리에 의해 배선층(32)에 전기적, 기계적으로 접속된다. 다음, 반도체칩(1)과 TAB테이프(3)는 수지포팅스테이지(11)에 탑재되어, 에폭시수지와 같은 열경화성수지(5)가 모세관현상을 이용해 수지포팅노즐(12)로부터 반도체칩(1)과 TAB테이프(3) 사이의 대략 20 내지 30㎛의 간격에 포팅된다. 이 경우에, 수지(5)는 특히 언더필수지로 불려진다. 다음, 반도체패키지는 수지를 하소하고 경화시키기 위해 프리베이킹동작과 포스트베이킹동작이 각각 이루어지는 프리베이킹스테이지 및 포스트베이킹스테이지(미도시)에 순차로 이동된다. 그 후, 외부전극형성동작 및 다이싱동작이 이루어져 반도체패키지가 완성된다.
그러나, 도 1에서 설명된 바와 같은 제조방법에 있어서, TAB테이프(3)가 평탄하지 아니하고, 수지(5)의 점성이 변동하는 등으로 인해 수지(5) 내에 보이드 V가 생성될 수 있고, 이것은 반도체패키지의 내습윤성과 같은 신뢰성을 떨어뜨린다.
다음으로, 도 2를 참조로 하여 제2종래 반도체패키지제조방법이 설명된다(일본공개특허공보 평11-97586호 참조).
우선, 돌출전극 또는 범프들(2)을 가진 반도체칩(1)이 폴리이미드로 이루어진 절연막(31') 및 배선층(32)에 의해 형성된 TAB테이프(3') 상에 뒤집어지게 배치된다. 이 경우에 있어서, 관통홀(31'a)은 절연층(31')에 생성된다. 다음, 반도체칩(1) 및 TAB테이프(3')가 금속몰드(미도시)상에 마련되어, 수지(5')가 진공주조처리를 이용해 전면 전체 뿐만 아니라 반도체칩(1) 및 TAB테이프(3') 사이의 대략 20 내지 30㎛의 간격에 포팅된다. 이 경우에 있어서, 보이드가 수지(5') 내에 생성되더라도, 이러한 보이드는 관통홀(31'a)로부터 누설될 것이다. 다음, 반도체패키지에 필요한 동작들이 이루어져, 반도체패키지가 완성된다.
도 2에 있어서, 참조부호 6은 외부단자들(땜납볼들)을 지시하고, 참조부호 31'b는 절연층 31'내의 구멍을 지시한다.
그러나, 도 2에서 설명되는 방법에 있어서, 수지는 관통홀(31'a)로부터 넘칠 수 있기 때문에, 수지포팅동작은 금속몰드를 사용하는 진공주조처리에 제한된다. 또한, 관통홀(31'a)은 TAB테이프(3') 내에 형성될 필요가 있기 때문에, 제조비용이 증가된다.
본 발명에 따른 반도체패키지를 제조하기 위한 방법의 제1실시예가 도 3을 참조로 하여 이하에서 설명될 것이다.
우선, 돌출전극 또는 범프들(2)을 가진 반도체칩(1)이 폴리이미드로 이루어진 절연막(31)과 배선층(32)에 의해 형성되고 땜납레지스트층(4)에 의해 코팅된 TAB테이프(3)에 뒤집어지게 배치된다. 그 결과, 범프들(2)이 내부리드접속처리, 초음파접속처리 또는 열압력처리에 의해 배선층(32)과 전기적, 기계적으로 접속된다.
내부접속처리에 있어서, 범프들(2)은 금으로 만들어지고 배선층(32)은 도금된 주석층으로 덮여서, 금과 주석은 가열기기를 사용하는 가열처리에 의해 공융혼합물을 형성한다. 이 경우에 있어서, 초음파진동이 반도체패키지에 실시될 수 있다. 또한, 열압력처리에 있어서, 범프들(2) 및 배선층(32)이 금을 도금하여 이루어질 수 있다.
다음으로, 반도체패키지가 가열기(11'a) 및 수지주입노즐(12)을 구비하는 수지포팅스테이지(11')로 구성된 수지포팅장치에 탑재되어, 반도체칩(1) 및 TAB테이프(3)가 대략 3초와 같은 매우 짧은 시간동안 가열기(11'a)에 의해 가열된다. 그 결과, 에폭시수지와 같은 열경화성수지(5)는, 반도체칩(1) 및 TAB테이프(3)가 가열기(11'a)에 의해 가열되는 동안, 모세관현상을 이용해 수지포팅노즐(12)로부터 반도체칩(1)과 TAB테이프(3) 사이의 대략 20 내지 30㎛의 간격에 포팅된다. 이 경우에 있어서, 반도체칩(1) 및 TAB테이프(3)의 온도는 3초와 같은 시간동안 50℃와 같은 수지점성증가시작온도 및 베이킹이 이루어지는 150℃와 같은 베이킹온도 사이에 있다. 베이킹동작은 이하에서 설명될 것이다.
상술한 온도는 수지(5)의 높은 유동성의 관점에서 수지(5)에 보이드가 생성 되는 것을 완벽히 방지하기 위해 60℃ 이상이 바람직하다. 한편, 상술한 온도는 낮은 방사열의 관점에서 노즐(12) 내에 수지(5)가 경화되는 것을 완벽히 방지하기 위해 대략 120℃ 이하가 바람직하고, 따라서, 노즐(12)에 결합된 수지포트(미도시)의 라이프타임이 증가된다.
일반적으로, 에폭시수지와 같은 열경화성수지의 점성은 실내온도에서 거의 감소되지 않는다는 것에 유의하자. 그러나, 온도가 50℃ 보다 높을 때, 열경화성수지의 점성은 감소될 것이다. 이 경우에 있어서, 온도가 낮으면 낮을수록, 열경화성수지의 점성이 낮아지는 낮은 점성시간구간은 더 길어진다.
또한, 반도체칩(1) 및 TAB테이프(3)가 가열기(11'a)에 의해 가열되기 때문에, 반도체칩(1) 및 TAB테이프(3)에 고착된 휘발성물질은 수지(5)의 포팅동작 전에 휘발될 수 있어, 휘발성물질은 수지(5) 내에 거의 봉해지지 않는다.
또한, 수지(5)는 수지(5)에 구비된 비휘발성물질의 관점에서 비용매 열경화성수지가 바람직하다.
다음으로, 반도체패키지는 수지포팅장치로부터 프리베이킹장치로 이동되어, 프리베이킹동작이 대략 110℃ 내지 130℃의 온도에서 대략 30분 동안 수지(5)에 대해 실시되고, 다음, 포스트베이킹장치로 이동되어 대략 150℃의 온도에서 대략 1.5시간동안 수지(5)에 대해 포스트베이킹동작이 실시된다. 따라서, 수지(5)는 확실히 하소되고 경화된다.
수지경화시작온도는 일반적으로 110℃와 같은 베이킹온도보다 낮다는 점에 유의하자. 즉, 일반적으로 경화제 또는 경화촉진제가 수지(5)에 첨가되기 때문에, 수지(5)는 실내온도에서 경화되기 시작하여 며칠 동안 천천히 경화된다. 또한, 수지(5)는 냉각온도에서 조차도 몇 개월 동안 매우 천천히 경화된다. 따라서, 수지경화시작온도는 냉각온도로부터 실내온도까지의 온도로 생각되고 베이킹온도보다 훨씬 낮다. 따라서, 수지(5)의 온도가 50℃와 같은 수지점성감소시작온도와 110℃와 같은 베이킹온도 사이에 있을 때 조차도, 수지(5)는 경화하기 시작한다. 그러나, 반도체패키지는 대략 3초와 같은 매우 짧은 시간동안 수지포팅장치에 탑재되기 때문에, 수지포팅장치 상의 수지(5)의 경화는 무시될 수 있다.
상술한 프리베이킹 및 포스트베이킹동작들은 단일의 베이킹동작이 될 수 있다는 점에 유의하자.
마지막으로, 외부전극형성동작과 다이싱동작은 반도체패키지를 완성하기 위해 실시된다.
본 발명에 따른 반도체패키지를 제조하기 위한 방법의 제2실시예가 도 4를 참조로 하여 이하에서 설명된다.
도 4에 있어서, 도 3의 수지포팅장치는, 가열기가 없고 수지포팅노즐(12) 및 적외선램프(13)를 구비한 수지포팅스테이지(11)로 구성된 수지포팅장치에 의해 대체된다. 도 3의 가열기(11'a) 보다 적외선램프(13)가 반도체칩(1) 및 TAB테이프(3)를 국부적으로 가열할 수 있다.
본 발명에 따른, 반도체패키지를 제조하기 위한 방법의 제3실시예가 도 5를 참조로 하여 이하에서 설명된다.
도 5에 있어서, 도 3의 수지포팅장치는, 가열기가 없고 수지포팅노즐(12) 및 가열장치(14)를 구비한 수지포팅스테이지(11)로 구성된 수지포팅장치로 대체된다. 가열장치(14)는 가열기(141) 및 에어팬(142)에 의해 형성된다. 도 3의 가열기(11'a) 보다 가열장치(14)는 반도체칩(1) 및 TAB테이프(3)를 국부적으로 가열할 수 있다.
본 발명에 따른 반도체패키지를 제조하기 위한 방법의 제4실시예가 도 6을 참조로 하여 이하에서 설명된다.
도 6에 있어서, 도 3의 수지포팅장치는, 가열기가 없고 수지포팅노즐(12) 및 고주파가열기(15)를 구비하는 수지포팅스테이지(11)로 구성된 수지포팅장치에 의해 대체된다. 고주파가열기(15)는 권선(151) 및 고주파발진기(152)로 형성된다. 도 3의 가열기(11'a)보다 고주파가열기(15)는 반도체칩(1) 및 TAB테이프(3)를 국부적으로 가열할 수 있다.
베이킹동작 후의 도 3, 4, 5, 6의 반도체패키지는 도 7a에 도시되고, 외부전극(16)이 이방성의 도전고무로 이루어지는 경우, 외부전극형성동작 후의 도 3, 4, 5, 6의 반도체패키지는 도 7b에 도시된다.
본 발명에 따르면, 반도체패키지의 제조를 위한 장치 및 방법에 있어서, 반도체패키지의 내습윤성과 같은 신뢰성을 향상시키고, 제조비용을 감소시킬 수 있다.

Claims (10)

  1. TAB테이프(3) 상에 전기적, 기계적으로 탑재된 반도체칩(1)을 구비하는 반도체패키지를 제조하는 장치에 있어서,
    상기 반도체칩과 상기 TAB테이프가 가열되는 동안, 상기 반도체칩과 상기 TAB테이프 사이의 간격에 열경화성수지를 포팅하는 수지포팅장치를 포함하는 장치.
  2. 제1항에 있어서, 상기 수지포팅장치는,
    상기 반도체칩과 상기 TAB테이프를 탑재하며, 상기 반도체칩과 상기 TAB테이프를 가열하는 가열기(11'a)를 구비하는 수지포팅스테이지(11'); 및
    상기 열경화성수지를 상기 간격에 포팅하는 수지포팅노즐(12)을 포함하는 장치.
  3. 제1항에 있어서, 상기 수지포팅장치는,
    상기 반도체칩과 상기 TAB테이프를 탑재하는 수지포팅스테이지(11);
    상기 열경화성수지를 상기 간격에 포팅하는 수지포팅노즐(12); 및
    상기 반도체칩과 상기 TAB테이프를 가열하는 적외선램프(13)를 포함하는 장치.
  4. 제1항에 있어서, 상기 수지포팅장치는,
    상기 반도체칩과 상기 TAB테이프를 탑재하는 수지포팅스테이지(11);
    상기 열경화성수지를 상기 간격에 포팅하는 수지포팅노즐(12); 및
    상기 반도체칩과 상기 TAB테이프를 가열하는 가열장치(14)를 포함하는 장치.
  5. 제4항에 있어서, 상기 가열장치는 가열기(141) 및 에어핀(142)을 포함하는 장치.
  6. 제1항에 있어서, 상기 수지포팅장치는,
    상기 반도체칩과 상기 TAB테이프를 탑재하는 수지포팅스테이지(11);
    상기 열경화성수지를 상기 간격에 포팅하는 수지포팅노즐(12); 및
    상기 반도체칩과 상기 TAB테이프를 가열하는 고주파가열기(15)를 포함하는 장치.
  7. 제6항에 있어서, 상기 고주파가열기는 권선(151)과 상기 권선에 접속된 고주파발진기(152)를 포함하는 장치.
  8. 반도체패키지를 제조하는 방법에 있어서,
    반도체칩(1)을 TAB테이프(3)에 전기적, 기계적으로 접속하는 단계;
    상기 반도체칩과 상기 TAB테이프가 가열되는 동안 상기 반도체칩과 상기 TAB테이프 사이의 간격에 열경화성수지(5)를 포팅하여, 상기 반도체칩과 상기 TAB테이 프의 온도가 열경화성수지의 수지점성감소시작온도 및 열경화성수지의 베이킹온도 사이에 있게 하는 단계; 및
    상기 열경화성수지의 온도를 상기 베이킹온도로 증가시킴으로써, 상기 열경화성수지에 베이킹동작을 실시하는 단계를 포함하는 방법.
  9. 제8항에 있어서, 상기 반도체칩과 상기 TAB테이프의 온도는 60℃ 내지 120℃ 인 방법.
  10. 제8항에 있어서, 상기 열경화성수지는 비용매 열경화성수지인 방법.
KR1020070017128A 2006-02-22 2007-02-20 가열되는 동안 열경화성 수지를 포팅할 수 있는 반도체 패키지의 제조를 위한 장치 및 방법 KR100845921B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2006-00045682 2006-02-22
JP2006045682A JP2007227558A (ja) 2006-02-22 2006-02-22 半導体装置の製造装置及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
KR20070085145A KR20070085145A (ko) 2007-08-27
KR100845921B1 true KR100845921B1 (ko) 2008-07-11

Family

ID=38427367

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070017128A KR100845921B1 (ko) 2006-02-22 2007-02-20 가열되는 동안 열경화성 수지를 포팅할 수 있는 반도체 패키지의 제조를 위한 장치 및 방법

Country Status (3)

Country Link
US (1) US7701067B2 (ko)
JP (1) JP2007227558A (ko)
KR (1) KR100845921B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200945454A (en) * 2008-04-16 2009-11-01 Powertech Technology Inc Chip mounting device and chip package array

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030014861A (ko) * 2001-08-13 2003-02-20 삼성전자주식회사 언더필 테입 및 그 언더필 테입을 사용한 플립칩 본딩 방법
KR20040023608A (ko) * 2001-06-07 2004-03-18 가부시끼가이샤 르네사스 테크놀로지 반도체장치 및 그 제조방법
KR20060088844A (ko) * 2005-02-02 2006-08-07 샤프 가부시키가이샤 반도체 장치 및 그 제조 방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3648277B2 (ja) * 1995-01-12 2005-05-18 株式会社東芝 半導体装置
JPH1197586A (ja) 1997-09-22 1999-04-09 Nec Kyushu Ltd 半導体装置およびその製造方法
US6280559B1 (en) * 1998-06-24 2001-08-28 Sharp Kabushiki Kaisha Method of manufacturing color electroluminescent display apparatus and method of bonding light-transmitting substrates
US6295730B1 (en) * 1999-09-02 2001-10-02 Micron Technology, Inc. Method and apparatus for forming metal contacts on a substrate
JP2004103928A (ja) * 2002-09-11 2004-04-02 Fujitsu Ltd 基板及びハンダボールの形成方法及びその実装構造
JP2004221319A (ja) * 2003-01-15 2004-08-05 Matsushita Electric Ind Co Ltd 半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040023608A (ko) * 2001-06-07 2004-03-18 가부시끼가이샤 르네사스 테크놀로지 반도체장치 및 그 제조방법
KR20030014861A (ko) * 2001-08-13 2003-02-20 삼성전자주식회사 언더필 테입 및 그 언더필 테입을 사용한 플립칩 본딩 방법
KR20060088844A (ko) * 2005-02-02 2006-08-07 샤프 가부시키가이샤 반도체 장치 및 그 제조 방법

Also Published As

Publication number Publication date
JP2007227558A (ja) 2007-09-06
KR20070085145A (ko) 2007-08-27
US7701067B2 (en) 2010-04-20
US20070194461A1 (en) 2007-08-23

Similar Documents

Publication Publication Date Title
EP0684644B1 (en) Method for manufacturing bump leaded film carrier type semiconductor device
JP2871800B2 (ja) ハイブリツド半導体ストラクチヤの製造法および合成ハイブリツド半導体ストラクチヤ
JP2003332521A (ja) 半導体装置及びその製造方法
JPS646538B2 (ko)
WO2001059839A1 (en) Mounting structure for semiconductor chip, semiconductor device, and method of manufacturing semiconductor device
JP2017174837A (ja) 半導体装置および半導体装置の製造方法
JPH10242333A (ja) 半導体装置及び半導体装置の製造方法
JP2003264205A (ja) 半導体装置の製造方法
JPH0296343A (ja) 混成集積回路装置の製造方法
US20160247775A1 (en) Chip packaging strcutre and manufaturing method thereof
JP3205686B2 (ja) 実装用半導体装置とその実装方法
KR100845921B1 (ko) 가열되는 동안 열경화성 수지를 포팅할 수 있는 반도체 패키지의 제조를 위한 장치 및 방법
JP3520208B2 (ja) 回路基板への半導体素子の装着方法、及び半導体装置
JP3532450B2 (ja) Ｂｇａ型半導体パッケージの実装構造およびその実装方法
KR100412157B1 (ko) 반도체장치 및 그 제조방법
JP2892348B1 (ja) 半導体ユニットおよび半導体素子の実装方法
TW202133363A (zh) 嵌入式半導體封裝結構及其封裝方法
JP2001176908A (ja) 半導体装置の製造方法
JP2000183081A (ja) 半導体装置の製造方法および製造装置
JP2000031195A (ja) 半導体装置およびその製造方法
JP2004104087A (ja) 電子デバイスの製造方法
JP2004039886A (ja) 半導体装置及びその製造方法
JPH11260860A (ja) チップ部品のプリント配線基板への搭載方法
JP2001313315A (ja) 実装用半導体装置とその実装方法
JP2011228540A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120621

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130621

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee