JP3929909B2 - 電子部品の実装方法 - Google Patents
電子部品の実装方法 Download PDFInfo
- Publication number
- JP3929909B2 JP3929909B2 JP2003036071A JP2003036071A JP3929909B2 JP 3929909 B2 JP3929909 B2 JP 3929909B2 JP 2003036071 A JP2003036071 A JP 2003036071A JP 2003036071 A JP2003036071 A JP 2003036071A JP 3929909 B2 JP3929909 B2 JP 3929909B2
- Authority
- JP
- Japan
- Prior art keywords
- underfill resin
- curing
- insulating substrate
- resin
- electronic component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
Landscapes
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する分野】
本発明は、半導体チップ３の金属バンプと絶縁基板１の金属電極層とをフエースダウンボンディングする電子部品の実装方法に関するものである。
【０００２】
【従来の技術】
電子部品（半導体チップ３）の金属バンプ（半田バンプ、金バンプ４等）と絶縁基板１の金属電極とを共晶合金を形成してフエィスダウン実装する方法としては、半導体チップ３に形成された金属バンプと、絶縁基板１に形成された金属電極層とをそれぞれ対向させて熱圧着させて共晶合金を作り、接合後、電子部品と絶縁基板１の隙間にアンダーフィル樹脂５として、液状の熱硬化性樹脂を注入して加熱硬化させ、電子部品と絶縁基板１の間隙を封止させる方法である。（例えば、特許文献１、２参照）。
上記の接合後にアンダーフィル樹脂５を注入する方法（後アンダーフィル法）を改良するものとして、絶縁基板１上にアンダーフィル樹脂５を塗布してから、金属バンプと金属電極を熱圧着させて、接合形成とアンダーフィル樹脂５の封止とを同時に行う方法（先アンダーフィル法）が提案されている（特許文献１、２、３参照）。
【０００３】
(特許文献１)
特開平１１−２１４４４０号公報 請求項１、２頁１欄 ０００２、図１
(特許文献２)
特開２０００−１００８６２号公報 請求項１、２頁１欄 ０００３、図１、２、３
(特許文献３)
特開昭６０−２６２４３０号公報 請求項１、２、３頁、図１、２
【０００４】
【発明が解決しようとする課題】
しかしながら、上記の半導体チップ３と絶縁基板１の間隙にアンダーフィル樹脂５を注入する工程はその隙間が狭く、アンダーフィル樹脂５の毛細管現象による浸透圧で注入されるので、絶縁基板１及び半導体チップ３の表面状態（汚れ等）や隙間の広さ、電極の密集度の差などによってアンダーフィル樹脂５が注入されない部分が生じ、接合部の長期信頼性を損ねるという問題が生じる。また、アンダーフィル樹脂５が注入されるまでに時間を要し、生産性が低いという問題点やアンダーフィル工程のために専用の装置が必要で、設備投資金額が高くなってしまうという問題点があった。
上記の後アンダーフイル法を改善するものとして提案された、金属接合を形成する前にアンダーフィル樹脂５を塗布する方法（先アンダーフィル法）は、金属接合とアンダーフィル樹脂５の封止が同時に行われるので、アンダーフィル樹脂５は接合温度（２５０℃以上）に晒されることにより、樹脂中の揮発成分の気化による気泡等によるボイドが発生してしまい、電子部品の信頼性を損ねるという問題が生じる。
【０００５】
そこで、本発明は上述した点に鑑み、接合部の信頼性が高く、生産性に優れた半導体チップ３の実装方法を提供することを目的とするものである。
【０００６】
【課題を解決する手段】
上記の課題を解決するため、本発明の電子部品の実装方法は、絶縁基板１の電極にはスズ電極層２が形成されてなり、半導体チップ３の電極には金バンプ４が形成されてなり、前記絶縁基板１の電極と前記半導体チップ３の電極とが接合され、前記絶縁基板１と半導体チップ３の間隙部にはアンダーフィル樹脂５が充填されてなる電子部品の実装方法であって、前記絶縁基板１上にアンダーフィル樹脂５を滴下するアンダーフィル滴下工程、熱圧着ツール６により２８０℃以上に加熱された前記半導体チップ３が前記半導体チップ３の金バンプ４と前記絶縁基板１上の電極とが対向するように下降し、前記半導体チップ３の金バンプ４と前記絶縁基板１上の電極に施されたスズ電極層２との間に金-スズ共晶合金層を形成し接合すると共に半導体チップ３と絶縁基板１の間隙部に充填されたアンダーフィル樹脂５は硬化(ゲル化)直前まで加熱させる熱圧着工程、前記アンダーフィル樹脂５を２００℃以下の温度で硬化（ゲル化）させるアフターキュア工程の順で行うことを特徴とする。
【０００７】
上記の本発明の電子部品の実装方法は、絶縁基板１上にアンダーフィル樹脂５を滴下した後に熱圧着工程を行うので、上記の熱圧着工程は半導体チップ３の金バンプ４と絶縁基板１のスズ電極層２との接合とアンダーフィル樹脂５の封入が同時に行われる。したがって、接合後アンダーフィル樹脂５の注入・封止を行うものと較べてアンダーフィル樹脂５の注入・封止の作業性が各段に向上すると共に、半導体チップ３と絶縁基板１の間隙が狭くてもアンダーフィル樹脂５の封入が可能となる。更に、アンダーフィル樹脂５は熱圧着工程を終了した時点では硬化（ゲル化）直前の液状であるので、金バンプ４とスズ電極層２との間にはアンダーフィル樹脂５が介在せず金-スズ共晶合金の接合がなされると共に、硬化（ゲル化）はアフターキュア工程で２００℃以下の温度でおこなうものであるので、硬化するまでの時間、アンダーフィル樹脂５が液状状態を維持する時間が長いので、熱圧着工程で発生したボイドを消失させることが出来、信頼性の高い電子部品の実装方法を提供するものである。
【０００８】
更に、本発明の電子部品の実装方法は、前記請求項１において、上記アフターキュア工程は、アンダーフィル樹脂５を硬化（ゲル化）させる前に硬化（ゲル化）温度よりも低い温度でアンダーフィル樹脂５中に含まれるボイドを脱泡する工程を含むものであることを特徴とする。
【０００９】
上記の本発明の電子部品の実装方法は、アフターキュア工程で２００℃以下の硬化温度でアンダーフィル樹脂５を硬化（ゲル化）させる前に、硬化温度よりも低い温度で所定時間キュアすることによりアンダーフィル樹脂５の粘度が低くなるのでより流動性が増し、樹脂中の気泡を抜けやすくなり、よりボイドの少ない樹脂封止が可能となり、信頼性の高い電子部品の実装方法を提供するものである。
【００１０】
更に本発明の電子部品の実装方法は、前記請求項１、又は２において、上記アンダーフィル樹脂５は、（Ａ）エポキシ樹脂、（Ｂ）硬化剤を必須成分とし、上記熱圧着工程完了後ゲル化せず液状であり、２００℃以下のアフターキュアにより硬化（ゲル化）するものであることを特徴とする。
【００１１】
上記の本発明の電子部品の実装方法は、前記請求項１、又は２において用いるアンダーフィル樹脂５は、（Ａ）エポキシ樹脂、（Ｂ）硬化剤を必須成分とし、（Ａ）エポキシ樹脂、（Ｂ）硬化剤の組成を適宜調整することにより、上記熱圧着工程完了後ゲル化せず液状であり、２００℃以下のアフターキュアにより硬化（ゲル化）するものであるので、金−スズ共晶合金接合とボイドの少ない樹脂封止を可能とし、信頼性の高い電子部品の実装方法を提供するものである。
【００１２】
【発明の実施の形態】
以下、本発明の実施例について図を用いて説明する。
【００１３】
（実施例１）
図１（ａ）〜（ｄ）は電子部品の実装方法を示す工程断面図である。
図２（ａ）は本発明の電子部品の実装方法で接合された電子部品の平面図であり、同図（ｂ）は同図（ａ）のＸ−Ｘ方向の断面図である。
【００１４】
まず、図1（ａ）〜（ｄ）を用いて、本発明の電子部品の実装方法を説明する。
図１（ａ）はアンダーフィル樹脂滴下工程を、図１（ｂ）、（ｃ）は熱圧着工程を、図１（ｄ）はアフターキュア工程をそれぞれ示すものである。
【００１５】
まず、アンダーフィル樹脂滴下工程について説明する。
絶縁基板１上には、半導体チップ３の周辺部に形成された金バンプ４と対応した位置にスズ電極層２が形成されている。その絶縁基板１のスズ電極層２が形成されていない部分にアンダーフィル樹脂５を塗布する。望ましくは半導体チップ３の中心部に対応した位置にアンダーフィル樹脂５を滴下するのが望ましい。（ 図１（ａ））
スズ電極層２のスズの厚みは、０．１０から０．４０μｍの範囲が望ましい。０．１０μｍ以下では十分な量の金との共晶合金が生成されず、接合強度が不足してしまう。
０．４０μｍ以上では金との共晶合金が過剰に生成されてしまい、隣接する電極との接触による電気的短絡不良が発生するおそれがある。
【００１６】
絶縁基板１は例えばポリイミドのような軟質の耐熱性樹脂からなるフイルム状の絶縁基板１であっても、ガラス入りエポキシ樹脂の様な硬質の耐熱性樹脂からなる絶縁基板１であってもよい。本発明では、ポリイミドフイルム基板を用いた。
【００１７】
テーブル７は絶縁基板１を保持するためのものであるが、できるだけ熱を逃がさないよう熱伝導率の低いものを用いるのが望ましい。またテーブル７を４０℃〜８０℃程度に加熱して接合を補助、促進させることも可能である。
【００１８】
次に、熱圧着工程を説明する。
加熱手段と下降手段を有する熱圧着ツール６にチャッキングされた半導体チップ３は金-スズ共晶合金を形成する２８０℃以上に加熱され、絶縁基板１に向かって下降する。下降する位置は、半導体チップ３の金バンプ４が絶縁基板１のスズ電極層２と相対するようにする。（図１（ｂ））
下降する速度は、０．５〜８ｍｍ／ｓｅｃの範囲であることが望ましい。下降する速度が０．５ｍｍ／ｓｅｃ以下では熱圧着ツール６からの輻射熱でアンダーフィル樹脂５が接合する前に硬化を始めてしまうからである。
下降する速度が８ｍｍ／ｓｅｃ以上では衝撃荷重により半導体チップ３が破損してしまうからである。
【００１９】
熱圧着ツール６が下降する間、絶縁基板１のスズ電極層２は熱圧着ツール６の輻射熱により加熱される。また、アンダーフィル樹脂５も加熱されるが硬化（ゲル化）は始まっていない。
【００２０】
熱圧着ツール６が下降し終わると、アンダーフィル樹脂５の広がりと金バンプ４とスズ電極層２の接合が行われ、金−スズ共晶合金が形成され、アンダーフィル樹脂５は半導体チップ３と絶縁基板１の間隙（半導体チップ３の金バンプ４と絶縁基板１のスズ電極層２とで形成される接合層による間隙）に充填されると同時に、半導体チップ３の側面外周部にフィレット８を形成するように行う。（図１（ｃ））
【００２１】
上記のアンダーフィル樹脂５のフィレット８の形成において、アンダーフィル樹脂５の粘度が重要となる（熱圧着工程での粘度も含む）。
すなわち、アンダーフィル樹脂５の粘度は、４００〜２０００ｐｏｉｓｅ（熱圧着工程での粘度も含む）の範囲にあることが必要である。
４００ｐｏｉｓｅ以下では、適正なフィレット８が形成できない。フィレット８は半導体チップ３と絶縁基板１の接着強度に関係し、接合状態の長期の信頼性を維持するためには、適正なフィレット８の厚みＦは半導体チップ３の厚みＴの１/３以上必要となる。もちろん、上記の適正なフィレット８の形成において、アンダーフィル樹脂５の量は適正量供給する必要がある。
２０００ｐｏｉｓｅ以上では金バンプ４と絶縁基板１のスズ電極層２との接合部隙間に入ってしまったアンダーフィル樹脂５を排斥することが困難となり、金―スズ共晶合金の接合形成が接合面積の一部のみになってしまい、接合強度が不十分になってしまう。
【００２２】
更に、上記の熱圧着工程でアンダーフィル樹脂５の特性として重要なことは、半導体チップ３の金バンプ４と絶縁基板１上の電極に施されたスズ電極層２との間に金-スズ共晶合金層を形成し接合させると共に、半導体チップ３と絶縁基板１の間隙部に充填されたアンダーフィル樹脂５は硬化(ゲル化)直前まで加熱させることである。すなわち、アンダーフィル樹脂５は適度な粘性を有する液状の状態を保っていることである。
すなわち、アンダーフィル樹脂５が金-スズ共晶合金が形成するのに必要である２８０℃以上の温度に所定時間晒されても液状の状態を保っているためには、アンダーフィル樹脂５は図３に示された特性を有するもので達成される。
図３はアンダーフィル樹脂５の各硬化温度における硬化時間と硬化反応率の関係を示すものである。図３において、縦軸の硬化反応率は硬化の程度を示すものであり、硬化反応率が８０％では硬化（ゲル化）した状態に近く、硬化反応率の値が小さくなるにつれてアンダーフィル樹脂５の粘度は低くなる。
図３において、例えば硬化温度が４５０℃の場合は０．３sec位で８０％硬化してしまうが、硬化温度が１５０℃では８０％硬化には１０００sec（約１７分）を要する。硬化温度が３５０℃の場合、時間が１secの場合、硬化率が４０〜４５％である。もちろん、この条件でのアンダーフィル樹脂５は液状である。
金-スズ共晶合金を形成するためには、最低２８０℃以上の温度で行うことが必要となり、本実施例では上記の熱圧着工程は２８０℃より若干高い温度の３５０℃で硬化時間は１sec、硬化反応率が４５％で行った。硬化反応率は３７．５〜４７．５％程度が適度な粘性を有するもので、フィレット８形状の維持にとって望ましいとともに、熱圧着工程の後に行われるアフターキュア工程での脱泡するにも望ましい条件といえる。
【００２３】
更に、アンダーフィル樹脂５の構成する成分の沸点は２５０℃以上にすることが望ましい。
２５０℃以下ではアンダーフィル樹脂５が硬化する過程において、成分が沸騰し、気泡が生じて大きなボイドの発生の原因となってしまう。接合部に大きなボイドが生じると接着強度不足や耐湿性の低下の原因となり、信頼性の低下につながる。
【００２４】
次に、アフターキュア工程について説明する。
熱圧着工程を終了した電子部品は冷却され、２００℃以下の温度で所定時間、アフターキュアを行う。アフターキュアの目的は上記の熱圧着工程で生じてしまった樹脂中に含まれる気泡（ボイド）の除去（脱泡）とアンダーフィル樹脂５の硬化（ゲル化）である。（図１（ｄ））
上記の熱圧着工程において、アンダーフィルフル樹脂中にアンダーフィル樹脂５成分中に少量でも比較的低分子量の成分（沸点が２５０℃以下の成分）が含まれてしまうと加熱により気化して小さなボイド（気泡）が発生してしまう。そのボイド（気泡）をアフターキュア工程で除去することにある。
すなわち、アフターキュア工程で２００℃よりも低い温度でアンダーフィル樹脂を加熱することにより、アンダーフィル樹脂５は硬化（ゲル化）するまでの時間、液状状態を維持する時間が長いので、熱圧着工程で発生したボイドを消失させることが出来る。ボイドが消失するメカニズムは，まだ完全に解明されていないが，半導体チップと絶縁基板に挟まれているボイドが周囲に移動して排出される場合ももちろんあるが，それよりも上記の比較的低分子量のエポキシ樹脂が気化してボイドになっていた物が，低温で長時間放置されることによって再び液体に戻り液状のエポキシに吸収されることによって潰れて消失する物が多いものと考えられる。
更に、２００℃以下の温度で硬化（ゲル化）させる前に硬化温度よりも低い温度、例えば１００℃以下の温度（例えば７０℃）で所定時間（例えば２時間）アフターキュアしてやるとボイドの周囲にあるアンダーフィル樹脂の粘度が下がってボイドの消失を促進できるのである。
上記の熱圧着工程を終了した液状であるアンダーフィル樹脂５の１００℃以下での粘度特性は図４に示す特性を有している。アンダーフィル樹脂の温度が２５℃から高くなるにつれて粘度が低くなり６０℃で飽和する。この粘度の低い飽和する温度の６０℃で所定時間（２時間）、アフターキュアすると気泡の除去（脱泡）がスムースに行われる。この脱泡工程ではある程度硬化（ゲル化）進む（アンダーフィル樹脂５の粘度が高くなる）が液状で行われるので脱泡がスムースに行われる。
アフターキュアでのボイドの除去（脱泡）は、アンダーフィル樹脂５の揮発成分の気泡の除去だけでなく、上記熱圧着工程での空気の巻き込み等によるボイドの除去にも効果があるのはいうまでもない。
上記の脱泡と硬化（ゲル化）を同一工程で行っても良いが、脱泡と硬化（ゲル化）は別々に行った方が効率的である。
アンダーフィル樹脂５の脱泡は１００℃以下で所定時間、アンダーフィル樹脂５が液状の状態で行う作業であり、１００℃以下の温度で硬化（ゲル化）するまでに長時間（数十時間）かかってしまうが、脱泡温度よりも高い温度（１５０℃位）で行うと短時間（1時間以内）で硬化（ゲル化）が完了するからである。
【００２５】
図４は図３に示す硬化反応率が４０％の場合を示したものであるが、硬化反応率が４０％よりも高いと、図４に示す室温での粘度も上昇し、飽和する粘度も高くなり、流動性が低くなるので脱泡時間も長くなり、脱泡がスムースに行われ難くなる。また、硬化反応率が４０％以下では粘度が小さくなり流動性が高くなるので、液だれ（フィレット８が形成できなくなる）が起きてしまう。
【００２６】
上記で説明したアンダーフィル樹脂５は、上記熱圧着工程完了後ゲル化せず液状であり、２００℃以下のアフターキュアにより硬化（ゲル化）するものである。
このものは、（Ａ）エポキシ樹脂、（Ｂ）硬化剤を必須成分とした熱硬化性樹脂で可能となる。
上記（Ａ）エポキシ樹脂としては、1分子中に2個以上のエポキシ基を有する多価エポキシ樹脂であれば、一般に用いられているエポキシ樹脂が使用可能である。具体的なものとしては、例えば、フェノールノボラックやクレゾールノボラック等のノボラック樹脂、ビスフェノールＡ、ビスフェノールＦ、レゾルシン、ビスヒドロキシジフェニルエーテル、p-アミノフェノール等の多価フェノール類、エチレングリコール、ネオペンチルグリコール、グリセリン、トリメチノールプロパン、ポリプロピレングリコール等の多価アルコール類、エチレンジアミン、トリエチレンテトラミン、アニリン等のポリアミノ化合物、アジピン酸、フタル酸、イソフタル酸等の多価カルボキシ化合物等とエピクロルヒドリン又は2-メチルエピクロルヒドリンを反応させて得られるグリシジル型のエポキシ樹脂が挙げられ、またジシクロペンタジエンエポキサイド、ブタジエンダイマージエポキサイド等の脂肪族および脂環族エポキシ樹脂等も挙げられ、これらは単独又は２種以上混合して使用できる。
更に、(Ｂ)硬化剤としては、１分子中に2個以上の活性水素を有するものであれば特に制限することはなく使用することができる。具体的なものとして、例えば、ジエチレントリアミン、トリエチレンテトラミン、メタフェニレンジアミン、ジシアンジアミド、ポリアミドアミン、イミダゾール等のポリアミノ化合物、無水フタル酸、無水メチルナジック酸、ヘキサヒドロ無水フタル酸、無水ピロメリット酸等の有機酸無水物、フェノールノボラック、クレゾールノボラック等のノボラック樹脂等が挙げられ、これらは単独又は2種以上混合して使用することができる。
本発明における重要特性としてその硬化特性が挙げられる。電極の熱共晶接合完了後まで樹脂がゲル化せず液状である事が良好な共晶接合状態を得る為に重要である。その条件を満たす硬化特性として、熱共晶温度領域２８０〜４１８℃において硬化時間が15〜1秒である事が必須である。この硬化時間よりも速い場合、熱共晶接合が得られる前に樹脂が硬化してしまい電気接続が得られない。また、硬化時間がこれよりも遅い場合、熱共晶接合は得られるが200℃以下のアフターキュアで樹脂が硬化しない為、アンダーフィルとして機能しない。つまり、電極熱共晶接合が得られる樹脂未硬化時間と、２００℃以下のアフターキュアでの樹脂硬化を満たす硬化特性を硬化反応性で示すと硬化反応時の発熱量が４０〜５００mJ/mgとなる熱硬化性樹脂が適している事となる。
【００２７】
上記の実施例では半導体チップ３のバンプが金バンプ４の場合について述べたが、半田バンプの場合でも、熱圧着工程での共晶合金を接合する温度が金スズ共晶合金の接合温度と近いので本発明を適用することが出来る。
【００２８】
【発明の効果】
上記の本発明の電子部品の実装方法は、絶縁基板１上にアンダーフィル樹脂５を滴下した後に熱圧着工程を行うので、上記の熱圧着工程は半導体チップ３の金バンプ４と絶縁基板１のスズ電極層２との接合とアンダーフィル樹脂５の封入が同時に行われる。したがって、接合後アンダーフィル樹脂５の注入・封止を行うものと較べてアンダーフィル樹脂５の注入・封止の作業性が各段に向上すると共に、半導体チップ３と絶縁基板１の間隙が狭いものやチップサイズが大きくて注入距離が長くて注入に時間がかかってしまうようなチップでもほぼ一定の時間でアンダーフィル樹脂５の封入が可能となる。更に、アンダーフィル樹脂５は熱圧着工程を終了した時点では硬化（ゲル化）直前の液状であるので、金バンプ４とスズ電極層２との間にはアンダーフィル樹脂５が介在せず金-スズ共晶合金の接合がなされると共に、硬化（ゲル化）はアフターキュア工程で２００℃以下の温度でおこなうものであるので、硬化するまでの時間、アンダーフィル樹脂５が液状状態を維持する時間が長いので、熱圧着工程で発生したボイドを消失させることが出来、信頼性の高い電子部品の実装方法を提供するものである。
【００２９】
更に、上記の本発明の電子部品の実装方法は、アフターキュア工程で２００℃以下の硬化温度でアンダーフィル樹脂５を硬化（ゲル化）させる前に、硬化温度よりも低い温度で所定時間キュアすることによりアンダーフィル樹脂５の粘度が低くなるのでより流動性が増し、樹脂中の気泡を抜けやすくなり、よりボイドの少ない樹脂封止が可能となり、信頼性の高い電子部品の実装方法を提供するものである。
【００３０】
更に、上記の本発明の電子部品の実装方法は、前記請求項１、又は２において用いるアンダーフィル樹脂５は、（Ａ）エポキシ樹脂、（Ｂ）硬化剤を必須成分とし、（Ａ）エポキシ樹脂、（Ｂ）硬化剤の組成を適宜調整することにより、上記熱圧着工程完了後ゲル化せず液状であり、２００℃以下のアフターキュアにより硬化（ゲル化）するものであるので、金−スズ共晶合金接合とボイドの少ない樹脂封止を可能とし、信頼性の高い電子部品の実装方法を提供するものである。
【００３１】
【図面の簡単な説明】
【図１】（ａ）〜（d）は本発明の電子部品の実装方法を示す工程断面図である。
【図２】（ａ）は本発明の電子部品の実装方法で接合された電子部品の平面図であり、同図（ｂ）は同図（ａ）のＸ−Ｘ方向の断面図である。
【図３】本発明のアンダーフィル樹脂の熱圧着工程での各接合温度における樹脂の硬化時間と硬化反応率の関係を示すものである。
【図４】本発明のアンダーフィル樹脂のアフターキュア工程での樹脂の粘度と温度の関係を示すものである。
【符号の説明】
１ 絶縁基板
２ スズ電極層
３ 半導体チップ
４ 金バンプ
５ アンダーフィル樹脂
６ 熱圧着ツール
７ テーブル
８ フィレット
【発明の属する分野】
本発明は、半導体チップ３の金属バンプと絶縁基板１の金属電極層とをフエースダウンボンディングする電子部品の実装方法に関するものである。
【０００２】
【従来の技術】
電子部品（半導体チップ３）の金属バンプ（半田バンプ、金バンプ４等）と絶縁基板１の金属電極とを共晶合金を形成してフエィスダウン実装する方法としては、半導体チップ３に形成された金属バンプと、絶縁基板１に形成された金属電極層とをそれぞれ対向させて熱圧着させて共晶合金を作り、接合後、電子部品と絶縁基板１の隙間にアンダーフィル樹脂５として、液状の熱硬化性樹脂を注入して加熱硬化させ、電子部品と絶縁基板１の間隙を封止させる方法である。（例えば、特許文献１、２参照）。
上記の接合後にアンダーフィル樹脂５を注入する方法（後アンダーフィル法）を改良するものとして、絶縁基板１上にアンダーフィル樹脂５を塗布してから、金属バンプと金属電極を熱圧着させて、接合形成とアンダーフィル樹脂５の封止とを同時に行う方法（先アンダーフィル法）が提案されている（特許文献１、２、３参照）。
【０００３】
(特許文献１)
特開平１１−２１４４４０号公報 請求項１、２頁１欄 ０００２、図１
(特許文献２)
特開２０００−１００８６２号公報 請求項１、２頁１欄 ０００３、図１、２、３
(特許文献３)
特開昭６０−２６２４３０号公報 請求項１、２、３頁、図１、２
【０００４】
【発明が解決しようとする課題】
しかしながら、上記の半導体チップ３と絶縁基板１の間隙にアンダーフィル樹脂５を注入する工程はその隙間が狭く、アンダーフィル樹脂５の毛細管現象による浸透圧で注入されるので、絶縁基板１及び半導体チップ３の表面状態（汚れ等）や隙間の広さ、電極の密集度の差などによってアンダーフィル樹脂５が注入されない部分が生じ、接合部の長期信頼性を損ねるという問題が生じる。また、アンダーフィル樹脂５が注入されるまでに時間を要し、生産性が低いという問題点やアンダーフィル工程のために専用の装置が必要で、設備投資金額が高くなってしまうという問題点があった。
上記の後アンダーフイル法を改善するものとして提案された、金属接合を形成する前にアンダーフィル樹脂５を塗布する方法（先アンダーフィル法）は、金属接合とアンダーフィル樹脂５の封止が同時に行われるので、アンダーフィル樹脂５は接合温度（２５０℃以上）に晒されることにより、樹脂中の揮発成分の気化による気泡等によるボイドが発生してしまい、電子部品の信頼性を損ねるという問題が生じる。
【０００５】
そこで、本発明は上述した点に鑑み、接合部の信頼性が高く、生産性に優れた半導体チップ３の実装方法を提供することを目的とするものである。
【０００６】
【課題を解決する手段】
上記の課題を解決するため、本発明の電子部品の実装方法は、絶縁基板１の電極にはスズ電極層２が形成されてなり、半導体チップ３の電極には金バンプ４が形成されてなり、前記絶縁基板１の電極と前記半導体チップ３の電極とが接合され、前記絶縁基板１と半導体チップ３の間隙部にはアンダーフィル樹脂５が充填されてなる電子部品の実装方法であって、前記絶縁基板１上にアンダーフィル樹脂５を滴下するアンダーフィル滴下工程、熱圧着ツール６により２８０℃以上に加熱された前記半導体チップ３が前記半導体チップ３の金バンプ４と前記絶縁基板１上の電極とが対向するように下降し、前記半導体チップ３の金バンプ４と前記絶縁基板１上の電極に施されたスズ電極層２との間に金-スズ共晶合金層を形成し接合すると共に半導体チップ３と絶縁基板１の間隙部に充填されたアンダーフィル樹脂５は硬化(ゲル化)直前まで加熱させる熱圧着工程、前記アンダーフィル樹脂５を２００℃以下の温度で硬化（ゲル化）させるアフターキュア工程の順で行うことを特徴とする。
【０００７】
上記の本発明の電子部品の実装方法は、絶縁基板１上にアンダーフィル樹脂５を滴下した後に熱圧着工程を行うので、上記の熱圧着工程は半導体チップ３の金バンプ４と絶縁基板１のスズ電極層２との接合とアンダーフィル樹脂５の封入が同時に行われる。したがって、接合後アンダーフィル樹脂５の注入・封止を行うものと較べてアンダーフィル樹脂５の注入・封止の作業性が各段に向上すると共に、半導体チップ３と絶縁基板１の間隙が狭くてもアンダーフィル樹脂５の封入が可能となる。更に、アンダーフィル樹脂５は熱圧着工程を終了した時点では硬化（ゲル化）直前の液状であるので、金バンプ４とスズ電極層２との間にはアンダーフィル樹脂５が介在せず金-スズ共晶合金の接合がなされると共に、硬化（ゲル化）はアフターキュア工程で２００℃以下の温度でおこなうものであるので、硬化するまでの時間、アンダーフィル樹脂５が液状状態を維持する時間が長いので、熱圧着工程で発生したボイドを消失させることが出来、信頼性の高い電子部品の実装方法を提供するものである。
【０００８】
更に、本発明の電子部品の実装方法は、前記請求項１において、上記アフターキュア工程は、アンダーフィル樹脂５を硬化（ゲル化）させる前に硬化（ゲル化）温度よりも低い温度でアンダーフィル樹脂５中に含まれるボイドを脱泡する工程を含むものであることを特徴とする。
【０００９】
上記の本発明の電子部品の実装方法は、アフターキュア工程で２００℃以下の硬化温度でアンダーフィル樹脂５を硬化（ゲル化）させる前に、硬化温度よりも低い温度で所定時間キュアすることによりアンダーフィル樹脂５の粘度が低くなるのでより流動性が増し、樹脂中の気泡を抜けやすくなり、よりボイドの少ない樹脂封止が可能となり、信頼性の高い電子部品の実装方法を提供するものである。
【００１０】
更に本発明の電子部品の実装方法は、前記請求項１、又は２において、上記アンダーフィル樹脂５は、（Ａ）エポキシ樹脂、（Ｂ）硬化剤を必須成分とし、上記熱圧着工程完了後ゲル化せず液状であり、２００℃以下のアフターキュアにより硬化（ゲル化）するものであることを特徴とする。
【００１１】
上記の本発明の電子部品の実装方法は、前記請求項１、又は２において用いるアンダーフィル樹脂５は、（Ａ）エポキシ樹脂、（Ｂ）硬化剤を必須成分とし、（Ａ）エポキシ樹脂、（Ｂ）硬化剤の組成を適宜調整することにより、上記熱圧着工程完了後ゲル化せず液状であり、２００℃以下のアフターキュアにより硬化（ゲル化）するものであるので、金−スズ共晶合金接合とボイドの少ない樹脂封止を可能とし、信頼性の高い電子部品の実装方法を提供するものである。
【００１２】
【発明の実施の形態】
以下、本発明の実施例について図を用いて説明する。
【００１３】
（実施例１）
図１（ａ）〜（ｄ）は電子部品の実装方法を示す工程断面図である。
図２（ａ）は本発明の電子部品の実装方法で接合された電子部品の平面図であり、同図（ｂ）は同図（ａ）のＸ−Ｘ方向の断面図である。
【００１４】
まず、図1（ａ）〜（ｄ）を用いて、本発明の電子部品の実装方法を説明する。
図１（ａ）はアンダーフィル樹脂滴下工程を、図１（ｂ）、（ｃ）は熱圧着工程を、図１（ｄ）はアフターキュア工程をそれぞれ示すものである。
【００１５】
まず、アンダーフィル樹脂滴下工程について説明する。
絶縁基板１上には、半導体チップ３の周辺部に形成された金バンプ４と対応した位置にスズ電極層２が形成されている。その絶縁基板１のスズ電極層２が形成されていない部分にアンダーフィル樹脂５を塗布する。望ましくは半導体チップ３の中心部に対応した位置にアンダーフィル樹脂５を滴下するのが望ましい。（ 図１（ａ））
スズ電極層２のスズの厚みは、０．１０から０．４０μｍの範囲が望ましい。０．１０μｍ以下では十分な量の金との共晶合金が生成されず、接合強度が不足してしまう。
０．４０μｍ以上では金との共晶合金が過剰に生成されてしまい、隣接する電極との接触による電気的短絡不良が発生するおそれがある。
【００１６】
絶縁基板１は例えばポリイミドのような軟質の耐熱性樹脂からなるフイルム状の絶縁基板１であっても、ガラス入りエポキシ樹脂の様な硬質の耐熱性樹脂からなる絶縁基板１であってもよい。本発明では、ポリイミドフイルム基板を用いた。
【００１７】
テーブル７は絶縁基板１を保持するためのものであるが、できるだけ熱を逃がさないよう熱伝導率の低いものを用いるのが望ましい。またテーブル７を４０℃〜８０℃程度に加熱して接合を補助、促進させることも可能である。
【００１８】
次に、熱圧着工程を説明する。
加熱手段と下降手段を有する熱圧着ツール６にチャッキングされた半導体チップ３は金-スズ共晶合金を形成する２８０℃以上に加熱され、絶縁基板１に向かって下降する。下降する位置は、半導体チップ３の金バンプ４が絶縁基板１のスズ電極層２と相対するようにする。（図１（ｂ））
下降する速度は、０．５〜８ｍｍ／ｓｅｃの範囲であることが望ましい。下降する速度が０．５ｍｍ／ｓｅｃ以下では熱圧着ツール６からの輻射熱でアンダーフィル樹脂５が接合する前に硬化を始めてしまうからである。
下降する速度が８ｍｍ／ｓｅｃ以上では衝撃荷重により半導体チップ３が破損してしまうからである。
【００１９】
熱圧着ツール６が下降する間、絶縁基板１のスズ電極層２は熱圧着ツール６の輻射熱により加熱される。また、アンダーフィル樹脂５も加熱されるが硬化（ゲル化）は始まっていない。
【００２０】
熱圧着ツール６が下降し終わると、アンダーフィル樹脂５の広がりと金バンプ４とスズ電極層２の接合が行われ、金−スズ共晶合金が形成され、アンダーフィル樹脂５は半導体チップ３と絶縁基板１の間隙（半導体チップ３の金バンプ４と絶縁基板１のスズ電極層２とで形成される接合層による間隙）に充填されると同時に、半導体チップ３の側面外周部にフィレット８を形成するように行う。（図１（ｃ））
【００２１】
上記のアンダーフィル樹脂５のフィレット８の形成において、アンダーフィル樹脂５の粘度が重要となる（熱圧着工程での粘度も含む）。
すなわち、アンダーフィル樹脂５の粘度は、４００〜２０００ｐｏｉｓｅ（熱圧着工程での粘度も含む）の範囲にあることが必要である。
４００ｐｏｉｓｅ以下では、適正なフィレット８が形成できない。フィレット８は半導体チップ３と絶縁基板１の接着強度に関係し、接合状態の長期の信頼性を維持するためには、適正なフィレット８の厚みＦは半導体チップ３の厚みＴの１/３以上必要となる。もちろん、上記の適正なフィレット８の形成において、アンダーフィル樹脂５の量は適正量供給する必要がある。
２０００ｐｏｉｓｅ以上では金バンプ４と絶縁基板１のスズ電極層２との接合部隙間に入ってしまったアンダーフィル樹脂５を排斥することが困難となり、金―スズ共晶合金の接合形成が接合面積の一部のみになってしまい、接合強度が不十分になってしまう。
【００２２】
更に、上記の熱圧着工程でアンダーフィル樹脂５の特性として重要なことは、半導体チップ３の金バンプ４と絶縁基板１上の電極に施されたスズ電極層２との間に金-スズ共晶合金層を形成し接合させると共に、半導体チップ３と絶縁基板１の間隙部に充填されたアンダーフィル樹脂５は硬化(ゲル化)直前まで加熱させることである。すなわち、アンダーフィル樹脂５は適度な粘性を有する液状の状態を保っていることである。
すなわち、アンダーフィル樹脂５が金-スズ共晶合金が形成するのに必要である２８０℃以上の温度に所定時間晒されても液状の状態を保っているためには、アンダーフィル樹脂５は図３に示された特性を有するもので達成される。
図３はアンダーフィル樹脂５の各硬化温度における硬化時間と硬化反応率の関係を示すものである。図３において、縦軸の硬化反応率は硬化の程度を示すものであり、硬化反応率が８０％では硬化（ゲル化）した状態に近く、硬化反応率の値が小さくなるにつれてアンダーフィル樹脂５の粘度は低くなる。
図３において、例えば硬化温度が４５０℃の場合は０．３sec位で８０％硬化してしまうが、硬化温度が１５０℃では８０％硬化には１０００sec（約１７分）を要する。硬化温度が３５０℃の場合、時間が１secの場合、硬化率が４０〜４５％である。もちろん、この条件でのアンダーフィル樹脂５は液状である。
金-スズ共晶合金を形成するためには、最低２８０℃以上の温度で行うことが必要となり、本実施例では上記の熱圧着工程は２８０℃より若干高い温度の３５０℃で硬化時間は１sec、硬化反応率が４５％で行った。硬化反応率は３７．５〜４７．５％程度が適度な粘性を有するもので、フィレット８形状の維持にとって望ましいとともに、熱圧着工程の後に行われるアフターキュア工程での脱泡するにも望ましい条件といえる。
【００２３】
更に、アンダーフィル樹脂５の構成する成分の沸点は２５０℃以上にすることが望ましい。
２５０℃以下ではアンダーフィル樹脂５が硬化する過程において、成分が沸騰し、気泡が生じて大きなボイドの発生の原因となってしまう。接合部に大きなボイドが生じると接着強度不足や耐湿性の低下の原因となり、信頼性の低下につながる。
【００２４】
次に、アフターキュア工程について説明する。
熱圧着工程を終了した電子部品は冷却され、２００℃以下の温度で所定時間、アフターキュアを行う。アフターキュアの目的は上記の熱圧着工程で生じてしまった樹脂中に含まれる気泡（ボイド）の除去（脱泡）とアンダーフィル樹脂５の硬化（ゲル化）である。（図１（ｄ））
上記の熱圧着工程において、アンダーフィルフル樹脂中にアンダーフィル樹脂５成分中に少量でも比較的低分子量の成分（沸点が２５０℃以下の成分）が含まれてしまうと加熱により気化して小さなボイド（気泡）が発生してしまう。そのボイド（気泡）をアフターキュア工程で除去することにある。
すなわち、アフターキュア工程で２００℃よりも低い温度でアンダーフィル樹脂を加熱することにより、アンダーフィル樹脂５は硬化（ゲル化）するまでの時間、液状状態を維持する時間が長いので、熱圧着工程で発生したボイドを消失させることが出来る。ボイドが消失するメカニズムは，まだ完全に解明されていないが，半導体チップと絶縁基板に挟まれているボイドが周囲に移動して排出される場合ももちろんあるが，それよりも上記の比較的低分子量のエポキシ樹脂が気化してボイドになっていた物が，低温で長時間放置されることによって再び液体に戻り液状のエポキシに吸収されることによって潰れて消失する物が多いものと考えられる。
更に、２００℃以下の温度で硬化（ゲル化）させる前に硬化温度よりも低い温度、例えば１００℃以下の温度（例えば７０℃）で所定時間（例えば２時間）アフターキュアしてやるとボイドの周囲にあるアンダーフィル樹脂の粘度が下がってボイドの消失を促進できるのである。
上記の熱圧着工程を終了した液状であるアンダーフィル樹脂５の１００℃以下での粘度特性は図４に示す特性を有している。アンダーフィル樹脂の温度が２５℃から高くなるにつれて粘度が低くなり６０℃で飽和する。この粘度の低い飽和する温度の６０℃で所定時間（２時間）、アフターキュアすると気泡の除去（脱泡）がスムースに行われる。この脱泡工程ではある程度硬化（ゲル化）進む（アンダーフィル樹脂５の粘度が高くなる）が液状で行われるので脱泡がスムースに行われる。
アフターキュアでのボイドの除去（脱泡）は、アンダーフィル樹脂５の揮発成分の気泡の除去だけでなく、上記熱圧着工程での空気の巻き込み等によるボイドの除去にも効果があるのはいうまでもない。
上記の脱泡と硬化（ゲル化）を同一工程で行っても良いが、脱泡と硬化（ゲル化）は別々に行った方が効率的である。
アンダーフィル樹脂５の脱泡は１００℃以下で所定時間、アンダーフィル樹脂５が液状の状態で行う作業であり、１００℃以下の温度で硬化（ゲル化）するまでに長時間（数十時間）かかってしまうが、脱泡温度よりも高い温度（１５０℃位）で行うと短時間（1時間以内）で硬化（ゲル化）が完了するからである。
【００２５】
図４は図３に示す硬化反応率が４０％の場合を示したものであるが、硬化反応率が４０％よりも高いと、図４に示す室温での粘度も上昇し、飽和する粘度も高くなり、流動性が低くなるので脱泡時間も長くなり、脱泡がスムースに行われ難くなる。また、硬化反応率が４０％以下では粘度が小さくなり流動性が高くなるので、液だれ（フィレット８が形成できなくなる）が起きてしまう。
【００２６】
上記で説明したアンダーフィル樹脂５は、上記熱圧着工程完了後ゲル化せず液状であり、２００℃以下のアフターキュアにより硬化（ゲル化）するものである。
このものは、（Ａ）エポキシ樹脂、（Ｂ）硬化剤を必須成分とした熱硬化性樹脂で可能となる。
上記（Ａ）エポキシ樹脂としては、1分子中に2個以上のエポキシ基を有する多価エポキシ樹脂であれば、一般に用いられているエポキシ樹脂が使用可能である。具体的なものとしては、例えば、フェノールノボラックやクレゾールノボラック等のノボラック樹脂、ビスフェノールＡ、ビスフェノールＦ、レゾルシン、ビスヒドロキシジフェニルエーテル、p-アミノフェノール等の多価フェノール類、エチレングリコール、ネオペンチルグリコール、グリセリン、トリメチノールプロパン、ポリプロピレングリコール等の多価アルコール類、エチレンジアミン、トリエチレンテトラミン、アニリン等のポリアミノ化合物、アジピン酸、フタル酸、イソフタル酸等の多価カルボキシ化合物等とエピクロルヒドリン又は2-メチルエピクロルヒドリンを反応させて得られるグリシジル型のエポキシ樹脂が挙げられ、またジシクロペンタジエンエポキサイド、ブタジエンダイマージエポキサイド等の脂肪族および脂環族エポキシ樹脂等も挙げられ、これらは単独又は２種以上混合して使用できる。
更に、(Ｂ)硬化剤としては、１分子中に2個以上の活性水素を有するものであれば特に制限することはなく使用することができる。具体的なものとして、例えば、ジエチレントリアミン、トリエチレンテトラミン、メタフェニレンジアミン、ジシアンジアミド、ポリアミドアミン、イミダゾール等のポリアミノ化合物、無水フタル酸、無水メチルナジック酸、ヘキサヒドロ無水フタル酸、無水ピロメリット酸等の有機酸無水物、フェノールノボラック、クレゾールノボラック等のノボラック樹脂等が挙げられ、これらは単独又は2種以上混合して使用することができる。
本発明における重要特性としてその硬化特性が挙げられる。電極の熱共晶接合完了後まで樹脂がゲル化せず液状である事が良好な共晶接合状態を得る為に重要である。その条件を満たす硬化特性として、熱共晶温度領域２８０〜４１８℃において硬化時間が15〜1秒である事が必須である。この硬化時間よりも速い場合、熱共晶接合が得られる前に樹脂が硬化してしまい電気接続が得られない。また、硬化時間がこれよりも遅い場合、熱共晶接合は得られるが200℃以下のアフターキュアで樹脂が硬化しない為、アンダーフィルとして機能しない。つまり、電極熱共晶接合が得られる樹脂未硬化時間と、２００℃以下のアフターキュアでの樹脂硬化を満たす硬化特性を硬化反応性で示すと硬化反応時の発熱量が４０〜５００mJ/mgとなる熱硬化性樹脂が適している事となる。
【００２７】
上記の実施例では半導体チップ３のバンプが金バンプ４の場合について述べたが、半田バンプの場合でも、熱圧着工程での共晶合金を接合する温度が金スズ共晶合金の接合温度と近いので本発明を適用することが出来る。
【００２８】
【発明の効果】
上記の本発明の電子部品の実装方法は、絶縁基板１上にアンダーフィル樹脂５を滴下した後に熱圧着工程を行うので、上記の熱圧着工程は半導体チップ３の金バンプ４と絶縁基板１のスズ電極層２との接合とアンダーフィル樹脂５の封入が同時に行われる。したがって、接合後アンダーフィル樹脂５の注入・封止を行うものと較べてアンダーフィル樹脂５の注入・封止の作業性が各段に向上すると共に、半導体チップ３と絶縁基板１の間隙が狭いものやチップサイズが大きくて注入距離が長くて注入に時間がかかってしまうようなチップでもほぼ一定の時間でアンダーフィル樹脂５の封入が可能となる。更に、アンダーフィル樹脂５は熱圧着工程を終了した時点では硬化（ゲル化）直前の液状であるので、金バンプ４とスズ電極層２との間にはアンダーフィル樹脂５が介在せず金-スズ共晶合金の接合がなされると共に、硬化（ゲル化）はアフターキュア工程で２００℃以下の温度でおこなうものであるので、硬化するまでの時間、アンダーフィル樹脂５が液状状態を維持する時間が長いので、熱圧着工程で発生したボイドを消失させることが出来、信頼性の高い電子部品の実装方法を提供するものである。
【００２９】
更に、上記の本発明の電子部品の実装方法は、アフターキュア工程で２００℃以下の硬化温度でアンダーフィル樹脂５を硬化（ゲル化）させる前に、硬化温度よりも低い温度で所定時間キュアすることによりアンダーフィル樹脂５の粘度が低くなるのでより流動性が増し、樹脂中の気泡を抜けやすくなり、よりボイドの少ない樹脂封止が可能となり、信頼性の高い電子部品の実装方法を提供するものである。
【００３０】
更に、上記の本発明の電子部品の実装方法は、前記請求項１、又は２において用いるアンダーフィル樹脂５は、（Ａ）エポキシ樹脂、（Ｂ）硬化剤を必須成分とし、（Ａ）エポキシ樹脂、（Ｂ）硬化剤の組成を適宜調整することにより、上記熱圧着工程完了後ゲル化せず液状であり、２００℃以下のアフターキュアにより硬化（ゲル化）するものであるので、金−スズ共晶合金接合とボイドの少ない樹脂封止を可能とし、信頼性の高い電子部品の実装方法を提供するものである。
【００３１】
【図面の簡単な説明】
【図１】（ａ）〜（d）は本発明の電子部品の実装方法を示す工程断面図である。
【図２】（ａ）は本発明の電子部品の実装方法で接合された電子部品の平面図であり、同図（ｂ）は同図（ａ）のＸ−Ｘ方向の断面図である。
【図３】本発明のアンダーフィル樹脂の熱圧着工程での各接合温度における樹脂の硬化時間と硬化反応率の関係を示すものである。
【図４】本発明のアンダーフィル樹脂のアフターキュア工程での樹脂の粘度と温度の関係を示すものである。
【符号の説明】
１ 絶縁基板
２ スズ電極層
３ 半導体チップ
４ 金バンプ
５ アンダーフィル樹脂
６ 熱圧着ツール
７ テーブル
８ フィレット
Claims (3)
- 絶縁基板（１）の電極にはスズ電極層（２）が形成されてなり、半導体チップ（３）の電極には金バンプ（４）が形成されてなり、前記絶縁基板（１）の電極と前記半導体チップ（３）の電極とが接合され、前記絶縁基板（１）と半導体チップ（３）の間隙部にはアンダーフィル樹脂（５）が充填されてなる電子部品の実装方法であって、前記絶縁基板（１）上にアンダーフィル樹脂（５）を滴下するアンダーフィル樹脂（５）滴下工程、熱圧着ツール（６）により２８０℃以上に加熱された前記半導体チップ（３）が前記半導体チップ（３）の金バンプ（４）と前記絶縁基板（１）上の電極とが対向するように下降し、前記半導体チップ（３）の金バンプ（４）と前記絶縁基板（１）上の電極に施されたスズ電極層（２）との間に金-スズ共晶合金層を形成し接合すると共に半導体チップ（３）と絶縁基板（１）の間隙部に充填されたアンダーフィル樹脂（５）は硬化(ゲル化)直前まで加熱させる熱圧着工程、前記アンダーフィル樹脂（５）を２００℃以下の温度で硬化（ゲル化）させるアフターキュア工程の順で行うことを特徴とする電子部品の実装方法。
- 上記アフターキュア工程は、アンダーフィル樹脂（５）を硬化（ゲル化）させる前に硬化（ゲル化）温度よりも低い温度でアンダーフィル樹脂（５）中に含まれるボイドを脱泡する工程を含むものであることを特徴とする請求項１記載の電子部品の実装方法。
- 上記アンダーフィル樹脂（５）は、（Ａ）エポキシ樹脂、（Ｂ）硬化剤を必須成分とし、上記熱圧着工程完了後ゲル化せず液状であり、２００℃以下のアフターキュアにより硬化（ゲル化）する熱硬化性樹脂であることを特徴とする請求項１、又は２記載の電子部品の実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003036071A JP3929909B2 (ja) | 2003-02-14 | 2003-02-14 | 電子部品の実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003036071A JP3929909B2 (ja) | 2003-02-14 | 2003-02-14 | 電子部品の実装方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2004247531A JP2004247531A (ja) | 2004-09-02 |
| JP2004247531A5 JP2004247531A5 (ja) | 2005-10-20 |
| JP3929909B2 true JP3929909B2 (ja) | 2007-06-13 |
Family
ID=33021273
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003036071A Expired - Lifetime JP3929909B2 (ja) | 2003-02-14 | 2003-02-14 | 電子部品の実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3929909B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006152075A (ja) * | 2004-11-26 | 2006-06-15 | Asahi Organic Chem Ind Co Ltd | フェノール樹脂複合体 |
| JP4810097B2 (ja) * | 2005-01-14 | 2011-11-09 | 株式会社リコー | 立体回路基板、電気回路構造体、及び立体回路基板の製造方法 |
| JP4640380B2 (ja) * | 2007-06-20 | 2011-03-02 | パナソニック株式会社 | 半導体装置の実装方法 |
| JP4905339B2 (ja) * | 2007-12-10 | 2012-03-28 | パナソニック株式会社 | 電子部品実装基板の製造方法 |
| JP5285465B2 (ja) * | 2008-02-26 | 2013-09-11 | パナソニック株式会社 | 実装方法および吸着コレット |
| JP2010171118A (ja) * | 2009-01-21 | 2010-08-05 | Panasonic Electric Works Co Ltd | 実装部品の表面実装方法、その方法を用いて得られる実装部品構造体、及びその方法に用いられるアンダーフィル用液状エポキシ樹脂組成物 |
| JP2012069545A (ja) | 2010-09-21 | 2012-04-05 | Toyoda Gosei Co Ltd | 発光素子の搭載方法 |
| JP6009860B2 (ja) * | 2011-11-09 | 2016-10-19 | 積水化学工業株式会社 | 半導体装置の製造方法 |
| JP7390824B2 (ja) * | 2019-08-28 | 2023-12-04 | デクセリアルズ株式会社 | 半導体装置の製造方法 |
-
2003
- 2003-02-14 JP JP2003036071A patent/JP3929909B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004247531A (ja) | 2004-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6373142B1 (en) | Method of adding filler into a non-filled underfill system by using a highly filled fillet | |
| JP5660178B2 (ja) | 半導体ウエハのダイシング方法及びこれを用いた半導体装置の製造方法 | |
| WO2004059721A1 (ja) | 電子部品装置 | |
| JP3929909B2 (ja) | 電子部品の実装方法 | |
| JP2007056070A (ja) | フリップチップ型半導体装置用アンダーフィル材、並びにそれを用いたフリップチップ型半導体装置及びその製造方法 | |
| JPH10289969A (ja) | 半導体装置およびそれに用いる封止用樹脂シート | |
| JP2003258034A (ja) | 多層配線基体の製造方法および多層配線基体 | |
| JP3454977B2 (ja) | 半導体装置及びその製造方法 | |
| JP2003100809A (ja) | フリップチップ実装方法 | |
| TWI537333B (zh) | 經由熱壓接合法組裝的微電子封裝物所用之助熔－包封劑材料 | |
| JP2003212964A (ja) | 液状封止樹脂組成物、半導体素子の組立方法及び半導体装置 | |
| JP5163358B2 (ja) | 半導体ウエハのダイシング方法 | |
| JP4882570B2 (ja) | モジュールの製造方法と、それにより製造したモジュール | |
| JP5755396B2 (ja) | 半導体装置の製造方法 | |
| JPH0964103A (ja) | 半導体装置の実装体，その実装方法及びその実装用封止材 | |
| JP4394213B2 (ja) | Ｌｓｉパッケージの実装方法 | |
| JP4752717B2 (ja) | モジュールの製造方法 | |
| JP3708478B2 (ja) | 電子部品の実装方法 | |
| JPH104121A (ja) | 半導体装置の製造方法 | |
| JP4876882B2 (ja) | フリップチップ実装方法 | |
| KR101117757B1 (ko) | 비유동성 언더필용 수지조성물 및 이를 이용한 비유동성 언더필 필름 | |
| JP2004153113A (ja) | 回路配線基板、その製造方法及びこれに用いられる封止樹脂組成物 | |
| JP2000036506A (ja) | 半導体装置の製法 | |
| JP2000058597A (ja) | 電子部品実装方法 | |
| JPH10242211A (ja) | 半導体装置の製法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050701 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050701 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061012 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061107 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070305 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070307 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100316 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130316 Year of fee payment: 6 |