JP5285465B2 - 実装方法および吸着コレット - Google Patents

実装方法および吸着コレット Download PDF

Info

Publication number
JP5285465B2
JP5285465B2 JP2009042768A JP2009042768A JP5285465B2 JP 5285465 B2 JP5285465 B2 JP 5285465B2 JP 2009042768 A JP2009042768 A JP 2009042768A JP 2009042768 A JP2009042768 A JP 2009042768A JP 5285465 B2 JP5285465 B2 JP 5285465B2
Authority
JP
Japan
Prior art keywords
substrate
chip
plane
bonding
led chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009042768A
Other languages
English (en)
Other versions
JP2009231825A (ja
Inventor
孝昌 酒井
佳治 佐名川
威 中筋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2009042768A priority Critical patent/JP5285465B2/ja
Publication of JP2009231825A publication Critical patent/JP2009231825A/ja
Application granted granted Critical
Publication of JP5285465B2 publication Critical patent/JP5285465B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/10251Elemental semiconductors, i.e. Group IV
    • H01L2924/10253Silicon [Si]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/146Mixed devices
    • H01L2924/1461MEMS
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3025Electromagnetic shielding

Landscapes

  • Die Bonding (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Description

本発明は、基板上にチップを実装する実装方法および吸着コレットに関するものである。
従来から、基板上にチップを実装する実装方法として、図13に示すように、チップ1’を吸着する吸着コレット300’と基板200’との両方を直接加熱して接合する実装方法が提案されている(例えば、特許文献1参照)。ここにおいて、吸着コレット300’のコレット本体300a’は、タングステンカーバイドにより形成されている。
なお、上記特許文献1に記載の実装方法では、基板200’におけるダイボンド部位にダイボンド材であるAuSu共晶合金半田層13’を塗布してから、吸着コレット300’により吸着したチップ1’を圧着しAuSu共晶合金半田層13’を溶融させて接合するようにしている。
ところで、上記特許文献1に記載された実装方法では、基板200’となるパッケージにおいてダイボンド部位ごとにヒータ201’を埋設してあるので、基板200’上に複数のチップ1’を実装する場合に、全てのチップ1’の実装が終わるまで基板200’全体を高温に維持する必要がなく、初期に基板200’に実装されたチップ1’の反りや特性劣化を抑制することができる。
特開平6−45377号公報(段落〔0013〕−〔0017〕,〔0023〕−〔0025〕、および図1,5)
しかしながら、上記特許文献1に記載された実装方法では、基板200’となるパッケージにおいてダイボンド部位ごとにヒータ201’を埋設する必要があり、コストが高くなるとともに、ヒータ201’を埋設することができない基板には適用することができず、適用可能な基板が制約されてしまう。
また、上記特許文献1に記載された実装方法において、基板200’にヒータ201’を埋設していない場合には、吸着コレット300’側からチップ1’を介した伝熱路でしか接合界面を加熱することができないので、吸着コレット300’側のヒータ301’の温度を高温化する必要があり、チップ1’の特性劣化の原因となることがあった。
本発明は上記事由に鑑みて為されたものであり、その目的は、チップの特性を劣化させることなく低コストで基板へ実装することが可能な実装方法および吸着コレットを提供することにある。
請求項1の発明は、チップを吸着した吸着コレット側から前記チップを加熱することにより前記チップと基板との互いの接合面を加熱して両者を接合させる実装方法であって、前記吸着コレットとして、セラミックにより形成されるとともに前記チップの吸着部位を含む第1の平面と前記チップにおける前記接合面を含む第2の平面との間で前記第1の平面および前記第2の平面に平行な仮想平面上に表面が位置する熱放射領域を前記吸着部位の周囲に設けたものを用い、前記チップを介する前記基板の加熱に加えて前記熱放射領域からの熱放射により前記基板を加熱するようにし、前記吸着コレットとして、前記基板側が開放され前記チップの一部を収納する凹所の内底面にて前記チップを吸着するものであって当該凹所の周部が前記熱放射領域となるもの用いることを特徴とする。
この発明によれば、吸着コレットとして、セラミックにより形成されるとともにチップの吸着部位を含む第1の平面と前記チップにおける接合面を含む第2の平面との間で前記第1の平面および前記第2の平面に平行な仮想平面上に表面が位置する熱放射領域を前記吸着部位の周囲に設けたものを用い、前記チップを介する基板の加熱に加えて前記熱放射領域からの熱放射により前記基板を加熱するので、前記チップと前記基板との接合界面を効率良く加熱することができるから、前記吸着コレット側のヒータの低温化が可能となり、前記チップの特性を劣化させることなく低コストで実装することが可能になる。
また、この発明によれば、前記吸着コレットとして、前記基板側が開放され前記チップの一部を収納する凹所の周部が前記熱放射領域となるものを用いるので、前記熱放射領域と前記基板との距離が短くなり、熱放射による前記基板への熱伝導量が多くなるから、前記吸着コレット側の前記ヒータのより一層の低温化が可能となる。
請求項2の発明は、請求項1の発明において、前記吸着コレットとして、前記吸着コレットにおける前記第1の平面上の部位の周囲に形成され前記第1の平面から前記チップの厚み方向において前記チップから離れる向きに後退した第3の平面を有し、前記熱放射領域からの熱放射に加えて前記第3の平面からの熱放射により前記基板を加熱することを特徴とする。
この発明によれば、前記基板に複数個の前記チップを実装する場合の前記チップの実装間隔の狭ピッチ化を図りつつ前記チップと前記基板との接合強度の低下を防止することができる。
請求項3の発明は、チップの一部を収納する凹所を有し当該凹所の内底面にて前記チップを吸着し、ヒータにより加熱される吸着コレットであって、吸着対象の前記チップの厚み寸法よりも当該凹所の深さ寸法が小さく、且つ、セラミックにより形成されてなることを特徴とする。
この発明によれば、吸着対象のチップの厚み寸法よりも凹所の深さ寸法が小さく、且つ、セラミックにより形成されているので、前記チップを介する基板の加熱に加えて前記凹所の周部の表面からの熱放射により前記基板を加熱することが可能となり、前記チップと前記基板との接合界面を効率良く加熱することができ、前記チップの特性の劣化を防止することができる。
請求項1の発明は、チップの特性を劣化させることなく低コストで実装することが可能になるという効果がある。
請求項3の発明は、チップの特性の劣化を防止することができるという効果がある。
実施形態1の実装方法の説明図である。 同上における吸着コレットの概略斜視図である。 同上の実装方法の説明図である。 同上における発光装置の概略断面図である。 同上における発光装置の概略分解斜視図である。 同上におけるベース基板を示し、(a)は概略平面図、(b)は概略下面図である。 同上における中間層基板を示し、(a)は概略平面図、(b)は概略下面図である。 同上における素子形成基板を示し、(a)は概略平面図、(b)は概略下面図、(c)は(b)のA−B−C概略断面図である。 実施形態2の実装方法の説明図である。 同上における吸着コレットの概略斜視図である。 (a)は実施形態3の実装方法に用いる吸着コレットの概略断面図、(b)は比較例1の吸着コレットの概略断面図、(c)は比較例2の吸着コレットの概略断面図である。 同上の各吸着コレットを用いた場合のダイシェア強度の比較図である。 従来の実装方法の説明図である。
(実施形態1)
以下では、本実施形態の実装方法を適用して製造するデバイスの一例であってチップとしてLEDチップを備えた発光装置について図4〜図8に基づいて説明し、その後、本実施形態の実装方法について図1〜3に基づいて説明する。
発光装置は、LEDチップ1と、LEDチップ1を収納する収納凹所2aが一表面に形成され収納凹所2aの内底面にLEDチップ1が実装された実装基板2と、実装基板2の上記一表面側において収納凹所2aを閉塞する形で実装基板2に固着された透光性部材3と、実装基板2に設けられLEDチップ1から放射された光を検出する光検出素子4と、実装基板2に設けられ光検出素子4の温度を検出する温度検出素子5と、実装基板2の収納凹所2aに充填された透光性材料(例えば、シリコーン樹脂、アクリル樹脂、エポキシ樹脂、ポリカーボネート樹脂、ガラスなど)からなりLEDチップ1および当該LEDチップ1に電気的に接続されたボンディングワイヤ14を封止した封止部6と備えている。ここで、実装基板2は、上記一表面側において収納凹所2aの周部から内方へ突出した庇状の突出部2cを有しており、当該突出部2cに光検出素子4が設けられている。なお、この発光装置は、実装基板2と透光性部材3とで、LEDチップ1が収納されたパッケージ10を構成しているが、透光性部材3は、必ずしも設けなくてもよく、必要に応じて適宜設ければよい。
実装基板2は、LEDチップ1が一表面側に実装される矩形板状のベース基板20と、ベース基板20の上記一表面側に対向配置され円形状の光取出窓41が形成されるとともに光検出素子4および温度検出素子5が形成された素子形成基板40と、ベース基板20と素子形成基板40との間に介在し光取出窓41に連通する矩形状の開口窓31が形成された中間層基板30とで構成されており、ベース基板20と中間層基板30と素子形成基板40とで囲まれた空間が上記収納凹所2aを構成している。ここにおいて、ベース基板20、中間層基板30および素子形成基板40の外周形状は矩形状であり、中間層基板30および素子形成基板40はベース基板20と同じ外形寸法に形成されている。また、素子形成基板40の厚み寸法はベース基板20および中間層基板30の厚み寸法に比べて小さく設定されている。なお、上述の発光装置は、素子形成基板40において中間層基板30の開口窓31上に張り出した部位が、上述の突出部2cを構成している。
上述のベース基板20、中間層基板30、素子形成基板40は、それぞれ、導電形がn形で主表面が(100)面のシリコン基板20a,30a,40aを用いて形成してあり、中間層基板30の開口窓31の内側面が、アルカリ系溶液(例えば、TMAH溶液、KOH溶液など)を用いた異方性エッチングにより形成された(111)面により構成されており(つまり、中間層基板30は、開口窓31の開口面積がベース基板20から離れるにつれて徐々に大きくなっており)、LEDチップ1から放射された光を前方へ反射するミラー2dを構成している。要するに、上述の発光装置では、中間層基板30がLEDチップ1から側方へ放射された光を前方へ反射させる枠状のリフレクタを兼ねている。
ベース基板20は、図4〜図6に示すように、シリコン基板20aの一表面側(図4における上面側)の中央部に、LEDチップ1の両電極それぞれと電気的に接続される2つの導体パターン25a,25aが形成されている。また、ベース基板20は、シリコン基板20aの上記一表面側の4つの角部のうちの2箇所に、中間層基板30に形成された貫通孔配線34b,34bを介して光検出素子4と電気的に接続される導体パターン25b,25bが形成され、他の2箇所に、中間層基板30に形成された貫通孔配線34c,34cを介して温度検出素子5と電気的に接続される導体パターン25c,25cが形成されており、各導体パターン25a,25a,25b,25b,25c,25cとシリコン基板20aの他表面側(図4における下面側)に形成された6つの外部接続用電極27a,27a,27b,27b,27c,27cとがそれぞれ貫通孔配線24を介して電気的に接続されている。また、ベース基板20は、シリコン基板20aの上記一表面側に、中間層基板30と接合するための4つの接合用金属層29がシリコン基板20aの外周縁の各辺に沿って形成されている。
LEDチップ1は、結晶成長用基板として導電性基板を用い厚み方向の両面に電極(図示せず)が形成されたLEDチップ(例えば、青色LEDチップ、赤色LEDチップ、緑色LEDチップ、黄色LEDチップ、紫色LEDチップ、紫外LEDチップなど)である。そこで、ベース基板20は、LEDチップ1が電気的に接続される2つの導体パターン25a,25aのうちの一方の導体パターン25aを、LEDチップ1がダイボンディングされる矩形状のダイパッド部25aaと、ダイパッド部25aaに連続一体に形成され貫通孔配線24との接続部位となる引き出し配線部25abとで構成してある。要するに、LEDチップ1は、上記一方の導体パターン25aのダイパッド部25aaにダイボンディングされており、ダイパッド部25aa側の電極がダイパッド部25aaに接合されて電気的に接続され、光取り出し面側の電極がボンディングワイヤ14を介して他方の導体パターン25aと電気的に接続されている。
また、ベース基板20は、シリコン基板20aの上記他表面側の中央部に、シリコン基板20aよりも熱伝導率の高い金属材料からなる矩形状の放熱用パッド部28が形成され、ダイパッド部25aaと放熱用パッド部28とがシリコン基板20aよりも熱伝導率の高い金属材料(例えば、Cuなど)からなる複数(本実施形態では、9つ)の円柱状のサーマルビア26を介して熱的に結合されており、LEDチップ1で発生した熱が各サーマルビア26および放熱用パッド部28を介して放熱されるようになっている。
ところで、ベース基板20は、シリコン基板20aに、上述の6つの貫通孔配線24それぞれが内側に形成される4つの貫通孔22aと、上述の9つのサーマルビア26それぞれが内側に形成される9つの貫通孔22bとが厚み方向に貫設され、シリコン基板20aの上記一表面と上記他表面と各貫通孔22a,22bの内面とに跨って熱酸化膜(シリコン酸化膜)からなる絶縁膜23が形成されており、各導体パターン25a,25a,25b,25b,25c,25c、各接合用金属層29、各外部接続用電極27a,27a,27b,27b,27c,27c、放熱用パッド部28、各貫通孔配線24および各サーマルビア26がシリコン基板20aと電気的に絶縁されている。
ここにおいて、各導体パターン25a,25a,25b,25b,25c,25c、各接合用金属層29、各外部接続用電極27a,27a,27b,27b,27c,27c、放熱用パッド部28は、絶縁膜23上に形成されたTi膜と当該Ti膜上に形成されたAu膜との積層膜により構成されている。ここで、ベース基板20は、シリコン基板20aの上記一表面側の各導体パターン25a,25a,25b,25b,25c,25cと各接合用金属層29とを同時に形成し、シリコン基板20aの上記他表面側の各外部接続用電極27a,27a,27b,27b,27c,27cと放熱用パッド部28とを同時に形成してある。なお、ベース基板20は、絶縁膜23上のTi膜の膜厚を15〜50nm、Ti膜上のAu膜の膜厚を500nmに設定してあるが、これらの数値は一例であって特に限定するものではない。また、各Au膜の材料は、純金に限らず不純物を添加したものでもよい。また、各Au膜と絶縁膜23との間に密着性改善用の密着層としてTi膜を介在させてあるが、密着層の材料はTiに限らず、例えば、Cr、Nb、Zr、TiN、TaNなどでもよい。また、貫通孔配線24およびサーマルビア26の材料としては、Cuを採用しているが、Cuに限らず、例えば、Ni、Alなどを採用してもよい。
中間層基板30は、図4、図5および図7に示すように、シリコン基板30aの一表面側(図4における下面側)に、ベース基板20の4つの導体パターン27b,27b,27c,27cと接合されて電気的に接続される4つの導体パターン35b,35b,35c,35cが形成されるとともに、ベース基板20の4つの接合用金属層29と接合される4つの接合用金属層36が形成されている。また、中間層基板30は、シリコン基板30aの他表面側(図4における上面側)に、貫通孔配線34b,34b,34c,34cを介して導体パターン35b,35b,35c,35cと電気的に接続される導体パターン37b,37b,37c,37cが形成されるとともに、素子形成基板40と接合するための接合用金属層38が形成されている。
また、中間層基板30は、上述の貫通孔配線34b,34b,34c,34cそれぞれが内側に形成される4つの貫通孔32がシリコン基板30aの厚み方向に貫設され、シリコン基板30aの上記一表面と上記他表面と各貫通孔32の内面とに跨って熱酸化膜(シリコン酸化膜)からなる絶縁膜33が形成されており、各導体パターン35b,35b,35c,35c,37b,37b,37c,37cおよび各接合用金属層36,38がシリコン基板30aと電気的に絶縁されている。各導体パターン35b,35b,35c,35c,37b,37b,37c,37cおよび各接合用金属層36,38は、絶縁膜33上に形成されたTi膜と当該Ti膜上に形成されたAu膜との積層膜により構成されている。
ここにおいて、中間層基板30は、シリコン基板30aの上記一表面側の各導体パターン35b,35b,35c,35cと各接合用金属層36とを同時に形成し、シリコン基板30aの上記他表面側の各導体パターン37b,37b,37c,37cと各接合用金属層38とを同時に形成してある。なお、中間層基板30は、絶縁膜33上のTi膜の膜厚を15〜50nm、Ti膜上のAu膜の膜厚を500nmに設定してあるが、これらの数値は一例であって特に限定するものではない。ここで、各Au膜の材料は、純金に限らず不純物を添加したものでもよい。また、各Au膜と絶縁膜33との間に密着性改善用の密着層としてTi膜を介在させてあるが、密着層の材料はTiに限らず、例えば、Cr、Nb、Zr、TiN、TaNなどでもよい。また、貫通孔配線34b,34b,34c,34cの材料としては、Cuを採用しているが、Cuに限らず、例えば、Ni、Alなどを採用してもよい。
素子形成基板40は、図4、図5および図8に示すように、シリコン基板40aの一表面側(図4における下面側)に、中間層基板30の4つの導体パターン37b,37b,37c,37cと接合されて電気的に接続される4つの導体パターン47b,47b,47c,47cが形成されるとともに、中間層基板30の各接合用金属層38と接合される4つの接合用金属層48が形成されている。
ここにおいて、光検出素子4は、フォトダイオードにより構成されており、当該フォトダイオードのp形領域4bが導体パターン47bと電気的に接続され、n形領域4b(シリコン基板40a)が導体パターン47bと電気的に接続されている。また、温度検出素子5は、上記フォトダイオードと同じダイオード構造を有し且つ当該ダイオード構造への光入射を阻止する遮光構造を有するダイオードにより構成されており、p形領域5cが導体パターン47cと電気的に接続され、n形領域5c(シリコン基板40a)が導体パターン47cと電気的に接続されている。ここで、光検出素子4と温度検出素子5とは、p形領域4b,5cが同時に且つ同じサイズに形成され、不純物濃度が同じとなっており、絶縁分離部(図示せず)によって電気的に絶縁されている。また、温度検出素子5は、上記遮光構造として、シリコン基板40aの上記一表面側に形成されLEDチップ1からの光入射を阻止する第1の金属膜(例えば、Al膜など)からなる第1の遮光膜45と、シリコン基板40aの上記他表面側に形成され外部からの光入射を阻止する第2の金属膜(例えば、Al膜など)からなる第2の遮光膜46とを備えている。なお、第1の遮光膜45は、シリコン基板40aの上記一表面側において当該第1の遮光膜45の直下に形成されたシリコン酸化膜からなる絶縁膜44により導体パターン47cと電気的に絶縁され、第2の遮光膜46は、シリコン基板40aの上記他表面側に形成されたシリコン酸化膜からなる絶縁膜49によりシリコン基板40aと電気的に絶縁されている。
また、素子形成基板40は、シリコン基板40aの上記一表面側にシリコン酸化膜からなる絶縁膜43が形成されており、当該絶縁膜43が上記フォトダイオードの反射防止膜を兼ねている。また、素子形成基板40の光検出素子4は、上述の導体パターン47b,47bが、絶縁膜43に形成したコンタクトホールを通してp形領域4b、n形領域4bと電気的に接続され、温度検出素子5は、上述の導体パターン47c,47cが、絶縁膜43に形成したコンタクトホールを通してp形領域5c、n形領域5cと電気的に接続されている。ここにおいて、各導体パターン47b,47b,47c,47cおよび各接合用金属層48は、絶縁膜43上に形成されたTi膜と当該Ti膜上に形成されたAu膜との積層膜により構成されており、同時に形成してある。なお、素子形成基板40は、絶縁膜43上のTi膜の膜厚を15〜50nm、Ti膜上のAu膜の膜厚を500nmに設定してあるが、これらの数値は一例であって特に限定するものではない。ここで、各Au膜の材料は、純金に限らず不純物を添加したものでもよい。また、各Au膜と絶縁膜43との間に密着性改善用の密着層としてTi膜を介在させてあるが、密着層の材料はTiに限らず、例えば、Cr、Nb、Zr、TiN、TaNなどでもよい。
上述の実装基板2の形成にあたっては、例えば、光検出素子4、温度検出素子5、絶縁膜43、各導体パターン47b,47b,47c,47c、および各接合用金属層48が形成されたシリコン基板40aと中間層基板30とを接合する第1の接合工程を行った後、シリコン基板40aを所望の厚みまで研磨する研磨工程を行い、その後、誘導結合プラズマ(ICP)型のドライエッチング装置などを用いてシリコン基板40aに光取出窓41を形成する光取出窓形成工程を行うことで素子形成基板40を完成させてから、LEDチップ1が実装されたベース基板20(LEDチップ1が搭載されボンディングワイヤ14の結線が行われたベース基板20)と中間層基板30とを接合する第2の接合工程を行うようにすればよい。ここで、第1の接合工程および第2の接合工程では、接合前に互いの接合表面へアルゴンのプラズマ若しくはイオンビーム若しくは原子ビームを真空中で照射して各接合表面の清浄化・活性化を行ってから、接合表面同士を接触させ、常温下で直接接合する常温接合法を採用している。
上述の第1の接合工程では、シリコン基板40aの上記一表面側の各接合用金属層48と中間層基板30の各接合用金属層38とが接合されるとともに、シリコン基板40aの上記一表面側の導体パターン47b,47b,47c,47cと中間層基板30の導体パターン37b,37b,37c,37cとが接合され電気的に接続される。ここで、導体パターン47b,47b,47c,47cと導体パターン37b,37b,37c,37cとの接合部位は、貫通孔配線34b,34b,34c,34cに重なる領域からずらしてあるので、導体パターン47b,47b,47c,47cと導体パターン37b,37b,37c,37cとの互いの接合表面の平坦度を高めることができ、特に常温接合法により接合する場合の接合歩留まりを高めることができるとともに接合信頼性を高めることができる。また、第2の接合工程では、ベース基板20の各接合用金属層29と中間層基板30の各接合用金属層36とが接合されるとともに、ベース基板20の4つの角部の導体パターン25b,25b,25c,25cと中間層基板30の導体パターン35b,35b,35c,35cとが接合され電気的に接続される。ここで、導体パターン25b,25b,25c,25cと導体パターン35b,35b,35c,35cとの接合部位は、貫通孔配線24に重なる領域および貫通孔配線34b,34b,34c,34cに重なる領域からずらしてあるので、導体パターン25b,25b,25c,25cと導体パターン35b,35b,35c,35cとの互いの接合表面の平坦度を高めることができ、常温接合法により接合する場合の接合歩留まりを高めることができるとともに接合信頼性を高めることができる。また、上述のように第1の接合工程および第2の接合工程で採用している常温接合法では、各接合表面の清浄化・活性化を行ってから、常温下で適宜の荷重を印加しいているが、常温下に限らず、例えば、第1の接合工程では光検出素子4および温度検出素子5へ熱ダメージが生じない温度、第2の接合工程ではLEDチップ1へ熱ダメージが生じない温度(LEDチップ1のジャンクション温度が最大ジャンクション温度を超えない温度)であれば、加熱条件下(例えば、80℃〜100℃程度に加熱した条件下)において適宜の荷重を印加するようにしてもよく、加熱条件下において適宜の荷重を印加して接合することで接合信頼性をより一層高めることが可能となる。
また、上述の透光性部材3は、透光性材料(例えば、ガラス、シリコーン樹脂、アクリル樹脂、エポキシ樹脂、ポリカーボネート樹脂、ガラスなど)からなる透光性基板を用いて形成してある。ここで、透光性部材3は、実装基板2と同じ外周形状の矩形板状に形成されており、実装基板2側とは反対の光取り出し面に、LEDチップ1から放射された光の全反射を抑制する微細凹凸構造が形成されている。ここにおいて、透光性部材3の光取り出し面に形成する微細凹凸構造は、多数の微細な凹部が2次元周期構造を有するように形成されている。なお、上述の微細凹凸構造は、例えば、レーザ加工技術やエッチング技術やインプリントリソグラフィ技術などを利用して形成すればよい。また、微細凹凸構造の周期は、LEDチップ1の発光ピーク波長の1/4〜100倍程度の範囲で適宜設定すればよい。
以上説明した発光装置では、LEDチップ1が収納されたパッケージ10に、LEDチップ1から放射される光を検出する光検出素子4と、光検出素子4の温度を検出する温度検出素子5とが設けられ、光検出素子4が、上記フォトダイオードにより構成され、温度検出素子5が、上記フォトダイオードと同じダイオード構造を有し且つ当該ダイオード構造への光入射を阻止する遮光構造を有するダイオードにより構成されているので、光検出素子4の出力から温度検出素子5の出力を減算することにより、光検出素子4の出力信号から当該光検出素子4の温度に起因したノイズを除去することができ、S/N比が高くなるから、光検出素子4の検出精度を高めることが可能となる。
上述の発光装置の製造にあたっては、上述の各シリコン基板20a,30a,40aとして、それぞれベース基板20、中間層基板30、素子形成基板40を多数形成可能なシリコンウェハを用いるとともに、上述の透光性基板として透光性部材3を多数形成可能なウェハ状のもの(透光性ウェハ)を用い、上述の第1の接合工程、研磨工程、光取出窓形成工程、第2の接合工程、実装基板2の収納凹所2aに封止用の透光性材料を充填して封止部6を形成する封止部形成工程、封止部形成工程の後で実装基板2と透光性部材3とを接合する第3の接合工程などの各工程をウェハレベルで行うことでウェハレベルパッケージ構造体を形成してから、ダイシング工程により実装基板2のサイズに分割されている。したがって、ベース基板20と中間層基板30と素子形成基板40と透光性部材3とが同じ外形サイズとなり、小型のパッケージ10を実現できるとともに、製造が容易になる。また、中間層基板30におけるミラー2dと素子形成基板40における光検出素子4との相対的な位置精度を高めることができ、LEDチップ1から側方へ放射された光がミラー2dにより反射されて光検出素子4へ導かれる。
ところで、本実施形態の実装方法は、上述のベース基板20を多数形成したシリコンウェハからなるウェハ200(図1、図3参照)が基板を構成しており、当該ウェハ200に複数個のLEDチップ1を実装する実装方法に関する。以下、実装方法について図1〜図3を参照して説明する。
本実施形態の実装方法は、ダイボンド装置のステージ110(図3参照)の表面側に基板たるウェハ200を載置する基板載置工程と、チップたるLEDチップ1とステージ110(図3参照)の表面側に載置されたウェハ200との互いの接合面を接触させ吸着コレット100側からLEDチップ1を加熱することによりLEDチップ1とウェハ200との互いの接合面を加熱して両者を接合させるチップ接合工程とを備え、基板載置工程においては、図3に示すようにウェハ200におけるLEDチップ1の接合予定領域とステージ110との間に断熱層113が介在する形でウェハ200をステージ110の表面側に載置する。
ところで、本実施形態では、LEDチップ1として、チップサイズが0.3mm□で厚み方向の両面に電極(図示せず)が形成されたものを用いており、裏面側(ウェハ200に近い側)の電極11からなるチップ側接合用電極がAuSnにより形成されている。なお、LEDチップ1のチップサイズは、0.3mm□に限らず、例えば、1mm□でもよい。
また、ウェハ200は、直径が150mm、厚みが525μmのシリコンウェハを用いて形成されており、ウェハ200における各LEDチップ1それぞれの接合予定領域(搭載位置)には、基板側接合用電極として上述のダイパッド部25aa(図4参照)が形成されている。ここにおいて、ダイパッド部25aaは、Ti膜と当該Ti膜上に形成されたAu膜との積層構造を有しており、表面側の部位がAuにより形成されている。なお、ダイパッド部25aaは、Ti膜の膜厚を15〜50nm、Au膜の膜厚を500nmに設定してあるが、これらの数値は一例であって特に限定するものではない。また、本実施形態では、Au膜直下に密着性改善用の密着層としてTi膜を設けてあるが、密着層の材料はTiに限らず、例えば、Cr、Nb、Zr、TiN、TaNなどでもよい。また、基板として、直径が150mm、厚みが525μmのシリコンウェハを用いて形成したウェハを例示したが、シリコンウェハのサイズや厚みは特に限定するものではなく、例えば、直径が50〜150mm、厚みが200〜525μm程度のシリコンウェハを用いればよい。
また、ステージ110は、上記表面側にウェハ200の直径よりも内径が小さな円形状の凹部111が形成されており、凹部111内の空気層が上述の断熱層113となる。ここで、凹部111の内径は140mm、深さを2mmに設定してある。なお、ステージ110の凹部111の内径や深さは特に限定するものではなく、上述の基板のサイズに応じて、例えば、内径が40〜140mm、深さが1〜2mm程度の範囲で適宜設定すればよい。
また、上述の基板載置工程では、ウェハ200における上記接合予定領域と断熱層113との間に断熱板130が介在する形でウェハ200をステージ110の表面側に載置するようにしている。
断熱板130は、熱伝導率が0.22W/m・Kのマイカ系材料により矩形板状に形成されている。ここで、断熱板130は、厚みを1mmに設定してあるが、この厚みは特に限定するものではなく、例えば、0.2〜1mm程度の範囲で適宜設定すればよい。なお、断熱板130の材料は、マイカ系材料に限定するものではなく、高断熱性を有する材料であればよい。
また、上述のステージ110には、上記表面側に載置される対象物を吸着するための複数の吸気孔114が凹部111の周部に形成されており、断熱板130がステージ110の上記表面に吸着されるようになっている。また、断熱板130は、ウェハ200の載置予定領域内に、一部の吸気孔114に連通する吸気孔134が形成されており、ウェハ200が断熱板130に吸着されるようになっている。
また、上述の基板載置工程では、ステージ110の凹部111の内底面と断熱板130との間に、チップ接合工程時のウェハ200の撓みを抑制するための複数の柱状のスペーサ120を介在させるようにしている。ここにおいて、スペーサ120の数や配置は特に限定するものではないが、断熱板130上に載置されるウェハ200の上記接合予定領域に重ならず、チップ接合工程においてLEDチップ1側からの熱が伝熱されにくい位置に配置することが好ましい。また、スペーサ120は、ガラスやセラミックのような断熱性の高い材料により形成することが望ましい。
チップ接合工程では、吸着コレット100により吸着したLEDチップ1とウェハ200とを近づけて互いの接合面を接触させ吸着コレット100側からLEDチップ1を加熱することによりLEDチップ1とウェハ200との互いの接合面を加熱して両者を接合させる。具体的には、LEDチップ1では上述のチップ側接合用電極である電極11の表面が接合面を構成し、ウェハ200では上述の基板側接合用電極であるダイパッド部25aaの表面が接合面を構成しており、LEDチップ1のチップ側接合用電極とウェハ200の基板側接合用電極とを共晶接合させるようにしている。ここにおいて、チップ接合工程では、ダイボンド装置のヘッド(ボンディングヘッド)140に設けられた上述の吸着コレット100によりLEDチップ1を吸着保持してヘッド140のヒータ(図示せず)により吸着コレット100を介してLEDチップ1を規定の接合温度(例えば、チップ側接合用電極の材料であるAuSnの溶融温度よりも高い温度)に加熱した状態で、LEDチップ1のチップ側接合用電極とウェハ200の基板側接合用電極との接合面同士を接触させ、ヘッド140側からLEDチップ1に適宜の圧力(例えば、2〜50kg/cm)を規定時間(例えば、10秒程度)だけ印加することにより、厚み方向において重なり合っているチップ側接合用電極と基板側接合用電極とを共晶接合させる過程をウェハ200に実装するLEDチップ1の個数に応じて繰り返し行う。なお、チップ側接合用電極および基板側接合用電極それぞれの材料は特に限定するものではなく、チップ側接合用電極と基板側接合用電極との接合も直接接合であればよく、共晶接合に限定するものではない。また、接合工程において、LEDチップ1の加熱は、LEDチップ1とウェハ200との互いの接合面を接触させてから行うようにしてもよい。
ところで、上述の実装方法では、吸着コレット100として、セラミック(例えば、窒化アルミニウムなど)により形成されるとともにLEDチップ1の吸着部位101を含む第1の平面P1とLEDチップ1における接合面を含む第2の平面P2との間で第1の平面P1および第2の平面P2に平行な仮想平面VP(本実施形態では、第1の平面P1と同一平面)上に表面が位置する熱放射領域102を吸着部位101の周囲に設けたものを用い、LEDチップ1を介するウェハ200の加熱に加えて熱放射領域102からの熱放射によりウェハ200を加熱するようにしている(なお、図1(b)における矢印は、熱放射領域102から熱放射された赤外線を模式的に示し、図1(b)中の一点鎖線で囲んだ領域はウェハ200において加熱される領域を模式的に示している)。
ここにおいて、吸着コレット100は、図1および図2に示すように、ヘッド140に接するベース部100aと、ベース部100aから突設されLEDチップ1のチップサイズよりも先端面の平面サイズが大きな突台部100bとを有し、突台部100bとベース部100aとに貫通する形で吸着孔101bが形成されており、突台部100bにおいてLEDチップ1に重なる領域が吸着部位101を構成し、LEDチップ1に重ならない部位が熱放射領域102を構成している。ところで、物体の単位面積が熱放射によって単位時間に放出する熱量は、放射率(黒体を1としたときの比率)が大きいほど多くなるが、図13に示した吸着コレット300’に用いられる超硬合金のタングステンカーバイド(WC)では0.1であるのに対して、セラミックは0.6〜0.95である(AlNは0.6)。したがって、本実施形態のように吸着コレット100をセラミックにより形成することで、LEDチップ1を介するウェハ200の加熱に加えて熱放射領域102からの熱放射によりウェハ200を効率良く加熱することが可能となる。
以上説明した本実施形態の実装方法によれば、上述の吸着コレット100を用い、チップ接合工程において、LEDチップ1を介するウェハ200の加熱に加えて熱放射領域102からの熱放射によりウェハ200を加熱するので、LEDチップ1とウェハ200との接合界面を効率良く加熱することができるから、吸着コレット100側のヒータ(上述のヘッド140のヒータ)の低温化が可能となり、LEDチップ1の特性を劣化させることなく低コストで実装することが可能になる。なお、本実施形態では、吸着コレット100の材料であるセラミックとして窒化アルミニウムを採用しているが、窒化アルミニウム、アルミナ、酸化チタン、シリカおよびこれらの混合物などを採用してもよい。
また、実施形態の実装方法では、基板載置工程において、ウェハ200におけるLEDチップ1の接合予定領域とステージ110との間に空気層からなる断熱層113が介在する形でウェハ200をステージ110の上記表面側に載置してから、チップ接合工程において、LEDチップ1とステージ110の上記表面側に載置されたウェハ200との互いの接合面を接触させ吸着コレット100側から加熱することによりLEDチップ1とウェハ200との互いの接合面を加熱して両者を接合させるので、熱伝導性を有するウェハ200上に複数個のLEDチップ1を実装するにあたって、チップ接合工程において、LEDチップ1側からの熱がウェハ200を介してステージ110に拡散されるのを防止することができ、LEDチップ1の耐熱温度を超えることなくLEDチップ1とウェハ200との接合界面を効率良く加熱することができるから、ウェハ200の機能部(例えば、上述の貫通孔配線24、サーマルビア26、各接合用金属層29など)やLEDチップ1の特性を劣化させることなく実装することが可能になる。また、チップ接合工程では、不活性ガス(例えば、Nガスなど)雰囲気中において、LEDチップ1をチップ側接合用電極の材料であるAuSnの溶融温度よりも高い温度に加熱した状態で、LEDチップ1のチップ側接合用電極とウェハ200の基板側接合用電極との接合面同士を接触させ、ヘッド140側からLEDチップ1に適宜の圧力を規定時間だけ印加することにより、チップ側接合用電極と基板側接合用電極とを共晶接合させるようにしてもよい。
また、本実施形態の実装方法によれば、基板載置工程では、ウェハ200における上記接合予定領域と断熱層113との間に断熱板130が介在する形でウェハ200をステージ110の上記表面側に載置するので、断熱板130を介在させないでウェハ200をステージ110の上記表面側に載置してある場合に比べて、チップ接合工程においてLEDチップ1に印加される圧力によりウェハ200に生じる応力を低減でき、ウェハ200が撓むことによる実装性の低下、ウェハ200やLEDチップ1への残留応力の発生、ウェハ200の破損などを防止することができる。
また、本実施形態の実装方法によれば、基板載置工程では、ステージ110の凹部111の内底面と断熱板130との間に、接合工程時のウェハ200の撓みを抑制するための複数の柱状のスペーサ120を介在させているので、スペーサ120を介在させていない場合に比べて、チップ接合工程においてLEDチップ1に印加される圧力によりウェハ200に生じる応力を低減でき、ウェハ200が撓むことによる実装性の低下、ウェハ200やLEDチップ1への残留応力の発生、ウェハ200の破損などを防止することができる。
(実施形態2)
本実施形態の実装方法は実施形態1と略同じであり、吸着コレット100として、図9および図10に示すように、突台部100bの先端面に基板たるウェハ200側が開放されチップたるLEDチップ1の一部を収納する凹所103が形成され当該凹所103の内底面にてLEDチップ1を吸着するものであって、当該凹所103の内底面が吸着部位101を構成し、当該凹所103周部が熱放射領域102を構成するものを用いる点が相違するだけである。
ここにおいて、吸着コレット100は、吸着対象のLEDチップ1の厚み寸法よりも凹所103の深さ寸法が小さく、且つ、セラミックにより形成されている。
しかして、この吸着コレット100によれば、LEDチップ1を介するウェハ200の加熱に加えて凹所103の周部の表面からの熱放射によりウェハ200を加熱することが可能となり、LEDチップ1とウェハ200との接合界面を効率良く加熱することができ、LEDチップの特性の劣化を防止することができる。
以上説明した本実施形態の実装方法によれば、吸着コレット100として、ウェハ200側が開放されLEDチップ1の一部を収納する凹所103の周部が熱放射領域102となるものを用いるので、実施形態1に比べて熱放射領域102とウェハ200との距離が短くなり(つまり、仮想平面VPと第2の平面P2との距離が短くなり)、熱放射領域102における単位面積当たりの熱放射によるウェハ200への熱伝導量が多くなるから、吸着コレット100側のヒータのより一層の低温化が可能となるとともに、突台部100bの平面サイズの小型化を図れる。ここにおいて、吸着コレット100の熱放射領域102によりウェハ200をより効率的に加熱するには、熱放射領域102とウェハ200との距離を0.003〜0.10mm、より望ましくは、0.003〜0.05mmとすればよい。なお、熱放射領域102とウェハ200との距離を0.003mmよりも小さく設定すると、ウェハ200の表面の平滑度のばらつきなどによって吸着コレット100がウェハ200に接触してウェハ200の表面に傷を付けてしまう恐れがあり、0.10mmよりも大きく設定すると加熱効率が低下してしまう。
また、本実施形態では、LEDチップ1の一部を収納する凹所103の内底面が吸着部位101を構成し、当該凹所103の周部が熱放射領域102を構成することで、仮想平面VPと第2の平面P2との距離を、吸着部位101を含む第1の平面P1と第2の平面P2との距離よりも短くしてあるが、例えば、LEDチップ1を収納する凹所103を設けずに、実施形態1で説明した吸着コレット100において、LEDチップ1を吸着する吸着部位101の周囲に、突出寸法がLEDチップ1の厚み寸法よりも小さな適宜形状の突出部を設けて、当該突出部の先端面が熱放射領域102を構成するようにしても、仮想平面VPと第2の平面P2との距離を、吸着部位101を含む第1の平面P1と第2の平面P2との距離よりも短くすることができる。
(実施形態3)
本実施形態の実装方法は実施形態1と略同じであり、吸着コレット100として、図11(a)に示すように、当該吸着コレット100における第1の平面P1上の部位(ここでは、熱放射領域102)の周囲に形成され第1の平面P1からチップたるLEDチップ1の厚み方向においてLEDチップ1から離れる向きに後退した第3の平面P3を有し、熱放射領域102からの熱放射に加えて第3の平面P3からの熱放射により基板たるウェハ200(図1(b)参照)を加熱する点が相違するだけである。なお、実施形態1と同様の構成要素には同一の符号を付して説明を省略する。
ここにおいて、吸着コレット100の第3の平面P3の後退量、つまり、第1の平面P1を含む平面と第3の平面P3を含む平面との距離(ここでは、ベース部100aからの突台部100bの突出寸法)t1は、LEDチップ1を吸着している吸着部位101の熱が第3の平面P3へ逃げないように短くする(熱伝導率と熱容量との積の平方根で求められる熱浸透率を小さくする)ことが望ましい。例えば、LEDチップ1を規定の接合温度(例えば、チップ側接合用電極の材料であるAuSnの溶融温度である280℃よりもやや高い温度)に加熱した状態でウェハ200に接合する場合、吸着コレット100の材料として窒化アルミニウムを採用し、吸着コレット100のベース部100aの平面視形状を正方形状とするとともに、第1の突台部100bの平面視形状を正方形状とし、ベース部100aの幅H2を7mm、突台部100bの幅H1を1.5mmとすれば、第1の平面P1を含む平面と第3の平面P3を含む平面との距離t1を0.05mm以下に設定することが好ましい。要するに、本実施形態では、実施形態1で説明した吸着コレット100に比べて、突台部100aの先端面の平面サイズを小さくするとともに、突台部100bの突出寸法を小さくしてある(実施形態1で説明した吸着コレット100の突出部100bは、例えば、先端面の平面サイズが7mm□、突出部100bの突出寸法が0.5mm)。
ここで、図11(a)に示す吸着コレット100のベース部100aの平面形状を正方形状とするとともに、突台部100bの平面形状を正方形状とし、ベース部100aの幅H2を7mm、突台部100bの幅H1を1.5mm、第1の平面P1を含む平面と第3の平面P3を含む平面との距離t1を0.05mmとした実施例、ベース部100aのみにより構成される図11(b)に示す吸着コレット100’のベース部100aの平面形状を正方形状とし、ベース部100aの幅H2を7mm、ベース部100aの厚さt2を0.5mmとした比較例1、ベース部100aのみにより構成される図11(c)に示す吸着コレット100’のベース部100aの平面形状を正方形状とし、ベース部100aの幅H2を1.5mm、ベース部100aの厚さt2を0.5mmとした比較例2、それぞれを用いてLEDチップ1をウェハ200に接合し、接合強度(接合性)を評価するためにシェア強度を測定した結果を図12に示す。図12から、実施例および比較例1では、比較例2に比べてダイシェア強度を高めることができ、接合性の良否判定の基準値とするダイシェア強度を例えば200gとすれば、実施例および比較例1では、シェア強度のばらつきを考慮しても200gを超えるダイシェア強度を確保でき良品と判別することができる。
また、下記表1に実施例と比較例1,2との実装性(実装間隔、接合性)の評価結果をまとめて示す。なお、下記表1中の「実装間隔」の評価項目については、相対的に実装間隔が小さくなるものに「○」を記載し、相対的に実装間隔が大きくなるものに「×」を記載してある。また、「接合性」の評価項目については、上述のダイシェア強度が上記基準値を超えるものに「○」を記載し、ダイシェア強度が上記基準値を超えない割合が高いものに「×」を記載してある。
Figure 0005285465
以上説明した本実施形態の実装方法によれば、ウェハ200に複数個のLEDチップ1を実装する場合のLEDチップ1の実装間隔(配列ピッチ)の狭ピッチ化を図りつつLEDチップ1とウェハ200との接合強度の低下を防止することができる。
なお、実施形態2で説明した実装方法においても、図9および図10に示した吸着コレット100に関して、当該吸着コレット100における第1の平面P1上の部位の周囲に形成され第1の平面P1からチップたるLEDチップ1の厚み方向においてLEDチップ1から離れる向きに後退した第3の平面P3を設け、熱放射領域102からの熱放射に加えて第3の平面P3からの熱放射により基板たるウェハ200(図1(b)参照)を加熱するようにすれば、ウェハ200に複数個のLEDチップ1を実装する場合のLEDチップ1の実装間隔(配列ピッチ)の狭ピッチ化を図りつつLEDチップ1とウェハ200との接合強度の低下を防止することができる。
ところで、上述の各実施形態では、ステージ110側からの加熱を行っていないが、初期に基板であるウェハ200に実装されたチップであるLEDチップ1の特性劣化やウェハ200に形成されている機能部の劣化を生じさせない温度であれば加熱してもよい。
また、上述の各実施形態では、チップとして、チップサイズが0.3mm□のLEDチップ1を例示したが、チップサイズが1mm□のLEDチップ1を用いてもよい。また、上述のチップは、LEDチップ1に限らず、例えば、レーザダイオードチップ、フォトダイオードチップ、MEMSチップ(例えば、加速度センサチップ、圧力センサチップなど)、赤外線センサチップ、半導体チップ(例えば、ICチップなど)などでもよく、チップサイズも特に限定するものではなく、例えば0.2mm□〜5mm□程度のものを用いればよい。また、チップの厚みも特に限定するものではなく、例えば0.1〜0.5mm程度のものを用いればよい。また、基板の材料はSiに限らず、例えば、Cu、AlNなどでもよい。
1 LEDチップ(チップ)
100 吸着コレット
101 吸着部位
101b 吸着孔
102 熱放射領域
103 凹所
200 ウェハ(基板)
P1 第1の平面
P2 第2の平面
P3 第3の平面
VP 仮想平面

Claims (3)

  1. チップを吸着した吸着コレット側から前記チップを加熱することにより前記チップと基板との互いの接合面を加熱して両者を接合させる実装方法であって、前記吸着コレットとして、セラミックにより形成されるとともに前記チップの吸着部位を含む第1の平面と前記チップにおける前記接合面を含む第2の平面との間で前記第1の平面および前記第2の平面に平行な仮想平面上に表面が位置する熱放射領域を前記吸着部位の周囲に設けたものを用い、前記チップを介する前記基板の加熱に加えて前記熱放射領域からの熱放射により前記基板を加熱するようにし、前記吸着コレットとして、前記基板側が開放され前記チップの一部を収納する凹所の内底面にて前記チップを吸着するものであって当該凹所の周部が前記熱放射領域となるもの用いることを特徴とする実装方法。
  2. 前記吸着コレットとして、前記吸着コレットにおける前記第1の平面上の部位の周囲に形成され前記第1の平面から前記チップの厚み方向において前記チップから離れる向きに後退した第3の平面を有し、前記熱放射領域からの熱放射に加えて前記第3の平面からの熱放射により前記基板を加熱することを特徴とする請求項1記載の実装方法。
  3. チップの一部を収納する凹所を有し当該凹所の内底面にて前記チップを吸着し、ヒータにより加熱される吸着コレットであって、吸着対象の前記チップの厚み寸法よりも当該凹所の深さ寸法が小さく、且つ、セラミックにより形成されてなることを特徴とする吸着コレット。
JP2009042768A 2008-02-26 2009-02-25 実装方法および吸着コレット Expired - Fee Related JP5285465B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009042768A JP5285465B2 (ja) 2008-02-26 2009-02-25 実装方法および吸着コレット

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008044858 2008-02-26
JP2008044858 2008-02-26
JP2009042768A JP5285465B2 (ja) 2008-02-26 2009-02-25 実装方法および吸着コレット

Publications (2)

Publication Number Publication Date
JP2009231825A JP2009231825A (ja) 2009-10-08
JP5285465B2 true JP5285465B2 (ja) 2013-09-11

Family

ID=41246823

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009042768A Expired - Fee Related JP5285465B2 (ja) 2008-02-26 2009-02-25 実装方法および吸着コレット

Country Status (1)

Country Link
JP (1) JP5285465B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8693856B2 (en) 2010-09-03 2014-04-08 Kla-Tencor Corporation Apparatus and methods for vacuum-compatible substrate thermal management

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04373200A (ja) * 1991-06-21 1992-12-25 Fujitsu Ltd 電子部品の実装方法及びその装置
JP2850895B2 (ja) * 1997-02-25 1999-01-27 日本電気株式会社 ボンディングヘッド
JPH1167795A (ja) * 1997-08-08 1999-03-09 Nec Corp 半導体チップ搭載装置及び半導体チップ搭載方法並びに半導体装置
JP2001176933A (ja) * 1999-12-20 2001-06-29 Pfu Ltd ベアチップ部品の実装装置およびその実装方法
JP2001332588A (ja) * 2000-05-19 2001-11-30 Toray Eng Co Ltd チップ実装用スクラブヘッド
JP3929909B2 (ja) * 2003-02-14 2007-06-13 株式会社ミスズ工業 電子部品の実装方法
JP2005072081A (ja) * 2003-08-28 2005-03-17 Toshiba Corp 半導体素子の接合装置
JP4733441B2 (ja) * 2005-06-27 2011-07-27 アスリートFa株式会社 電子部品の接合装置

Also Published As

Publication number Publication date
JP2009231825A (ja) 2009-10-08

Similar Documents

Publication Publication Date Title
JP5243806B2 (ja) 紫外光発光装置
JP5368620B1 (ja) 半導体発光素子及びその製造方法
JP5275642B2 (ja) 発光装置およびその製造方法
US20090294789A1 (en) Light emitting device and method of manufacturing light emitting device
JP2006093697A (ja) 静電放電衝撃に対する保護機能が内蔵された高輝度発光ダイオード
TW201216523A (en) Optoelectronic devices with laminate leadless carrier packaging in side-looker or top-looker device orientation
JP4114557B2 (ja) 発光装置
JP2005327820A (ja) 発光ダイオード用パッケージおよびそれを用いた発光装置およびその発光装置の製造方法
JP5010203B2 (ja) 発光装置
JP5551516B2 (ja) 樹脂封止パッケージ
JP4174366B2 (ja) 発光素子収納用パッケージおよび発光装置
JP5314269B2 (ja) 実装方法およびダイボンド装置
JP5536980B2 (ja) 実装方法
JP5285465B2 (ja) 実装方法および吸着コレット
JP5102805B2 (ja) 実装方法
JP5554900B2 (ja) チップの実装方法
JP5010199B2 (ja) 発光装置
JP5351624B2 (ja) Ledモジュール
WO2021176917A1 (ja) 発光装置およびその製造方法
JP5192847B2 (ja) 発光装置
JP2010278316A (ja) 発光装置
JP5102605B2 (ja) 発光装置およびその製造方法
WO2013021518A1 (ja) 発光装置
JP2009289835A (ja) 構造体の製造方法、発光装置の製造方法
JP2009267068A (ja) チップの実装方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100715

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110809

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20120113

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120709

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120815

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121015

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130507

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130531

R150 Certificate of patent or registration of utility model

Ref document number: 5285465

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees