JP5314269B2 - 実装方法およびダイボンド装置 - Google Patents
実装方法およびダイボンド装置 Download PDFInfo
- Publication number
- JP5314269B2 JP5314269B2 JP2007306572A JP2007306572A JP5314269B2 JP 5314269 B2 JP5314269 B2 JP 5314269B2 JP 2007306572 A JP2007306572 A JP 2007306572A JP 2007306572 A JP2007306572 A JP 2007306572A JP 5314269 B2 JP5314269 B2 JP 5314269B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- mounting
- chip
- stage
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/146—Mixed devices
- H01L2924/1461—MEMS
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Die Bonding (AREA)
- Led Device Packages (AREA)
Description
請求項3の発明は、請求項1または請求項2の発明において、前記基板載置工程では、前記ステージとして前記基板よりも小さな凹部が形成され、且つ、前記表面側に載置される対象物を吸着するための複数の吸気孔が凹部の周部に形成されたものを用い、前記凹部内の空気層が前記断熱層を形成することを特徴とする。
請求項4の発明は、請求項3の発明において、前記基板載置工程では、前記凹部の内底面と前記断熱板との間に複数の柱状のスペーサを介在させることを特徴とする。
請求項8の発明は、ステージと、ステージの表面上に載置される断熱板と、ヒータを有するボンディングヘッドに設けられチップを吸着する吸着コレットとを備え、ステージには、前記表面側に前記断熱板が介在する形で載置される熱伝導性を有する基板よりも小さな凹部が形成され、前記表面側に載置される前記基板および前記断熱板を吸着するための複数の吸気孔が凹部の周部に形成され、前記断熱板は、前記基板よりもサイズが大きく、前記断熱板には、前記基板の載置予定領域内に、前記複数の吸気孔のうちの一部の吸気孔に連通する吸気孔が形成されており、前記基板が前記断熱板に吸着され、かつ、前記断熱板が前記ステージの前記表面に吸着されることを特徴とする。
以下では、本実施形態の実装方法を適用して製造するデバイスの一例であってチップとしてLEDチップを備えた発光装置について図2〜図6に基づいて説明し、その後、本実施形態の実装方法について図1に基づいて説明する。
本実施形態の実装方法は実施形態1と略同じであり、基板載置工程では、図10に示すようにステージ110として上記表面において各接合予定領域それぞれに対応する領域ごとに凹部111が形成されたものを用い、各凹部111内の空気層により断熱層113を形成する点が相違する。ここで、各凹部111は、矩形状に開口されており、各凹部111の開口サイズは、LEDチップ1のチップサイズよりもやや大きく設定することが望ましく、例えば、LEDチップ1のチップサイズに対して各辺の長さを0.2mm程度大きく設定すればよい。ただし、各凹部111の開口サイズや深さは特に限定するものではない。なお、実施形態1と同様の構成要素には同一の符号を付して説明を省略する。
本実施形態の実装方法は実施形態2と略同じであり、基板載置工程において、図11に示すように、基板たるウェハ200をステージ110との間に断熱板130が介在する形でステージ110の上記表面側に載置する点が相違する。ここにおいて、断熱板130としては、図9に示した例と同様に、ウェハ200におけるLEDチップ1の搭載予定領域に対応する部位ごとに開孔部131を設けたものを用いるようにしており、開孔部131と凹部111とが連通する。なお、実施形態2と同様の構成要素には同一の符号を付して説明を省略する。
本実施形態の実装方法は実施形態3と略同じであり、図12に示すように、ステージ110として凹部111が形成されていないものを用い、断熱板130の各開孔部131内の空気層により断熱層を構成している点が相違する。ここにおいて、断熱板130としては、厚みが1〜2mm程度のものを用いればよい。なお、実施形態3と同様の構成要素には同一の符号を付して説明を省略する。
110 ステージ
111 凹部
113 断熱層
120 スペーサ
130 断熱板
140 ヘッド
150 吸着コレット
200 ウェハ(基板)
Claims (8)
- 熱伝導性を有する基板上に複数個のチップを実装する実装方法であって、ステージの表面側に基板を載置する基板載置工程と、チップとステージの表面側に載置された基板との互いの接合面を接触させチップ側から加熱することによりチップと基板との互いの接合面を加熱して両者を接合させる接合工程とを備え、基板載置工程においては、基板におけるチップの接合予定領域とステージとの間に少なくとも空気層からなる断熱層が介在する形で基板をステージの前記表面側に載置するようにし、基板載置工程では、基板における接合予定領域と断熱層との間に基板よりもサイズの大きな断熱板が介在する形で基板をステージの前記表面側に載置することを特徴とする実装方法。
- 前記基板載置工程では、前記断熱板として、前記断熱層の形成される空間に連通する複数の開孔部を有するものを用いることを特徴とする請求項1記載の実装方法。
- 前記基板載置工程では、前記ステージとして前記基板よりも小さな凹部が形成され、且つ、前記表面側に載置される対象物を吸着するための複数の吸気孔が凹部の周部に形成されたものを用い、前記凹部内の空気層が前記断熱層を形成することを特徴とする請求項1または請求項2記載の実装方法。
- 前記基板載置工程では、前記凹部の内底面と前記断熱板との間に複数の柱状のスペーサを介在させることを特徴とする請求項3記載の実装方法。
- 熱伝導性を有する基板上に複数個のチップを実装する実装方法であって、ステージの表面側に基板を載置する基板載置工程と、チップとステージの表面側に載置された基板との互いの接合面を接触させチップ側から加熱することによりチップと基板との互いの接合面を加熱して両者を接合させる接合工程とを備え、基板載置工程においては、基板におけるチップの接合予定領域とステージとの間に少なくとも空気層からなる断熱層が介在する形で基板をステージの前記表面側に載置するようにし、基板載置工程では、ステージとして前記表面において各接合予定領域それぞれに対応する領域に凹部が形成されたものを用い、各凹部内の空気層により前記断熱層を形成するようにし、且つ、基板をステージとの間に断熱板が介在する形でステージの前記表面側に載置することを特徴とする実装方法。
- 前記基板載置工程では、前記断熱板として、前記断熱層の形成される空間に連通する複数の開孔部が形成されたものを用いることを特徴とする請求項5記載の実装方法。
- 前記接合工程では、前記チップを吸着する吸着コレットとして前記チップの一部を凹所に収納して吸着するものを用い、吸着コレットにより前記チップを吸着保持した状態で前記チップと前記基板との互いの接合面を接触させることを特徴とする請求項1ないし請求項6のいずれか1項に記載の実装方法。
- ステージと、ステージの表面上に載置される断熱板と、ヒータを有するボンディングヘッドに設けられチップを吸着する吸着コレットとを備え、ステージには、前記表面側に前記断熱板が介在する形で載置される熱伝導性を有する基板よりも小さな凹部が形成され、前記表面側に載置される前記基板および前記断熱板を吸着するための複数の吸気孔が凹部の周部に形成され、前記断熱板は、前記基板よりもサイズが大きく、前記断熱板には、前記基板の載置予定領域内に、前記複数の吸気孔のうちの一部の吸気孔に連通する吸気孔が形成されており、前記基板が前記断熱板に吸着され、かつ、前記断熱板が前記ステージの前記表面に吸着されることを特徴とするダイボンド装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007306572A JP5314269B2 (ja) | 2007-11-27 | 2007-11-27 | 実装方法およびダイボンド装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007306572A JP5314269B2 (ja) | 2007-11-27 | 2007-11-27 | 実装方法およびダイボンド装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009130293A JP2009130293A (ja) | 2009-06-11 |
JP5314269B2 true JP5314269B2 (ja) | 2013-10-16 |
Family
ID=40820869
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007306572A Expired - Fee Related JP5314269B2 (ja) | 2007-11-27 | 2007-11-27 | 実装方法およびダイボンド装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5314269B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5551511B2 (ja) * | 2010-05-20 | 2014-07-16 | 日本電信電話株式会社 | Memsチップの製造方法および製造装置 |
JP6044885B2 (ja) | 2012-08-08 | 2016-12-14 | パナソニックIpマネジメント株式会社 | 実装方法 |
JP6349540B2 (ja) * | 2016-10-06 | 2018-07-04 | 株式会社新川 | 半導体チップの実装装置、および、半導体装置の製造方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6068691A (ja) * | 1983-09-26 | 1985-04-19 | キヤノン株式会社 | チップ−オン−ボ−ド実装基板における電気的部品又は素子のリフロ−方法 |
JP3408971B2 (ja) * | 1998-04-24 | 2003-05-19 | ミヨタ株式会社 | フリップチップ実装用キャリア |
JP2001176933A (ja) * | 1999-12-20 | 2001-06-29 | Pfu Ltd | ベアチップ部品の実装装置およびその実装方法 |
JP2003124614A (ja) * | 2001-10-16 | 2003-04-25 | Matsushita Electric Ind Co Ltd | 電子部品の熱圧着装置 |
JP3823845B2 (ja) * | 2002-02-26 | 2006-09-20 | セイコーエプソン株式会社 | 実装構造体 |
JP4046109B2 (ja) * | 2004-07-12 | 2008-02-13 | 松下電器産業株式会社 | 部品搭載装置および基板載置ステージ |
-
2007
- 2007-11-27 JP JP2007306572A patent/JP5314269B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009130293A (ja) | 2009-06-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5243806B2 (ja) | 紫外光発光装置 | |
KR101092063B1 (ko) | 발광소자 패키지 및 그 제조방법 | |
JP2009004507A (ja) | 電子部品用パッケージ及びその製造方法と電子部品装置 | |
JP5010203B2 (ja) | 発光装置 | |
JP5010366B2 (ja) | 発光装置 | |
JP5314269B2 (ja) | 実装方法およびダイボンド装置 | |
JP5536980B2 (ja) | 実装方法 | |
JP4877239B2 (ja) | 発光装置の製造方法 | |
US10854523B2 (en) | Semiconductor device | |
JP5010199B2 (ja) | 発光装置 | |
JP5554900B2 (ja) | チップの実装方法 | |
JP5102652B2 (ja) | 発光装置 | |
JP5390938B2 (ja) | 発光装置 | |
JP5102805B2 (ja) | 実装方法 | |
JP5102605B2 (ja) | 発光装置およびその製造方法 | |
JP5192847B2 (ja) | 発光装置 | |
JP5351624B2 (ja) | Ledモジュール | |
JP5285465B2 (ja) | 実装方法および吸着コレット | |
WO2021166473A1 (ja) | 発光装置およびその製造方法 | |
JP2009289835A (ja) | 構造体の製造方法、発光装置の製造方法 | |
JP2009289834A (ja) | 構造体の製造方法、発光装置の製造方法 | |
JP2009177099A (ja) | 発光装置 | |
WO2013021518A1 (ja) | 発光装置 | |
JP2009267068A (ja) | チップの実装方法 | |
JP5351620B2 (ja) | 発光装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100525 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20100816 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101224 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20120112 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121225 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130225 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130326 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130527 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130611 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130705 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5314269 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |