JP5010366B2 - 発光装置 - Google Patents
発光装置 Download PDFInfo
- Publication number
- JP5010366B2 JP5010366B2 JP2007168191A JP2007168191A JP5010366B2 JP 5010366 B2 JP5010366 B2 JP 5010366B2 JP 2007168191 A JP2007168191 A JP 2007168191A JP 2007168191 A JP2007168191 A JP 2007168191A JP 5010366 B2 JP5010366 B2 JP 5010366B2
- Authority
- JP
- Japan
- Prior art keywords
- light
- led chip
- substrate
- led
- emitting device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 claims description 149
- 238000001514 detection method Methods 0.000 claims description 74
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 40
- 229910052710 silicon Inorganic materials 0.000 claims description 40
- 239000010703 silicon Substances 0.000 claims description 40
- 230000002093 peripheral effect Effects 0.000 claims description 7
- 239000004020 conductor Substances 0.000 description 38
- 239000002184 metal Substances 0.000 description 21
- 229910052751 metal Inorganic materials 0.000 description 21
- 239000010931 gold Substances 0.000 description 15
- 238000000034 method Methods 0.000 description 15
- 238000000605 extraction Methods 0.000 description 10
- 239000000463 material Substances 0.000 description 9
- 230000015572 biosynthetic process Effects 0.000 description 7
- 238000007789 sealing Methods 0.000 description 7
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 238000005304 joining Methods 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 235000012431 wafers Nutrition 0.000 description 5
- 230000000903 blocking effect Effects 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 229910004166 TaN Inorganic materials 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- 229910052804 chromium Inorganic materials 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 229910052758 niobium Inorganic materials 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 230000005855 radiation Effects 0.000 description 3
- 229910052718 tin Inorganic materials 0.000 description 3
- 229910052726 zirconium Inorganic materials 0.000 description 3
- 239000004925 Acrylic resin Substances 0.000 description 2
- 229920000178 Acrylic resin Polymers 0.000 description 2
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 239000003086 colorant Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920002050 silicone resin Polymers 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 1
- 239000012670 alkaline solution Substances 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 238000009616 inductively coupled plasma Methods 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Description
本発明は、発光ダイオードチップ（ＬＥＤチップ）を用いた発光装置に関するものである。
従来から、ＬＥＤチップと、ＬＥＤチップチップを駆動する駆動回路部と、ＬＥＤチップの光出力を検出する光検出素子と、光検出素子の出力が予め設定された目標値に保たれるように駆動回路部からＬＥＤチップへ流れる電流をフィードバック制御する制御回路部とを備えた照明装置が提案されている（例えば、特許文献１参照）。
ここにおいて、上記特許文献１には、図６に示すように、発光色の異なる複数種のＬＥＤチップ１０１と、これらＬＥＤチップ１０１が一表面側に実装された実装基板（支持部材）１０２と、実装基板１０２の上記一表面側に実装されＬＥＤチップ１０１から放射される光を検出するフォトダイオードからなる光検出素子１０４と、実装基板１０２の上記一表面側に実装されＬＥＤチップ１０１の温度を検出する温度検出素子１０５と、ＬＥＤチップ１０１から放射される光の配光を制御する光学部材１０３とを備えた発光装置が開示され、当該発光装置と、光検出素子１０４および温度検出素子１０５それぞれの出力に基づいてＬＥＤチップ１０１へ流れる電流をフィードバック制御する制御回路部１１０とを備えた照明装置が開示されている。なお、上述の発光装置では、実装基板１０２と光学部材１０３とでパッケージを構成している。
特開２００４−５３７１７３号公報
ところで、上述の発光装置では、光検出部である光検出素子１０４の出力に基づいてＬＥＤチップ１０１へ流れる電流がフィードバック制御されるが、ＬＥＤチップ１０１での発光に伴って発生した熱の影響で光検出素子１０４の温度が上昇するので、光検出素子１０４の温度依存性に起因して光検出素子１０４の検出精度が低下してしまうという問題があった。
本発明は上記事由に鑑みて為されたものであり、その目的は、ＬＥＤチップから放射される光を検出する光検出部の検出精度を高めることが可能な発光装置を提供することにある。
請求項１の発明は、ＬＥＤチップと、ＬＥＤチップが収納されたパッケージとを備え、当該パッケージに、ＬＥＤチップから放射される光を検出する光検出部と、光検出部の温度を検出する温度検出部とが設けられ、光検出部が、フォトダイオードにより構成され、温度検出部が、前記フォトダイオードと同じダイオード構造を有し且つ当該ダイオード構造への光入射を阻止する遮光構造を有するダイオードにより構成されてなり、パッケージは、少なくとも、ＬＥＤチップが実装されるＬＥＤ実装部およびＬＥＤ実装部においてＬＥＤチップが実装される領域の周部に設けられた壁部を有する実装基板を備え、実装基板は、壁部の先端部から内方へ突出する突出部を有するとともに、当該突出部におけるＬＥＤ実装部との対向面側に光検出部および温度検出部が設けられてなることを特徴とする。
この発明によれば、ＬＥＤチップが収納されたパッケージに、ＬＥＤチップから放射される光を検出する光検出部と、光検出部の温度を検出する温度検出部とが設けられ、光検出部が、フォトダイオードにより構成され、温度検出部が、前記フォトダイオードと同じダイオード構造を有し且つ当該ダイオード構造への光入射を阻止する遮光構造を有するダイオードにより構成されているので、光検出部の出力から温度検出部の出力を減算することにより、光検出部の出力信号から当該光検出部の温度に起因したノイズを除去することができ、光検出部の検出精度を高めることが可能となる。また、この発明によれば、ＬＥＤ実装部と壁部とで囲まれた空間の周囲に光検出部を配置するためのスペースを別途に確保する必要がなく、実装基板の小型化が可能となる。
請求項２の発明は、請求項１の発明において、前記ＬＥＤチップを駆動する駆動回路部と、前記光検出部の出力から前記温度検出部の出力を減算した補正値が予め設定された目標値に保たれるように駆動回路部から前記ＬＥＤチップへ供給される電流を制御する制御回路部とが前記パッケージに集積化されてなることを特徴とする。
この発明によれば、前記パッケージとは別の基板に駆動回路部および制御回路部を設ける場合に比べて、駆動回路部および制御回路部を含めた発光装置の小型化を図ることができる。
請求項３の発明は、請求項１または請求項２の発明において、前記実装基板は、３枚のシリコン基板を用いて形成されてなることを特徴とする。
この発明によれば、前記光検出部および前記温度検知部を前記実装基板中に容易に形成することが可能となり、低コスト化を図れる。
請求項３の発明は、請求項１または請求項２の発明において、前記実装基板は、３枚のシリコン基板を用いて形成されてなることを特徴とする。
この発明によれば、前記光検出部および前記温度検知部を前記実装基板中に容易に形成することが可能となり、低コスト化を図れる。
請求項１の発明では、ＬＥＤチップから放射される光を検出する光検出部の検出精度を高めることが可能になるという効果がある。
以下、本実施形態の発光装置について図１〜図５に基づいて説明する。
本実施形態の発光装置は、可視光（例えば、赤色光、緑色光、青色光など）を放射する１つのＬＥＤチップ１と、ＬＥＤチップ１を収納する収納凹所２ａが一表面に形成され収納凹所２ａの内底面にＬＥＤチップ１が実装された実装基板２と、実装基板２の上記一表面側において収納凹所２ａを閉塞する形で実装基板２に固着された透光性部材３と、実装基板２に設けられＬＥＤチップ１から放射された光を検出する光検出素子４と、実装基板２に設けられ光検出素子４の温度を検出する温度検出素子５と、実装基板２の収納凹所２ａに充填された透光性の封止樹脂（例えば、シリコーン樹脂、アクリル樹脂など）からなりＬＥＤチップ１および当該ＬＥＤチップ１に接続されたボンディングワイヤ１４を封止した封止部６と備えている。ここで、実装基板２は、上記一表面側において収納凹所２ａの周部から内方へ突出した庇状の突出部２ｃを有しており、当該突出部２ｃに光検出素子４が設けられている。なお、本実施形態では、実装基板２と透光性部材３とで、ＬＥＤチップ１が収納されたパッケージ１０を構成しているが、透光性部材３は、必ずしも設けなくてもよく、必要に応じて適宜設ければよい。また、本実施形態では、光検出素子４が光検出部を構成し、温度検出素子５が温度検出部を構成している。
実装基板２は、ＬＥＤチップ１が一表面側に搭載される矩形板状のＬＥＤ搭載用基板２０と、ＬＥＤ搭載用基板２０の上記一表面側に対向配置され円形状の光取出窓４１が形成されるとともに光検出素子４および温度検出素子５が形成された素子形成基板４０と、ＬＥＤ搭載用基板２０と素子形成基板４０との間に介在し光取出窓４１に連通する矩形状の開口窓３１が形成された中間層基板３０とで構成されており、ＬＥＤ搭載用基板２０と中間層基板３０と素子形成基板４０とで囲まれた空間が上記収納凹所２ａを構成している。ここにおいて、ＬＥＤ搭載用基板２０、中間層基板３０および素子形成基板４０の外周形状は矩形状であり、中間層基板３０および素子形成基板４０はＬＥＤ搭載用基板２０と同じ外形寸法に形成されている。また、素子形成基板４０の厚み寸法はＬＥＤ搭載用基板２０および中間層基板３０の厚み寸法に比べて小さく設定されている。
本実施形態では、ＬＥＤ搭載用基板２０が、ＬＥＤチップ１が実装されるＬＥＤ実装部を構成し、中間層基板３０と素子形成基板４０とが、ＬＥＤ実装部においてＬＥＤチップ１が実装される領域の周部に設けられた壁部２ｂを構成し、素子形成基板４０において中間層基板３０の開口窓３１上に張り出した部位が、壁部２ｂの先端部から内方へ突出する突出部２ｃを構成している。
上述のＬＥＤ搭載用基板２０、中間層基板３０、素子形成基板４０は、それぞれ、導電形がｎ形で主表面が（１００）面のシリコン基板２０ａ，３０ａ，４０ａを用いて形成してあり、中間層基板３０の内側面が、アルカリ系溶液（例えば、ＴＭＡＨ溶液、ＫＯＨ溶液など）を用いた異方性エッチングにより形成された（１１１）面により構成されており（つまり、中間層基板３０は、開口窓３１の開口面積がＬＥＤ搭載用基板２０から離れるにつれて徐々に大きくなっており）、ＬＥＤチップ１から放射された光を前方へ反射するミラー２ｄを構成している。要するに、本実施形態では、中間層基板３０がＬＥＤチップ１から側方へ放射された光を前方へ反射させる枠状のリフレクタを兼ねている。
ＬＥＤ搭載用基板２０は、図１〜図３に示すように、シリコン基板２０ａの一表面側（図１における上面側）の中央部に、ＬＥＤチップ１の両電極それぞれと電気的に接続される２つの導体パターン２５ａ，２５ａが形成されている。また、ＬＥＤ搭載用基板２０は、シリコン基板２０ａの上記一表面側の４つの角部のうちの２箇所に、中間層基板３０に形成された貫通孔配線３４ｂ，３４ｂを介して光検出素子４と電気的に接続される導体パターン２５ｂ，２５ｂが形成され、他の２箇所に、中間層基板３０に形成された貫通孔配線３４ｃ，３４ｃを介して温度検出素子５と電気的に接続される導体パターン２５ｃ，２５ｃが形成されており、各導体パターン２５ａ，２５ａ，２５ｂ，２５ｂ，２５ｃ，２５ｃとシリコン基板２０ａの他表面側（図１における下面側）に形成された６つの外部接続用電極２７ａ，２７ａ，２７ｂ，２７ｂ，２７ｃ，２７ｃとがそれぞれ貫通孔配線２４を介して電気的に接続されている。また、ＬＥＤ搭載用基板２０は、シリコン基板２０ａの上記一表面側に、中間層基板３０と接合するための４つの接合用金属層２９がシリコン基板２０ａの外周縁の各辺に沿って形成されている。
本実施形態におけるＬＥＤチップ１は、結晶成長用基板として導電性基板を用い厚み方向の両面に電極（図示せず）が形成された可視光ＬＥＤチップである。そこで、ＬＥＤ搭載用基板２０は、ＬＥＤチップ１が電気的に接続される２つの導体パターン２５ａ，２５ａのうちの一方の導体パターン２５ａを、ＬＥＤチップ１がダイボンディングされる矩形状のダイパッド部２５ａａと、ダイパッド部２５ａａに連続一体に形成され貫通孔配線２４との接続部位となる引き出し配線部２５ａｂとで構成してある。要するに、ＬＥＤチップ１は、上記一方の導体パターン２５ａのダイパッド部２５ａａにダイボンディングされており、ダイパッド部２５ａａ側の電極がダイパッド部２５ａａに接合されて電気的に接続され、光取り出し面側の電極がボンディングワイヤ１４を介して他方の導体パターン２５ａと電気的に接続されている。
また、ＬＥＤ搭載用基板２０は、シリコン基板２０ａの上記他表面側の中央部に、シリコン基板２０ａよりも熱伝導率の高い金属材料からなる矩形状の放熱用パッド部２８が形成され、ダイパッド部２５ａａと放熱用パッド部２８とがシリコン基板２０ａよりも熱伝導率の高い金属材料（例えば、Ｃｕなど）からなる複数（本実施形態では、９つ）の円柱状のサーマルビア２６を介して熱的に結合されており、ＬＥＤチップ１で発生した熱が各サーマルビア２６および放熱用パッド部２８を介して放熱されるようになっている。
ところで、ＬＥＤ搭載用基板２０は、シリコン基板２０ａに、上述の６つの貫通孔配線２４それぞれが内側に形成される４つの貫通孔２２ａと、上述の９つのサーマルビア２６それぞれが内側に形成される９つの貫通孔２２ｂとが厚み方向に貫設され、シリコン基板２０ａの上記一表面と上記他表面と各貫通孔２２ａ，２２ｂの内面とに跨って熱酸化膜（シリコン酸化膜）からなる絶縁膜２３が形成されており、各導体パターン２５ａ，２５ａ，２５ｂ，２５ｂ，２５ｃ，２５ｃ、各接合用金属層２９、各外部接続用電極２７ａ，２７ａ，２７ｂ，２７ｂ，２７ｃ，２７ｃ、放熱用パッド部２８、各貫通孔配線２４および各サーマルビア２６がシリコン基板２０ａと電気的に絶縁されている。
ここにおいて、各導体パターン２５ａ，２５ａ，２５ｂ，２５ｂ，２５ｃ，２５ｃ、各接合用金属層２９、各外部接続用電極２７ａ，２７ａ，２７ｂ，２７ｂ，２７ｃ，２７ｃ、放熱用パッド部２８は、絶縁膜２３上に形成されたＴｉ膜と当該Ｔｉ膜上に形成されたＡｕ膜との積層膜により構成されている。ここで、ＬＥＤ搭載用基板２０は、シリコン基板２０ａの上記一表面側の各導体パターン２５ａ，２５ａ，２５ｂ，２５ｂ，２５ｃ，２５ｃと各接合用金属層２９とを同時に形成し、シリコン基板２０ａの上記他表面側の各外部接続用電極２７ａ，２７ａ，２７ｂ，２７ｂ，２７ｃ，２７ｃと放熱用パッド部２８とを同時に形成してある。なお、本実施形態では、絶縁膜２３上のＴｉ膜の膜厚を１５〜５０ｎｍ、Ｔｉ膜上のＡｕ膜の膜厚を５００ｎｍに設定してあるが、これらの数値は一例であって特に限定するものではない。また、各Ａｕ膜の材料は、純金に限らず不純物を添加したものでもよい。また、各Ａｕ膜と絶縁膜２３との間に密着性改善用の密着層としてＴｉ膜を介在させてあるが、密着層の材料はＴｉに限らず、例えば、Ｃｒ、Ｎｂ、Ｚｒ、ＴｉＮ、ＴａＮなどでもよい。また、貫通孔配線２４およびサーマルビア２６の材料としては、Ｃｕを採用しているが、Ｃｕに限らず、例えば、Ｎｉなどを採用してもよい。
中間層基板３０は、図１、図２および図４に示すように、シリコン基板３０ａの一表面側（図１における下面側）に、ＬＥＤ搭載用基板２０の４つの導体パターン２７ｂ，２７ｂ，２７ｃ，２７ｃと接合されて電気的に接続される４つの導体パターン３５ｂ，３５ｂ，３５ｃ，３５ｃが形成されるとともに、ＬＥＤ搭載用基板２０の４つの接合用金属層２９と接合される４つの接合用金属層３６が形成されている。また、中間層基板３０は、シリコン基板３０ａの他表面側（図１における上面側）に、貫通孔配線３４ｂ，３４ｂ，３４ｃ，３４ｃを介して導体パターン３５ｂ，３５ｂ，３５ｃ，３５ｃと電気的に接続される導体パターン３７ｂ，３７ｂ，３７ｃ，３７ｃが形成されるとともに、素子形成基板４０と接合するための接合用金属層３８が形成されている。
また、中間層基板３０は、上述の貫通孔配線３４ｂ，３４ｂ，３４ｃ，３４ｃそれぞれが内側に形成される４つの貫通孔３２がシリコン基板３０ａの厚み方向に貫設され、シリコン基板３０ａの上記一表面と上記他表面と各貫通孔３２の内面とに跨って熱酸化膜（シリコン酸化膜）からなる絶縁膜３３が形成されており、各導体パターン３５ｂ，３５ｂ，３５ｃ，３５ｃ，３７ｂ，３７ｂ，３７ｃ，３７ｃおよび各接合用金属層３６，３８がシリコン基板３０ａと電気的に絶縁されている。各導体パターン３５ｂ，３５ｂ，３５ｃ，３５ｃ，３７ｂ，３７ｂ，３７ｃ，３７ｃおよび各接合用金属層３６，３８は、絶縁膜３３上に形成されたＴｉ膜と当該Ｔｉ膜上に形成されたＡｕ膜との積層膜により構成されている。
ここにおいて、中間層基板３０は、シリコン基板３０ａの上記一表面側の各導体パターン３５ｂ，３５ｂ，３５ｃ，３５ｃと各接合用金属層３６とを同時に形成し、シリコン基板３０ａの上記他表面側の各導体パターン３７ｂ，３７ｂ，３７ｃ，３７ｃと各接合用金属層３８とを同時に形成してある。なお、本実施形態では、絶縁膜３３上のＴｉ膜の膜厚を１５〜５０ｎｍ、Ｔｉ膜上のＡｕ膜の膜厚を５００ｎｍに設定してあるが、これらの数値は一例であって特に限定するものではない。ここで、各Ａｕ膜の材料は、純金に限らず不純物を添加したものでもよい。また、各Ａｕ膜と絶縁膜３３との間に密着性改善用の密着層としてＴｉ膜を介在させてあるが、密着層の材料はＴｉに限らず、例えば、Ｃｒ、Ｎｂ、Ｚｒ、ＴｉＮ、ＴａＮなどでもよい。また、貫通孔配線３４ｂ，３４ｂ，３４ｃ，３４ｃの材料としては、Ｃｕを採用しているが、Ｃｕに限らず、例えば、Ｎｉなどを採用してもよい。
素子形成基板４０は、図１、図２および図５に示すように、シリコン基板４０ａの一表面側（図１における下面側）に、中間層基板３０の４つの導体パターン３７ｂ，３７ｂ，３７ｃ，３７ｃと接合されて電気的に接続される４つの導体パターン４７ｂ１，４７ｂ２，４７ｃ１，４７ｃ２が形成されるとともに、中間層基板３０の各接合用金属層３８と接合される４つの接合用金属層４８が形成されている。
ここにおいて、光検出素子４は、フォトダイオードにより構成されており、当該フォトダイオードのｐ形領域４ｂ１が導体パターン４７ｂ１と電気的に接続され、ｎ形領域４ｂ２（シリコン基板４０ａ）が導体パターン４７ｂ２と電気的に接続されている。また、温度検出素子５は、上記フォトダイオードと同じダイオード構造を有し且つ当該ダイオード構造への光入射を阻止する遮光構造を有するダイオードにより構成されており、ｐ形領域５ｃ１が導体パターン４７ｃ１と電気的に接続され、ｎ形領域５ｃ２（シリコン基板４０ａ）が導体パターン４７ｃ２と電気的に接続されている。ここで、光検出素子４と温度検出素子５とは、ｐ形領域４ｂ１，５ｃ１が同時に且つ同じサイズに形成され、不純物濃度が同じとなっており、絶縁分離部（図示せず）によって電気的に絶縁されている。また、温度検出素子５は、上記遮光構造として、シリコン基板４０ａの上記一表面側に形成されＬＥＤチップ１からの光入射を阻止する第１の金属膜（例えば、Ａｌ膜など）からなる第１の遮光膜４５と、シリコン基板４０ａの上記他表面側に形成され外部からの光入射を阻止する第２の金属膜（例えば、Ａｌ膜など）からなる第２の遮光膜４６とを備えている。なお、第１の遮光膜４５は、シリコン基板４０ａの上記一表面側において当該第１の遮光膜４５の直下に形成されたシリコン酸化膜からなる絶縁膜４４により導体パターン４７ｃ１と電気的に絶縁され、第２の遮光膜４６は、シリコン基板４０ａの上記他表面側に形成されたシリコン酸化膜からなる絶縁膜４９によりシリコン基板４０ａと電気的に絶縁されている。
また、素子形成基板４０は、シリコン基板４０ａの上記一表面側にシリコン酸化膜からなる絶縁膜４３が形成されており、当該絶縁膜４３が上記フォトダイオードの反射防止膜を兼ねている。また、素子形成基板４０の光検出素子４は、上述の導体パターン４７ｂ１，４７ｂ２が、絶縁膜４３に形成したコンタクトホールを通してｐ形領域４ｂ１、ｎ形領域４ｂ２と電気的に接続され、温度検出素子５は、上述の導体パターン４７ｃ１，４７ｃ２が、絶縁膜４３に形成したコンタクトホールを通してｐ形領域５ｃ１、ｎ形領域５ｃ２と電気的に接続されている。ここにおいて、各導体パターン４７ｂ１，４７ｂ２，４７ｃ１，４７ｃ２および各接合用金属層４８は、絶縁膜４３上に形成されたＴｉ膜と当該Ｔｉ膜上に形成されたＡｕ膜との積層膜により構成されており、同時に形成してある。なお、本実施形態では、絶縁膜４３上のＴｉ膜の膜厚を１５〜５０ｎｍ、Ｔｉ膜上のＡｕ膜の膜厚を５００ｎｍに設定してあるが、これらの数値は一例であって特に限定するものではない。ここで、各Ａｕ膜の材料は、純金に限らず不純物を添加したものでもよい。また、各Ａｕ膜と絶縁膜４３との間に密着性改善用の密着層としてＴｉ膜を介在させてあるが、密着層の材料はＴｉに限らず、例えば、Ｃｒ、Ｎｂ、Ｚｒ、ＴｉＮ、ＴａＮなどでもよい。
上述の実装基板２の形成にあたっては、例えば、光検出素子４、温度検出素子５、絶縁膜４３、各導体パターン４７ｂ１，４７ｂ２，４７ｃ１，４７ｃ２、および各接合用金属層４８が形成されたシリコン基板４０ａと中間層基板３０とを低温での直接接合が可能な常温接合法などにより接合する第１の接合工程を行った後、シリコン基板４０ａを所望の厚みまで研磨する研磨工程を行い、その後、誘導結合プラズマ（ＩＣＰ）型のドライエッチング装置などを用いてシリコン基板４０ａに光取出窓４１を形成する光取出窓形成工程を行うことで素子形成基板４０を完成させてから、ＬＥＤチップ１が実装されボンディングワイヤ１４の結線が行われたＬＥＤ搭載用基板２０と中間層基板３０とを常温接合法などにより接合する第２の接合工程を行うようにすればよい。なお、常温接合法では、接合前に互いの接合表面へアルゴンのプラズマ若しくはイオンビーム若しくは原子ビームを真空中で照射して各接合表面の清浄化・活性化を行ってから、接合表面同士を接触させ、常温下で直接接合する。
上述の第１の接合工程では、シリコン基板４０ａの上記一表面側の各接合用金属層４８と中間層基板３０の各接合用金属層３８とが接合されるとともに、シリコン基板４０ａの上記一表面側の導体パターン４７ｂ１，４７ｂ２，４７ｃ１，４７ｃ２と中間層基板３０の導体パターン３７ｂ，３７ｂ，３７ｃ，３７ｃとが接合され電気的に接続される。ここで、導体パターン４７ｂ１，４７ｂ２，４７ｃ１，４７ｃ２と導体パターン３７ｂ，３７ｂ，３７ｃ，３７ｃとの接合部位は、貫通孔配線３４ｂ，３４ｂ，３４ｃ，３４ｃに重なる領域からずらしてあるので、導体パターン４７ｂ１，４７ｂ２，４７ｃ１，４７ｃ２と導体パターン３７ｂ，３７ｂ，３７ｃ，３７ｃとの互いの接合表面の平坦度を高めることができ、接合歩留まりを高めることができるとともに接合信頼性を高めることができる。また、第２の接合工程では、ＬＥＤ搭載用基板２０の各接合用金属層２９と中間層基板３０の各接合用金属層３６とが接合されるとともに、ＬＥＤ搭載用基板２０の４つの角部の導体パターン２５ｂ，２５ｂ，２５ｃ，２５ｃと中間層基板３０の導体パターン３５ｂ，３５ｂ，３５ｃ，３５ｃとが接合され電気的に接続される。ここで、導体パターン２５ｂ，２５ｂ，２５ｃ，２５ｃと導体パターン３５ｂ，３５ｂ，３５ｃ，３５ｃとの接合部位は、貫通孔配線２４に重なる領域および貫通孔配線３４ｂ，３４ｂ，３４ｃ，３４ｃに重なる領域からずらしてあるので、導体パターン２５ｂ，２５ｂ，２５ｃ，２５ｃと導体パターン３５ｂ，３５ｂ，３５ｃ，３５ｃとの互いの接合表面の平坦度を高めることができ、接合歩留まりを高めることができるとともに接合信頼性を高めることができる。また、上述のように第１の接合工程および第２の接合工程で採用している常温接合法では、各接合表面の清浄化・活性化を行ってから、常温下で適宜の荷重を印加しいているが、常温下に限らず、例えば、第１の接合工程では光検出素子４および温度検出素子５へ熱ダメージが生じない温度、第２の接合工程ではＬＥＤチップ１へ熱ダメージが生じない温度（ＬＥＤチップ１のジャンクション温度が最大ジャンクション温度を超えない温度）であれば、加熱条件下（例えば、８０℃〜１００℃程度に加熱した条件下）において適宜の荷重を印加するようにしてもよく、加熱条件下において適宜の荷重を印加して接合することで接合信頼性をより一層高めることが可能となる。
また、上述の透光性部材３は、透光性材料（例えば、ガラス、シリコーン樹脂、アクリル樹脂など）からなる透光性基板を用いて形成してある。ここで、透光性部材３は、実装基板２と同じ外周形状の矩形板状に形成されており、実装基板２側とは反対の光取り出し面に、ＬＥＤチップ１から放射された光の全反射を抑制する微細凹凸構造が形成されている。ここにおいて、透光性部材３の光取り出し面に形成する微細凹凸構造は、多数の微細な凹部が２次元周期構造を有するように形成されている。なお、上述の微細凹凸構造は、例えば、レーザ加工技術やエッチング技術やインプリントリソグラフィ技術などを利用して形成すればよい。また、微細凹凸構造の周期は、ＬＥＤチップ１の発光ピーク波長の１／４〜１００倍程度の範囲で適宜設定すればよい。
本実施形態の発光装置の製造にあたっては、上述の各シリコン基板２０ａ，３０ａ，４０ａとして、それぞれＬＥＤ搭載用基板２０、中間層基板３０、素子形成基板４０を多数形成可能なシリコンウェハを用いるとともに、上述の透光性基板として透光性部材３を多数形成可能なウェハ状のもの（透光性ウェハ）を用い、上述の第１の接合工程、研磨工程、光取出窓形成工程、第２の接合工程、実装基板２の収納凹所２ａに封止樹脂を充填して封止部６を形成する封止部形成工程、封止部形成工程の後で実装基板２と透光性部材３とを接合する第３の接合工程などの各工程をウェハレベルで行うことでウェハレベルパッケージ構造体を形成してから、ダイシング工程により実装基板２のサイズに分割されている。したがって、ＬＥＤ搭載用基板２０と中間層基板３０と素子形成基板４０と透光性部材３とが同じ外形サイズとなり、小型のパッケージ１０を実現できるとともに、製造が容易になる。また、中間層基板３０におけるミラー２ｄと素子形成基板４０における光検出素子４との相対的な位置精度を高めることができ、ＬＥＤチップ１から側方へ放射された光がミラー２ｄにより反射されて光検出素子４へ導かれる。
以上説明した本実施形態の発光装置では、ＬＥＤチップ１が収納されたパッケージ１０に、ＬＥＤチップ１から放射される光を検出する光検出素子４と、光検出素子４の温度を検出する温度検出素子５とが設けられ、光検出素子４が、上記フォトダイオードにより構成され、温度検出素子５が、上記フォトダイオードと同じダイオード構造を有し且つ当該ダイオード構造への光入射を阻止する遮光構造を有するダイオードにより構成されているので、光検出素子４の出力から温度検出素子５の出力を減算することにより、光検出素子４の出力信号から当該光検出素子４の温度に起因したノイズを除去することができ、Ｓ／Ｎ比が高くなるから、光検出素子４の検出精度を高めることが可能となる。また、本実施形態では、実装基板２を複数のシリコン基板２０ａ，３０ａ，４０ａを用いて形成しているので、光検出素子４および温度検出素子５を実装基板２中に容易に形成することが可能となり、低コスト化を図れる。
また、本実施形態の発光装置は、パッケージ１０に光検出素子４が設けられているので、例えば、ＬＥＤチップ１として赤色ＬＥＤチップを採用した発光装置と、ＬＥＤチップ１として緑色ＬＥＤチップを採用した発光装置と、ＬＥＤチップ１として青色ＬＥＤチップを採用した発光装置とを同一の回路基板上に近接して配置して、当該回路基板に各発光装置のＬＥＤチップ１を駆動する駆動回路部と、各発光装置の光検出素子４の出力から温度検出素子５の出力を減算した補正値がそれぞれの目標値に保たれるように駆動回路部から各発光色のＬＥＤチップ１に流れる電流をフィードバック制御する制御回路部などを設けておくことにより、各光検出素子４それぞれの出力に基づいて各発光色のＬＥＤチップ１の光出力を各別に制御することができ、各発光色ごとのＬＥＤチップ１の光出力の経時変化の違いなどによらず混色光（ここでは、白色光）の光色や色温度の精度を向上することができて、所望の混色光を安定して得ることができる。
ところで、上述の発光装置において、ＬＥＤチップ１を駆動する駆動回路部と、光検出素子４の出力から温度検出素子５の出力を減算した補正値が予め設定された目標値に保たれるように駆動回路部からＬＥＤチップ１へ供給される電流を制御する制御回路部とをパッケージ１０に集積化すれば（例えば、上述のシリコン基板２０ａ，３０ａ，４０ａのいずれか１枚あるいは複数枚に跨って駆動回路部および制御回路部を形成すれば）、パッケージ１０とは別の基板（例えば、上記回路基板）に駆動回路部および制御回路部を設ける場合に比べて、駆動回路部および制御回路部を含めた発光装置の小型化を図ることができる。
また、本実施形態の発光装置は、ＬＥＤチップ１を収納する収納凹所２ａが上記一表面に形成され当該収納凹所２ａの内底面にＬＥＤチップ１が実装される実装基板２が、収納凹所２ａの周部から内方へ突出する突出部２ｃを有し、当該突出部２ｃにＬＥＤチップ１から放射された光を検出する光検出素子４が設けられているので、実装基板２の上記一表面側において収納凹所２ａの周囲に光検出素子４を配置するためのスペースを別途に確保する必要がなく、実装基板２の小型化が可能になる。また、本実施形態の発光装置では、実装基板２のＬＥＤ搭載用基板２０にＬＥＤチップ１と熱結合するサーマルビア２６を設けてあるので、ＬＥＤチップ１で発生した熱を効率よく外部へ逃がすことができ、ＬＥＤチップ１のジャンクション温度の温度上昇を抑制できるから、入力電力を大きくでき、光出力の高出力化を図れる。
また、本実施形態の発光装置では、透光性部材３の光取り出し面に、ＬＥＤチップ１から放射された光の全反射を抑制する微細凹凸構造が形成されているので、透光性部材３における実装基板２側とは反対に存在する媒質（空気）と透光性部材３との屈折率差に起因した光の全反射を抑制することができ、光取り出し効率を高めることができる。
なお、本実施形態では、実装基板２の収納凹所２ａの内底面に１つのＬＥＤチップ１を実装してあるが、ＬＥＤチップ１の数は特に限定するものではなく、発光色が同じ複数のＬＥＤチップ１を収納凹所２ａの内底面に実装するようにしてもよい。
ところで、上述の発光装置において、ＬＥＤチップ１として青色ＬＥＤチップを採用するとともに、透光性部材３に、ＬＥＤチップ１から放射される青色光によって励起されてブロードな黄色系の光を放射する粒子状の黄色蛍光体を添加しておけば、ＬＥＤチップ１から放射された青色光と黄色蛍光体から放射された黄色光との混色光からなる白色光を得ることができる。なお、透光性部材３に添加する蛍光体は黄色蛍光体に限らず、例えば、赤色蛍光体と緑色蛍光体とを添加しても、白色光を得ることができる。
１ ＬＥＤチップ
４ 光検出素子（光検出部）
４ｂ１ ｐ形領域
４ｂ２ ｎ形領域
５ 温度検出素子（温度検出部）
５ｃ１ ｐ形領域
５ｃ２ ｎ形領域
１０ パッケージ
４５ 第１の遮光膜
４６ 第２の遮光膜
４ 光検出素子（光検出部）
４ｂ１ ｐ形領域
４ｂ２ ｎ形領域
５ 温度検出素子（温度検出部）
５ｃ１ ｐ形領域
５ｃ２ ｎ形領域
１０ パッケージ
４５ 第１の遮光膜
４６ 第２の遮光膜
Claims (3)
- ＬＥＤチップと、ＬＥＤチップが収納されたパッケージとを備え、当該パッケージに、ＬＥＤチップから放射される光を検出する光検出部と、光検出部の温度を検出する温度検出部とが設けられ、光検出部が、フォトダイオードにより構成され、温度検出部が、前記フォトダイオードと同じダイオード構造を有し且つ当該ダイオード構造への光入射を阻止する遮光構造を有するダイオードにより構成されてなり、パッケージは、少なくとも、ＬＥＤチップが実装されるＬＥＤ実装部およびＬＥＤ実装部においてＬＥＤチップが実装される領域の周部に設けられた壁部を有する実装基板を備え、実装基板は、壁部の先端部から内方へ突出する突出部を有するとともに、当該突出部におけるＬＥＤ実装部との対向面側に光検出部および温度検出部が設けられてなることを特徴とする発光装置。
- 前記ＬＥＤチップを駆動する駆動回路部と、前記光検出部の出力から前記温度検出部の出力を減算した補正値が予め設定された目標値に保たれるように駆動回路部から前記ＬＥＤチップへ供給される電流を制御する制御回路部とが前記パッケージに集積化されてなることを特徴とする請求項１記載の発光装置。
- 前記実装基板は、３枚のシリコン基板を用いて形成されてなることを特徴とする請求項１または請求項２記載の発光装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007168191A JP5010366B2 (ja) | 2007-06-26 | 2007-06-26 | 発光装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007168191A JP5010366B2 (ja) | 2007-06-26 | 2007-06-26 | 発光装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009010044A JP2009010044A (ja) | 2009-01-15 |
| JP5010366B2 true JP5010366B2 (ja) | 2012-08-29 |
Family
ID=40324874
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007168191A Expired - Fee Related JP5010366B2 (ja) | 2007-06-26 | 2007-06-26 | 発光装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5010366B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5034719B2 (ja) * | 2007-07-04 | 2012-09-26 | 日亜化学工業株式会社 | 半導体発光装置 |
| JP5185683B2 (ja) | 2008-04-24 | 2013-04-17 | パナソニック株式会社 | Ｌｅｄモジュールの製造方法および照明器具の製造方法 |
| KR101230914B1 (ko) | 2011-09-23 | 2013-02-07 | 한국과학기술원 | 광측정소자를 내장한 발광 소자 패키지 |
| US9064773B2 (en) * | 2012-10-26 | 2015-06-23 | Lg Innotek Co., Ltd. | Light emitting device package |
| KR101983776B1 (ko) * | 2012-10-26 | 2019-09-03 | 엘지이노텍 주식회사 | 발광소자 패키지 |
| US10249784B2 (en) | 2014-04-25 | 2019-04-02 | Hamamatsu Photonics K.K. | Optical sensor capable of being applied to a tilt sensor |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5654627Y2 (ja) * | 1976-06-03 | 1981-12-19 | ||
| JPS6376491A (ja) * | 1986-09-19 | 1988-04-06 | Nec Corp | 光出力制御回路 |
| JPH0244218A (ja) * | 1988-08-04 | 1990-02-14 | Mitsubishi Electric Corp | 光検出回路 |
| JPH03192780A (ja) * | 1989-12-22 | 1991-08-22 | Toshiba Corp | 安定化光源 |
| JP2686036B2 (ja) * | 1993-07-09 | 1997-12-08 | 浜松ホトニクス株式会社 | アバランシェフォトダイオードのバイアス回路 |
-
2007
- 2007-06-26 JP JP2007168191A patent/JP5010366B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2009010044A (ja) | 2009-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5192666B2 (ja) | 発光装置 | |
| JP5243806B2 (ja) | 紫外光発光装置 | |
| JP5010203B2 (ja) | 発光装置 | |
| JP5010366B2 (ja) | 発光装置 | |
| JP5010198B2 (ja) | 発光装置 | |
| JP4877239B2 (ja) | 発光装置の製造方法 | |
| JP5102652B2 (ja) | 発光装置 | |
| JP5390938B2 (ja) | 発光装置 | |
| JP5010199B2 (ja) | 発光装置 | |
| JP5351624B2 (ja) | Ｌｅｄモジュール | |
| JP5102605B2 (ja) | 発光装置およびその製造方法 | |
| JP2009177095A (ja) | 発光装置 | |
| JP2009010048A (ja) | 発光装置 | |
| JP5536980B2 (ja) | 実装方法 | |
| JP5314269B2 (ja) | 実装方法およびダイボンド装置 | |
| JP2011009559A (ja) | 発光装置 | |
| JP2009177099A (ja) | 発光装置 | |
| JP5192847B2 (ja) | 発光装置 | |
| JP2009206186A (ja) | 発光装置 | |
| JP5192667B2 (ja) | 発光装置 | |
| JP5475954B2 (ja) | 発光装置 | |
| JP5554900B2 (ja) | チップの実装方法 | |
| JP2009158506A (ja) | 発光装置 | |
| JP2010278316A (ja) | 発光装置 | |
| JP5351620B2 (ja) | 発光装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100217 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20101020 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110620 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110628 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110822 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20120112 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120508 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120601 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5010366 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150608 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |