JP5102652B2 - 発光装置 - Google Patents

発光装置 Download PDF

Info

Publication number
JP5102652B2
JP5102652B2 JP2008044861A JP2008044861A JP5102652B2 JP 5102652 B2 JP5102652 B2 JP 5102652B2 JP 2008044861 A JP2008044861 A JP 2008044861A JP 2008044861 A JP2008044861 A JP 2008044861A JP 5102652 B2 JP5102652 B2 JP 5102652B2
Authority
JP
Japan
Prior art keywords
light
substrate
detection element
led chip
emitting device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008044861A
Other languages
English (en)
Other versions
JP2009206185A (ja
Inventor
健一郎 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2008044861A priority Critical patent/JP5102652B2/ja
Publication of JP2009206185A publication Critical patent/JP2009206185A/ja
Application granted granted Critical
Publication of JP5102652B2 publication Critical patent/JP5102652B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Led Device Packages (AREA)

Description

本発明は、発光ダイオードチップ（ＬＥＤチップ）を用いた発光装置に関するものである。
従来から、図５および図６に示すように、発光色の異なる４個のＬＥＤチップ１ａ，１ｂ，１ｃ，１ｄと、各ＬＥＤチップ１ａ〜１ｄを収納するパッケージ２とを備え、各ＬＥＤチップ１ａ〜１ｄから放射される光を１対１で各別に検出するフォトダイオードからなる４つの光検出素子４がパッケージ２に一体に形成された発光装置が提案されている（特許文献１）。
上述のパッケージ２は、各ＬＥＤチップ１ａ〜１ｄが収納される収納凹所２ｂが一表面に形成され各ＬＥＤチップ１ａ〜１ｄが実装される実装基板２ａと、実装基板２ａの上記一表面側で収納凹所２ａを閉塞する形で配設された透光性部材３とで構成されており、収納凹所２ｂ内が各ＬＥＤチップ１ａ〜１ｄを封止した透光性封止材（例えば、シリコーン樹脂など）からなる封止部５により充実されている。
ここにおいて、実装基板２ａは、シリコン基板２０ａを用いて形成され各ＬＥＤチップ１ａ〜１ｄが実装されるベース基板２０と、シリコン基板４０ａを用いて形成され光取出窓４１が形成されるとともに光検出素子４が形成された光検出素子形成基板４０と、シリコン基板３０ａを用いて形成されてなり光取出窓４１に連通する開口窓３１が形成されベース基板２０と光検出素子形成基板４０との間に介在する配光用基板３０とで構成されており、各ＬＥＤチップ１ａ〜１ｄはベース基板２０に形成された貫通孔配線２４を介して外部接続用電極２７ａ，２７ａと電気的に接続され、光検出素子４は配光用基板３０に形成された貫通孔配線３４およびベース基板２０に形成された貫通孔配線２４を介して外部接続用電極２７ｂ，２７ｂと電気的に接続されている。
上述の発光装置を例えば回路基板などに実装して照明装置を構成する場合、当該回路基板に各ＬＥＤチップ１ａ〜１ｄを駆動する駆動回路と、各光検出素子４により検出される光強度がそれぞれの目標値に保たれるように駆動回路から各発光色のＬＥＤチップ１ａ〜１ｄに流れる電流をフィードバック制御する制御回路などを設けておくことにより、各光検出素子４それぞれの出力に基づいて各発光色のＬＥＤチップ１ａ〜１ｄの光出力を各別に制御することができ、各発光色ごとのＬＥＤチップ１ａ〜１ｄの光出力の経時変化の違いなどによらず混色光（ここでは、白色光）の光色や色温度の精度を向上することができる。また、上記特許文献１には、上述の駆動回路および制御回路を実装基板に設けた発光装置も記載されている。
なお、上記特許文献１には、実装基板に赤色ＬＥＤチップを実装するとともに１つ光検出素子を設けた発光装置と、実装基板に緑色ＬＥＤチップを実装するとともに１つ光検出素子を設けた発光装置と、実装基板に青色ＬＥＤチップを実装するとともに１つ光検出素子を設けた発光装置と、これら発光装置が近接して実装された回路基板とを備え、当該回路基板に上述の駆動回路および制御回路を設けてなる照明装置も記載されている。
特開２００７−２９４８３４号公報
ところで、上述の発光装置では、ＬＥＤチップ１ａ〜１ｄの温度変化により各ＬＥＤチップ１ａ〜１ｄそれぞれの発光ピーク波長が変化するので、上述の駆動回路および制御回路を設けても所望の光色が得られないことがあった。
本発明は上記事由に鑑みて為されたものであり、その目的は、所望の光色を精度良く得ることが可能な発光装置を提供することにある。
請求項１の発明は、ＬＥＤチップと、前記ＬＥＤチップを実装した実装基板と、前記実装基板に形成され前記ＬＥＤチップから放射される光を検出する光検出素子と、前記実装基板に形成され前記ＬＥＤチップの温度を検出する温度検出素子と、前記ＬＥＤチップの光出力を制御する駆動回路と、前記温度検出素子の出力に基づいて前記光検出素子の出力を補正し当該補正した出力が目標値に保たれるように前記駆動回路をフィードバック制御する制御回路とを備え、前記実装基板は、半導体基板を用いて形成されたものであり、厚み方向に貫通し前記ＬＥＤチップに熱結合される複数のサーマルビアが形成され、前記温度検出素子は、前記実装基板においてｐ形領域とｎ形領域とが形成されたダイオードからなり、前記ｐ形領域および前記ｎ形領域それぞれが互いに電気的に絶縁された前記サーマルビアに熱結合されてなることを特徴とする。
この発明によれば、実装基板に形成されＬＥＤチップの温度を検出する温度検出素子と、前記ＬＥＤチップの光出力を制御する駆動回路と、前記温度検出素子の出力に基づいて光検出素子の出力を補正し当該補正した出力が目標値に保たれるように前記駆動回路を制御するフィードバック制御する制御回路とを備えているので、所望の光色を精度良く得ることが可能である。また、この発明によれば、前記実装基板が半導体基板を用いて形成されており、前記温度検出素子が、前記実装基板においてｐ形領域とｎ形領域とが形成されたダイオードからなり、前記ｐ形領域および前記ｎ形領域それぞれが互いに電気的に絶縁されたサーマルビアに熱結合されているので、前記ＬＥＤチップの温度をより精度良く検出することが可能になるとともに、前記温度検出素子を前記実装基板に位置精度良く且つ低コストで設けることが可能となる。
請求項２の発明は、請求項１の発明において、前記温度検出素子は、前記実装基板において前記ＬＥＤチップの直下に設けられてなることを特徴とする。
この発明によれば、前記ＬＥＤチップの温度を精度良く検出することができ、所望の光色をより精度良く得ることが可能となる。
請求項１の発明では、所望の光色を精度良く得ることが可能であるという効果がある。
以下、本実施形態の発光装置について図１〜図３に基づいて説明する。
本実施形態の発光装置は、複数個（本実施形態では、４個）のＬＥＤチップ１と、各ＬＥＤチップ１を収納するパッケージ２と、パッケージ２が実装される回路基板（図示せず）とを備えている。また、本実施形態の発光装置は、各ＬＥＤチップ１の発光色が互いに異なっており、各ＬＥＤチップ１から放射される光を１対１で各別に検出する複数（本実施形態では、４つ）の光検出素子４がパッケージ２に形成されている。ここにおいて、本実施形態では、４個のＬＥＤチップ１として、それぞれ、赤色光を放射するＬＥＤチップ１ａ、緑色光を放射するＬＥＤチップ１ｂ、青色光を放射するＬＥＤチップ１ｃ、黄色光を放射するＬＥＤチップ１ｄを採用しており、赤色光と緑色光と青色光と黄色光の混色光として白色光を得ることができる。ただし、各ＬＥＤチップ１ａ〜１ｄの発光色は特に限定するものではなく、所望の混色光に応じて適宜選択すればよい。
パッケージ２は、各ＬＥＤチップ１ａ〜１ｄが収納される収納凹所２ｂが一表面に形成され各ＬＥＤチップ１ａ〜１ｄが実装される実装基板２ａと、実装基板２ａの上記一表面側で収納凹所２ａを閉塞する形で配設された透光性部材３とで構成されており、収納凹所２ｂ内が各ＬＥＤチップ１ａ〜１ｄを封止した透光性材料（例えば、シリコーン樹脂、アクリル樹脂、エポキシ樹脂、ポリカーボネート樹脂、ガラスなど）からなる封止部５により充実されている。なお、透光性部材３は、必ずしも設ける必要はなく、また、透光性部材３の代わりに、レンズなどの光学部材を設けてもよい。
ここにおいて、実装基板２ａは、各ＬＥＤチップ１ａ〜１ｄが一表面側に実装される矩形板状のベース基板２０と、ベース基板２０の上記一表面側に対向配置され円形状の光取出窓４１が形成されるとともに各光検出素子４が形成された光検出素子形成基板４０と、ベース基板２０と光検出素子形成基板４０との間に介在し光取出窓４１に連通する矩形状の開口窓３１が形成された配光用基板３０とで構成されている。ここにおいて、実装基板２ａは、光検出素子形成基板４０において配光用基板３０の開口窓３１上に張り出した部位が、実装基板２ａの上記一表面側において収納凹所２ｂの周部から内方へ突出した庇状の突出部２ｃを構成しており、当該突出部２ｃに各光検出素子４が形成されている。
ここにおいて、ベース基板２０、配光用基板３０および光検出素子形成基板４０の外周形状は矩形状であり、配光用基板３０および光検出素子形成基板４０はベース基板２０と同じ外形寸法に形成されている。また、光検出素子形成基板４０の厚み寸法はベース基板２０および配光用基板３０の厚み寸法に比べて小さく設定されている。
上述のベース基板２０は、導電形がｐ形で主表面が（１００）面のシリコン基板２０ａを用いて形成してある。また、配光用基板３０および光検出素子形成基板４０は、それぞれ、導電形がｎ形で主表面が（１００）面のシリコン基板３０ａ，４０ａを用いて形成してあり、配光用基板３０の開口窓３１の内側面は、アルカリ系溶液（例えば、ＴＭＡＨ水溶液、ＫＯＨ水溶液など）を用いた異方性エッチングにより形成された（１１１）面により構成されており（つまり、配光用基板３０は、開口窓３１の開口面積がベース基板２０から離れるにつれて徐々に大きくなっており）、ＬＥＤチップ１ａ〜１ｄから側方へ放射された光を前方（突出部２ｃ側）へ反射するミラーを構成している。なお、本実施形態では、各シリコン基板２０ａ，２０ｂ，２０ｃが半導体基板を構成している。
ベース基板２０は、シリコン基板２０ａの一表面側（図１（ａ）における上面側）に、ＬＥＤチップ１ａ〜１ｄの両電極それぞれと電気的に接続される２つ１組の導体パターン２５ａ，２５ａが４組形成されるとともに、配光用基板３０に形成された２つの貫通孔配線３４，３４を介して光検出素子４と電気的に接続される２つ１組の導体パターン２５ｂ，２５ｂが４組形成されており、各導体パターン２５ａ，２５ａ，２５ｂ，２５ｂとシリコン基板２０ａの他表面側（図１（ａ）における下面側）に形成された各外部接続用電極２７ａ，２７ａ，２７ｂ，２７ｂとがそれぞれ貫通孔配線２４を介して電気的に接続されている。また、ベース基板２０は、シリコン基板２０ａの上記一表面側に、配光用基板３０と接合するための接合用金属層２９も形成されている。
本実施形態におけるＬＥＤチップ１ａ〜１ｄは、結晶成長用基板として導電性基板を用い厚み方向の両面に電極（図示せず）が形成された可視光ＬＥＤチップである。そこで、ベース基板２０は、各ＬＥＤチップ１ａ〜１ｄが電気的に接続される２つの導体パターン２５ａ，２５ａのうちの一方の導体パターン２５ａを、ＬＥＤチップ１ａ〜１ｄがダイボンディングされる矩形状のダイパッド部２５ａａと、ダイパッド部２５ａａに連続一体に形成され貫通孔配線２４との接続部位となる引き出し配線部２５ａｂとで構成してある。要するに、ＬＥＤチップ１ａ〜１ｄは、上記一方の導体パターン２５ａのダイパッド部２５ａａにダイボンディングされており、ダイパッド部２５ａａ側の電極がダイパッド部２５ａａに接合されて電気的に接続され、光取り出し面側の電極がボンディングワイヤ１４を介して他方の導体パターン２５ａと電気的に接続されている。
また、ベース基板２０は、各ダイパッド部２５ａａそれぞれの投影領域に、シリコン基板２０ａよりも熱伝導率の高い金属材料（例えば、Ｃｕなど）からなる複数の円柱状のサーマルビア２６が厚み方向に貫設されており、シリコン基板２０ａの他表面側に、各サーマルビア２６それぞれに熱結合される複数の放熱用パッド部２８が形成されている。したがって、本実施形態の発光装置では、ベース基板２０における各ＬＥＤチップ１ａ〜１ｄの投影領域にそれぞれ複数のサーマルビア２６が形成されている（つまり、ベース基板２０は、厚み方向に貫通しＬＥＤチップ１に熱結合される複数のサーマルビア２６が形成されている）ので、ＬＥＤチップ１ａ〜１ｄで発生した熱が各サーマルビア２６および放熱用パッド部２８を介して効率良く放熱されるようになっている。
ところで、ベース基板２０は、各導体パターン２５ａ，２５ａ，２５ｂ，２５ｂ、接合用金属層２９、各外部接続用電極２７ａ，２７ａ，２７ｂ，２７ｂ、各放熱用パッド部２８、各貫通孔配線２４および各サーマルビア２６をシリコン基板２０ａと電気的に絶縁するシリコン酸化膜からなる絶縁膜２３が形成されている。
ここにおいて、各導体パターン２５ａ，２５ａ，２５ｂ，２５ｂ、接合用金属層２９、各外部接続用電極２７ａ，２７ａ，２７ｂ，２７ｂ、各放熱用パッド部２８は、絶縁膜２３上に形成されたＴｉ膜と当該Ｔｉ膜上に形成されたＡｕ膜との積層膜により構成されており、シリコン基板２０ａの上記一表面側の各導体パターン２５ａ，２５ａ，２５ｂ，２５ｂ、接合用金属層２９を同時に形成し、シリコン基板２０ａの上記他表面側の各外部接続用電極２７ａ，２７ａ，２７ｂ，２７ｂ、各放熱用パッド部２８を同時に形成してある。なお、本実施形態では、絶縁膜２３上のＴｉ膜の膜厚を１５〜５０ｎｍ、Ｔｉ膜上のＡｕ膜の膜厚を５００ｎｍに設定してあるが、これらの数値は一例であって特に限定するものではない。また、各Ａｕ膜の材料は、純金に限らず不純物を添加したものでもよい。また、各Ａｕ膜と絶縁膜２３との間に密着性改善用の密着層としてＴｉ膜を介在させてあるが、密着層の材料はＴｉに限らず、例えば、Ｃｒ、Ｎｂ、Ｚｒ、ＴｉＮ、ＴａＮなどでもよい。また、貫通孔配線２４およびサーマルビア２６の材料としては、Ｃｕを採用しているが、Ｃｕに限らず、例えば、Ｎｉ、Ａｌなどを採用してもよい。
配光用基板３０は、シリコン基板３０ａの一表面側（図１（ａ）における下面側）に、ベース基板２０の２つの導体パターン２５ｂ，２５ｂと接合されて電気的に接続される２つ１組の導体パターン（図示せず）が４組形成されるとともに、ベース基板２０の接合用金属層２９と接合される接合用金属層３６が形成されている。また、配光用基板３０は、シリコン基板３０ａの他表面側（図１（ａ）における上面側）に、貫通孔配線３４，３４を介して上記一表面側の２つ１組の導体パターンと電気的に接続される２つ１組の導体パターン３７，３７が４組形成されるとともに、光検出素子形成基板４０と接合するための接合用金属層３８が形成されている。なお、配光用基板３０は、開口窓３１の内側面にＬＥＤチップ１ａ〜１ｄから放射される光に対する反射率の高い金属材料からなる反射膜や、絶縁膜と反射膜との積層膜などを設けてもよい。
また、配光用基板３０は、上記一表面側の各導体パターン、上記他表面側の各導体パターン３７，３７および各接合用金属層３６，３８とシリコン基板３０ａとを電気的に絶縁するシリコン酸化膜からなる絶縁膜３３が形成されている。ここにおいて、上記一表面側の各導体パターン、上記他表面側の各導体パターン３７，３７および各接合用金属層３６，３８は、絶縁膜３３上に形成されたＴｉ膜と当該Ｔｉ膜上に形成されたＡｕ膜との積層膜により構成されており、同時に形成してある。なお、本実施形態では、絶縁膜３３上のＴｉ膜の膜厚を１５〜５０ｎｍ、Ｔｉ膜上のＡｕ膜の膜厚を５００ｎｍに設定してあるが、これらの数値は一例であって特に限定するものではない。ここにおいて、各Ａｕ膜の材料は、純金に限らず不純物を添加したものでもよい。また、各Ａｕ膜と絶縁膜３３との間に密着性改善用の密着層としてＴｉ膜を介在させてあるが、密着層の材料はＴｉに限らず、例えば、Ｃｒ、Ｎｂ、Ｚｒ、ＴｉＮ、ＴａＮなどでもよい。また、貫通孔配線３４の材料としては、Ｃｕを採用しているが、Ｃｕに限らず、例えば、Ｎｉ、Ａｌなどを採用してもよい。
光検出素子形成基板４０は、シリコン基板４０ａの一表面側（図１（ａ）における下面側）に、配光用基板３０の２つの導体パターン３７，３７と接合されて電気的に接続される２つ１組の導体パターン（図示せず）が４組形成されるとともに、配光用基板３０の接合用金属層３８と接合される接合用金属層４８が形成されている。ここにおいて、各光検出素子４は、フォトダイオードにより構成されており、光検出素子形成基板４０に形成された２つ１組の導体パターンの一方の導体パターンは、光検出素子４を構成するフォトダイオードのｐ形領域４ａに電気的に接続され、他方の導体パターンは、上記フォトダイオードのｎ形領域４ｂを構成するシリコン基板４０ａに電気的に接続されている。
また、光検出素子形成基板４０は、シリコン基板４０ａの上記一表面側にシリコン酸化膜からなる絶縁膜４３が形成されており、当該絶縁膜４３がフォトダイオードの反射防止膜を兼ねている。また、光検出素子形成基板４０は、上記一方の導体パターンが、絶縁膜４３に形成した第１のコンタクトホール（図示せず）を通してｐ形領域４ａと電気的に接続され、上記他方の導体パターンが絶縁膜４３に形成した第２のコンタクトホール（図示せず）を通してｎ形領域４ｂと電気的に接続されている。ここにおいて、各導体パターンおよび接合用金属層４８は、絶縁膜４３上に形成されたＴｉ膜と当該Ｔｉ膜上に形成されたＡｕ膜との積層膜により構成されており、同時に形成してある。なお、本実施形態では、絶縁膜４３上のＴｉ膜の膜厚を１５〜５０ｎｍ、Ｔｉ膜上のＡｕ膜の膜厚を５００ｎｍに設定してあるが、これらの数値は一例であって特に限定するものではない。ここにおいて、各Ａｕ膜の材料は、純金に限らず不純物を添加したものでもよい。また、各Ａｕ膜と絶縁膜４３との間に密着性改善用の密着層としてＴｉ膜を介在させてあるが、密着層の材料はＴｉに限らず、例えば、Ｃｒ、Ｎｂ、Ｚｒ、ＴｉＮ、ＴａＮなどでもよい。
また、上述の透光性部材３は、透光性材料（例えば、シリコーン樹脂、アクリル樹脂、エポキシ樹脂、ポリカーボネート樹脂、ガラスなど）からなる透光性基板を用いて形成してある。ここで、透光性部材３は、実装基板２ａと同じ外周形状の矩形板状に形成されており、実装基板２ａ側とは反対の光取り出し面に、ＬＥＤチップ１ａ〜１ｄから放射された光の全反射を抑制する微細凹凸構造が形成されている。ここにおいて、透光性部材３の光取り出し面に形成する微細凹凸構造は、多数の微細な凹部が２次元周期構造を有するように形成されている。なお、上述の微細凹凸構造は、例えば、レーザ加工技術やエッチング技術やインプリントリソグラフィ技術などを利用して形成すればよい。また、微細凹凸構造の周期は、ＬＥＤチップ１ａ〜１ｄの発光ピーク波長の１／４〜１００倍程度の範囲で適宜設定すればよい。
上述のパッケージ２の形成にあたっては、各光検出素子４、絶縁膜４３、各導体パターン、および接合用金属層４８が形成され且つ光取出窓４１が形成されていないシリコン基板４０ａと配光用基板３０とを接合する第１の接合工程を行った後、シリコン基板４０ａを所望の厚みまで研磨する研磨工程を行い、その後、誘導結合プラズマ（ＩＣＰ）型のドライエッチング装置などを用いてシリコン基板４０ａに光取出窓４１を形成する光取出窓形成工程を行うことで光検出素子形成基板４０を完成させてから、ＬＥＤチップ１ａ〜１ｄが搭載され各ボンディングワイヤ１４の結線が行われたベース基板２０（つまり、ＬＥＤチップ１ａ〜１ｄが実装されたベース基板２０）と配光用基板３０とを接合する第２の接合工程を行うことにより実装基板２ａを完成させ、続いて、実装基板２ａの収納凹所２ｂ内に透光性材料（例えば、シリコーン樹脂、アクリル樹脂、エポキシ樹脂、ポリカーボネート樹脂、ガラスなど）を充填して封止部５を形成する封止部形成工程、封止部形成工程の後で実装基板２ａと透光性部材３とを接合する第３の接合工程を行うようにすればよい。ここにおいて、第１の接合工程、第２の接合工程では、接合前に互いの接合表面へアルゴンのプラズマ若しくはイオンビーム若しくは原子ビームを真空中で照射して各接合表面の清浄化・活性化を行ってから、接合表面同士を接触させ、常温下で直接接合する常温接合法を採用しているが、常温接合法に限らず、ＡｕＳｎや半田などの低融点共晶材料を用いた接合法を採用してもよい。
上述の第１の接合工程では、シリコン基板４０ａの接合用金属層４８と配光用基板３０の接合用金属層３８とが接合されるとともに、シリコン基板４０ａの導体パターンと配光用基板３０の導体パターン３７，３７とが接合され電気的に接続される。ここで、シリコン基板４０ａの導体パターンと配光用基板３０の導体パターン３７，３７との接合部位は、貫通孔配線３４に重なる領域からずらしてあるので、前者の導体パターンと後者の導体パターン３７，３７との互いの接合面の平坦度を高めることができ、特に常温接合法により接合する際の接合歩留まりを高めることができるとともに接合信頼性を高めることができる。また、上述の第２の接合工程では、ベース基板２０の接合用金属層２９と配光用基板３０の接合用金属層３６とが接合されるとともに、ベース基板２０の導体パターン２５ｂ，２５ｂと配光用基板３０の導体パターンとが接合され電気的に接続される。ここで、ベース基板２０の導体パターン２５ｂ，２５ｂと配光用基板３０の導体パターンとの接合部位は、貫通孔配線２４に重なる領域および貫通孔配線３４に重なる領域からずらしてあるので、前者の導体パターン２５ｂ，２５ｂと後者の導体パターンとの互いの接合面の平坦度を高めることができ、特に常温接合法により接合する際の接合歩留まりを高めることができるとともに接合信頼性を高めることができる。
また、上述のパッケージ２の製造にあたっては、上述の各シリコン基板２０ａ，３０ａ，４０ａとして、それぞれベース基板２０、配光用基板３０、光検出素子形成基板４０を多数形成可能なシリコンウェハを用いるとともに、上述の透光性基板として透光性部材３を多数形成可能なウェハ状のもの（透光性ウェハ）を用い、上述の第１の接合工程、研磨工程、光取出窓形成工程、第２の接合工程、封止部形成工程、第３の接合工程などの各工程をウェハレベルで行うことでウェハレベルパッケージ構造体を形成してから、ダイシング工程によりパッケージ２のサイズに分割されている。したがって、ベース基板２０と配光用基板３０と光検出素子形成基板４０と透光性部材３とが同じ外形サイズとなり、小型のパッケージ２を実現できるとともに、製造が容易になる。
ところで、本実施形態の発光装置は、上述のように、光検出素子形成基板４０に各発光色のＬＥＤチップ１ａ〜１ｄそれぞれから放射された光を各別に検出する４つの光検出素子４が設けられており、４つの光検出素子４と互いに発光色の異なる４つのＬＥＤチップ１ａ〜１ｄとを１対１で対応させるために、ベース基板２０と配光用基板３０とで囲まれた内部空間を各発光色のＬＥＤチップ１ａ〜１ｄそれぞれの収納空間に区画し各ＬＥＤチップ１ａ〜１ｄそれぞれから放射された光が２つ以上の光検出素子４の受光面へ入射するのを阻止する十字状の遮光部３９が、配光用基板３０に連続一体に形成されている。見方を変えれば、本実施形態の発光装置では、遮光部３９が、ベース基板２０から突設され上記内部空間を上記各収納空間に区画する十字状の仕切壁により構成されている。ここで、本実施形態の発光装置では、配光用基板３０の開口窓３１が遮光部３９によって４つの小空間３１ａに区画されており、各ＬＥＤチップ１ａ〜１ｄそれぞれから放射される光の放射範囲が遮光部３９により制限される。ここにおいて、本実施形態では、配光用基板３０における遮光部３９がアルカリ系溶液を用いた異方性エッチングにより開口窓３１と同時に形成されており、遮光部３９の各側面が開口窓３１の内側面と同様に（１１１）面となっているので、遮光部３９の各側面がＬＥＤチップ１ａ〜１ｄから放射された光を前方へ反射するミラーとして機能する。なお、本実施形態の発光装置では、遮光部３９の先端面と透光性部材３とが離間しているので、遮光部３９に起因して影（暗部）が生じるのを防止することができる。なお、光検出素子形成基板４０において、４つの光検出素子４は電気的に絶縁分離されている。
また、ベース基板２０は、シリコン基板２０ａの上記一表面側において各ダイパッド部２５ａａそれぞれの下に、ＬＥＤチップ１ａ〜１ｄそれぞれの温度を各別に検出する温度検出素子６が形成されている。言い換えれば、各温度検出素子６は、実装基板２ａにおいて各ＬＥＤチップ１ａ〜１ｄの直下に設けられている。ここにおいて、温度検出素子６は、図１（ｂ）に示すように、ベース基板２０においてＬＥＤチップ１の投影領域にｐ形領域６ａとｎ形領域６ｂとが形成されたダイオードからなり、シリコン基板２０ａの上記一表面側においてｐ形領域６ａおよびｎ形領域６ｂそれぞれに接続された電極６１ａ，６１ｂが互いに電気的に絶縁されたサーマルビア２６に熱結合されている。また、ベース基板２０は、シリコン基板２０ａの上記他表面側に、各電極６１ａ，６１ｂそれぞれと貫通孔配線（図示せず）を介して電気的に接続される外部接続用電極（図示せず）が形成されている。なお、各電極６１，６１ｂは、シリコン酸化膜からなる絶縁膜２１を介してダイパッド部２５ａと電気的に絶縁されている。また、本実施形態では、ベース基板２０をｐ形のシリコン基板２０ａを用いて形成してあるので、シリコン基板２０ａを接地することにより、それぞれダイオードからなる４つの温度検出素子６を電気的に絶縁分離することができる。また、シリコン基板２０ａの導電形をｎ形とした場合には、ｐ形領域６ａとｎ形領域６ｂとの形成位置を逆にして、シリコン基板２０ａを高電位にすることにより、それぞれダイオードからなる４つの温度検出素子６を電気的に絶縁分離することができる。また、各温度検出素子６におけるｐ形領域６ａおよびｎ形領域６ｂの形成位置は、ＬＥＤチップ１に熱結合され且つ互いに電気的に絶縁されたサーマルビア２６に熱結合される位置であればよい。
また、本実施形態の発光装置は、上記回路基板に、各ＬＥＤチップ１ａ〜１ｄそれぞれの光出力を制御する駆動回路（図示せず）と、各温度検出素子６の出力に基づいて各光検出素子４の出力を補正し当該補正した出力がそれぞれに設定された目標値に保たれるように駆動回路を制御するフィードバック制御する制御回路（図示せず）とを実装してある。
上述の駆動回路は、例えば、ＬＥＤチップ１ａ〜１ｄそれぞれに直列接続されたスイッチング素子を備えた構成であって、スイッチング素子のオンオフのＰＷＭ制御を行うことによって、ＬＥＤチップ１への注入電流を調節する。
ここにおいて、各ＬＥＤチップ１ａ〜１ｄは、駆動回路からの注入電流の増加とともに温度が上昇し発光ピーク波長が長波長側にずれる。例えば、本実施形態において、赤色光を放射するＬＥＤチップ１ａは、２５℃で６３５ｎｍに発光ピーク波長（中心波長）を有しているのに対して、８０℃では６４３ｎｍに発光ピーク波長を有し、青色光を放射するＬＥＤチップ１ｃは、２５℃で４６０ｎｍに発光ピーク波長を有しているのに対して、８０℃では４６１．５ｎｍに発光ピーク波長を有している。したがって、各温度検出素子６それぞれで各ＬＥＤチップ１ａ〜１ｄの温度を検出すれば、各ＬＥＤチップ１ａ〜１ｄそれぞれの発光ピーク波長の規定波長（例えば、２５℃のときの発光ピーク波長）からのシフト量を求めることができる。
そこで、上述の制御回路では、温度検出素子６の出力に基づいて光検出素子４の出力を補正し当該補正した出力が目標値に保たれるように駆動回路をフィードバック制御するようにしてある。ここで、上述の制御回路に、例えば、光検出素子４の出力と温度検出素子６の出力と光検出素子４の補正後の出力とを対応付けた第１のデータテーブルと、光検出素子４の補正後の出力と目標値とＬＥＤチップ１に供給する電力とを対応付けた第２のデータテーブルとを、各ＬＥＤチップ１毎に対応付けて作成しておけば、温度検出素子６の出力に基づいて光検出素子４の出力を補正し当該補正した出力が目標値に保たれるように駆動回路をフィードバック制御することができる。
しかして、本実施形態の発光装置によれば、実装基板２ａに形成されＬＥＤチップ１の温度を検出する温度検出素子６と、ＬＥＤチップ１の光出力を制御する駆動回路と、温度検出素子６の出力に基づいて光検出素子４の出力を補正し当該補正した出力が目標値に保たれるように駆動回路を制御するフィードバック制御する制御回路とを備えているので、所望の光色を精度良く得ることが可能である。
また、本実施形態の発光装置では、温度検出素子６が実装基板２ａにおいてＬＥＤチップ１の直下に設けられているので、ＬＥＤチップ１の温度を精度良く検出することができ、所望の光色をより精度良く得ることが可能となる。
また、本実施形態の発光装置では、実装基板２ａが、シリコン基板（半導体基板）２０ａ，３０ａ，４０ａを用いて形成されたものであり、ＬＥＤチップ１の投影領域において厚み方向に貫通しＬＥＤチップ１に熱結合される複数のサーマルビア２６が形成され、温度検出素子６が、実装基板２ａにおいてｐ形領域６ａとｎ形領域６ｂとが形成されたダイオードからなり、ｐ形領域６ａおよびｎ形領域６ｂそれぞれが互いに電気的に絶縁されたサーマルビア２６に熱結合されているので、ＬＥＤチップ１の温度をより精度良く検出することが可能になるとともに、温度検出素子６を実装基板２ａに位置精度良く且つ低コストで設けることが可能となる。
ところで、上述の実施形態では、各ＬＥＤチップ１ａ〜１ｄそれぞれの直下に温度検出素子６を１つずつ設けてあるが、図４（ａ）に示すように、平面視において各ＬＥＤチップ１ａ〜１ｄそれぞれの側方に温度検出素子６が１つずつ配置されたレイアウトでもよいし、図４（ｂ）に示すように、平面視において各ＬＥＤチップ１ａ〜１ｄで囲まれた領域に温度検出素子６が１つだけ配置されたレイアウトでもよい。
また、上述の発光装置は、駆動回路および制御回路を、パッケージ２を実装する上記回路基板に設けてあるが、半導体製造技術を利用してパッケージ２に設けるようにしてもよく、この場合には、発光装置の構成要件としての回路基板は不要となる。
なお、上述の実施形態では、ベース基板２０、配光用基板３０、光検出素子形成基板４０それぞれをシリコン基板２０ａ，３０ａ，４０ａを用いて形成してあるが、シリコン基板２０ａ，３０ａ，４０ａに限らず、半導体基板であればよく、例えば、シリコンカーバイド基板（ＳｉＣ基板）を用いて形成してもよい。
また、ＬＥＤチップ１としては、例えば、結晶成長用基板の主表面側に発光部などをエピタキシャル成長した後に発光部を支持する導電性基板（例えば、Ｓｉ基板など）を発光部に固着してから、結晶成長用基板などを除去したものを用いてもよい。また、光検出素子４は、フォトダイオードに限らず、例えば、フォトダイオードとカラーフィルタとを組み合わせたカラーセンサや、フォトダイオードと波長選択フィルタとを組み合わせたものなどでもよく、これらを用いた場合には、実装基板２ａにおける遮光部３９を設ける必要がなく、ＬＥＤチップ１ａ〜１ｄをより狭い範囲内に配置することが可能になるという利点がある。
また、パッケージ２に収納するＬＥＤチップ１の数は特に限定するものではなく、１個でも複数でもよく、ＬＥＤチップ１の数に応じて光検出素子４および温度検出素子６それぞれの数を適宜設定すればよい。
実施形態の発光装置のパッケージを示し、（ａ）は概略断面図、（ｂ）は要部概略断面図である。 同上の発光装置のパッケージの概略分解斜視図である。 同上の発光装置におけるベース基板の概略平面図である。 同上の発光装置の他の構成例の要部説明図である。 従来例を示す発光装置の概略断面図である。 同上の発光装置の概略分解斜視図である。
符号の説明
１ ＬＥＤチップ
２ 実装基板
２ａ 収納凹所
２ｃ 突出部
４ 光検出素子
６ 温度検出素子
６ａ ｐ形領域
６ｂ ｎ形領域
２０ ベース基板
２０ａ シリコン基板
２３ 絶縁膜
２６ サーマルビア
３０ａ シリコン基板
３１ 開口窓
４０ 光検出素子形成基板
４０ａ シリコン基板
４１ 光取出窓
６１ａ 電極
６１ｂ 電極

Claims (2)

  1. ＬＥＤチップと、前記ＬＥＤチップを実装した実装基板と、前記実装基板に形成され前記ＬＥＤチップから放射される光を検出する光検出素子と、前記実装基板に形成され前記ＬＥＤチップの温度を検出する温度検出素子と、前記ＬＥＤチップの光出力を制御する駆動回路と、前記温度検出素子の出力に基づいて前記光検出素子の出力を補正し当該補正した出力が目標値に保たれるように前記駆動回路をフィードバック制御する制御回路とを備え、前記実装基板は、半導体基板を用いて形成されたものであり、厚み方向に貫通し前記ＬＥＤチップに熱結合される複数のサーマルビアが形成され、前記温度検出素子は、前記実装基板においてｐ形領域とｎ形領域とが形成されたダイオードからなり、前記ｐ形領域および前記ｎ形領域それぞれが互いに電気的に絶縁された前記サーマルビアに熱結合されてなることを特徴とする発光装置。
  2. 前記温度検出素子は、前記実装基板において前記ＬＥＤチップの直下に設けられてなることを特徴とする請求項１記載の発光装置。
JP2008044861A 2008-02-26 2008-02-26 発光装置 Active JP5102652B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008044861A JP5102652B2 (ja) 2008-02-26 2008-02-26 発光装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008044861A JP5102652B2 (ja) 2008-02-26 2008-02-26 発光装置

Publications (2)

Publication Number Publication Date
JP2009206185A JP2009206185A (ja) 2009-09-10
JP5102652B2 true JP5102652B2 (ja) 2012-12-19

Family

ID=41148190

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008044861A Active JP5102652B2 (ja) 2008-02-26 2008-02-26 発光装置

Country Status (1)

Country Link
JP (1) JP5102652B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5021784B2 (ja) 2010-04-01 2012-09-12 シャープ株式会社 発光測定装置および発光測定方法、制御プログラム、可読記録媒体
KR101593631B1 (ko) * 2014-01-24 2016-02-12 광운대학교 산학협력단 발광 소자 패키지 및 그 제조 방법
JP6387911B2 (ja) * 2015-06-30 2018-09-12 株式会社デンソー 電子装置
WO2022118750A1 (ja) * 2020-12-04 2022-06-09 株式会社小糸製作所 光源ユニット

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6213088A (ja) * 1985-07-10 1987-01-21 Matsushita Electric Ind Co Ltd 発光半導体装置
JPH10319279A (ja) * 1997-05-16 1998-12-04 Oki Electric Ind Co Ltd 光モジュールおよび放熱基板
JPWO2005104249A1 (ja) * 2004-04-21 2007-08-30 松下電器産業株式会社 発光素子駆動用半導体チップ、発光装置、及び照明装置
JP5192666B2 (ja) * 2006-03-28 2013-05-08 パナソニック株式会社 発光装置

Also Published As

Publication number Publication date
JP2009206185A (ja) 2009-09-10

Similar Documents

Publication Publication Date Title
JP5192666B2 (ja) 発光装置
JP5243806B2 (ja) 紫外光発光装置
JP2019530234A (ja) シリコン制御バックプレーン上に一体化された垂直エミッタ
JP5010203B2 (ja) 発光装置
JP5010198B2 (ja) 発光装置
JP5010366B2 (ja) 発光装置
JP5102652B2 (ja) 発光装置
JP4877239B2 (ja) 発光装置の製造方法
JP5390938B2 (ja) 発光装置
JP5010199B2 (ja) 発光装置
JP5351624B2 (ja) Ｌｅｄモジュール
JP2009177095A (ja) 発光装置
JP2009177099A (ja) 発光装置
JP5249856B2 (ja) 発光装置
JP2009206186A (ja) 発光装置
JP5102605B2 (ja) 発光装置およびその製造方法
JP2011009559A (ja) 発光装置
JP5475954B2 (ja) 発光装置
JP5192847B2 (ja) 発光装置
JP5192667B2 (ja) 発光装置
JP2009177101A (ja) 発光装置
JP5351620B2 (ja) 発光装置
JP2009158506A (ja) 発光装置
JP2009177100A (ja) 発光装置
JP5102640B2 (ja) 発光装置

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100811

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101022

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20120112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120529

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120531

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120730

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120904

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120928

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151005

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5102652

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150