JP5351620B2 - 発光装置 - Google Patents

発光装置 Download PDF

Info

Publication number
JP5351620B2
JP5351620B2 JP2009137541A JP2009137541A JP5351620B2 JP 5351620 B2 JP5351620 B2 JP 5351620B2 JP 2009137541 A JP2009137541 A JP 2009137541A JP 2009137541 A JP2009137541 A JP 2009137541A JP 5351620 B2 JP5351620 B2 JP 5351620B2
Authority
JP
Japan
Prior art keywords
substrate
light
led chip
pad
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009137541A
Other languages
English (en)
Other versions
JP2010283291A (ja
Inventor
威 中筋
佳治 佐名川
孝昌 酒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2009137541A priority Critical patent/JP5351620B2/ja
Publication of JP2010283291A publication Critical patent/JP2010283291A/ja
Application granted granted Critical
Publication of JP5351620B2 publication Critical patent/JP5351620B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/10251Elemental semiconductors, i.e. Group IV
    • H01L2924/10253Silicon [Si]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3025Electromagnetic shielding

Landscapes

  • Led Device Packages (AREA)

Description

本発明は、LEDチップ(発光ダイオードチップ)を用いた発光装置に関するものである。
従来から、一表面側にLEDチップが搭載される1層目の基板(セラミック基板)と、当該1層目の基板の上記一表面側に接合されLEDチップから放射される光の配光を出射するための開口窓を有する2層目の基板(金属基板)と、2層目の基板に接合されLEDチップから放射される光の配光を出射するための開口窓を有する3層目の基板(セラミック基板)との積層構造を有する実装基板により構成されるパッケージを備えた発光装置が提案されている(例えば、特許文献1参照)。
しかしながら、上記特許文献1に開示された発光装置では、LEDチップの光出力の経時変化をモニタリングすることができない。
これに対し、図6および図7に示すように、LEDチップ1と、LEDチップ1が実装されるとともにLEDチップ1から放射される光の一部を検出する光検出素子4が設けられた実装基板2’とを備えた発光装置が提案されている(例えば、特許文献2参照)。
ここにおいて、実装基板2’は、第1のシリコン基板20a’を用いて形成されLEDチップ1が一表面側に実装される基板(以下、ベース基板とも称する)20’と、第2のシリコン基板30a’を用いて形成されLEDチップ1から放射される光を出射するための開口窓(以下、第1の開口窓と称する)31’が形成されベース基板20’の上記一表面側に接合された基板(以下、配光用基板とも称する)30’と、第3のシリコン基板40a’を用いて形成されLEDチップ1から放射される光を出射するための開口窓(以下、第2の開口窓と称する)41’が形成されるとともに光検出素子4が形成された基板(以下、光検出素子形成基板とも称する)40’とで構成されている。要するに、実装基板2’は、3枚の基板20’,30’,40’の積層構造を有している。なお、この発光装置では、実装基板2’が、LEDチップ1を収納するパッケージを構成している。
ここにおいて、ベース基板20’は、上記一表面に、LEDチップ1をダイボンドするダイパッド部25ba’が形成され、他表面側に、LEDチップ1の各電極(図示せず)および光検出素子4の各電極47c,47cそれぞれに当該ベース基板20’の厚み方向に沿って設けた貫通孔配線24を介して電気的に接続される4つの外部接続用電極27a,27b,27c,27cが形成され、配光用基板30’は、光検出素子4の各電極47c,47cとベース基板20’において光検出素子4に対応付けられた2つの貫通孔配線24とをそれぞれ電気的に接続する2つの貫通孔配線34が形成されている。
また、ベース基板20’は、図6〜図8に示すように、上記一表面側に、ダイパッド部25ba’と連続一体に形成されLEDチップ1に対応付けられた貫通孔配線24が電気的に接続される引出配線部25bb’と、LEDチップ1におけるベース基板20’側とは反対側に設けられた電極に一端部が接合されるボンディングワイヤ14’の他端部が接合されるパッド25a’とが形成されており、当該パッド25a’とLEDチップ1に対応付けられた貫通孔配線24とが電気的に接続されている。なお、ベース基板20’は、ダイパッド部25ba’直下に、複数のサーマルビア26を設けることで、LEDチップ1で発生する熱を効率的に放熱させることが可能となっている。
上述の発光装置は、実装基板2’により構成されるパッケージの内部空間がLEDチップ1およびボンディングワイヤ14’を封止する透光性材料(例えば、シリコーン樹脂など)からなる封止部5により充実されている。
光検出素子形成基板40’は、第2の開口窓41’の開口面積が、配光用基板30’における光検出素子形成基板40’側の表面での第1の開口窓31’の開口面積よりも小さく設定されており、第2の開口窓41’の周部に光検出素子4の受光部4aが形成されている。
また、上述の発光装置は、光検出素子形成基板40’における配光用基板30’側とは反対側に、第2の開口窓41’を閉塞する透光性部材3’が固着されている。
上述の実装基板2’の形成にあたっては、例えば図9に示すように、光検出素子4などが形成された第3のシリコン基板40a’と配光用基板30’とを低温での直接接合が可能な常温接合法などにより接合する第1の接合工程を行った後、第3のシリコン基板40a’を所望の厚みまで研磨する研磨工程を行い、その後、誘導結合プラズマ(ICP)型のドライエッチング装置などを用いて第3のシリコン基板40a’に第2の開口窓41’を形成する第2の開口窓形成工程を行うことで光検出素子形成基板40’を完成させてから、LEDチップ1がダイパッド部25ba’にダイボンドされボンディングワイヤ14’の結線が行われたベース基板20’と配光用基板30’とを常温接合法などにより接合する第2の接合工程を行うようにしている。
なお、上記特許文献1には、1つの実装基板に、互いに発光色の異なる複数のLEDチップを実装するとともに各LEDチップそれぞれに対応する複数の光検出素子を設けた発光装置も提案されている。
特許第4261925号公報 特開2007−294834号公報
ところで、上記特許文献2に開示された発光装置では、実装基板2’において、LEDチップ1の電極に一端部が接合されるボンディングワイヤ14’の他端部が接合されるパッド25a’をベース基板20’の上記一表面側に露設させ、当該パッド25a’にボンディングワイヤ14’の上記他端部を接合する際にキャピラリなどのワイヤボンディングツールがLEDチップ1に当たらないようにパッド25a’をダイパッド部25ba’から離す必要があり、配光用基板30’の第1の開口窓31’の開口面積の縮小化が制限されるので、発光装置の平面サイズを決める実装基板2’の平面サイズの小型化が制限されてしまう。なお、上記特許文献1に開示された発光装置においても、1層目の基板においてダイパッド部の周囲に、LEDチップの電極とボンディングワイヤを介して電気的に接続されるパッドが形成されているので、上記特許文献2に記載の発光装置と同様、パッケージを構成する実装基板の平面サイズの小型化が制限される。
本発明は上記事由に鑑みて為されたものであり、その目的は、LEDチップから放射される光の一部を検出することが可能であり且つ平面サイズの小型化が可能な発光装置を提供することにある。
請求項1の発明は、LEDチップと、ベース基板、配光用基板および光検出素子形成基板の積層構造を有し前記LEDチップが実装されるとともに前記LEDチップから放射される光の一部を検出する光検出素子が設けられた実装基板とを備え、前記実装基板は、前記ベース基板の一表面側に、前記LEDチップをダイボンドするダイパッド部が形成されるとともに、前記ベース基板の他表面側に、前記LEDチップの各電極および前記光検出素子の各電極それぞれに少なくとも前記ベース基板の厚み方向に沿って設けた第1の貫通孔配線を介して電気的に接続される複数の外部接続用電極が形成され、前記配光用基板、前記光検出素子形成基板には、前記LEDチップから放射される光を出射するための第1の開口窓、第2の開口窓がそれぞれ形成されてなり、前記配光用基板は、前記第1の開口窓の開口面積が前記ベース基板から離れるにつれて徐々に大きくなっており、枠状のリフレクタを兼ねており、前記LEDチップの電極に一端部が接合されるボンディングワイヤの他端部が接合されるパッドが前記ベース基板側とは反対側の表面側に露設され、当該パッドと前記LEDチップに対応付けられた前記第1の貫通孔配線とを電気的に接続する第2の貫通孔配線および前記光検出素子の各電極と前記光検出素子に対応付けられた前記第1の貫通孔配線とを電気的に接続する第3の貫通孔配線が形成されており、前記光検出素子形成基板は、前記第2の開口窓の開口面積が、前記配光用基板の前記表面での前記第1の開口窓の開口面積よりも小さく、前記第2の開口窓の周部に前記光検出素子の受光部が形成されており、前記配光用基板の前記表面側に積層され、前記パッドを露出させる切欠部が前記第2の開口窓に連通する形で形成されていることを特徴とする。
この発明によれば、実装基板は、ベース基板、配光用基板および光検出素子形成基板の積層構造を有し、前記ベース基板の一表面側に、LEDチップをダイボンドするダイパッド部が形成されるとともに、前記ベース基板の他表面側に、前記LEDチップの各電極および光検出素子の各電極それぞれに少なくとも前記ベース基板の厚み方向に沿って設けた第1の貫通孔配線を介して電気的に接続される複数の外部接続用電極が形成され、前記配光用基板、前記光検出素子形成基板には、前記LEDチップから放射される光を出射するための第1の開口窓、第2の開口窓がそれぞれ形成されてなり、前記配光用基板は、前記LEDチップの電極に一端部が接合されるボンディングワイヤの他端部が接合されるパッドが前記ベース基板側とは反対側の表面側に露設され、当該パッドと前記LEDチップに対応付けられた第1の貫通孔配線とを電気的に接続する第2の貫通孔配線および前記光検出素子の各電極と前記光検出素子に対応付けられた前記第1の貫通孔配線とを電気的に接続する第3の貫通孔配線が形成されているので、前記LEDチップから放射される光の一部を検出することが可能であり、しかも、前記LEDチップの電極に一端部が接合されるボンディングワイヤの他端部が接合されるパッドを前記ベース基板に設ける必要がなく、前記LEDチップと前記第1の開口窓、前記第2の開口窓の内側面との距離が、当該パッドの大きさに左右されることがなく、前記第1の開口窓、前記第2の開口窓の開口面積の縮小化を図れるから、前記実装基板の平面サイズの小型化が可能となり、発光装置の平面サイズの小型化が可能となる。
また、この発明によれば、前記光検出素子形成基板は、前記第2の開口窓の開口面積が、前記配光用基板の前記表面での前記第1の開口窓の開口面積よりも小さく、前記第2の開口窓の周部に前記光検出素子の受光部が形成されており、前記配光用基板の前記表面側に積層され、前記パッドを露出させる切欠部が前記第2の開口窓に連通する形で形成されているので、多数個の前記実装基板を有する構造体を形成してから前記実装基板の個片にダイシングするような製造方法を採用する際に切削粉が前記実装基板の内部空間に入るのを防止することが可能となる
請求項2の発明は、請求項1の発明において、前記ベース基板、前記配光用基板および前記光検出素子形成基板が、第1のシリコン基板、第2のシリコン基板および第3のシリコン基板それぞれを用いて形成されていることを特徴とする。
請求項1の発明では、LEDチップから放射される光の一部を検出することが可能であり且つ平面サイズの小型化が可能になるという効果がある。
実施形態1の発光装置を示し、(a)は概略平面図、(b)は(a)のA−A’概略断面図、(c)は(a)のB−B’概略断面図である。 同上の発光装置の概略分解斜視図である。 同上の発光装置における実装基板の形成方法の説明図である。 実施形態2の発光装置を示し、(a)は概略断面図、(b)は要部概略平面図である。 実施形態3の発光装置を示し、(a)は概略断面図、(b)は要部概略平面図である。 従来例の発光装置の概略断面図である。 同上の発光装置の概略分解斜視図である。 同上の発光装置におけるベース基板を示し、(a)は概略平面図、(b)は(a)のA−A’概略断面図、(c)は(a)のB−B’概略断面図である。 同上の発光装置における実装基板の形成方法の説明図である。
(実施形態1)
以下、本実施形態の発光装置について図1および図2に基づいて説明する。
本実施形態の発光装置は、LEDチップ1と、LEDチップ1が実装されるとともにLEDチップ1から放射される光の一部を検出する光検出素子4が設けられた実装基板2とを備えている。
ここにおいて、実装基板2は、第1のシリコン基板20aを用いて形成されLEDチップ1が一表面側に実装される基板(以下、ベース基板とも称する)20と、第2のシリコン基板30aを用いて形成されLEDチップ1から放射される光を出射するための開口窓(以下、第1の開口窓と称する)31が形成されベース基板20の上記一表面側に接合された基板(以下、配光用基板とも称する)30と、第3のシリコン基板40aを用いて形成されLEDチップ1から放射される光を出射するための開口窓(以下、第2の開口窓と称する)41が形成されるとともに光検出素子4が形成された基板(以下、光検出素子形成基板とも称する)40とで構成されている。要するに、実装基板2は、3枚の基板20,30,40の積層構造を有している。なお、本実施形態の発光装置では、実装基板2が、LEDチップ1を収納するパッケージを構成している。
ここにおいて、光検出素子形成基板40は、第2の開口窓41の開口面積が、配光用基板30における光検出素子形成基板40側の表面での第1の開口窓31の開口面積よりも小さく設定されており、第2の開口窓41の周部に光検出素子4の受光部4aが形成されている。ここで、光検出素子4の受光部4aは、光検出素子形成基板40におけるベース基板20との対向面側に形成されている。
また、本実施形態の発光装置は、実装基板2により構成されるパッケージの内部空間がLEDチップ1および当該LEDチップ1に電気的に接続されたボンディングワイヤ14を封止する透光性材料(例えば、シリコーン樹脂など)からなる封止部5により充実されている。また、本実施形態の発光装置は、光検出素子形成基板40における配光用基板30側とは反対側に、第2の開口窓41を閉塞する透光性部材(図示せず)を固着してもよい。
上述のベース基板20、配光用基板30および光検出素子形成基板40の外周形状は矩形状であり、配光用基板30および光検出素子形成基板40はベース基板20と同じ外形寸法に形成されている。また、光検出素子形成基板40の厚み寸法は、ベース基板20および配光用基板30の厚み寸法に比べて小さく設定されている。
また、ベース基板20の基礎となる第1のシリコン基板20a、配光用基板30の基礎となる第2のシリコン基板30a、光検出素子形成基板40の基礎となる第3のシリコン基板40aとしては、導電形がn形で一表面が(100)面の単結晶シリコン基板を用いており、配光用基板30の開口窓31の内側面が、アルカリ系溶液(例えば、TMAH溶液、KOH溶液など)を用いた異方性エッチングにより形成された(111)面により構成されており、LEDチップ1から放射された光を前方へ反射するミラーを構成している。要するに、本実施形態では、配光用基板30がLEDチップ1から側方へ放射された光を前方へ反射させる枠状のリフレクタを兼ねている。
ところで、本実施形態の発光装置では、LEDチップ1として、結晶成長用基板として導電性基板を用い厚み方向の両面に電極12a,12bが形成された可視光LEDチップ(例えば、青色LEDチップ、赤色LEDチップ、緑色LEDチップなど)を用いており、光検出素子4をフォトダイオードにより構成している。なお、LEDチップ1の構造や発光色などは特に限定するものではなく、紫外線LEDチップでもよい。
一方、ベース基板20は、第1のシリコン基板20aの上記一表面側(つまり、ベース基板20の上記一表面側)に、LEDチップ1をダイボンドするダイパッド部25ba、ダイパッド部25baと連続一体に形成されLEDチップ1の電極12bに対応付けられた第1の貫通孔配線24と電気的に接続された引き出し配線部25bb、配光用基板30の第2の貫通孔配線34aを介して後述のパッド37aと電気的に接続される導体パターン25a、配光用基板30の第3の貫通孔配線34c,34cを介して光検出素子4の各電極47c,47cと電気的に接続される導体パターン25c,25cなどが形成され、第1のシリコン基板20aの他表面側(つまり、ベース基板20の他表面側)に、LEDチップ1の各電極12a,12bおよび光検出素子4の各電極47c,47cそれぞれに第1のシリコン基板20aの厚み方向(つまり、ベース基板20の厚み方向)に沿って設けた第1の貫通孔配線24を介して電気的に接続される複数の外部接続用電極27a,27b,27c,27cが形成されている。
また、配光用基板30は、LEDチップ1におけるダイパッド部25ba側とは反対側の電極12aに一端部が接合されるボンディングワイヤ14の他端部が接合される上述のパッド37aがベース基板20側とは反対側の表面側に露設され、当該パッド37aとLEDチップ1の電極12aに対応付けられた第1の貫通孔配線24とを電気的に接続する第2の貫通孔配線34aおよび光検出素子4の各電極47c,47cと光検出素子4の各電極47c,47cに対応付けられた第1の貫通孔配線24,24とを電気的に接続する第3の貫通孔配線34c,34cが形成されている。ここで、本実施形態では、配光用基板30が、パッド形成基板を構成している。なお、LEDチップ1としては、厚み方向の一面側に両電極12a,12bが形成されたものを用いてもよく、この場合は、パッド形成基板を構成する配光用基板30に、LEDチップ1の各電極12a,12bそれぞれがボンディングワイヤ14を介して電気的に接続されるパッド37aを形成するとともに各パッド37aそれぞれに電気的に接続される第2の貫通孔配線34aを形成すればよい。
上述のベース基板20の上記一表面側においてLEDチップ1の電極12bがダイボンドされて電気的に接続されるダイパッド部25baは、矩形状に形成されており、上述のように第1の貫通孔配線24との接続部位となる引き出し配線部25bbが連続一体に形成されている。ここにおいて、本実施形態の発光装置では、配光用基板30のベース基板20側の表面における第1の開口窓31の開口サイズをダイパッド部25baのサイズよりもやや大きく設定してあり、引き出し配線部25bbの一部が、平面視において配光用基板30における第1の開口窓31の周部に重なる位置に配置されている。また、ベース基板20は、第1のシリコン基板20aの上記一表面側に、配光用基板30と接合するための接合用金属層29も形成されている。
また、ベース基板20は、第1のシリコン基板20aの上記他表面側に、第1のシリコン基板20aよりも熱伝導率の高い金属材料からなる矩形状の放熱用パッド部28が形成され、ダイパッド部25baと放熱用パッド部28とが第1のシリコン基板20aよりも熱伝導率の高い金属材料(例えば、Cuなど)からなる複数(本実施形態では、9つ)の円柱状のサーマルビア26を介して熱的に結合されており、LEDチップ1で発生した熱が各サーマルビア26および放熱用パッド部28を介して放熱されるようになっている。
ところで、ベース基板20は、第1のシリコン基板20aに、上述の4つの第1の貫通孔配線24それぞれが内側に形成される4つの貫通孔22aと、上述の9つのサーマルビア26それぞれが内側に形成される9つの貫通孔22bとが厚み方向に貫設され、第1のシリコン基板20aの上記一表面および上記他表面と各貫通孔22a,22bの内面とに跨って熱酸化膜(シリコン酸化膜)からなる第1の絶縁膜23が形成されており、ダイパッド部25ba、引き出し配線部25bb、各導体パターン25c,25c、接合用金属層29、各外部接続用電極27a,27b,27c,27c、放熱用パッド部28、各貫通孔配線24および各サーマルビア26が第1のシリコン基板20aと電気的に絶縁されている。
ここにおいて、ダイパッド部25ba、引き出し配線部25bb、各導体パターン25c,25c、接合用金属層29、各外部接続用電極27a,27b,27c,27c、放熱用パッド部28は、第1の絶縁膜23上に形成されたTi膜と当該Ti膜上に形成されたAu膜との積層膜により構成されており、第1のシリコン基板20aの上記一表面側のダイパッド部25ba、引き出し配線部25bb、各導体パターン25c,25c、接合用金属層29を同時に形成し、第1のシリコン基板20aの上記他表面側の各外部接続用電極27a,27b,27c,27c、放熱用パッド部28を同時に形成してある。なお、本実施形態では、第1の絶縁膜23上のTi膜の膜厚を15〜50nm、Ti膜上のAu膜の膜厚を500nmに設定してあるが、これらの数値は一例であって特に限定するものではない。また、各Au膜の材料は、純金に限らず不純物を添加したものでもよい。また、各Au膜と第1の絶縁膜23との間に密着性改善用の密着層としてTi膜を介在させてあるが、密着層の材料はTiに限らず、例えば、Cr、Nb、Zr、TiN、TaNなどでもよい。また、第1の貫通孔配線24およびサーマルビア26の材料としては、Cuを採用しているが、Cuに限らず、例えば、Niなどを採用してもよい。
配光用基板30は、第2のシリコン基板30aの一表面側に、ベース基板20の3つの導体パターン25a,25c,25cと接合されて電気的に接続される3つの導体パターン35a,35c,35cが形成されるとともに、ベース基板20の接合用金属層29と接合される接合用金属層36が形成されている。また、配光用基板30は、第2のシリコン基板30aの他表面側に、導体パターン35aに第2の貫通孔配線34aを介して電気的に接続されるパッド37aが形成され、導体パターン35c,35cに第3の貫通孔配線34c,34cを介して電気的に接続される導体パターン37c,37cが形成されるとともに、光検出素子形成基板40と接合するための接合用金属層38が形成されている。
また、配光用基板30は、第2のシリコン基板30aに、上述の3つの貫通孔配線34a,34c,34cが内側に形成される3つの貫通孔32が厚み方向に貫設され、第2のシリコン基板30aの上記一表面および上記他表面と各貫通孔32の内面とに跨って熱酸化膜(シリコン酸化膜)からなる第2の絶縁膜33が形成されており、パッド37a、各導体パターン35a,35c,35c,37c,37cおよび各接合用金属層36,38および各貫通孔配線34a,34c,34cが第2のシリコン基板30aと電気的に絶縁されている。ここにおいて、パッド37a、各導体パターン35a,35c,35c,37c,37cおよび各接合用金属層36,38は、第2の絶縁膜33上に形成されたTi膜と当該Ti膜上に形成されたAu膜との積層膜により構成されており、第2のシリコン基板30aの上記一表面側の導体パターン35a,35c,35c、接合用金属層36を同時に形成し、第2のシリコン基板30aの上記他表面側のパッド37a、導体パターン37c,37c、接合用金属層38を同時に形成してある。なお、本実施形態では、第2の絶縁膜33上のTi膜の膜厚を15〜50nm、Ti膜上のAu膜の膜厚を500nmに設定してあるが、これらの数値は一例であって特に限定するものではない。ここにおいて、各Au膜の材料は、純金に限らず不純物を添加したものでもよい。また、各Au膜と第2の絶縁膜33との間に密着性改善用の密着層としてTi膜を介在させてあるが、密着層の材料はTiに限らず、例えば、Cr、Nb、Zr、TiN、TaNなどでもよい。また、各貫通孔配線34a,34c,34cの材料としては、Cuを採用しているが、Cuに限らず、例えば、Niなどを採用してもよい。
光検出素子形成基板40は、第3のシリコン基板40aの一表面側に、配光用基板30の導体パターン37c,37cと接合されて電気的に接続される光検出素子4の電極47c,47cが形成されるとともに、配光用基板30の接合用金属層38と接合される接合用金属層48が形成されている。ここにおいて、光検出素子形成基板40は、第2の開口窓41のみに連通して配光用基板30のパッド37aを露出させる切欠部44が形成されている。また、光検出素子形成基板40に形成された光検出素子4は、フォトダイオードであり、当該フォトダイオードのp形領域4aおよびn形領域4b(本実施形態では、第3のシリコン基板40a)それぞれと電極47c,47cとが後述の第3の絶縁膜43に形成したコンタクトホール(図示せず)を通して電気的に接続されている。
また、光検出素子形成基板40は、第3のシリコン基板40aの上記一表面側にシリコン酸化膜からなる第3の絶縁膜43が形成されており、当該第3の絶縁膜43がフォトダイオードの反射防止膜を兼ねている。また、各電極47c,47cおよび接合用金属層48は、第3の絶縁膜43上に形成されたTi膜と当該Ti膜上に形成されたAu膜との積層膜により構成されており、同時に形成してある。なお、本実施形態では、第3の絶縁膜43上のTi膜の膜厚を15〜50nm、Ti膜上のAu膜の膜厚を500nmに設定してあるが、これらの数値は一例であって特に限定するものではない。ここにおいて、各Au膜の材料は、純金に限らず不純物を添加したものでもよい。また、各Au膜と第3の絶縁膜43との間に密着性改善用の密着層としてTi膜を介在させてあるが、密着層の材料はTiに限らず、例えば、Cr、Nb、Zr、TiN、TaNなどでもよい。
封止部5は、透光性材料(例えば、シリコーン樹脂など)により形成されベース基板20の上記一表面側においてLEDチップ1および当該LEDチップ1に接続されたボンディングワイヤ14を封止している。ここにおいて、封止部5の透光性材料は、シリコーン樹脂に限らず、例えば、アクリル樹脂、エポキシ樹脂、ポリカーボネート樹脂、ガラスなどを採用してもよい。
また、上記透光性部材は、透光性材料(例えば、シリコーン樹脂、アクリル樹脂、エポキシ樹脂、ポリカーボネート樹脂、ガラスなど)からなる透光性基板を用いて形成してある。ここで、上記透光性部材は、実装基板2と同じ外周形状の矩形板状に形成されており、実装基板2側とは反対の光取り出し面に、LEDチップ1から放射された光の全反射を抑制する微細凹凸構造が形成されている。ここにおいて、上記透光性部材の光取り出し面に形成する微細凹凸構造は、多数の微細な凹部が2次元周期構造を有するように形成されている。なお、上述の微細凹凸構造は、例えば、レーザ加工技術やエッチング技術やインプリントリソグラフィ技術などを利用して形成すればよい。また、微細凹凸構造の周期は、LEDチップ1の発光ピーク波長の1/4〜100倍程度の範囲で適宜設定すればよい。
本実施形態の発光装置の製造にあたっては、例えば、図3に示すように、光検出素子4および接合用金属層48が形成された第3のシリコン基板40aと配光用基板30とを低温での直接接合が可能な常温接合法などにより接合する第1の接合工程を行った後、第3のシリコン基板40aを所望の厚みまで研磨する研磨工程を行い、その後、誘導結合プラズマ(ICP)型のドライエッチング装置などを用いて第3のシリコン基板40aに第2の開口窓41を形成する第2開口窓形成工程を行うことで光検出素子形成基板40を完成させてから、LEDチップ1がダイパッド部25baにダイボンドされたベース基板20と配光用基板30とを常温接合法などにより接合する第2の接合工程を行い、続いて、LEDチップ1の電極12aと配光用基板30のパッド37aとをボンディングワイヤ14により電気的に接続するワイヤボンディング工程を行い、その後、封止部5を形成する封止部形成工程を行い、上記透光性部材を実装基板2に固着する透光性部材固着工程を行うようにすればよい。ここにおいて、常温接合法では、接合前に互いの接合表面へアルゴンのプラズマ若しくはイオンビーム若しくは原子ビームを真空中で照射して各接合表面の清浄化・活性化を行ってから、接合表面同士を接触させ、常温下で直接接合する。本実施形態の発光装置の製造にあたっては、上述の第1の接合工程および第2の接合工程において、低温での直接接合が可能な常温接合法を採用しているので、各接合工程で光検出素子4やLEDチップ1のジャンクション温度が最大ジャンクション温度を超えるのを防止することができ、光検出素子4やLEDチップ1に熱ダメージが生じるのを防止することができる。なお、上述の各接合工程で採用している常温接合法では、各接合表面の清浄化・活性化を行ってから、常温下で適宜の荷重を印加しいているが、常温下に限らず、例えば、光検出素子4およびLEDチップ1へ熱ダメージが生じない温度(光検出素子4およびLEDチップ1それぞれのジャンクション温度が最大ジャンクション温度を超えない温度)であれば、加熱条件下(例えば、80℃〜100℃程度に加熱した条件下)において適宜の荷重を印加するようにしてもよく、加熱条件下において適宜の荷重を印加して接合することで、接合信頼性をより一層高めることが可能となる。
上述の第1の接合工程では、第3のシリコン基板40aの接合用金属層48と配光用基板30の接合用金属層38とが接合されるとともに、第3のシリコン基板40aの電極47c,47cと配光用基板30の導体パターン37c,37cとが接合され電気的に接続される。ここで、電極47c,47cと導体パターン37c,37cとの接合部位は、第3の貫通孔配線34c,34cに重なる領域からずらしておけば、電極47c,47cと導体パターン37c,37cとの互いの接合面の平坦度を高めることができ、接合歩留まりを高めることができるとともに接合信頼性を高めることができる。また、第2の接合工程では、ベース基板20の接合用金属層29と配光用基板30の接合用金属層36とが接合されるとともに、ベース基板20の導体パターン25a,25c,25cと配光用基板30の導体パターン35a,35c,35cとが接合され電気的に接続される。ここで、導体パターン25a,25c,25cと導体パターン35a,35c,35cとの接合部位は、第1の貫通孔配線24,24,24に重なる領域および第2の貫通孔配線34a、第3の貫通孔配線34c,34cに重なる領域からずらしておけば、導体パターン25a,25c,25cと導体パターン35a,35c,35cとの互いの接合面の平坦度を高めることができ、接合歩留まりを高めることができるとともに接合信頼性を高めることができる。
また、本実施形態の発光装置の製造にあたっては、上述の各シリコン基板20a,30a,40aとして、それぞれベース基板20、配光用基板30、光検出素子形成基板40を多数形成可能なシリコンウェハを用いるとともに、上述の透光性基板として上記透光性部材を多数形成可能なウェハ状のもの(透光性ウェハ)を用い、上述の第1の接合工程、研磨工程、第2の接合工程、光取出窓形成工程、第2の接合工程、実装基板2により構成されるパッケージの内部空間に透光性材料を充填して封止部5を形成する封止部形成工程、封止部形成工程の後で実装基板2と上記透光性部材とを接合する第3の接合工程などの各工程をウェハレベルで行うことでウェハレベルパッケージ構造体を形成してから、ダイシング工程により実装基板2のサイズに分割するようにすれば、ベース基板20と配光用基板30と光検出素子形成基板40と上記透光性部材とが同じ外形サイズとなり、小型化が図れるとともに、製造が容易になる。
以上説明した本実施形態の発光装置では、複数の基板20,30,40の積層構造を有する実装基板2は、1層目の基板(ベース基板)20の上記一表面側に、LEDチップ1をダイボンドするダイパッド部25baが形成されるとともに、当該1層目の基板20の上記他表面側に、LEDチップ1の各電極12a,12bおよび光検出素子4の各電極47c,47cそれぞれに少なくとも当該1層目の基板20の厚み方向に沿って設けた第1の貫通孔配線24を介して電気的に接続される複数の外部接続用電極27a,27b,27c,27cが形成され、1層目以外の基板30,40には、LEDチップ1から放射される光を出射するための開口窓31,41が形成されてなり、1層目以外の基板(配光用基板)30として、少なくとも、LEDチップ1の電極12aに一端部が接合されるボンディングワイヤ14の他端部が接合されるパッド37aが1層目の基板20側とは反対側の表面側に露設され、当該パッド37aとLEDチップ1に対応付けられた第1の貫通孔配線24とを電気的に接続する第2の貫通孔配線34aおよび光検出素子4の各電極47c,47cと光検出素子4に対応付けられた第1の貫通孔配線24,24とを電気的に接続する第3の貫通孔配線34c,34cが形成されたパッド形成基板を備えているので、LEDチップ1から放射される光の一部を検出することが可能であり、しかも、LEDチップ1の電極12aに一端部が接合されるボンディングワイヤ14の他端部が接合されるパッド37aを1層目の基板20に設ける必要がなく、LEDチップ1と1層目以外の基板30,40の開口窓31,41の内側面との距離が、当該パッド37aの大きさに左右されることがなく、1層目以外の基板30,40の開口窓31,41の開口面積の縮小化を図れるから、実装基板2の平面サイズの小型化が可能となり、発光装置の平面サイズの小型化が可能となる。なお、LEDチップ1の電極12aにボンディングワイヤ14を介して電気的に接続されるパッド37aを、3層目の基板(光検出素子形成基板)40における1層目の基板20側とは反対側の表面に設けて、3層目の基板40に当該パッド37aに電気的に接続される貫通孔配線を設けるようにしてもよい。
また、本実施形態の発光装置では、実装基板2が、1層目以外の基板30,40として、パッド形成基板である配光用基板30の他に、配光用基板30の上記表面側に積層されパッド37aを露出させる切欠部44が第2の開口窓41のみに連通する形で形成された基板(光検出素子形成基板)40を有しているので、多数個の実装基板2を有する構造体を形成してから実装基板2の個片にダイシングするような製造方法を採用する際に切削粉がパッケージの内部空間に入るのを防止することが可能となる。
ところで、本実施形態の発光装置は、LEDチップ1から放射された光の一部を検出する光検出素子4を備えているので、例えば、LEDチップ1として赤色光を放射する赤色LEDチップを用いた発光装置と、LEDチップ1として緑色光を放射する緑色LEDチップを用いた発光装置と、LEDチップ1として青色光を放射する青色LEDチップを用いた発光装置とを同一の回路基板上に実装するとともに、当該回路基板に各発光装置のLEDチップ1へ駆動電流を供給する駆動回路部と、各光検出素子4の出力が目標値に保たれるように駆動回路部から各発光装置へ供給する駆動電流を制御する制御回路部とを設けた照明装置を構成すれば、各発光色ごとのLEDチップ1の温度特性や寿命特性の違いによらず所望の光色や色温度の白色光を得ることが可能となる。
(実施形態2)
本実施形態の発光装置の基本構成は実施形態1と略同じであり、図4に示すように、1層目の基板(ベース基板)20に複数(ここでは、4つ)のLEDチップ1が搭載されるとともに、3層目の基板(光検出素子形成基板)40に各LEDチップ1それぞれから放射される光の一部を各別に検出する複数(ここでは、4つ)の光検出素子4が設けられている点などが相違する。なお、実施形態1と同様の構成要素には同一の符号を付して説明を省略する。
また、本実施形態の発光装置では、各LEDチップ1として互いに発光色の異なる可視光LEDチップを用いており、各LEDチップ1それぞれが互いに異なるダイパッド部25baにダイボンドされており、各LEDチップ1の電極12aがボンディングワイヤ14を介して2層目の基板(配光用基板)30の互いに異なるパッド37aに各別に接続されている。ここにおいて、本実施形態では、4つのLEDチップ1として、赤色LEDチップと、緑色LEDチップと、青色LEDチップと、黄色LEDチップとを採用しており、赤色光と緑色光と青色光と黄色光との混色光として白色光を得ることができる。ただし、各LEDチップ1の発光色は特に限定するものではなく、所望の混色光に応じて適宜選択すればよい。
ところで、本実施形態の発光装置では、複数のLEDチップ1が1つのベース基板20に搭載されているのに対して、配光用基板30の第1の開口窓31および光検出素子形成基板40の第2の開口窓41を1つずつとしてあるので、各光検出素子4の検出精度を高めるために、第1の開口窓31を各LEDチップ1の収納空間に区分する遮光壁を設けてもよいし、あるいは、各光検出素子4を、例えば、可視光域全域に分光感度を有するフォトダイオードとLEDチップ1の発光色の波長域の光を選択的に透過させるフィルタとで構成するようにしてもよく、後者の方が、発光装置の平面サイズのより一層の小型化を図れる。なお、この種のフィルタとしては、例えば、屈折率が互いに異なる2種類の誘電体膜(例えば、TiO膜とSiO膜)が周期的に積層された構造を採用すればよい。また、発光色が異なる複数種のLEDチップ1に対して光検出素子4を1つだけ設け、各発光色のLEDチップ1をサイクリックに点灯するように制御回路部が駆動回路部を制御するようにすれば、発光色の異なる複数種のLEDチップ1の光を1つの光検出素子4により各別に検出することもできる。
(実施形態3)
本実施形態の発光装置の基本構成は実施形態1と略同じであり、図4に示すように、3層目の基板(光検出素子形成基板)40の切欠部44が、平面視において第2の開口窓41だけでなく光検出素子形成基板40の外側の空間とも連通している点などが相違する。なお、実施形態1と同様の構成要素には同一の符号を付して説明を省略する。
本実施形態の発光装置では、実施形態1の発光装置に比べて、光検出素子形成基板40における第2の開口窓41の周部の幅を狭くすることが可能となり、平面サイズのより一層の小型化を図ることが可能となる。
なお、本実施形態の発光装置を実施形態1と同様の製造方法により製造する場合には、ダイシング工程において、切削粉が発生しにくいダイシング技術を適用することが好ましい。
ところで、上記各実施形態では、実装基板2を3枚の基板20,30,40により構成してあるが、3枚に限らず、例えば、2枚や4枚でもよい。ここで、2枚の場合には、基板30と基板40とを合わせたものと同様の形状・機能を有する基板を1層目の基板20に積層すればよい。
1 LEDチップ
2 実装基板
4 光検出素子
12a,12b 電極
14 ボンディングワイヤ
20 基板(ベース基板)
24 第1の貫通孔配線
25ba ダイパッド部
27a,27b,27c,27c 外部接続用電極
30 基板(配光用基板,パッド形成基板)
34a 第2の貫通孔配線
34c 第3の貫通孔配線
37a パッド
40 基板(光検出素子形成基板)
44 切欠部
47c,47c 電極

Claims (2)

  1. LEDチップと、ベース基板、配光用基板および光検出素子形成基板の積層構造を有し前記LEDチップが実装されるとともに前記LEDチップから放射される光の一部を検出する光検出素子が設けられた実装基板とを備え、前記実装基板は、前記ベース基板の一表面側に、前記LEDチップをダイボンドするダイパッド部が形成されるとともに、前記ベース基板の他表面側に、前記LEDチップの各電極および前記光検出素子の各電極それぞれに少なくとも前記ベース基板の厚み方向に沿って設けた第1の貫通孔配線を介して電気的に接続される複数の外部接続用電極が形成され、前記配光用基板、前記光検出素子形成基板には、前記LEDチップから放射される光を出射するための第1の開口窓、第2の開口窓がそれぞれ形成されてなり、前記配光用基板は、前記第1の開口窓の開口面積が前記ベース基板から離れるにつれて徐々に大きくなっており、枠状のリフレクタを兼ねており、前記LEDチップの電極に一端部が接合されるボンディングワイヤの他端部が接合されるパッドが前記ベース基板側とは反対側の表面側に露設され、当該パッドと前記LEDチップに対応付けられた前記第1の貫通孔配線とを電気的に接続する第2の貫通孔配線および前記光検出素子の各電極と前記光検出素子に対応付けられた前記第1の貫通孔配線とを電気的に接続する第3の貫通孔配線が形成されており、前記光検出素子形成基板は、前記第2の開口窓の開口面積が、前記配光用基板の前記表面での前記第1の開口窓の開口面積よりも小さく、前記第2の開口窓の周部に前記光検出素子の受光部が形成されており、前記配光用基板の前記表面側に積層され、前記パッドを露出させる切欠部が前記第2の開口窓に連通する形で形成されていることを特徴とする発光装置。
  2. 前記ベース基板、前記配光用基板および前記光検出素子形成基板が、第1のシリコン基板、第2のシリコン基板および第3のシリコン基板それぞれを用いて形成されていることを特徴とする請求項1記載の発光装置。
JP2009137541A 2009-06-08 2009-06-08 発光装置 Expired - Fee Related JP5351620B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009137541A JP5351620B2 (ja) 2009-06-08 2009-06-08 発光装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009137541A JP5351620B2 (ja) 2009-06-08 2009-06-08 発光装置

Publications (2)

Publication Number Publication Date
JP2010283291A JP2010283291A (ja) 2010-12-16
JP5351620B2 true JP5351620B2 (ja) 2013-11-27

Family

ID=43539750

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009137541A Expired - Fee Related JP5351620B2 (ja) 2009-06-08 2009-06-08 発光装置

Country Status (1)

Country Link
JP (1) JP5351620B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111710769A (zh) * 2020-06-19 2020-09-25 深圳成光兴光电技术股份有限公司 一种led晶元封装结构及其制作工艺

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0832118A (ja) * 1994-07-19 1996-02-02 Rohm Co Ltd 発光ダイオード
JP2000277813A (ja) * 1999-03-26 2000-10-06 Matsushita Electric Works Ltd 光源装置
JP4241184B2 (ja) * 2002-07-25 2009-03-18 パナソニック電工株式会社 光電素子部品
JP4261925B2 (ja) * 2003-01-21 2009-05-13 京セラ株式会社 発光素子収納用パッケージおよび発光装置
JP5192666B2 (ja) * 2006-03-28 2013-05-08 パナソニック株式会社 発光装置
JP2007288050A (ja) * 2006-04-19 2007-11-01 Shinko Electric Ind Co Ltd 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
JP2010283291A (ja) 2010-12-16

Similar Documents

Publication Publication Date Title
JP5192666B2 (ja) 発光装置
JP5243806B2 (ja) 紫外光発光装置
JP5010203B2 (ja) 発光装置
JPWO2008123020A1 (ja) 半導体装置及びその製造方法
JP5010366B2 (ja) 発光装置
JP5010198B2 (ja) 発光装置
JP4877239B2 (ja) 発光装置の製造方法
JP5010199B2 (ja) 発光装置
JP5390938B2 (ja) 発光装置
JP5102652B2 (ja) 発光装置
JP5351624B2 (ja) Ledモジュール
JP5351620B2 (ja) 発光装置
JP2009010048A (ja) 発光装置
JP2009177095A (ja) 発光装置
JP5102605B2 (ja) 発光装置およびその製造方法
JP5192847B2 (ja) 発光装置
JP2009177099A (ja) 発光装置
JP5192667B2 (ja) 発光装置
JP2011009559A (ja) 発光装置
JP2009130294A (ja) 実装方法
JP5475954B2 (ja) 発光装置
JP5554900B2 (ja) チップの実装方法
JP2009130293A (ja) 実装方法
JP2009177101A (ja) 発光装置
JP2009158506A (ja) 発光装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20120118

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120412

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130312

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130513

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130730

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130823

R150 Certificate of patent or registration of utility model

Ref document number: 5351620

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees