JP2009130293A - 実装方法 - Google Patents

実装方法 Download PDF

Info

Publication number
JP2009130293A
JP2009130293A JP2007306572A JP2007306572A JP2009130293A JP 2009130293 A JP2009130293 A JP 2009130293A JP 2007306572 A JP2007306572 A JP 2007306572A JP 2007306572 A JP2007306572 A JP 2007306572A JP 2009130293 A JP2009130293 A JP 2009130293A
Authority
JP
Japan
Prior art keywords
substrate
chip
bonding
mounting
stage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007306572A
Other languages
English (en)
Other versions
JP5314269B2 (ja
Inventor
Takeshi Nakasuji
威 中筋
Yoshiharu Sanagawa
佳治 佐名川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Panasonic Electric Works Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Electric Works Co Ltd filed Critical Panasonic Electric Works Co Ltd
Priority to JP2007306572A priority Critical patent/JP5314269B2/ja
Publication of JP2009130293A publication Critical patent/JP2009130293A/ja
Application granted granted Critical
Publication of JP5314269B2 publication Critical patent/JP5314269B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Die Bonding (AREA)
  • Led Device Packages (AREA)

Abstract

【課題】熱伝導性を有する基板上に複数個のチップを実装するにあたって、基板やチップの特性を劣化させることなく実装することが可能な実装方法を提供する。
【解決手段】ダイボンド装置のステージ１１０の表面側に基板たるウェハ２００を載置する基板載置工程を行い、その後、チップたるＬＥＤチップ１とステージ１１０の表面側に載置されたウェハ２００との互いの接合面を接触させＬＥＤチップ１側から加熱することによりＬＥＤチップ１とウェハ２００との互いの接合面を加熱して両者を接合させる接合工程を行う。基板載置工程においては、ウェハ２００におけるＬＥＤチップ１の接合予定領域とステージ１１０との間に断熱層１１３が介在する形でウェハ２００をステージ１１０の表面側に載置する。
【選択図】図１

Description

本発明は、熱伝導性を有する基板上に複数個のチップを実装する実装方法に関するものである。
従来から、基板上にチップを実装する実装方法として、ステージ上に基板を載置し、基板を加熱した状態で基板と同じ温度まで加熱したチップを基板に接合する実装方法（例えば、特許文献１参照）や、加熱したチップを基板側へ押し付けて接合する実装方法（例えば、特許文献２参照）が提案されている。
特開平７−１３０７９５号公報 特開２００６−２８６７９９号公報
しかしながら、上記特許文献１に記載された実装方法のように基板側を加熱する実装方法では、熱伝導性を有する基板上に複数個のチップを実装する場合、全てのチップの実装が終わるまで基板を高温に維持することになるので、初期に基板に実装されたチップの特性劣化や基板に形成されている機能部（例えば、貫通孔配線など）の劣化の原因となることがあった。
また、上記特許文献２に記載された実装方法のようにチップ側から加熱する実装方法では、熱伝導性を有する基板上に複数個のチップを実装する場合、チップからの熱が基板を介してステージの広い範囲に拡散されてしまい接合界面の温度が低下してしまうので、チップの耐熱温度以上にチップを加熱する必要が生じる可能性がある。
本発明は上記事由に鑑みて為されたものであり、その目的は、熱伝導性を有する基板上に複数個のチップを実装するにあたって、基板やチップの特性を劣化させることなく実装することが可能な実装方法を提供することにある。
請求項１の発明は、熱伝導性を有する基板上に複数個のチップを実装する実装方法であって、ステージの表面側に基板を載置する基板載置工程と、チップとステージの表面側に載置された基板との互いの接合面を接触させチップ側から加熱することによりチップと基板との互いの接合面を加熱して両者を接合させる接合工程とを備え、基板載置工程においては、基板におけるチップの接合予定領域とステージとの間に少なくとも空気層からなる断熱層が介在する形で基板をステージの前記表面側に載置することを特徴とする。
この発明によれば、基板載置工程において、基板におけるチップの接合予定領域とステージとの間に少なくとも空気層からなる断熱層が介在する形で基板をステージの前記表面側に載置してから、接合工程において、チップとステージの表面側に載置された基板との互いの接合面を接触させチップ側から加熱することによりチップと基板との互いの接合面を加熱して両者を接合させるので、熱伝導性を有する基板上に複数個のチップを実装するにあたって、接合工程において、チップ側からの熱が基板を介してステージに拡散されるのを防止することができ、チップと基板との接合界面を効率良く加熱することができるから、基板やチップの特性を劣化させることなく実装することが可能になる。
請求項２の発明は、請求項１の発明において、前記基板載置工程では、前記基板における前記接合予定領域と前記断熱層との間に断熱板が介在する形で前記基板を前記ステージの前記表面側に載置することを特徴とする。
この発明によれば、前記接合工程において前記チップに印加される圧力により前記基板に生じる応力を低減でき、前記基板が撓むことによる実装性の低下、前記基板や前記チップへの残留応力の発生、前記基板の破損などを防止することができる。
請求項３の発明は、請求項２の発明において、前記基板載置工程では、前記断熱板として、前記断熱層の形成される空間に連通する複数の開孔部を有するものを用いることを特徴とする。
この発明によれば、前記接合工程において、前記チップ側からの加熱によって前記チップと前記基板との接合界面をより効率良く加熱することができるから、前記チップを加熱するボンディングヘッドの加熱温度の低温化を図れる。
請求項４の発明は、請求項１の発明において、前記基板載置工程では、前記ステージとして前記表面において前記各接合予定領域それぞれに対応する領域に凹部が形成されたものを用い、各凹部内の空気層により前記断熱層を形成することを特徴とする。
この発明によれば、前記基板載置工程において、別部材を用いることなく前記断熱層を形成することができ、また、前記接合工程において、前記ステージへ逃げるに熱を低減できる。
請求項５の発明は、請求項４の発明において、前記基板載置工程では、前記基板を前記ステージとの間に断熱板が介在する形で前記ステージの前記表面側に載置することを特徴とする。
この発明によれば、前記基板載置工程において、前記基板と前記ステージとの間に断熱板を介在させるので、前記接合工程において、前記ステージへ逃げる熱をより低減できる。
請求項６の発明は、請求項５の発明において、前記基板載置工程では、前記断熱板として、前記断熱層の形成される空間に連通する複数の開孔部が形成されたものを用いることを特徴とする。
この発明によれば、前記接合工程において、前記ステージへ逃げる熱をより一層低減できる。
請求項７の発明は、請求項１ないし請求項６の発明において、前記接合工程では、前記チップを吸着する吸着コレットとして前記チップの一部を凹所に収納して吸着するものを用い、吸着コレットにより前記チップを吸着保持した状態で前記チップと前記基板との互いの接合面を接触させることを特徴とする。
この発明によれば、前記接合工程において、前記チップを効率的に昇温させることができる。
請求項１の発明は、熱伝導性を有する基板上に複数個のチップを実装するにあたって、基板やチップの特性を劣化させることなく実装することが可能になるという効果がある。
（実施形態１）
以下では、本実施形態の実装方法を適用して製造するデバイスの一例であってチップとしてＬＥＤチップを備えた発光装置について図２〜図６に基づいて説明し、その後、本実施形態の実装方法について図１に基づいて説明する。
発光装置は、可視光（例えば、赤色光、緑色光、青色光など）を放射する１つのＬＥＤチップ１と、ＬＥＤチップ１を収納する収納凹所２ａが一表面に形成され収納凹所２ａの内底面にＬＥＤチップ１が実装された実装基板２と、実装基板２の上記一表面側において収納凹所２ａを閉塞する形で実装基板２に固着された透光性部材３と、実装基板２に設けられＬＥＤチップ１から放射された光を検出する光検出素子４と、実装基板２に設けられ光検出素子４の温度を検出する温度検出素子５と、実装基板２の収納凹所２ａに充填された透光性の封止樹脂（例えば、シリコーン樹脂、アクリル樹脂など）からなりＬＥＤチップ１および当該ＬＥＤチップ１に接続されたボンディングワイヤ１４を封止した封止部６と備えている。ここで、実装基板２は、上記一表面側において収納凹所２ａの周部から内方へ突出した庇状の突出部２ｃを有しており、当該突出部２ｃに光検出素子４が設けられている。なお、この発光装置は、実装基板２と透光性部材３とで、ＬＥＤチップ１が収納されたパッケージ１０を構成しているが、透光性部材３は、必ずしも設けなくてもよく、必要に応じて適宜設ければよい。
実装基板２は、ＬＥＤチップ１が一表面側に搭載される矩形板状のＬＥＤ搭載用基板２０と、ＬＥＤ搭載用基板２０の上記一表面側に対向配置され円形状の光取出窓４１が形成されるとともに光検出素子４および温度検出素子５が形成された素子形成基板４０と、ＬＥＤ搭載用基板２０と素子形成基板４０との間に介在し光取出窓４１に連通する矩形状の開口窓３１が形成された中間層基板３０とで構成されており、ＬＥＤ搭載用基板２０と中間層基板３０と素子形成基板４０とで囲まれた空間が上記収納凹所２ａを構成している。ここにおいて、ＬＥＤ搭載用基板２０、中間層基板３０および素子形成基板４０の外周形状は矩形状であり、中間層基板３０および素子形成基板４０はＬＥＤ搭載用基板２０と同じ外形寸法に形成されている。また、素子形成基板４０の厚み寸法はＬＥＤ搭載用基板２０および中間層基板３０の厚み寸法に比べて小さく設定されている。
上述の発光装置は、ＬＥＤ搭載用基板２０が、ＬＥＤチップ１が実装されるＬＥＤ実装部を構成し、中間層基板３０と素子形成基板４０とが、ＬＥＤ実装部においてＬＥＤチップ１が実装される領域の周部に設けられた壁部２ｂを構成し、素子形成基板４０において中間層基板３０の開口窓３１上に張り出した部位が、壁部２ｂの先端部から内方へ突出する突出部２ｃを構成している。
上述のＬＥＤ搭載用基板２０、中間層基板３０、素子形成基板４０は、それぞれ、導電形がｎ形で主表面が（１００）面のシリコン基板２０ａ，３０ａ，４０ａを用いて形成してあり、中間層基板３０の内側面が、アルカリ系溶液（例えば、ＴＭＡＨ溶液、ＫＯＨ溶液など）を用いた異方性エッチングにより形成された（１１１）面により構成されており（つまり、中間層基板３０は、開口窓３１の開口面積がＬＥＤ搭載用基板２０から離れるにつれて徐々に大きくなっており）、ＬＥＤチップ１から放射された光を前方へ反射するミラー２ｄを構成している。要するに、上述の発光装置では、中間層基板３０がＬＥＤチップ１から側方へ放射された光を前方へ反射させる枠状のリフレクタを兼ねている。
ＬＥＤ搭載用基板２０は、図２〜図４に示すように、シリコン基板２０ａの一表面側（図２における上面側）の中央部に、ＬＥＤチップ１の両電極それぞれと電気的に接続される２つの導体パターン２５ａ，２５ａが形成されている。また、ＬＥＤ搭載用基板２０は、シリコン基板２０ａの上記一表面側の４つの角部のうちの２箇所に、中間層基板３０に形成された貫通孔配線３４ｂ，３４ｂを介して光検出素子４と電気的に接続される導体パターン２５ｂ，２５ｂが形成され、他の２箇所に、中間層基板３０に形成された貫通孔配線３４ｃ，３４ｃを介して温度検出素子５と電気的に接続される導体パターン２５ｃ，２５ｃが形成されており、各導体パターン２５ａ，２５ａ，２５ｂ，２５ｂ，２５ｃ，２５ｃとシリコン基板２０ａの他表面側（図２における下面側）に形成された６つの外部接続用電極２７ａ，２７ａ，２７ｂ，２７ｂ，２７ｃ，２７ｃとがそれぞれ貫通孔配線２４を介して電気的に接続されている。また、ＬＥＤ搭載用基板２０は、シリコン基板２０ａの上記一表面側に、中間層基板３０と接合するための４つの接合用金属層２９がシリコン基板２０ａの外周縁の各辺に沿って形成されている。
ＬＥＤチップ１は、結晶成長用基板として導電性基板を用い厚み方向の両面に電極（図示せず）が形成された可視光ＬＥＤチップである。そこで、ＬＥＤ搭載用基板２０は、ＬＥＤチップ１が電気的に接続される２つの導体パターン２５ａ，２５ａのうちの一方の導体パターン２５ａを、ＬＥＤチップ１がダイボンディングされる矩形状のダイパッド部２５ａａと、ダイパッド部２５ａａに連続一体に形成され貫通孔配線２４との接続部位となる引き出し配線部２５ａｂとで構成してある。要するに、ＬＥＤチップ１は、上記一方の導体パターン２５ａのダイパッド部２５ａａにダイボンディングされており、ダイパッド部２５ａａ側の電極がダイパッド部２５ａａに接合されて電気的に接続され、光取り出し面側の電極がボンディングワイヤ１４を介して他方の導体パターン２５ａと電気的に接続されている。
また、ＬＥＤ搭載用基板２０は、シリコン基板２０ａの上記他表面側の中央部に、シリコン基板２０ａよりも熱伝導率の高い金属材料からなる矩形状の放熱用パッド部２８が形成され、ダイパッド部２５ａａと放熱用パッド部２８とがシリコン基板２０ａよりも熱伝導率の高い金属材料（例えば、Ｃｕなど）からなる複数（本実施形態では、９つ）の円柱状のサーマルビア２６を介して熱的に結合されており、ＬＥＤチップ１で発生した熱が各サーマルビア２６および放熱用パッド部２８を介して放熱されるようになっている。
ところで、ＬＥＤ搭載用基板２０は、シリコン基板２０ａに、上述の６つの貫通孔配線２４それぞれが内側に形成される４つの貫通孔２２ａと、上述の９つのサーマルビア２６それぞれが内側に形成される９つの貫通孔２２ｂとが厚み方向に貫設され、シリコン基板２０ａの上記一表面と上記他表面と各貫通孔２２ａ，２２ｂの内面とに跨って熱酸化膜（シリコン酸化膜）からなる絶縁膜２３が形成されており、各導体パターン２５ａ，２５ａ，２５ｂ，２５ｂ，２５ｃ，２５ｃ、各接合用金属層２９、各外部接続用電極２７ａ，２７ａ，２７ｂ，２７ｂ，２７ｃ，２７ｃ、放熱用パッド部２８、各貫通孔配線２４および各サーマルビア２６がシリコン基板２０ａと電気的に絶縁されている。
ここにおいて、各導体パターン２５ａ，２５ａ，２５ｂ，２５ｂ，２５ｃ，２５ｃ、各接合用金属層２９、各外部接続用電極２７ａ，２７ａ，２７ｂ，２７ｂ，２７ｃ，２７ｃ、放熱用パッド部２８は、絶縁膜２３上に形成されたＴｉ膜と当該Ｔｉ膜上に形成されたＡｕ膜との積層膜により構成されている。ここで、ＬＥＤ搭載用基板２０は、シリコン基板２０ａの上記一表面側の各導体パターン２５ａ，２５ａ，２５ｂ，２５ｂ，２５ｃ，２５ｃと各接合用金属層２９とを同時に形成し、シリコン基板２０ａの上記他表面側の各外部接続用電極２７ａ，２７ａ，２７ｂ，２７ｂ，２７ｃ，２７ｃと放熱用パッド部２８とを同時に形成してある。なお、ＬＥＤ搭載用基板２０は、絶縁膜２３上のＴｉ膜の膜厚を１５〜５０ｎｍ、Ｔｉ膜上のＡｕ膜の膜厚を５００ｎｍに設定してあるが、これらの数値は一例であって特に限定するものではない。また、各Ａｕ膜の材料は、純金に限らず不純物を添加したものでもよい。また、各Ａｕ膜と絶縁膜２３との間に密着性改善用の密着層としてＴｉ膜を介在させてあるが、密着層の材料はＴｉに限らず、例えば、Ｃｒ、Ｎｂ、Ｚｒ、ＴｉＮ、ＴａＮなどでもよい。また、貫通孔配線２４およびサーマルビア２６の材料としては、Ｃｕを採用しているが、Ｃｕに限らず、例えば、Ｎｉなどを採用してもよい。
中間層基板３０は、図２、図３および図５に示すように、シリコン基板３０ａの一表面側（図２における下面側）に、ＬＥＤ搭載用基板２０の４つの導体パターン２７ｂ，２７ｂ，２７ｃ，２７ｃと接合されて電気的に接続される４つの導体パターン３５ｂ，３５ｂ，３５ｃ，３５ｃが形成されるとともに、ＬＥＤ搭載用基板２０の４つの接合用金属層２９と接合される４つの接合用金属層３６が形成されている。また、中間層基板３０は、シリコン基板３０ａの他表面側（図２における上面側）に、貫通孔配線３４ｂ，３４ｂ，３４ｃ，３４ｃを介して導体パターン３５ｂ，３５ｂ，３５ｃ，３５ｃと電気的に接続される導体パターン３７ｂ，３７ｂ，３７ｃ，３７ｃが形成されるとともに、素子形成基板４０と接合するための接合用金属層３８が形成されている。
また、中間層基板３０は、上述の貫通孔配線３４ｂ，３４ｂ，３４ｃ，３４ｃそれぞれが内側に形成される４つの貫通孔３２がシリコン基板３０ａの厚み方向に貫設され、シリコン基板３０ａの上記一表面と上記他表面と各貫通孔３２の内面とに跨って熱酸化膜（シリコン酸化膜）からなる絶縁膜３３が形成されており、各導体パターン３５ｂ，３５ｂ，３５ｃ，３５ｃ，３７ｂ，３７ｂ，３７ｃ，３７ｃおよび各接合用金属層３６，３８がシリコン基板３０ａと電気的に絶縁されている。各導体パターン３５ｂ，３５ｂ，３５ｃ，３５ｃ，３７ｂ，３７ｂ，３７ｃ，３７ｃおよび各接合用金属層３６，３８は、絶縁膜３３上に形成されたＴｉ膜と当該Ｔｉ膜上に形成されたＡｕ膜との積層膜により構成されている。
ここにおいて、中間層基板３０は、シリコン基板３０ａの上記一表面側の各導体パターン３５ｂ，３５ｂ，３５ｃ，３５ｃと各接合用金属層３６とを同時に形成し、シリコン基板３０ａの上記他表面側の各導体パターン３７ｂ，３７ｂ，３７ｃ，３７ｃと各接合用金属層３８とを同時に形成してある。なお、中間層基板３０は、絶縁膜３３上のＴｉ膜の膜厚を１５〜５０ｎｍ、Ｔｉ膜上のＡｕ膜の膜厚を５００ｎｍに設定してあるが、これらの数値は一例であって特に限定するものではない。ここで、各Ａｕ膜の材料は、純金に限らず不純物を添加したものでもよい。また、各Ａｕ膜と絶縁膜３３との間に密着性改善用の密着層としてＴｉ膜を介在させてあるが、密着層の材料はＴｉに限らず、例えば、Ｃｒ、Ｎｂ、Ｚｒ、ＴｉＮ、ＴａＮなどでもよい。また、貫通孔配線３４ｂ，３４ｂ，３４ｃ，３４ｃの材料としては、Ｃｕを採用しているが、Ｃｕに限らず、例えば、Ｎｉなどを採用してもよい。
素子形成基板４０は、図２、図３および図６に示すように、シリコン基板４０ａの一表面側（図２における下面側）に、中間層基板３０の４つの導体パターン３７ｂ，３７ｂ，３７ｃ，３７ｃと接合されて電気的に接続される４つの導体パターン４７ｂ１，４７ｂ２，４７ｃ１，４７ｃ２が形成されるとともに、中間層基板３０の各接合用金属層３８と接合される４つの接合用金属層４８が形成されている。
ここにおいて、光検出素子４は、フォトダイオードにより構成されており、当該フォトダイオードのｐ形領域４ｂ１が導体パターン４７ｂ１と電気的に接続され、ｎ形領域４ｂ２（シリコン基板４０ａ）が導体パターン４７ｂ２と電気的に接続されている。また、温度検出素子５は、上記フォトダイオードと同じダイオード構造を有し且つ当該ダイオード構造への光入射を阻止する遮光構造を有するダイオードにより構成されており、ｐ形領域５ｃ１が導体パターン４７ｃ１と電気的に接続され、ｎ形領域５ｃ２（シリコン基板４０ａ）が導体パターン４７ｃ２と電気的に接続されている。ここで、光検出素子４と温度検出素子５とは、ｐ形領域４ｂ１，５ｃ１が同時に且つ同じサイズに形成され、不純物濃度が同じとなっており、絶縁分離部（図示せず）によって電気的に絶縁されている。また、温度検出素子５は、上記遮光構造として、シリコン基板４０ａの上記一表面側に形成されＬＥＤチップ１からの光入射を阻止する第１の金属膜（例えば、Ａｌ膜など）からなる第１の遮光膜４５と、シリコン基板４０ａの上記他表面側に形成され外部からの光入射を阻止する第２の金属膜（例えば、Ａｌ膜など）からなる第２の遮光膜４６とを備えている。なお、第１の遮光膜４５は、シリコン基板４０ａの上記一表面側において当該第１の遮光膜４５の直下に形成されたシリコン酸化膜からなる絶縁膜４４により導体パターン４７ｃ１と電気的に絶縁され、第２の遮光膜４６は、シリコン基板４０ａの上記他表面側に形成されたシリコン酸化膜からなる絶縁膜４９によりシリコン基板４０ａと電気的に絶縁されている。
また、素子形成基板４０は、シリコン基板４０ａの上記一表面側にシリコン酸化膜からなる絶縁膜４３が形成されており、当該絶縁膜４３が上記フォトダイオードの反射防止膜を兼ねている。また、素子形成基板４０の光検出素子４は、上述の導体パターン４７ｂ１，４７ｂ２が、絶縁膜４３に形成したコンタクトホールを通してｐ形領域４ｂ１、ｎ形領域４ｂ２と電気的に接続され、温度検出素子５は、上述の導体パターン４７ｃ１，４７ｃ２が、絶縁膜４３に形成したコンタクトホールを通してｐ形領域５ｃ１、ｎ形領域５ｃ２と電気的に接続されている。ここにおいて、各導体パターン４７ｂ１，４７ｂ２，４７ｃ１，４７ｃ２および各接合用金属層４８は、絶縁膜４３上に形成されたＴｉ膜と当該Ｔｉ膜上に形成されたＡｕ膜との積層膜により構成されており、同時に形成してある。なお、素子形成基板４０は、絶縁膜４３上のＴｉ膜の膜厚を１５〜５０ｎｍ、Ｔｉ膜上のＡｕ膜の膜厚を５００ｎｍに設定してあるが、これらの数値は一例であって特に限定するものではない。ここで、各Ａｕ膜の材料は、純金に限らず不純物を添加したものでもよい。また、各Ａｕ膜と絶縁膜４３との間に密着性改善用の密着層としてＴｉ膜を介在させてあるが、密着層の材料はＴｉに限らず、例えば、Ｃｒ、Ｎｂ、Ｚｒ、ＴｉＮ、ＴａＮなどでもよい。
上述の実装基板２の形成にあたっては、例えば、光検出素子４、温度検出素子５、絶縁膜４３、各導体パターン４７ｂ１，４７ｂ２，４７ｃ１，４７ｃ２、および各接合用金属層４８が形成されたシリコン基板４０ａと中間層基板３０とを低温での直接接合が可能な常温接合法などにより接合する第１の接合工程を行った後、シリコン基板４０ａを所望の厚みまで研磨する研磨工程を行い、その後、誘導結合プラズマ（ＩＣＰ）型のドライエッチング装置などを用いてシリコン基板４０ａに光取出窓４１を形成する光取出窓形成工程を行うことで素子形成基板４０を完成させてから、ＬＥＤチップ１が実装されボンディングワイヤ１４の結線が行われたＬＥＤ搭載用基板２０と中間層基板３０とを常温接合法などにより接合する第２の接合工程を行うようにすればよい。なお、常温接合法では、接合前に互いの接合表面へアルゴンのプラズマ若しくはイオンビーム若しくは原子ビームを真空中で照射して各接合表面の清浄化・活性化を行ってから、接合表面同士を接触させ、常温下で直接接合する。
上述の第１の接合工程では、シリコン基板４０ａの上記一表面側の各接合用金属層４８と中間層基板３０の各接合用金属層３８とが接合されるとともに、シリコン基板４０ａの上記一表面側の導体パターン４７ｂ１，４７ｂ２，４７ｃ１，４７ｃ２と中間層基板３０の導体パターン３７ｂ，３７ｂ，３７ｃ，３７ｃとが接合され電気的に接続される。ここで、導体パターン４７ｂ１，４７ｂ２，４７ｃ１，４７ｃ２と導体パターン３７ｂ，３７ｂ，３７ｃ，３７ｃとの接合部位は、貫通孔配線３４ｂ，３４ｂ，３４ｃ，３４ｃに重なる領域からずらしてあるので、導体パターン４７ｂ１，４７ｂ２，４７ｃ１，４７ｃ２と導体パターン３７ｂ，３７ｂ，３７ｃ，３７ｃとの互いの接合表面の平坦度を高めることができ、接合歩留まりを高めることができるとともに接合信頼性を高めることができる。また、第２の接合工程では、ＬＥＤ搭載用基板２０の各接合用金属層２９と中間層基板３０の各接合用金属層３６とが接合されるとともに、ＬＥＤ搭載用基板２０の４つの角部の導体パターン２５ｂ，２５ｂ，２５ｃ，２５ｃと中間層基板３０の導体パターン３５ｂ，３５ｂ，３５ｃ，３５ｃとが接合され電気的に接続される。ここで、導体パターン２５ｂ，２５ｂ，２５ｃ，２５ｃと導体パターン３５ｂ，３５ｂ，３５ｃ，３５ｃとの接合部位は、貫通孔配線２４に重なる領域および貫通孔配線３４ｂ，３４ｂ，３４ｃ，３４ｃに重なる領域からずらしてあるので、導体パターン２５ｂ，２５ｂ，２５ｃ，２５ｃと導体パターン３５ｂ，３５ｂ，３５ｃ，３５ｃとの互いの接合表面の平坦度を高めることができ、接合歩留まりを高めることができるとともに接合信頼性を高めることができる。また、上述のように第１の接合工程および第２の接合工程で採用している常温接合法では、各接合表面の清浄化・活性化を行ってから、常温下で適宜の荷重を印加しいているが、常温下に限らず、例えば、第１の接合工程では光検出素子４および温度検出素子５へ熱ダメージが生じない温度、第２の接合工程ではＬＥＤチップ１へ熱ダメージが生じない温度（ＬＥＤチップ１のジャンクション温度が最大ジャンクション温度を超えない温度）であれば、加熱条件下（例えば、８０℃〜１００℃程度に加熱した条件下）において適宜の荷重を印加するようにしてもよく、加熱条件下において適宜の荷重を印加して接合することで接合信頼性をより一層高めることが可能となる。
また、上述の透光性部材３は、透光性材料（例えば、ガラス、シリコーン樹脂、アクリル樹脂など）からなる透光性基板を用いて形成してある。ここで、透光性部材３は、実装基板２と同じ外周形状の矩形板状に形成されており、実装基板２側とは反対の光取り出し面に、ＬＥＤチップ１から放射された光の全反射を抑制する微細凹凸構造が形成されている。ここにおいて、透光性部材３の光取り出し面に形成する微細凹凸構造は、多数の微細な凹部が２次元周期構造を有するように形成されている。なお、上述の微細凹凸構造は、例えば、レーザ加工技術やエッチング技術やインプリントリソグラフィ技術などを利用して形成すればよい。また、微細凹凸構造の周期は、ＬＥＤチップ１の発光ピーク波長の１／４〜１００倍程度の範囲で適宜設定すればよい。
以上説明した発光装置では、ＬＥＤチップ１が収納されたパッケージ１０に、ＬＥＤチップ１から放射される光を検出する光検出素子４と、光検出素子４の温度を検出する温度検出素子５とが設けられ、光検出素子４が、上記フォトダイオードにより構成され、温度検出素子５が、上記フォトダイオードと同じダイオード構造を有し且つ当該ダイオード構造への光入射を阻止する遮光構造を有するダイオードにより構成されているので、光検出素子４の出力から温度検出素子５の出力を減算することにより、光検出素子４の出力信号から当該光検出素子４の温度に起因したノイズを除去することができ、Ｓ／Ｎ比が高くなるから、光検出素子４の検出精度を高めることが可能となる。
上述の発光装置の製造にあたっては、上述の各シリコン基板２０ａ，３０ａ，４０ａとして、それぞれＬＥＤ搭載用基板２０、中間層基板３０、素子形成基板４０を多数形成可能なシリコンウェハを用いるとともに、上述の透光性基板として透光性部材３を多数形成可能なウェハ状のもの（透光性ウェハ）を用い、上述の第１の接合工程、研磨工程、光取出窓形成工程、第２の接合工程、実装基板２の収納凹所２ａに封止樹脂を充填して封止部６を形成する封止部形成工程、封止部形成工程の後で実装基板２と透光性部材３とを接合する第３の接合工程などの各工程をウェハレベルで行うことでウェハレベルパッケージ構造体を形成してから、ダイシング工程により実装基板２のサイズに分割されている。したがって、ＬＥＤ搭載用基板２０と中間層基板３０と素子形成基板４０と透光性部材３とが同じ外形サイズとなり、小型のパッケージ１０を実現できるとともに、製造が容易になる。また、中間層基板３０におけるミラー２ｄと素子形成基板４０における光検出素子４との相対的な位置精度を高めることができ、ＬＥＤチップ１から側方へ放射された光がミラー２ｄにより反射されて光検出素子４へ導かれる。
ところで、本実施形態の実装方法は、上述のＬＥＤ搭載用基板２０を多数形成したシリコンウェハからなるウェハ２００（図１参照）が熱伝導性を有する基板を構成しており、当該ウェハ２００に複数個のＬＥＤチップ１を実装する実装方法に関する。
本実施形態の実装方法は、ダイボンド装置のステージ１１０（図１参照）の表面側に基板たるウェハ２００を載置する基板載置工程と、チップたるＬＥＤチップ１とステージ１１０の表面側に載置されたウェハ２００との互いの接合面を接触させＬＥＤチップ１側から加熱することによりＬＥＤチップ１とウェハ２００との互いの接合面を加熱して両者を接合させる接合工程とを備え、基板載置工程においては、ウェハ２００におけるＬＥＤチップ１の接合予定領域とステージ１１０との間に断熱層１１３が介在する形でウェハ２００をステージ１１０の表面側に載置する。
ところで、本実施形態では、ＬＥＤチップ１として、チップサイズが０．３ｍｍ□で厚み方向の両面に電極（図示せず）が形成されたものを用いており、裏面側（ウェハ２００に近い側）の電極からなるチップ側接合用電極がＡｕＳｎにより形成されている。なお、ＬＥＤチップ１のチップサイズは、０．３ｍｍ□に限らず、例えば、１ｍｍ□でもよい。
また、ウェハ２００は、直径が１５０ｍｍ、厚みが５２５μｍのシリコンウェハを用いて形成されており、ウェハ２００における各ＬＥＤチップ１それぞれの接合予定領域（搭載位置）には、基板側接合用電極として上述のダイパッド部２５ａａ（図２参照）が形成されている。ここにおいて、ダイパッド部２５ａａは、Ｔｉ膜と当該Ｔｉ膜上に形成されたＡｕ膜との積層構造を有しており、表面側の部位がＡｕにより形成されている。なお、ダイパッド部２５ａａは、Ｔｉ膜の膜厚を１５〜５０ｎｍ、Ａｕ膜の膜厚を５００ｎｍに設定してあるが、これらの数値は一例であって特に限定するものではない。また、本実施形態では、Ａｕ膜直下に密着性改善用の密着層としてＴｉ膜を設けてあるが、密着層の材料はＴｉに限らず、例えば、Ｃｒ、Ｎｂ、Ｚｒ、ＴｉＮ、ＴａＮなどでもよい。また、基板として、直径が１５０ｍｍ、厚みが５２５μｍのシリコンウェハを用いて形成したウェハを例示したが、シリコンウェハのサイズや厚みは特に限定するものではなく、例えば、直径が５０〜１５０ｍｍ、厚みが２００〜５２５μｍ程度のシリコンウェハを用いればよい。
また、ステージ１１０は、上記表面側にウェハ２００の直径よりも内径が小さな円形状の凹部１１１が形成されており、凹部１１１内の空気層が上述の断熱層１１３となる。ここで、凹部１１１の内径は１４０ｍｍ、深さを２ｍｍに設定してある。なお、ステージ１１０の凹部１１１の内径や深さは特に限定するものではなく、上述の基板のサイズに応じて、例えば、内径が４０〜１４０ｍｍ、深さが１〜２ｍｍ程度の範囲で適宜設定すればよい。
また、上述の基板載置工程では、ウェハ２００における上記接合予定領域と断熱層１１３との間に断熱板１３０が介在する形でウェハ２００をステージ１１０の表面側に載置するようにしている。
断熱板１３０は、熱伝導率が０．２２Ｗ／ｍ・Ｋのマイカ系材料により矩形板状に形成されている。ここで、断熱板１３０は、厚みを１ｍｍに設定してあるが、この厚みは特に限定するものではなく、例えば、０．２〜１ｍｍ程度の範囲で適宜設定すればよい。なお、断熱板１３０の材料は、マイカ系材料に限定するものではなく、高断熱性を有する材料であればよい。
また、上述のステージ１１０には、上記表面側に載置される対象物を吸着するための複数の吸気孔１１４が凹部１１１の周部に形成されており、断熱板１３０がステージ１１０の上記表面に吸着されるようになっている。また、断熱板１３０は、ウェハ２００の載置予定領域内に、一部の吸気孔１１４に連通する吸気孔１３４が形成されており、ウェハ２００が断熱板１３０に吸着されるようになっている。
また、上述の基板載置工程では、ステージ１１０の凹部１１１の内底面と断熱板１３０との間に、接合工程時のウェハ２００の撓みを抑制するための複数の柱状のスペーサ１２０を介在させるようにしている。ここにおいて、スペーサ１２０の数や配置は特に限定するものではないが、断熱板１３０上に載置されるウェハ２００の上記接合予定領域に重ならず、接合工程においてＬＥＤチップ１側からの熱が伝熱されにくい位置に配置することが好ましい。また、スペーサ１２０は、ガラスやセラミックのような断熱性の高い材料により形成することが望ましい。
接合工程では、ＬＥＤチップ１とウェハ２００とを近づけて互いの接合面を接触させＬＥＤチップ１側から加熱することによりＬＥＤチップ１とウェハ２００との互いの接合面を加熱して両者を接合させる。具体的には、ＬＥＤチップ１では上述のチップ側接合用電極の表面が接合面を構成し、ウェハ２００では上述の基板側接合用電極が接合面を構成しており、ＬＥＤチップ１のチップ側接合用電極とウェハ２００の基板側接合用電極とを共晶接合させるようにしている。ここにおいて、接合工程では、ダイボンド装置のヘッド（ボンディングヘッド）１４０の設けられた吸着コレット１５０によりＬＥＤチップ１を吸着保持してヘッド１４０のヒータ（図示せず）により吸着コレット１５０を介してＬＥＤチップ１を規定の接合温度（例えば、チップ側接合用電極の材料であるＡｕＳｎの溶融温度よりも高い温度）に加熱した状態で、ＬＥＤチップ１のチップ側接合用電極とウェハ２００の基板側接合用電極との接合面同士を接触させ、ヘッド１４０側からＬＥＤチップ１に適宜の圧力（例えば、２〜５０ｋｇ／ｃｍ２）を規定時間（例えば、１０秒程度）だけ印加することにより、厚み方向において重なり合っているチップ側接合用電極と基板側接合用電極とを共晶接合させる過程をウェハ２００に実装するＬＥＤチップ１の個数に応じて繰り返し行う。なお、チップ側接合用電極および基板側接合用電極それぞれの材料は特に限定するものではなく、チップ側接合用電極と基板側接合用電極との接合も直接接合であればよく、共晶接合に限定するものではない。また、接合工程において、ＬＥＤチップ１の加熱は、ＬＥＤチップ１とウェハ２００との互いの接合面を接触させてから行うようにしてもよい。
以上説明した本実施形態の実装方法では、基板載置工程において、ウェハ２００におけるＬＥＤチップ１の接合予定領域とステージ１１０との間に空気層からなる断熱層１１３が介在する形でウェハ２００をステージ１１０の上記表面側に載置してから、接合工程において、ＬＥＤチップ１とステージ１１０の上記表面側に載置されたウェハ２００との互いの接合面を接触させＬＥＤチップ１側から加熱することによりＬＥＤチップ１とウェハ２００との互いの接合面を加熱して両者を接合させるので、熱伝導性を有するウェハ２００上に複数個のＬＥＤチップ１を実装するにあたって、接合工程において、ＬＥＤチップ１側からの熱がウェハ２００を介してステージ１１０に拡散されるのを防止することができ、ＬＥＤチップ１の耐熱温度を超えることなくＬＥＤチップ１とウェハ２００との接合界面を効率良く加熱することができるから、ウェハ２００の機能部（例えば、上述の貫通孔配線２４、サーマルビア２６、各接合用金属層２９など）やＬＥＤチップ１の特性を劣化させることなく実装することが可能になる。また、接合工程では、不活性ガス（例えば、Ｎ２ガスなど）雰囲気中において、ＬＥＤチップ１をチップ側接合用電極の材料であるＡｕＳｎの溶融温度よりも高い温度に加熱した状態で、ＬＥＤチップ１のチップ側接合用電極とウェハ２００の基板側接合用電極との接合面同士を接触させ、ヘッド１４０側からＬＥＤチップ１に適宜の圧力を規定時間だけ印加することにより、チップ側接合用電極と基板側接合用電極とを共晶接合させるようにしてもよい。
また、本実施形態の実装方法によれば、基板載置工程では、ウェハ２００における上記接合予定領域と断熱層１１３との間に断熱板１３０が介在する形でウェハ２００をステージ１１０の上記表面側に載置するので、図７に示すように、断熱板１３０を介在させないでウェハ２００をステージ１１０の上記表面側に載置してある場合に比べて、接合工程においてＬＥＤチップ１に印加される圧力によりウェハ２００に生じる応力を低減でき、ウェハ２００が撓むことによる実装性の低下、ウェハ２００やＬＥＤチップ１への残留応力の発生、ウェハ２００の破損などを防止することができる。
また、本実施形態の実装方法によれば、基板載置工程では、ステージ１１０の凹部１１１の内底面と断熱板１３０との間に、接合工程時のウェハ２００の撓みを抑制するための複数の柱状のスペーサ１２０を介在させているので、図８や図９に示すように、スペーサ１２０を介在させていない場合に比べて、接合工程においてＬＥＤチップ１に印加される圧力によりウェハ２００に生じる応力を低減でき、ウェハ２００が撓むことによる実装性の低下、ウェハ２００やＬＥＤチップ１への残留応力の発生、ウェハ２００の破損などを防止することができる。ただし、図９のように、断熱板１３０として、ステージ１１０において断熱層１１３の形成される空間に連通する複数の矩形状の開孔部１３１を有するものを用いるようにすれば、図１および図８のように断熱板１３０として開孔部１３１が形成されていないものを用いる場合に比べて、接合工程において、ＬＥＤチップ１側からの加熱によってＬＥＤチップ１とウェハ２００との接合界面をより効率良く加熱することができるから、ＬＥＤチップ１を加熱するヘッド１４０の加熱温度の低温化を図れる。ここで、図９に示した断熱板１３０は、ウェハ２００におけるＬＥＤチップ１の搭載予定領域に対応する部位ごとに開孔部１３１を設けてあり、開孔部１３１の開口サイズはＬＥＤチップ１のチップサイズよりもやや大きく設定さすることが望ましく、例えば、ＬＥＤチップ１のチップサイズに対して各辺の長さを０．２ｍｍ程度大きく設定すればよい。ただし、断熱板１３０の開孔部１３１は、必ずしも、ウェハ２００におけるＬＥＤチップ１の搭載予定領域に対応する部位ごとに設ける必要はなく、複数の搭載予定領域に跨るように設けてもよい。
なお、図７〜図９に示すように、ＬＥＤチップ１を吸着する吸着コレット１５０としてＬＥＤチップ１の一部を凹所１５０ａに収納して吸着するものを用い、当該吸着コレット１５０の凹所１５０ａ内にＬＥＤチップ１を吸着保持した状態でＬＥＤチップ１とウェハ２００との互いの接合面を接触させるようにすれば、ＬＥＤチップ１を効率的に昇温させることができる。
（実施形態２）
本実施形態の実装方法は実施形態１と略同じであり、基板載置工程では、図１０に示すようにステージ１１０として上記表面において各接合予定領域それぞれに対応する領域ごとに凹部１１１が形成されたものを用い、各凹部１１１内の空気層により断熱層１１３を形成する点が相違する。ここで、各凹部１１１は、矩形状に開口されており、各凹部１１１の開口サイズは、ＬＥＤチップ１のチップサイズよりもやや大きく設定することが望ましく、例えば、ＬＥＤチップ１のチップサイズに対して各辺の長さを０．２ｍｍ程度大きく設定すればよい。ただし、各凹部１１１の開口サイズや深さは特に限定するものではない。なお、実施形態１と同様の構成要素には同一の符号を付して説明を省略する。
しかして、本実施形態の実装方法によれば、基板載置工程において実施形態１にて説明したスペーサ１２０などの別部材を配置せずとも、接合工程においてチップであるＬＥＤチップ１に印加される圧力により基板たるウェハ２００に生じる応力を低減でき、ウェハ２００が撓むことによる実装性の低下、ウェハ２００やＬＥＤチップ１への残留応力の発生、ウェハ２００の破損などを防止することができる。
（実施形態３）
本実施形態の実装方法は実施形態２と略同じであり、基板載置工程において、図１１に示すように、基板たるウェハ２００をステージ１１０との間に断熱板１３０が介在する形でステージ１１０の上記表面側に載置する点が相違する。ここにおいて、断熱板１３０としては、図９に示した例と同様に、ウェハ２００におけるＬＥＤチップ１の搭載予定領域に対応する部位ごとに開孔部１３１を設けたものを用いるようにしており、開孔部１３１と凹部１１１とが連通する。なお、実施形態２と同様の構成要素には同一の符号を付して説明を省略する。
しかして、本実施形態の実装方法によれば、基板載置工程において、基板たるウェハ２００とステージ１１０との間に断熱板１３０を介在させるので、接合工程において、ステージ１１０へ逃げる熱をより低減できる。また、断熱板１３０に複数の開孔部１３１を設けてあるので、これらの開孔部１３１が設けられていない断熱板１３０を用いる場合に比べて、接合工程においてステージ１１０へ逃げる熱を低減できる。
（実施形態４）
本実施形態の実装方法は実施形態３と略同じであり、図１２に示すように、ステージ１１０として凹部１１１が形成されていないものを用い、断熱板１３０の各開孔部１３１内の空気層により断熱層を構成している点が相違する。ここにおいて、断熱板１３０としては、厚みが１〜２ｍｍ程度のものを用いればよい。なお、実施形態３と同様の構成要素には同一の符号を付して説明を省略する。
しかして、本実施形態の実装方法によれば、ステージ１１０に凹部１１１を形成する必要がなく、ＬＥＤチップ１のチップサイズ、ウェハ２００のサイズや、接合予定領域の配置などに応じて設計した断熱板１３０を種々用意しておけばよいから、多品種への展開が有利になる。
ところで、上述の各実施形態では、ステージ１１０側からの加熱を行っていないが、初期に基板であるウェハ２００に実装されたチップであるＬＥＤチップ１の特性劣化やウェハ２００に形成されている機能部の劣化を生じさせない温度であれば加熱してもよい。
また、上述の各実施形態では、チップとして、可視光を放射するＬＥＤチップ１を例示したが、チップは、可視光を放射するＬＥＤチップ１に限らず、紫外光を放射するＬＥＤチップなどでもよい。また、チップとしては、チップサイズが１ｍｍ□のＬＥＤチップを用いてもよい。また、上述のチップは、ＬＥＤチップ１に限らず、例えば、レーザダイオードチップ、フォトダイオードチップ、ＭＥＭＳチップ（例えば、加速度センサチップ、圧力センサチップなど）、赤外線センサチップ、半導体チップ（例えば、ＩＣチップなど）などでもよく、チップサイズも特に限定するものではなく、例えば０．２ｍｍ□〜５ｍｍ□程度のものを用いればよい。また、チップの厚みも特に限定するものではなく、例えば０．１〜０．５ｍｍ程度のものを用いればよい。また、基板の材料はＳｉに限らず、熱伝導性を有する材料であればよく、例えば、Ｃｕ、ＡｌＮなどでもよい。
実施形態１の実装方法の説明図である。 同上における発光装置の概略断面図である。 同上における発光装置の概略分解斜視図である。 同上におけるＬＥＤ搭載用基板を示し、（ａ）は概略平面図、（ｂ）は概略下面図である。 同上における中間層基板を示し、（ａ）は概略平面図、（ｂ）は概略下面図である。 同上における素子形成基板を示し、（ａ）は概略平面図、（ｂ）は概略下面図、（ｃ）は（ｂ）のＡ−Ｂ−Ｃ概略断面図である。 同上における他の実装方法の説明図である。 同上におけるさらに他の実装方法の説明図である。 同上における別の実装方法の説明図である。 実施形態２の実装方法の説明図である。 実施形態３の実装方法の説明図である。 実施形態４の実装方法の説明図である。
符号の説明
１ ＬＥＤチップ（チップ）
１１０ ステージ
１１１ 凹部
１１３ 断熱層
１２０ スペーサ
１３０ 断熱板
１４０ ヘッド
１５０ 吸着コレット
２００ ウェハ（基板）

Claims (7)

  1. 熱伝導性を有する基板上に複数個のチップを実装する実装方法であって、ステージの表面側に基板を載置する基板載置工程と、チップとステージの表面側に載置された基板との互いの接合面を接触させチップ側から加熱することによりチップと基板との互いの接合面を加熱して両者を接合させる接合工程とを備え、基板載置工程においては、基板におけるチップの接合予定領域とステージとの間に少なくとも空気層からなる断熱層が介在する形で基板をステージの前記表面側に載置することを特徴とする実装方法。
  2. 前記基板載置工程では、前記基板における前記接合予定領域と前記断熱層との間に断熱板が介在する形で前記基板を前記ステージの前記表面側に載置することを特徴とする請求項１記載の実装方法。
  3. 前記基板載置工程では、前記断熱板として、前記断熱層の形成される空間に連通する複数の開孔部を有するものを用いることを特徴とする請求項２記載の実装方法。
  4. 前記基板載置工程では、前記ステージとして前記表面において前記各接合予定領域それぞれに対応する領域に凹部が形成されたものを用い、各凹部内の空気層により前記断熱層を形成することを特徴とする請求項１記載の実装方法。
  5. 前記基板載置工程では、前記基板を前記ステージとの間に断熱板が介在する形で前記ステージの前記表面側に載置することを特徴とする請求項４記載の実装方法。
  6. 前記基板載置工程では、前記断熱板として、前記断熱層の形成される空間に連通する複数の開孔部が形成されたものを用いることを特徴とする請求項５記載の実装方法。
  7. 前記接合工程では、前記チップを吸着する吸着コレットとして前記チップの一部を凹所に収納して吸着するものを用い、吸着コレットにより前記チップを吸着保持した状態で前記チップと前記基板との互いの接合面を接触させることを特徴とする請求項１ないし請求項６のいずれか１項に記載の実装方法。
JP2007306572A 2007-11-27 2007-11-27 実装方法およびダイボンド装置 Expired - Fee Related JP5314269B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007306572A JP5314269B2 (ja) 2007-11-27 2007-11-27 実装方法およびダイボンド装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007306572A JP5314269B2 (ja) 2007-11-27 2007-11-27 実装方法およびダイボンド装置

Publications (2)

Publication Number Publication Date
JP2009130293A true JP2009130293A (ja) 2009-06-11
JP5314269B2 JP5314269B2 (ja) 2013-10-16

Family

ID=40820869

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007306572A Expired - Fee Related JP5314269B2 (ja) 2007-11-27 2007-11-27 実装方法およびダイボンド装置

Country Status (1)

Country Link
JP (1) JP5314269B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011240455A (ja) * 2010-05-20 2011-12-01 Nippon Telegr & Teleph Corp <Ntt> Ｍｅｍｓチップの製造方法および製造装置
WO2014024343A1 (ja) 2012-08-08 2014-02-13 パナソニック株式会社 実装方法
WO2018066462A1 (ja) * 2016-10-06 2018-04-12 株式会社新川 半導体チップの実装装置、および、半導体装置の製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6068691A (ja) * 1983-09-26 1985-04-19 キヤノン株式会社 チップ−オン−ボ−ド実装基板における電気的部品又は素子のリフロ−方法
JPH11307579A (ja) * 1998-04-24 1999-11-05 Miyota Kk フリップチップ実装用キャリア
JP2001176933A (ja) * 1999-12-20 2001-06-29 Pfu Ltd ベアチップ部品の実装装置およびその実装方法
JP2003124614A (ja) * 2001-10-16 2003-04-25 Matsushita Electric Ind Co Ltd 電子部品の熱圧着装置
JP2003249529A (ja) * 2002-02-26 2003-09-05 Seiko Epson Corp 実装構造体及びその製造方法並びに電子機器
JP2006032383A (ja) * 2004-07-12 2006-02-02 Matsushita Electric Ind Co Ltd 部品搭載装置および基板載置ステージ

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6068691A (ja) * 1983-09-26 1985-04-19 キヤノン株式会社 チップ−オン−ボ−ド実装基板における電気的部品又は素子のリフロ−方法
JPH11307579A (ja) * 1998-04-24 1999-11-05 Miyota Kk フリップチップ実装用キャリア
JP2001176933A (ja) * 1999-12-20 2001-06-29 Pfu Ltd ベアチップ部品の実装装置およびその実装方法
JP2003124614A (ja) * 2001-10-16 2003-04-25 Matsushita Electric Ind Co Ltd 電子部品の熱圧着装置
JP2003249529A (ja) * 2002-02-26 2003-09-05 Seiko Epson Corp 実装構造体及びその製造方法並びに電子機器
JP2006032383A (ja) * 2004-07-12 2006-02-02 Matsushita Electric Ind Co Ltd 部品搭載装置および基板載置ステージ

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011240455A (ja) * 2010-05-20 2011-12-01 Nippon Telegr & Teleph Corp <Ntt> Ｍｅｍｓチップの製造方法および製造装置
WO2014024343A1 (ja) 2012-08-08 2014-02-13 パナソニック株式会社 実装方法
JP2014036103A (ja) * 2012-08-08 2014-02-24 Panasonic Corp 実装方法
US9508679B2 (en) 2012-08-08 2016-11-29 Panasonic Intellectual Property Management Co., Ltd. Mounting method
WO2018066462A1 (ja) * 2016-10-06 2018-04-12 株式会社新川 半導体チップの実装装置、および、半導体装置の製造方法
JP2018060952A (ja) * 2016-10-06 2018-04-12 株式会社新川 半導体チップの実装装置、および、半導体装置の製造方法
KR20190057114A (ko) * 2016-10-06 2019-05-27 가부시키가이샤 신가와 반도체칩의 실장 장치, 및 반도체 장치의 제조 방법
KR102206869B1 (ko) 2016-10-06 2021-01-25 가부시키가이샤 신가와 반도체칩의 실장 장치, 및 반도체 장치의 제조 방법
US11296048B2 (en) 2016-10-06 2022-04-05 Shinkawa Ltd. Semiconductor chip mounting device and method for manufacturing semiconductor device

Also Published As

Publication number Publication date
JP5314269B2 (ja) 2013-10-16

Similar Documents

Publication Publication Date Title
JP5243806B2 (ja) 紫外光発光装置
TW201436294A (zh) 具有成側向形態或頂向形態裝置定向之疊層無引線載架封裝的光電子裝置（一）
JP5010203B2 (ja) 発光装置
JP5010366B2 (ja) 発光装置
JP5314269B2 (ja) 実装方法およびダイボンド装置
JP5536980B2 (ja) 実装方法
JP4877239B2 (ja) 発光装置の製造方法
JP5390938B2 (ja) 発光装置
JP5010199B2 (ja) 発光装置
JP5102652B2 (ja) 発光装置
JP5102805B2 (ja) 実装方法
JP5554900B2 (ja) チップの実装方法
JP5351624B2 (ja) Ｌｅｄモジュール
US20230067340A1 (en) Light emitting device and method of manufacturing the same
JP5192847B2 (ja) 発光装置
JP5102605B2 (ja) 発光装置およびその製造方法
JP5285465B2 (ja) 実装方法および吸着コレット
JP2009289835A (ja) 構造体の製造方法、発光装置の製造方法
JP2009289834A (ja) 構造体の製造方法、発光装置の製造方法
JP2009177099A (ja) 発光装置
JP5475954B2 (ja) 発光装置
WO2013021518A1 (ja) 発光装置
JP2009267068A (ja) チップの実装方法
JP2009158506A (ja) 発光装置
JP5351620B2 (ja) 発光装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100525

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100816

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101224

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20120112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121225

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130326

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130527

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130611

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130705

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5314269

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees