JP2018060952A - 半導体チップの実装装置、および、半導体装置の製造方法 - Google Patents

半導体チップの実装装置、および、半導体装置の製造方法 Download PDF

Info

Publication number
JP2018060952A
JP2018060952A JP2016198434A JP2016198434A JP2018060952A JP 2018060952 A JP2018060952 A JP 2018060952A JP 2016198434 A JP2016198434 A JP 2016198434A JP 2016198434 A JP2016198434 A JP 2016198434A JP 2018060952 A JP2018060952 A JP 2018060952A
Authority
JP
Japan
Prior art keywords
layer
substrate
temporary
bonding
stage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016198434A
Other languages
English (en)
Other versions
JP6349540B2 (ja
Inventor
智宣 中村
Tomonobu Nakamura
智宣 中村
前田　徹
Toru Maeda
前田　　徹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinkawa Ltd
Original Assignee
Shinkawa Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinkawa Ltd filed Critical Shinkawa Ltd
Priority to JP2016198434A priority Critical patent/JP6349540B2/ja
Priority to US16/338,700 priority patent/US11296048B2/en
Priority to CN201780074147.7A priority patent/CN110024094B/zh
Priority to PCT/JP2017/035419 priority patent/WO2018066462A1/ja
Priority to KR1020197012263A priority patent/KR102206869B1/ko
Priority to TW106134132A priority patent/TWI652743B/zh
Publication of JP2018060952A publication Critical patent/JP2018060952A/ja
Application granted granted Critical
Publication of JP6349540B2 publication Critical patent/JP6349540B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/345—Arrangements for heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/89—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using at least one connector not provided for in any of the groups H01L24/81 - H01L24/86
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75251—Means for applying energy, e.g. heating means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75252—Means for applying energy, e.g. heating means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75253—Means for applying energy, e.g. heating means adapted for localised heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7598—Apparatus for connecting with bump connectors or layer connectors specially adapted for batch processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

【課題】積層数が多くても、複数の半導体チップを適切に実装できる実装装置を提供する。【解決手段】基板３０上の複数箇所に、２以上の半導体チップ１０を積層して実装する実装装置１００は、前記基板３０を支持するステージ１２０と、前記複数の半導体チップおよび前記基板を加熱しながら、前記基板３０に複数の半導体チップ１０を積層して実装するボンディング部１２２と、前記ステージ１２０と前記基板３０との間に介在する断熱部材１２６であって、前記基板３０と接触して前記ボンディング部から前記半導体チップおよび前記基板を介して熱が印加される第一層５０と、前記第一層５０よりも前記ステージ１２０側に配される第二層５２と、を有した断熱部材１２６と、を備え、前記第一層５０は、前記第二層５２よりも、熱抵抗が大きい。【選択図】図１

Description

本発明は、基板上の複数箇所に、２以上の半導体チップを積層して実装する実装装置、および、半導体装置を製造する製造方法に関する。
従来から、半導体装置の更なる高機能化、小型化が求められている。そこで、一部では、複数の半導体チップを積層して実装することが提案されている。通常、半導体チップの片面には、バンプと、当該バンプを覆う非導電性フィルム（以下「ＮＣＦ」という）が設けられている。ＮＣＦは、熱硬化性樹脂からなり、所定の硬化開始温度未満では、温度上昇に伴い可逆的に軟化するが、硬化開始温度を超えると、温度上昇に伴い不可逆的に硬化する。かかる半導体チップを積層実装するために、複数の半導体チップを仮圧着しながら積層して仮積層体を形成し、その後、この仮積層体を加熱加圧して本圧着することが提案されている。以下では、本圧着後の積層体を「チップ積層体」と呼び、仮圧着だけがされた仮積層体と区別する。仮圧着では、半導体チップを、ＮＣＦが軟化する温度で加熱加圧する。また、本圧着では、仮積層体を構成する複数の半導体チップ全てのバンプが溶融し、かつ、ＮＣＦが硬化する温度で、仮積層体を加熱加圧する。
こうした積層技術は、例えば、特許文献１に開示されている。この特許文献１では、半導体チップのうちバンプ形成面に、予め熱硬化性接着剤フィルムをラミネートする。積層実装する際には、まず、複数の半導体チップを、基板または他の半導体チップの上に順次、仮圧着しながら積層して多段仮圧着積層体（仮積層体）を形成する。次に、この多段仮圧着積層体を上側から加圧かつ加熱することで、バンプを溶融させるとともに熱硬化性接着剤フィルムを硬化させる本圧着工程を実行する。こうした技術によれば、小さな面積で、より多数の半導体チップを実装できるため、更なる高機能化、小型化が可能となる。
特開２０１４−６０２４１号公報
ここで、当然ながら、更なる高機能化、小型化を実現するためには、半導体チップの積層数（以下「目標層数」という）を増やせばよい。しかし、仮積層体の上面を加熱加圧して、当該仮積層体を構成する複数の半導体チップを一括で本圧着する技術の場合、目標層数が増えると、その分、上層と下層との温度差ｄＴが増加する。かかる温度差ｄＴは、チップ間距離のバラツキを招く。また、温度差ｄＴが過度に大きいと、下層の半導体チップが十分に加熱されず、バンプが十分に溶融しない、あるいは、ＮＣＦが十分に硬化しないという問題が生じる。
かかる問題は、仮積層体を下側からも加熱、すなわち、基板が載置されたステージも加熱することで、多少は改善される。しかし、この場合、実際に本圧着を行う積層体以外の積層体も加熱されることになる。このとき、実際に本圧着を行う積層体以外の積層体が、本圧着前の仮積層体の場合、ステージからの熱に起因してＮＣＦの不可逆的な硬化等を招くおそれがある。つまり、本圧着時に生じる温度差ｄＴを小さくするために、ステージを高温で加熱することは現実的ではなかった。
そこで、本発明では、積層数が多くても、複数の半導体チップを適切に実装できる実装装置および半導体装置の製造方法を提供することを目的とする。
本発明の実装装置は、基板上の複数箇所に、２以上の半導体チップを積層して実装する実装装置であって、前記基板を支持するステージと、前記複数の半導体チップおよび前記基板を加熱しながら、前記基板に複数の半導体チップを積層して実装するボンディング部と、前記ステージと前記基板との間に介在する断熱部材であって、前記基板と接触して前記ボンディング部から前記半導体チップおよび前記基板を介して熱が印加される第一層と、前記第一層よりも前記ステージ側に配される第二層と、を有した断熱部材と、を備え、前記第一層は、前記第二層よりも、熱抵抗が大きい、ことを特徴とする。
好適な態様では、前記第二層は、前記第一層よりも、剛性が高い。他の好適な態様では、前記第一層は、前記第二層よりも、面方向への熱抵抗が大きい。
他の好適な態様では、前記ボンディング部は、前記複数のチップを仮圧着しながら前記基板上に積層して成る仮積層体を２以上形成した後、１以上の仮積層体の上面を加圧しながら加熱することで前記仮積層体を構成する前記複数のチップを一括で本圧着する処理を２回以上繰り返す。
他の好適な態様では、前記第一層は、有機物、または、前記基板側の表面に溝または層内に複数の細孔が形成された加工物からなり、前記第二層は、非金属無機材からなる。この場合、前記第一層は、前記基板側の面に、前記複数のチップを積層したチップ積層体の配置ピッチと同じピッチで、格子状の溝が形成されている加工物である、ことが望ましい。
他の本発明である半導体装置の製造方法は、断熱部材の上に配置された基板の上に、複数のチップをボンディング部で仮圧着しながら積層して成る仮積層体を２以上形成する仮圧着工程と、１以上の仮積層体の上面を前記ボンディング部で加圧しながら加熱することで前記仮積層体を構成する前記複数のチップを一括で本圧着する処理を２回以上、繰り返す本圧着工程と、を備え、前記断熱部材は、前記基板と接触して前記ボンディング部から前記半導体チップ及び前記基板を介して熱が印加される第一層と、前記第一層よりも前記ステージ側に配される第二層と、を有し、前記第一層は、前記第二層よりも、熱抵抗が大きい、ことを特徴とする。
本発明によれば、基板とステージとの間に断熱部材が設けられており、さらに断熱部材のうち基板に接触する第一層が、第二層よりも熱抵抗が大きいため、本圧着時の熱が外部に流出しにくくなる。その結果、半導体チップを積層したチップ積層体の上層と下層との温度差を低減でき、積層数が多くても、複数の半導体チップを適切に実装できる。
本発明の実施形態である実装装置の概略構成図である。 基板として機能する半導体ウェハの概略斜視図である。 実装される半導体チップの構成を示す図である。 半導体装置の構成を示す図である。 半導体装置の製造の流れを示す図である。 半導体装置の製造の流れを示す図である。 他の断熱部材の構成の一例を示す図である。 本圧着時の熱の流れを示すイメージ図である。 従来構成における本圧着時の熱の流れを示すイメージ図である。 断熱部材の熱抵抗と温度差との関係を示す実験結果である。
以下、本発明の実施形態について図面を参照して説明する。図１は、本発明の実施形態である実装装置１００の概略構成図である。この実装装置１００は、基板３０の上に、半導体チップ１０を実装する装置である。この実装装置１００は、複数の半導体チップ１０を積層して実装する場合に特に好適な構成となっている。なお、以下の説明では、複数の半導体チップ１０を積層した積層体のうち、積層体を構成する複数の半導体チップ１０が仮圧着状態のものを「仮積層体ＳＴｔ」と呼び、複数の半導体チップ１０が、本圧着状態のものを「チップ積層体ＳＴｃ」と呼び区別する。
実装装置１００は、チップ供給ユニット１０２、チップ搬送ユニット１０４、ボンディングユニット１０６、および、これらの駆動を制御する制御部１３０と、を備える。チップ供給ユニット１０２は、チップ供給源から半導体チップ１０を取り出し、チップ搬送ユニット１０４に供給する部位である。このチップ供給ユニット１０２は、突上部１１０とダイピッカ１１４と移送ヘッド１１６と、を備えている。
チップ供給ユニット１０２において、複数の半導体チップ１０は、ダイシングテープＴＥ上に載置されている。このとき半導体チップ１０は、バンプ１８が上側を向いたフェイスアップ状態で載置されている。突上部１１０は、この複数の半導体チップ１０の中から一つの半導体チップ１０のみを、フェイスアップ状態のまま、上方に突き上げる。ダイピッカ１１４は、突上部１１０により突き上げられた半導体チップ１０を、その下端で吸引保持して受け取る。半導体チップ１０を受け取ったダイピッカ１１４は、当該半導体チップ１０のバンプ１８が下方を向くように、すなわち、半導体チップ１０がフェイスダウン状態になるように、その場で１８０度回転する。この状態になれば、移送ヘッド１１６が、ダイピッカ１１４から半導体チップ１０を受け取る。
移送ヘッド１１６は、上下および水平方向に移動可能であり、その下端で、半導体チップ１０を吸着保持できる。ダイピッカ１１４が１８０度回転して、半導体チップ１０がフェイスダウン状態となれば、移送ヘッド１１６は、その下端で、当該半導体チップ１０を吸着保持する。その後、移送ヘッド１１６は、水平および上下方向に移動して、チップ搬送ユニット１０４へと移動する。
チップ搬送ユニット１０４は、鉛直な回転軸Ｒａを中心として回転する回転台１１８を有している。移送ヘッド１１６は、回転台１１８の所定位置に、半導体チップ１０を載置する。半導体チップ１０が載置された回転台１１８が回転軸Ｒａを中心として回転することで、当該半導体チップ１０が、チップ供給ユニット１０２と反対側に位置するボンディングユニット１０６に搬送される。
ボンディングユニット１０６は、基板３０を支持するステージ１２０や半導体チップ１０を基板３０に取り付けるボンディング部１２２等を備えている。ステージ１２０は、水平方向に移動可能であり、載置されている基板３０と実装ヘッド１２４との相対位置関係を調整する。また、このステージ１２０には、ヒータが内蔵されており、半導体チップ１０を下側から加熱する。また、本実施形態では、このステージ１２０と基板３０との間に、断熱部材１２６を配置している。この断熱部材１２６の構成および作用については、後に詳説する。
ボンディング部１２２は、基板３０に、複数の半導体チップ１０を積層して実装する装置で、実装ヘッド１２４等を備えている。実装ヘッド１２４は、その下端に半導体チップ１０を保持でき、また、鉛直な回転軸Ｒｂ回りの回転と、昇降と、が可能となっている。この実装ヘッド１２４は、半導体チップ１０を基板３０または他の半導体チップ１０の上に圧着する。具体的には、保持している半導体チップ１０を基板３０等に押し付けるように、実装ヘッド１２４が、下降することで、半導体チップ１０の仮圧着または本圧着が行われる。この実装ヘッド１２４には、温度可変のヒータ（図示せず）が内蔵されており、実装ヘッド１２４は、仮圧着実行時には、後述する第一温度Ｔ１に、本圧着実行時には、第一温度Ｔ１よりも高い第二温度Ｔ２に加熱される。また、実装ヘッド１２４は、仮圧着実行時には、第一荷重Ｆ１を、本圧着実行時には、第二荷重Ｆ２を、半導体チップ１０に付加する。
実装ヘッド１２４の近傍には、カメラ（図示せず）が設けられている。基板３０および半導体チップ１０には、それぞれ、位置決めの基準となるアライメントマークが付されている。カメラは、このアライメントマークが映るように、基板３０および半導体チップ１０を撮像する。制御部１３０は、この撮像により得られた画像データに基づいて、基板３０および半導体チップ１０の相対位置関係を把握、必要に応じて、実装ヘッド１２４の軸Ｒｂ回りの回転角度およびステージ１２０の水平位置を調整する。
制御部１３０は、各部の駆動を制御するもので、例えば、各種演算を行うＣＰＵと、各種データやプログラムを記憶する記憶部１３８と、を備えている。制御部１３０は、記憶部１３８からプログラムを読み込むことにより、仮圧着部１３２、本圧着部１３６として機能する。仮圧着部１３２は、ボンディング部１２２を駆動して、２以上半導体チップを順次、仮圧着しながら積層して、仮積層体ＳＴｔを形成する。本圧着部１３６は、ボンディング部１２２を駆動して、形成された仮積層体ＳＴｔの上面を加熱加圧することで、各仮積層体ＳＴｔを構成する１以上の半導体チップを一括で本圧着する。
なお、ここで説明した実装装置１００の構成は、一例であり、適宜、変更されてもよい。例えば、本実施形態では、一つの実装ヘッド１２４で、仮圧着および本圧着の双方を行っているが、仮圧着用の実装ヘッドと、本圧着用の実装ヘッドとを、設けてもよい。また、本実施形態では、ステージ１２０が水平移動する構成としているが、ステージ１２０に替えて、または、加えて、実装ヘッド１２４が水平移動する構成としてもよい。また、チップ供給ユニット１０２や、チップ搬送ユニット１０４等の構成も、適宜、変更されてもよい。
次に、この実装装置１００による半導体チップ１０の実装方法、すなわち、半導体装置の製造方法について説明する。本実施形態では、基板３０として半導体ウェハを使用し、この半導体ウェハ（基板３０）の上に、複数の半導体チップ１０を積層実装する。したがって、本実施形態の実装プロセスは、半導体ウェハの回路形成面に半導体チップ１０を積層実装する「チップオンウェハプロセス」である。図２は、本実施形態で使用する基板３０（半導体ウェハ）の概略イメージ図である。半導体ウェハである基板３０は、主にシリコンからなり、樹脂やガラスからなる一般的な回路基板に比して、熱伝導率が高い。この場合、本実施形態の有用性が顕著に表れるが、樹脂やガラスに対する実装においても後述する効果は同様に得られる。図２に示すように、基板３０には、格子状に並ぶ複数の配置領域３４が設定されている。各配置領域３４には、複数の半導体チップ１０が積層実装される。配置領域３４は、所定の配置ピッチＰで配設されている。この配置ピッチＰの値は、実装対象の半導体チップ１０のサイズ等に応じて適宜、設定される。また、本実施形態では、配置領域３４を略正方形としているが、適宜、他の形状、例えば略長方形としてもよい。
次に、半導体チップ１０の構成について簡単に説明する。図３は、実装される半導体チップ１０の概略構成を示す図である。半導体チップ１０の上下面には、電極端子１４，１６が形成されている。また、半導体チップ１０の片面には、電極端子１４に連なってバンプ１８が形成されている。バンプ１８は、導電性金属からなり、所定の溶融温度Ｔｍで溶融する。
また、半導体チップ１０の片面には、バンプ１８を覆うように、非導電性フィルム（以下「ＮＣＦ」という）２０が貼り付けられている。ＮＣＦ２０は、半導体チップ１０と、基板３０または他の半導体チップ１０とを接着する接着剤として機能するもので、非導電性の熱硬化性樹脂、例えば、ポリイミド樹脂、エポキシ樹脂、アクリル樹脂、フェノキシ樹脂、ポリエーテルスルホン樹脂等からなる。このＮＣＦ２０の厚みは、バンプ１８の平均高さよりも大きく、バンプ１８は、このＮＣＦ２０によりほぼ完全に覆われている。ＮＣＦ２０は、常温下では、固体のフィルムであるが、所定の軟化開始温度Ｔｓを超えると、徐々に、可逆的に軟化して流動性を発揮し、所定の硬化開始温度Ｔｔを超えると、不可逆的に硬化し始める。
ここで、軟化開始温度Ｔｓは、バンプ１８の溶融温度Ｔｍおよび硬化開始温度Ｔｔよりも低い。仮圧着用の第一温度Ｔ１は、この軟化開始温度Ｔｓより高く、溶融温度Ｔｍおよび硬化開始温度Ｔｔよりも低い。また、本圧着用の第二温度Ｔ２は、溶融温度Ｔｍおよび硬化開始温度Ｔｔよりも高い。すなわち、Ｔｓ＜Ｔ１＜（Ｔｍ，Ｔｔ）＜Ｔ２となっている。
半導体チップ１０を基板３０または下側の半導体チップ１０（以下「被圧着体」と呼ぶ）に仮圧着する際には、実装ヘッド１２４を、第一温度Ｔ１に加熱したうえで半導体チップ１０を加圧する。このとき、半導体チップ１０のＮＣＦ２０は、実装ヘッド１２４からの伝熱により、第一温度Ｔ１近傍まで加熱され、軟化し、流動性を持つ。そして、これにより、ＮＣＦ２０が、半導体チップ１０と被圧着体との隙間に流れ込み、当該隙間を確実に埋めることができる。
半導体チップ１０を、被圧着体に本圧着する際には、実装ヘッド１２４を、第二温度Ｔ２に加熱したうえで、半導体チップ１０を加圧する。このとき、半導体チップ１０のバンプ１８およびＮＣＦ２０は、実装ヘッド１２４からの伝熱により、第二温度Ｔ２近傍まで加熱される。これにより、バンプ１８は、溶融し、対向する被圧着体に溶着できる。また、この加熱により、ＮＣＦ２０が、半導体チップ１０と被圧着体との隙間を埋めた状態で硬化するため、半導体チップ１０と被圧着体とが強固に固定される。
次に、半導体チップ１０を積層実装して製造される半導体装置について説明する。図４は、基板３０に複数の半導体チップ１０を積層実装した半導体装置の構成を示す図である。半導体装置は、複数の配置領域３４それぞれに、目標積層数の半導体チップ１０を積層実装したチップ積層体ＳＴｃが配置されている。本実施形態では、目標積層数を、「４」としており、一つの配置領域３４には、４つの半導体チップ１０からなるチップ積層体ＳＴｃが実装されている。
仮積層体ＳＴｔは、目標積層数の半導体チップ１０を、順次、仮圧着しながら積層することで形成される。また、チップ積層体ＳＴｃは、仮積層体ＳＴｔを上面から加熱加圧して、当該仮積層体ＳＴｔを構成する複数の半導体チップ１０を一括で本圧着することで形成される。ここで、こうしたチップ積層体ＳＴｃを複数形成する方式として、コレクティブボンディングと呼ばれる方式がある。コレクティブボンディングは、複数の仮積層体ＳＴｔを形成した後、各仮積層体ＳＴｔの上面を順番に、加熱加圧して、当該仮積層体ＳＴｔを構成する複数の半導体チップ１０を一括で本圧着する方式である。かかるコレクティブボンディングによれば、仮圧着を連続して実行した後に本圧着を連続して実行する。そのため、一つのチップ積層体ＳＴｃが完成（本圧着完了）してから、次の仮積層体ＳＴｔを形成する方式に比して、実装ヘッド１２４の温度の切り替え回数等を大幅に低減できる。温度の切り替え回数を低減することで、実装ヘッド１２４の昇降温のための待機時間を低減でき、実装処理全体の処理時間を低減できる。そのため、本実施形態でも、コレクティブボンディング方式で、複数のチップ積層体ＳＴｃを形成している。
以下、本実施形態での半導体装置の製造の流れについて説明する。図５、図６は、半導体装置の製造の流れを示すイメージ図である。図５、図６では、三つの配置領域３４を図示しているが、説明の都合上、これらは、左側から順に、領域Ａ、領域Ｂ、領域Ｃと呼ぶ。なお、以下で説明する製造の手順は、常圧下で行ってもよいし、気泡の噛みこみ等を防ぐために真空中で実施してもよい。
本実施形態では、複数のチップ積層体ＳＴｃ（半導体装置）を製造するために、２以上の仮積層体ＳＴｔを形成した後、各仮積層体ＳＴｔの上面を順番に加熱加圧して本圧着する。具体的に説明すると、半導体装置の製造時、ステージ１２０は、常時、ヒータにより、ＮＣＦ２０の硬化開始温度Ｔｔおよびバンプ１８の溶融温度Ｔｍよりも低い第三温度Ｔ３に加熱される。この状態で、まず、最初に、図５（ａ）に示すように、実装ヘッド１２４を用いて、半導体チップ１０を基板３０上の領域Ａに配置する。このとき、半導体チップ１０のバンプ１８が、基板３０上の電極端子３２と向かい合うように、基板３０を半導体チップ１０に対して位置決めする。このとき、実装ヘッド１２４は、仮圧着用の温度である第一温度Ｔ１に加熱されている。その後、実装ヘッド１２４で、半導体チップ１０を、規定の第一荷重Ｆ１で加圧し、半導体チップ１０を基板３０に仮圧着する。このとき、実装ヘッド１２４からの伝熱により、ＮＣＦ２０は、軟化開始温度Ｔｓ以上に加熱され、適度な流動性を発揮する。これにより、ＮＣＦ２０は、半導体チップ１０と基板３０との間隙を隙間なく埋める。なお、第一荷重Ｆ１は、バンプ１８が、軟化したＮＣＦ２０を押しのけて、基板３０の電極端子３２に接触でき、かつ、バンプ１８が大きく変形しない程度の大きさであれば、特に、限定されない。
１層目の半導体チップ１０が仮圧着できれば、続いて、この仮圧着された１層目の半導体チップ１０の上に、さらに、２層目の半導体チップ１０を仮圧着する。２層目の半導体チップ１０を仮圧着する際は、１層目の場合と同様に、実装ヘッド１２４を用いて、２層目の半導体チップ１０のバンプ１８が、１層目の半導体チップ１０の電極端子１６と向かい合うように、２層目の半導体チップ１０を１層目の半導体チップ１０の上に配置する。そして、その状態で、２層目の半導体チップ１０を第一温度Ｔ１で加熱しつつ第一荷重Ｆ１で加圧して、１層目の半導体チップ１０に仮圧着する。
以降、同様に、２層目の半導体チップ１０の上に、３層目の半導体チップ１０を、３層目の半導体チップ１０の上に４層目の半導体チップ１０を、仮圧着していく。図５（ｂ）は、領域Ａにおいて、４層の半導体チップ１０を仮圧着しながら積層した様子を示している。この４つの半導体チップ１０を積層したものが、仮積層体ＳＴｔとなる。
領域Ａにおいて、仮積層体ＳＴｔが形成できれば、同様の手順で、他の配置領域３４にも、仮積層体ＳＴｔを形成する。図６（ｃ）は、全ての配置領域３４（領域Ａ，領域Ｂ，領域Ｃ）に、仮積層体ＳＴｔが形成された様子を示している。
複数の仮積層体ＳＴｔが形成できれば、続いて、形成された仮積層体ＳＴｔを順番に、本圧着する。具体的には、図６（ａ）に示すように、まず、実装ヘッド１２４を、本圧着用の温度である第二温度Ｔ２まで加熱する。そして、仮積層体ＳＴｔを、第二温度Ｔ２に加熱された実装ヘッド１２４を用いて、第二荷重Ｆ２で加圧し、四つの半導体チップ１０を一括で本圧着する。なお、第二荷重Ｆ２は、バンプ１８の押し込み量を適切に保てるのであれば、特に限定されない。
第二温度Ｔ２に加熱された実装ヘッド１２４で押圧されることにより、仮積層体ＳＴｔを構成する四つの半導体チップ１０も加熱されることになる。各半導体チップ１０が硬化開始温度Ｔｔを越えて加熱されることで、半導体チップ１０のＮＣＦ２０は、徐々に硬化していく。そして、ＮＣＦ２０が硬化することで、半導体チップ１０と被圧着体（基板３０または下側の半導体チップ１０）とが機械的に強固に固着される。また、溶融温度Ｔｍを越えて加熱されることで、バンプ１８が、溶融し、対向する電極端子３２，１６に密着できる。そして、これにより、四つの半導体チップ１０および基板３０が、互いに電気的に接合されたチップ積層体ＳＴｃが形成される。
一つの仮積層体ＳＴｔを本圧着できれば、続いて、他の仮積層体ＳＴｔも、本圧着する。すなわち、領域Ｂ、領域Ｃ等、２以上の配置領域３４全てにおいて、順番に本圧着を実行する。そして、図６（ｂ）に示すように、形成された仮積層体ＳＴｔ全てを本圧着できれば、半導体装置の製造処理は、終了となる。
以上の説明で明らかな通り、本実施形態では、２以上の配置領域３４において、連続して仮積層体ＳＴｔを形成した後に、各仮積層体ＳＴｔを順番に本圧着するコレクティブボンディング方式である。そのため、実装ヘッド１２４の温度の切り替え回数を低減でき、昇温や降温のための待機時間を低減でき、実装処理全体の時間を大幅に低減できる。
ところで、本実施形態のように、積層された複数の半導体チップ１０を一括で本圧着しようとした場合、上層と下層との温度差ｄＴが問題となる。かかる温度差ｄＴが大きいと、各層のチップ間距離にバラツキが生じるおそれがある。また、温度差ｄＴが過度に大きく、下層の加熱温度が低くなると、ＮＣＦ２０の硬化やバンプ１８の溶融が適切に生じず、実装の信頼性が低下するおそれもあった。かかる温度差ｄＴを低減するために、本実施形態では、ステージ１２０と基板３０との間に、断熱部材１２６を配している。
断熱部材１２６は、基板３０と接触する第一層５０と、当該第一層５０よりもステージ１２０側に配される第二層５２と、を有した二層構造となっている（図１参照）。第一層５０は、基板３０に隣接して、当該基板３０に接する層である。第二層５２は、第一層５０よりもステージ１２０側に配される層である。そして、第一層５０は、第二層５２よりも熱抵抗が大きい。また、通常、ステージ１２０も比較的、熱抵抗の高い材質（例えばセラミックス等）で成るが、第一層５０および第二層５２は、このステージ１２０よりも熱抵抗が大きいことが望ましい。
かかる第一層５０および第二層５２の具体的構成としては、種々、考えられる。例えば、第一層５０は、熱抵抗係数の低い樹脂等の有機物（例えば、エポキシ樹脂、ポリイミド樹脂等）からなり、第二層５２は、熱抵抗係数の低い非金属無機物（石英やセラミックス等）からなる。また、別の例として、第一層５０は、有機物または非金属無機物を所定の形状に加工した加工物でもよい。なお、ここでの「加工」とは、フライス等で材料の一部を除去するような機械加工に限らず、プラスチック射出成形のような成形加工も含む。
第一層５０に適した加工物としては、例えば、図７（ａ）に示すように、層内に複数の細孔５４が形成された加工物が挙げられる。この場合、第一層５０の材質は、有機物、無機物のいずれでもよいが、加工性を考慮すると、樹脂等の有機物や、焼成されるセラミックス等であることが望ましい。また、他の例として、第一層５０に適した加工物としては、図７（ｂ）に示すように、その表面に複数の溝５６が形成された加工物でもよい。この場合、溝５６の形状は、特に限定されないが、溝５６は、チップ積層体ＳＴｃの配置ピッチＰ（図２参照）と、同じピッチＰで格子状に並ぶことが望ましい。かかる溝形状が望ましい理由については、後述する。
また、第一層５０と第二層５２は、別体である必要はなく、分離できない一体化部品であってもよい。例えば、図７（ｂ）に示すように、平板の表面に、複数の溝５６を形成し、この溝５６が形成された厚み部分を第一層５０、溝５６が形成されていない厚み部分を第二層５２としてもよい。
いずれにしても、断熱部材１２６は、基板３０に接する第一層５０と、当該第一層５０よりもステージ１２０側に配された第二層５２と、有する多層構造で、第一層５０が、第二層５２よりも熱抵抗が大きければよい。なお、熱抵抗としては、面方向への伝熱を阻害する面方向熱抵抗と、厚み方向への伝熱を阻害する厚み方向熱抵抗と、がある。第一層５０において特に重要視されるのは、面方向熱抵抗である。面方向熱抵抗は、例えば、各層５０，５２の表面を、規定条件で加熱した際に、当該加熱地点から面方向に規定距離、離れた計測地点における温度上昇量等に基づいて評価できる。第一層５０は、第二層５２よりも、面方向熱抵抗が大きいことが望ましい。また、後に詳説するように、第二層５２は、第一層５０よりも剛性が高いことが望ましい。これは、基板３０の平面度を維持するためである。そのため、第二層５２は、一般に、非金属無機材からなる無垢材で構成される。
以上のような二層構造の断熱部材１２６を設ける理由について、図８、図９を参照して説明する。図８、図９は、本圧着時の熱の流れを示す模式図であり、図８は、断熱部材１２６を設けた場合を、図９は、断熱部材１２６を設けない場合を、それぞれ示している。
はじめに、図９を参照して、本圧着時の熱の流れについて説明する。既述した通り、本圧着の際は、仮積層体ＳＴｔの上面を、第二温度Ｔ２に加熱した実装ヘッド１２４で押圧する。このとき、半導体チップ１０間の伝熱により、実装ヘッド１２４の熱が、下層へと伝達される。下層の半導体チップ１０まで到達した熱は、その場に留まらず、さらに、基板３０や、ステージ１２０へと伝達される。
具体的には、基板３０に伝熱された熱は、そのまま面直交方向に進んでステージ１２０に伝達されたり（矢印Ａ）、面方向に進んで、外部に放熱されたり（矢印Ｂ）、他の仮積層体ＳＴｔに伝熱されたり（矢印Ｃ）、ステージ１２０に伝熱されたり（矢印Ｄ）する。また、ステージ１２０に伝熱された熱は、そのまま面方向に進んで外部に放熱されたり（矢印Ｅ）、面方向に進んで再び、基板３０に伝熱されたり（矢印Ｆ）、外部に放熱されたり（矢印Ｇ）する。
このように、断熱部材１２６が無い場合、下層まで伝達された熱が、さらに、基板３０やステージ１２０に分散された後、外部に逃げるため、下層の半導体チップ１０の温度が上がりにくくなり、上層と下層との温度差ｄＴが大きくなる。特に、基板３０が、ウェハの場合、当該ウェハは、樹脂やガラスからなる基板に比べて伝熱性が高いため、温度差ｄＴが高くなる。
かかる温度差ｄＴは、ステージ１２０の温度を上げることで低減できる。すなわち、ステージ１２０には、ヒータが内蔵されているが、このヒータの加熱温度を高くする、例えば、第二温度Ｔ２にすることで、温度差ｄＴを低減できる。しかしながら、ステージ１２０を高温にした場合、本圧着の対象の仮積層体ＳＴｔだけでなく、その他の仮積層体ＳＴｔ（本圧着前の半導体チップ１０）も、高温で加熱されることになる。図９の例では、ステージ１２０を高温にした場合、図面左側に位置する本圧着対象の仮積層体ＳＴｔだけでなく、図面右側に位置する対象外の仮積層体ＳＴｔも高温に加熱されることになる。その結果、対象外の仮積層体ＳＴｔを構成する半導体チップ１０のＮＣＦ２０の意図しない不可逆的な硬化を招くおそれがある。本圧着前にＮＣＦ２０が硬化した場合、その後、本圧着（加熱加圧）を行っても、半導体チップ１０間が、電気的、機械的に適切に接続されず、実装不良となる。したがって、温度差ｄＴを低減するために、ステージ１２０の温度を高めることは出来なかった。
本実施形態では、図８に示すように、ステージ１２０の温度は、従来技術とほぼ同じ（例えば１００度前後）に保ちつつも、ステージ１２０と基板３０との間に断熱部材１２６を設けている。かかる断熱部材１２６を設けることにより、基板３０およびステージ１２０を介した排熱を大幅に低減でき、ひいては、温度差ｄＴを低減できる。
すなわち、図７に示すように、断熱部材１２６を設けた場合、基板３０から、その下側に伝熱される熱量が大幅に低減される。また、第一層５０は、面方向熱抵抗が大きいため、第一層５０に伝熱された熱は、面方向には殆ど分散しない。その結果、面方向に分散した後、さらに、基板３０やステージ１２０に分散する熱の流れ（図９における矢印Ｆ、矢印Ｇの流れ）が殆ど無くなり、熱の外部流出が効果的に抑制される。また、一部の熱は、第一層５０から第二層５２にも伝熱されるが、第二層５２でも伝熱が阻害されるため、ステージ１２０への伝熱が大幅に抑制される。結果として、ステージ１２０を介した外部や基板３０への放熱が大幅に低減される。そして、これにより、熱の多くが、仮積層体ＳＴｔの下層に留まるため、上層と下層との温度差ｄＴを大幅に低減できる。
ところで、本実施形態では、断熱部材１２６を第一層５０と第二層５２との二層構造としている。これは、熱の分散（排熱）を抑えつつ、機械的強度を保つためである。すなわち、熱の分散を抑えるためには、第一層５０は、面方向熱抵抗が大きいことが望ましい。面方向熱抵抗を大きくするためには、樹脂のように熱伝達係数の低い材料を用いる、あるいは、図７（ａ）、図７（ｂ）に示すように、溝５６や細孔５４を設ければよい。しかしながら、熱伝達係数の低い材料は、その剛性が低いことが多く、また、溝５６や細孔５４を設けた場合も剛性が低下する。そのため、面方向熱抵抗が高い第一層５０だけでは、本圧着の際に付加される荷重に耐えられず、基板３０の平面度が維持できないおそれがある。
そこで、本実施形態では、第一層５０の下に、第一層５０よりも剛性の高い第二層５２を設けている。これにより、大きな荷重が付加された場合でも、撓みにくく、基板３０の平面度を維持できる。また、第二層５２を、第一層５０よりも厚くすることで、ステージ１２０への伝熱をより効果的に防止でき、ステージ１２０を介した排熱を低減できる。
なお、基板３０の平面度を維持するためには、第一層５０そのものも撓みにくいことが望ましく、そのためには、断熱部材１２６のうち、チップ積層体ＳＴｃの真下部分、中実構造であることが望ましい。そのため、第一層５０の表面に溝５６を設ける場合には、図７（ｂ）に示すように、当該溝５６を、チップ積層体ＳＴｃの配置ピッチＰと同じピッチで並ぶ格子状とすることが望ましい。
図１０は、断熱部材１２６の熱抵抗と温度差ｄＴとの関係を調べた実験結果である。図１０において、横軸は、断熱部材１２６の熱抵抗を、縦軸は、四層構成の仮積層体ＳＴｔを本圧着した際の温度差ｄＴを示している。また、実験では、ステージ１２０を１００度前後に加熱し、仮積層体ＳＴｔの上面を４００度で７秒間加熱した。断熱部材１２６は、実験の都合上、一層構造とし、その熱抵抗は、断熱部材１２６の厚みを変更することで変更している。また、基板３０としては、シリコンウェハを用いた。図１０から明らかな通り、断熱部材１２６の熱抵抗が上昇するにつれて、温度差ｄＴが低下していることが分かる。
以上の説明から明らかな通り、本実施形態によれば、基板３０とステージ１２０との間に、断熱部材１２６を介在させているため、本圧着時の熱が外部に逃げることを効果的に防止でき、仮積層体ＳＴｔの上層と下層との温度差ｄＴを低減できる。また、断熱部材１２６を第一層５０と第二層５２とを有する多層構造とし、さらに、基板３０に隣接する第一層５０の熱抵抗を大きくすることで、基板３０から伝わる熱の外部流出をより効果的に防止できる。さらに、第二層５２を第一層５０よりも高剛性とすることで、熱の流出を抑えつつ、基板３０の平面度を維持できる。
なお、これまで説明した構成は、一例であり、適宜、変更されてもよい。例えば、本実施形態では、仮積層体ＳＴｔを一つずつ本圧着しているが、２以上の仮積層体ＳＴｔを、同時に本圧着してもよい。この場合、仮圧着用の実装ヘッド１２４ａとは、別に、本圧着用の実装ヘッド１２４ｂを設け、当該本圧着用の実装ヘッド１２４ｂを、２以上の仮積層体ＳＴｔを同時に加熱加圧できる大きさにする。かかる構成とすることで、半導体装置の製造時間をより短縮できる。また、断熱部材１２６は、第一層５０と第二層５２とを有するのであれば、さらに別の層を有した多層構造としてもよい。また、断熱部材１２６は、ステージ１２０に対して着脱可能であることが望ましいが、場合によっては、ステージ１２０に固着されていてもよい。
１０ 半導体チップ、１４，１６，３２ 電極端子、１８ バンプ、３０ 基板、３４ 配置領域、５０ 第一層、５２ 第二層、５４ 細孔、５６ 溝、１００ 実装装置、１０２ チップ供給ユニット、１０４ チップ搬送ユニット、１０６ ボンディングユニット、１１０ 突上部、１１４ ダイピッカ、１１６ 移送ヘッド、１１８ 回転台、１２０ ステージ、１２２ ボンディング部、１２４ 実装ヘッド、１２６ 断熱部材、１３０ 制御部、１３２ 仮圧着部、１３６ 本圧着部、１３８ 記憶部、ＳＴｃ チップ積層体、ＳＴｔ 仮積層体。
本発明の実装装置は、基板上の複数箇所に、複数の半導体チップを積層して実装する実装装置であって、前記基板を支持するステージと、前記複数の半導体チップおよび前記基板を加熱しながら、前記基板に複数の半導体チップを積層して実装するボンディング部と、前記ステージと前記基板との間に介在する断熱部材であって、前記基板と接触して前記ボンディング部から前記半導体チップおよび前記基板を介して熱が印加される第一層と、前記第一層よりも前記ステージ側に配される第二層と、を有した断熱部材と、を備え、前記第一層は、前記第二層よりも、熱抵抗が大きい、ことを特徴とする。
他の好適な態様では、前記ボンディング部は、前記複数の半導体チップを仮圧着しながら前記基板上に積層して成る仮積層体を２以上形成した後、１以上の仮積層体の上面を加圧しながら加熱することで前記仮積層体を構成する前記複数の半導体チップを一括で本圧着する処理を２回以上繰り返す。
他の好適な態様では、前記第一層は、有機物、または、前記基板側の表面に溝または層内に複数の細孔が形成された加工物からなり、前記第二層は、非金属無機材からなる。この場合、前記第一層は、前記基板側の面に、前記複数の半導体チップを積層したチップ積層体の配置ピッチと同じピッチで、格子状の溝が形成されている加工物である、ことが望ましい。
他の本発明である半導体装置の製造方法は、断熱部材の上に配置された基板の上に、複数の半導体チップをボンディング部で仮圧着しながら積層して成る仮積層体を２以上形成する仮圧着工程と、１以上の仮積層体の上面を前記ボンディング部で加圧しながら加熱することで前記仮積層体を構成する前記複数の半導体チップを一括で本圧着する処理を２回以上、繰り返す本圧着工程と、を備え、前記断熱部材は、前記基板と接触して前記ボンディング部から前記半導体チップ及び前記基板を介して熱が印加される第一層と、前記第一層よりも前記ステージ側に配される第二層と、を有し、前記第一層は、前記第二層よりも、熱抵抗が大きい、ことを特徴とする。

Claims (7)

  1. 基板上の複数箇所に、２以上の半導体チップを積層して実装する実装装置であって、
    前記基板を支持するステージと、
    前記複数の半導体チップおよび前記基板を加熱しながら、前記基板に、複数の半導体チップを積層して実装するボンディング部と、
    前記ステージと前記基板との間に介在する断熱部材であって、前記基板に隣接する第一層と、前記第一層よりも前記ステージ側に配される第二層と、を有した断熱部材と、
    を備え、
    前記第一層は、前記第二層よりも、熱抵抗が大きい、
    ことを特徴とする実装装置。
  2. 請求項１に記載の実装装置であって、
    前記第二層は、前記第一層よりも、剛性が高い、ことを特徴とする実装装置。
  3. 請求項１または２に記載の実装装置であって、
    前記第一層は、前記第二層よりも、面方向への熱抵抗が大きい、ことを特徴とする実装装置。
  4. 請求項１から３のいずれか１項に記載の実装装置であって、
    前記ボンディング部は、前記複数のチップを仮圧着しながら前記基板上に積層して成る仮積層体を２以上形成した後、１以上の仮積層体の上面を加圧しながら加熱することで前記仮積層体を構成する前記複数のチップを一括で本圧着する処理を２回以上繰り返す、ことを特徴とする実装装置。
  5. 請求項１から４のいずれか１項に記載の実装装置であって、
    前記第一層は、有機物、または、前記基板側の表面に溝または層内に複数の細孔が形成された加工物からなり、
    前記第二層は、非金属無機材からなる、
    ことを特徴とする実装装置。
  6. 請求項５に記載の実装装置であって、
    前記第一層は、前記基板側の面に、前記複数のチップを積層したチップ積層体の配置ピッチと同じピッチで、格子状の溝が形成されている加工物である、ことを特徴とする実装装置。
  7. 断熱部材の上に配置された基板の上に、複数のチップをボンディング部で仮圧着しながら積層して成る仮積層体を２以上形成する仮圧着工程と、
    １以上の仮積層体の上面を前記ボンディング部で加圧しながら加熱することで前記仮積層体を構成する前記複数のチップを一括で本圧着する処理を２回以上、繰り返す本圧着工程と、
    を備え、
    前記断熱部材は、前記基板と接触して前記ボンディング部から前記半導体チップ及び前記基板を介して熱が印加される第一層と、前記第一層よりも前記ステージ側に配される第二層と、を有し、
    前記第一層は、前記第二層よりも、熱抵抗が大きい、
    ことを特徴とする半導体装置の製造方法。
JP2016198434A 2016-10-06 2016-10-06 半導体チップの実装装置、および、半導体装置の製造方法 Active JP6349540B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2016198434A JP6349540B2 (ja) 2016-10-06 2016-10-06 半導体チップの実装装置、および、半導体装置の製造方法
US16/338,700 US11296048B2 (en) 2016-10-06 2017-09-29 Semiconductor chip mounting device and method for manufacturing semiconductor device
CN201780074147.7A CN110024094B (zh) 2016-10-06 2017-09-29 封装装置以及半导体装置的制造方法
PCT/JP2017/035419 WO2018066462A1 (ja) 2016-10-06 2017-09-29 半導体チップの実装装置、および、半導体装置の製造方法
KR1020197012263A KR102206869B1 (ko) 2016-10-06 2017-09-29 반도체칩의 실장 장치, 및 반도체 장치의 제조 방법
TW106134132A TWI652743B (zh) 2016-10-06 2017-10-03 半導體晶片的封裝裝置以及半導體裝置的製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016198434A JP6349540B2 (ja) 2016-10-06 2016-10-06 半導体チップの実装装置、および、半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2018060952A true JP2018060952A (ja) 2018-04-12
JP6349540B2 JP6349540B2 (ja) 2018-07-04

Family

ID=61832127

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016198434A Active JP6349540B2 (ja) 2016-10-06 2016-10-06 半導体チップの実装装置、および、半導体装置の製造方法

Country Status (6)

Country Link
US (1) US11296048B2 (ja)
JP (1) JP6349540B2 (ja)
KR (1) KR102206869B1 (ja)
CN (1) CN110024094B (ja)
TW (1) TWI652743B (ja)
WO (1) WO2018066462A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021114523A (ja) * 2020-01-17 2021-08-05 株式会社新川 半導体部品の製造方法及び複合ウェハ

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI673805B (zh) * 2017-01-30 2019-10-01 日商新川股份有限公司 安裝裝置以及安裝系統
KR102398994B1 (ko) * 2017-12-01 2022-05-20 가부시키가이샤 신가와 실장 장치
CN110970321B (zh) * 2018-09-30 2022-06-10 上海微电子装备（集团）股份有限公司 一种芯片贴片设备及芯片贴片方法
DE102019125134A1 (de) * 2019-09-18 2021-03-18 Mühlbauer Gmbh & Co. Kg Bauteilhandhabung, Bauteilinspektion
TWI834007B (zh) * 2019-11-19 2024-03-01 日商新川股份有限公司 半導體裝置的製造裝置及製造方法
WO2022259327A1 (ja) * 2021-06-07 2022-12-15 株式会社新川 半導体部品の製造方法及び複合ウェハ
CN113571454B (zh) * 2021-09-23 2022-07-12 东莞联鹏智能装备有限公司 载料平台及其加工方法和热压装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009130293A (ja) * 2007-11-27 2009-06-11 Panasonic Electric Works Co Ltd 実装方法
JP2016162920A (ja) * 2015-03-03 2016-09-05 東レエンジニアリング株式会社 実装装置および実装方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001308137A (ja) * 2000-04-26 2001-11-02 Matsushita Electric Works Ltd 半導体装置及びその製造方法
JP2010245412A (ja) * 2009-04-09 2010-10-28 Renesas Electronics Corp 半導体集積回路装置の製造方法
JP5102805B2 (ja) * 2009-05-26 2012-12-19 パナソニック株式会社 実装方法
JP5918664B2 (ja) * 2012-09-10 2016-05-18 株式会社東芝 積層型半導体装置の製造方法
JP2014060241A (ja) 2012-09-18 2014-04-03 Toray Ind Inc 半導体装置の製造方法
KR101561767B1 (ko) * 2014-01-28 2015-10-19 세메스 주식회사 기판 예열 장치 및 이의 제조 방법
JPWO2016158935A1 (ja) * 2015-03-30 2018-02-01 東レエンジニアリング株式会社 半導体装置の製造方法、半導体実装装置および半導体装置の製造方法で製造されたメモリデバイス

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009130293A (ja) * 2007-11-27 2009-06-11 Panasonic Electric Works Co Ltd 実装方法
JP2016162920A (ja) * 2015-03-03 2016-09-05 東レエンジニアリング株式会社 実装装置および実装方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021114523A (ja) * 2020-01-17 2021-08-05 株式会社新川 半導体部品の製造方法及び複合ウェハ
JP7427225B2 (ja) 2020-01-17 2024-02-05 株式会社新川 半導体部品の製造方法及び複合ウェハ

Also Published As

Publication number Publication date
US20210257329A1 (en) 2021-08-19
TWI652743B (zh) 2019-03-01
KR20190057114A (ko) 2019-05-27
CN110024094B (zh) 2023-07-14
WO2018066462A1 (ja) 2018-04-12
CN110024094A (zh) 2019-07-16
US11296048B2 (en) 2022-04-05
TW201824406A (zh) 2018-07-01
JP6349540B2 (ja) 2018-07-04
KR102206869B1 (ko) 2021-01-25

Similar Documents

Publication Publication Date Title
JP6349540B2 (ja) 半導体チップの実装装置、および、半導体装置の製造方法
US10847434B2 (en) Method of manufacturing semiconductor device, and mounting apparatus
TWI581346B (zh) Connection method, manufacturing method of connection structure, manufacturing method of wafer stacking part, and method of assembling electronic component
JP6608640B2 (ja) 実装構造体の製造方法
TWI659479B (zh) 半導體裝置的製造方法以及封裝裝置
KR102291272B1 (ko) 실장 장치 및 반도체 장치의 제조 방법
JP6373811B2 (ja) 半導体装置の製造方法および製造装置
KR102210623B1 (ko) 실장 장치 및 실장 시스템
JP2013065761A (ja) 半導体装置の製造方法および半導体装置の製造装置
JP6643198B2 (ja) 半導体装置の製造方法および製造装置
JP2013081971A (ja) 加圧加熱装置、及び、電子部品の製造方法
KR20170026119A (ko) 반도체 실장 장치의 가열 헤더 및 반도체의 접합 방법
JP2018137262A (ja) 実装装置および実装方法
JP2008263160A (ja) 基板と半導体素子の接合方法及び接合体
JP2010109153A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180124

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180403

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180502

R150 Certificate of patent or registration of utility model

Ref document number: 6349540

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250