JP2008263160A - 基板と半導体素子の接合方法及び接合体 - Google Patents
基板と半導体素子の接合方法及び接合体 Download PDFInfo
- Publication number
- JP2008263160A JP2008263160A JP2007295756A JP2007295756A JP2008263160A JP 2008263160 A JP2008263160 A JP 2008263160A JP 2007295756 A JP2007295756 A JP 2007295756A JP 2007295756 A JP2007295756 A JP 2007295756A JP 2008263160 A JP2008263160 A JP 2008263160A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- substrate
- bonding
- bonding material
- stacking direction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
Landscapes
- Wire Bonding (AREA)
Abstract
【解決手段】接合材料3を半導体素子2及び基板1で挟持した積層物を、前記接合材料が加熱されるようにして積層方向に加圧する加圧工程を備える、半導体素子の接合方法であって、前記加圧工程において、前記接合材料と対向する面とは反対の前記基板の面のうち加圧力が印加される加圧部分と、前記半導体素子の前記接合材料と対向する対向面との、前記積層方向に見た重なり部分の面積が、前記積層方向に見た前記半導体素子と前記基板の重なり部分の面積よりも小さくなるようにし、且つ、前記半導体素子の重心から前記積層方向に伸びる直線が前記加圧部分と交わるようにして、加圧を行う接合方法を提供する。
【選択図】図6
Description
[スペーサーの準備]
スペーサーとして、所定の形状及び厚みの、SUS箔、Al箔、PVCフィルム、後述の樹脂フィルムIを準備した。樹脂フィルムIの作製方法を以下に示す。
接合材料として、日立化成工業製異方導電フィルム(商品名AC−8408)、接合材料(A)異方導電ペースト、接合材料(B)絶縁樹脂フィルム、接合材料(C)絶縁樹脂ペーストを準備した。接合材料(A)異方導電ペースト、接合材料(B)絶縁樹脂フィルム、接合材料(C)絶縁樹脂ペーストの作製方法を以下に示す。
ビスフェノールA型エポキシ樹脂(東都化成製、商品名:YD−127)、硬化剤(四国化成製、商品名:2E4MZ)、添加剤(東レダウコーニングシリコーン製、商品名:SH6040)及び導電粒子(積水化学製、商品名:AU−203A)を質量比100:10:2:40の割合で混合し、異方導電性ペーストを作製した。
フェノキシ樹脂(東都化成製、商品名:PKHC、40質量%トルエン溶液)、エポキシ樹脂(ジャパンエポキシレジン製、商品名:EP1032H60)、潜在性硬化剤(旭化成工業製、商品名:HX3941)及び添加剤(東レダウコーニングシリコーン製、商品名:SH6040)を質量比40:20:30:2の割合で混合した。その後、作製した混合溶液を、ナイフコーター(康井精機社製)で厚み25μmの絶縁樹脂フィルムに加工した。
ビスフェノールA型エポキシ樹脂(東都化成製、商品名:YD−127)、硬化剤(四国化成製、商品名:2E4MZ)及び添加剤(東レダウコーニングシリコーン製、商品名:SH6040)を質量比100:10:2の割合で混合し、絶縁樹脂ペーストを作製した。
基板として、ガラス基板〔コーニング#1737、外形38mm×28mm、厚さ0.7mm表面にITO(Indium Tin Oxide)配線パターン(パターン幅50μm、電極間スペース50μm)を有するもの〕を準備した。また、半導体素子としては、ICチップ(外形17mm×1.7mm、厚さ0.55mm、バンプの大きさ50μm×50μm、バンプ間スペース50μm)を用いた。
ステージ上に直方体又は立方体形状のスペーサーを設置し、スペーサーを材料、厚み及び面方向の形状、接合材料を変えて接合体を作製した。各実施例、各比較例の条件は表1〜4に示す。また、スペーサーはその重心を半導体素子の重心と一致させ、積層方向から見たスペーサーの各辺は、半導体素子の各辺と平行となるように配置した。ここで、スペーサーの長さは、積層方向から見た場合の半導体素子の長い方の辺と平行になる辺の長さを表し、スペーサーの幅は、積層方向から見た場合の半導体素子の短い方の辺と平行になる辺の長さを表す。なお、接合(実装)は、図6に示すものと同様の加熱圧着具を用い加熱圧着具温度235℃で、上記半導体素子2を50MPa(バンプ面積換算)の加重で行った。
図13は、反りの評価を説明する模式断面図である。図13に示す基板1及び半導体素子は、接合材料を介在して接合されている。Lは、半導体素子の中心における基板の下面の高さを0としたときの、半導体素子の中心から12.5mm離れた場所までの基板の下面の高さのうち最も大きい値を表す。反りの評価は、Lを指標として行った。Lの値が小さいほど、反りが小さいことを示す。各接合体の反り(L)の測定結果は表1〜4に示す。
作製した接合体を用いて回路接合部を含む回路間の抵抗値を測定した。測定は、マルチメータ(装置名:MLR21、ETAC社製)を用いて行った。各接合体の測定結果は表1〜4に示す。
Claims (5)
- 接合材料を半導体素子及び基板で挟持した積層物を、前記接合材料が加熱されるようにして積層方向に加圧する加圧工程を備える、半導体素子の接合方法であって、
前記加圧工程において、
前記接合材料と対向する面とは反対の前記基板の面のうち加圧力が印加される加圧部分と、前記半導体素子の前記接合材料と対向する対向面との、前記積層方向に見た重なり部分の面積が、前記積層方向に見た前記半導体素子と前記基板の重なり部分の面積よりも小さくなるようにし、且つ、
前記半導体素子の重心から前記積層方向に伸びる直線が前記加圧部分と交わるようにして、加圧を行う接合方法。 - 前記加圧工程において、前記加圧部分を押圧する加圧具を配し、前記加圧を行う、請求項1記載の接合方法。
- 前記接合材料は、絶縁樹脂に導電粒子を含有させた導電フィルム又は導電ペーストである、請求項1又は2に記載の接合方法。
- 前記導電フィルムは、異方導電フィルムである、請求項3記載の接合方法。
- 前記接合材料は、絶縁樹脂フィルム又は絶縁樹脂ペーストである、請求項1又は2に記載の接合方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007295756A JP2008263160A (ja) | 2007-03-20 | 2007-11-14 | 基板と半導体素子の接合方法及び接合体 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007072489 | 2007-03-20 | ||
JP2007295756A JP2008263160A (ja) | 2007-03-20 | 2007-11-14 | 基板と半導体素子の接合方法及び接合体 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008263160A true JP2008263160A (ja) | 2008-10-30 |
Family
ID=39985392
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007295756A Pending JP2008263160A (ja) | 2007-03-20 | 2007-11-14 | 基板と半導体素子の接合方法及び接合体 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008263160A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018073684A (ja) * | 2016-10-31 | 2018-05-10 | デクセリアルズ株式会社 | 接続体の製造方法、接続方法、接続装置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000150580A (ja) * | 1998-11-09 | 2000-05-30 | Matsushita Electric Ind Co Ltd | 半導体素子実装装置および半導体素子実装方法 |
JP2006066566A (ja) * | 2004-08-26 | 2006-03-09 | Casio Comput Co Ltd | ボンディング装置 |
-
2007
- 2007-11-14 JP JP2007295756A patent/JP2008263160A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000150580A (ja) * | 1998-11-09 | 2000-05-30 | Matsushita Electric Ind Co Ltd | 半導体素子実装装置および半導体素子実装方法 |
JP2006066566A (ja) * | 2004-08-26 | 2006-03-09 | Casio Comput Co Ltd | ボンディング装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018073684A (ja) * | 2016-10-31 | 2018-05-10 | デクセリアルズ株式会社 | 接続体の製造方法、接続方法、接続装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI294657B (en) | Semiconductor device and method of assembling semiconductor device | |
JP4305502B2 (ja) | 半導体装置の製造方法 | |
JP2014060241A (ja) | 半導体装置の製造方法 | |
KR20140140042A (ko) | 반도체 장치의 제조 방법 및 반도체 장치의 제조 장치 | |
JP6349540B2 (ja) | 半導体チップの実装装置、および、半導体装置の製造方法 | |
TWI709221B (zh) | 多層基板及其製造方法、及各向異性導電膜 | |
JP2009246258A (ja) | 半導体装置および製造方法 | |
JP2011249711A (ja) | 配線基板およびその実装構造体 | |
JP6608640B2 (ja) | 実装構造体の製造方法 | |
JP2005191156A (ja) | 電気部品内蔵配線板およびその製造方法 | |
JP5664475B2 (ja) | 半導体装置 | |
JP5459108B2 (ja) | 部品内蔵配線基板 | |
JP2012074497A (ja) | 回路基板 | |
JP2004274035A (ja) | 電子部品内蔵モジュールとその製造方法 | |
JP6656836B2 (ja) | 実装構造体及びその製造方法 | |
WO2016114320A1 (ja) | 多層基板 | |
JP2011233915A (ja) | 複合配線基板およびその製造方法、ならびに電子部品の実装体および製造方法 | |
JP2008263160A (ja) | 基板と半導体素子の接合方法及び接合体 | |
JP4849926B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2008118155A (ja) | 半導体装置用パッケージ | |
JP5608504B2 (ja) | 接続方法及び接続構造体 | |
WO2000049652A1 (fr) | Materiau de liaison, dispositif semi-conducteur et procede de fabrication, carte et dispositif electronique | |
JP2008294396A (ja) | 接続方法、接続装置及び接続方法を用いて得られる接続構造体 | |
JP6418968B2 (ja) | 電子部品実装用パッケージ、電子装置および電子モジュール | |
JP5592311B2 (ja) | セラミック多層基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101018 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110921 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111226 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120110 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120515 |