JP2008294396A - 接続方法、接続装置及び接続方法を用いて得られる接続構造体 - Google Patents

接続方法、接続装置及び接続方法を用いて得られる接続構造体 Download PDF

Info

Publication number
JP2008294396A
JP2008294396A JP2007325118A JP2007325118A JP2008294396A JP 2008294396 A JP2008294396 A JP 2008294396A JP 2007325118 A JP2007325118 A JP 2007325118A JP 2007325118 A JP2007325118 A JP 2007325118A JP 2008294396 A JP2008294396 A JP 2008294396A
Authority
JP
Japan
Prior art keywords
semiconductor element
substrate
wiring
connection
support member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007325118A
Other languages
English (en)
Inventor
Gyorei To
暁黎 杜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Showa Denko Materials Co Ltd
Original Assignee
Hitachi Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd filed Critical Hitachi Chemical Co Ltd
Priority to JP2007325118A priority Critical patent/JP2008294396A/ja
Publication of JP2008294396A publication Critical patent/JP2008294396A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01019Potassium [K]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress
    • H01L2924/3511Warping

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】半導体素子の反りが低減される接続構造体を容易に得ることができる接続方法、接続装置及び接続構造体を提供すること。
【解決手段】半導体素子2と、配線を有する基板1との間に配線接続材料を介在させ、半導体素子2側から配線接続材料3を加熱及び加圧し、半導体素子2と基板1とを、電気的導通を得るように接続する接続方法であって、配線接続材料3を加熱及び加圧する前に、基板1のうち配線接続材料3が接触する面と反対側の第1面に、25℃における熱伝導率が1W・m−1・K−1以下の支持部材7を設け、支持部材7のうち半導体素子2側の第2面の面積が、半導体素子2のうち配線接続材料3と接触する第3面の面積より大きく、半導体素子2を半導体素子2から基板1に向かう方向に見た場合に半導体素子1が支持部材7の外周の内側に配置される接続方法。
【選択図】図2

Description

本発明は、ディスプレイ用パネル、プリント配線板などの配線を有する基板と半導体素子との接続方法、接続装置、接続構造体に関する。
配線を有する基板と半導体素子とを、配線接続材料を介して接続する従来の接続方法について、図8を用いて説明する。図8は、従来の接続方法を示す断面図であり、ステージ6上において、基板1と半導体素子2とを、配線接続材料3を介して接続する場合、図8に示すように、圧着装置のツール4によって直接、またはフィルム5を介して半導体素子2を加熱加圧する接続方法が知られている。ツール4を用いて半導体素子2を直接加熱加圧する方法では一般的に簡単な工程で半導体素子2と基板1とを接続できる特徴がある。また、ツール4を用いフィルム5を介して半導体素子2を加熱加圧する接続方法では複数の半導体素子を同時に接続できるために、コストが安く、総接続時間も短い特徴がある。さらに、そのフィルム5としてSUS、軟鋼、真鍮などの金属箔を用いると、フィルム5として有機材料フィルムを用いた場合に比べ、フィルム5の変形によって発生する反りを抑制できることが提案されている(下記特許文献1参照)。
しかし、このような接続方法においてはツール4のみ高熱を有するため、加熱加圧する工程で、半導体素子2と基板1との間に大きな温度差が生じることにより、加熱加圧する工程後に得られる接続構造体において反りが発生してしまう。図9,10は前記接続構造体の反りが発生するメカニズムを説明するための図である。図9に示すように、半導体素子2の加熱加圧時には半導体素子2の裏面2aのみが加熱されるため、基板1がほとんど加熱されない。このため、半導体素子2の加熱加圧後は、図10に示すように、基板1と半導体素子2との熱膨張量の差により、加熱加圧工程終了後においては半導体素子2の収縮量が基板1より大きいため、半導体素子2、配線接続材料の硬化物13及び基板1の積層体である接続構造体に反りが発生してしまう。
そこで、近年、加熱加圧する工程中または完了した後に基板1側から加熱することによって接続構造体の反り量を低減させる方法が提案されている(下記特許文献2,3参照)。しかし、このような方法では、工程が複雑となる上、温度制御が困難であり、かつ、実際の基板1上に存在する他の電子部品にダメージを与える恐れがある。
特開2006−229124号公報 特開2000−312069号公報 特開2004−200230号公報
本発明は、半導体素子の反りが低減される接続構造体を容易に得ることができる接続方法、接続装置及び接続構造体を提供することを目的とする。
上記課題を解決するため、本発明は、半導体素子と、配線を有する基板との間に配線接続材料を介在させ、前記半導体素子側から前記配線接続材料を加圧し、前記半導体素子と前記基板とを、電気的導通を得るように接続する接続方法であって、前記配線接続材料を加熱及び加圧する前に、前記基板のうち前記配線接続材料が接触する面と反対側の第1面に、25℃における熱伝導率が1W・m−1・K−1以下の支持部材を設け、前記支持部材のうち前記半導体素子側の第2面の面積が、前記半導体素子のうち前記配線接続材料と接触する第3面の面積より大きく、前記半導体素子を前記半導体素子を前記半導体素子から前記基板に向かう方向に見た場合に前記半導体素子が前記支持部材の外周の内側に配置されることを特徴とする接続方法である。また、本発明は、半導体素子と、配線を有する基板との間に配線接続材料を介在させ、前記半導体素子側から前記配線接続材料を加熱及び加圧し、前記半導体素子と前記基板とを、電気的導通を得るように接続する接続方法であって、前記配線接続材料を加熱及び加圧する前に、前記基板のうち前記配線接続材料が接触する面と反対側の第1面に、25℃における熱伝導率が1W・m−1・K−1以下の支持部材を設け、前記支持部材のうち前記半導体素子側の第2面の面積が、前記半導体素子のうち前記配線接続材料と接触する第3面の面積より大きく、前記支持部材を前記基板から前記半導体素子に向かう方向に見た場合に前記半導体素子が前記支持部材に覆われるように配置されることを特徴とする接続方法である。
上記接続方法によれば、半導体素子を介して配線接続材料を加熱及び加圧する工程で、半導体素子と基板との間に生じる温度差を小さくすることが可能となり、加熱加圧する工程後に得られる接続構造体において発生する反りを十分に抑制することができる。
前記配線接続材料が、導電粒子を有する異方導電フィルム又は異方導電ペーストである場合は、前記半導体素子の電極バンプと前記基板の電極とを、前記導電粒子を介して電気的に接続させるとよい。
前記配線接続材料が、絶縁樹脂フィルム又は絶縁樹脂ペーストである場合は、前記半導体素子の電極バンプと前記基板の電極とを直接接触させて電気的に接続させるとよい。
また本発明は、半導体素子と、配線を有する基板との間に配線接続材料を介在させ、前記半導体素子側から前記配線接続材料を加圧し、前記半導体素子と前記基板とを電気的導通を得るように接続する接続装置であって、前記基板が置かれるステージと、前記半導体素子を加熱及び加圧する圧着装置とを備えており、前記ステージの表面材料の25℃における熱伝導率が、1W・m−1・K−1以下であることを特徴とする接続装置である。
上記接続装置は、配線接続材料が、導電粒子を有する異方導電フィルム又は異方導電ペーストである場合は、前記半導体素子の電極バンプと前記基板の電極とを、前記導電粒子を介して電気的に接続させるものである。
上記接続装置は、前記配線接続材料が、絶縁樹脂フィルム又は絶縁樹脂ペーストである場合は、前記半導体素子の電極バンプと前記基板の電極とを直接接触させて電気的に接続させるものである。
また本発明は、上記接続方法により、前記半導体素子と、前記配線を有する前記基板との間に前記配線接続材料を介在させ、前記半導体素子側から前記配線接続材料を加熱及び加圧し、前記半導体素子と前記基板とを電気的導通を得るように接続することによって得られる接続構造体である。
この接続構造体によれば、反りが十分に抑制されるため、長期接続信頼性に優れる利点がある。
なお、本発明において、「支持部材のうち半導体素子側の第2面の面積」とは、支持部材の外周が取り囲む面積のことをいい、「支持部材の外周」とは、支持部材に複数の細かな櫛状の切込みがあった場合には隣り合う頂点を線で結び、それを外周とする。別言すると、その切込みがなかったとした場合の支持部材の外周をいうものとする。
本発明によれば、半導体素子の反りが低減される接続構造体を容易に得ることができる接続方法、接続装置及び接続構造体が提供される。
以下、本発明の実施形態について図面を参照して説明する。
(接続構造体)
図1は、本発明に係る接続構造体の第1実施形態を示す図である。図1に示したように、本実施形態の接続構造体100は、配線(図示せず)を有する基板1と、基板1に対向して配置される半導体素子2と、基板1と半導体素子2とによって挟まれる配線接続材料の硬化物13とを備えている。そして、配線接続材料の硬化物13は、基板1にも半導体素子2にも密着している。
ここで、基板1の配線と半導体素子2との間には電気的導通が得られている。具体的に述べると、基板1は配線のほか、電極を半導体素子2側の面上にさらに有しており、配線は電極に対して電気的に接続されている。一方、半導体素子2は電極バンプ12を基板1側に有している。そして、この電極と、半導体素子2の電極バンプ12とは電気的に接続されている。
上記接続構造体100によれば、当該接続構造体100の反りが十分に抑制されるので、長期接続信頼性に優れる利点がある。
基板1は、配線を有するものであればよい。この配線は、例えば実装部品を所定の位置に配置して電気的回路を形成しうるものであればよい。基板1は配線のほかに基体を有する。この基体は、具体的にはガラス基板、ガラス強化エポキシ基板、紙フェノール基板、セラミック基板、積層板などから構成される。
半導体素子2としては、例えばICチップ、LSIチップ、抵抗、コンデンサなど、基板1上に直接実装するものであればいかなるものも用いることができる。これらの中でICチップ、LSIチップなどは部品サイズが大きく、接続端子数が多い実装部品であり、本発明の効果は、このような半導体素子2を用いた場合に顕著に現れる。半導体素子2の形状は特に限定されるものではなく、例えば立方体や直方体である。半導体素子2が立方体または直方体である場合、半導体素子2の厚さが十分に小さければ、半導体素子2の形状は実質的に正方形または矩形状とみることができる。
配線接続材料は、種々の異方導電性フィルム(ACF)、異方導電性ペースト(ACP)、絶縁性フィルム(NCF)、絶縁性ペースト(NCP)などを使用することができる。配線接続材料が異方導電性フィルム又は異方導電性ペーストである場合、配線接続材料は、導電粒子を含み、半導体素子2の電極バンプと基板1の電極とは、導電性粒子を介して電気的に接続されることになる。これに対して、配線接続材料が絶縁樹脂フィルム又は絶縁樹脂ペーストである場合は、半導体素子2の電極バンプと基板1の電極とは、直接接触されて電気的に接続される。
(接続方法)
次に、上記接続構造体100の製造方法、即ち基板1と半導体素子2との接続方法について説明する。
まず基板1と半導体素子2との接続方法についての説明に先立ち、基板1と半導体素子2とを接続するための接続装置、即ち接続構造体100の製造装置について図2を参照して説明する。図2は、本発明の接続装置の一例を示す概略図である。
(接続装置)
図2に示すように、接続装置200は、面6aを有するブロック状のステージ6と、半導体素子2を加熱及び加圧する圧着装置とを備えている。圧着装置は、加熱加圧面4aを有しステージ6に対向して配置されるツール4と、ツール4を移動させ、ツール4の加熱加圧面4aとステージ6の面6aとの間の距離を自在に調整する移動機構(図示せず)と、ツール4に熱を付与する熱源(図示せず)とを備えている。
次に、上記接続装置200を用いた接続構造体100の製造方法について説明する。
図2に示すように、まずステージ6の面6aと圧着装置のツール4との間であって面6a上に支持部材7を載置する。
ここで、支持部材7を構成する材料は、25℃における熱伝導率が1W・m−1・K−1以下となっている。支持部材7を構成する材料は、特に厚さが1mm以下の薄型の接続構造体の低反り量及び高接続信頼性を保持する観点からは0.5W・m−1・K−1以下が好ましい。一方、支持部材7に圧力をかけても支持部材7の形状を維持する観点からは、支持部材7の25℃における熱伝導率は0.03W・m−1・K−1以上であることが好ましい。
支持部材7は、25℃における熱伝導率が1W・m−1・K−1以下となっていればよく、このような支持部材7としては、例えばテフロン(登録商標)、シリコーンゴム、ポリエチレンテレフタレート(PET)などの有機化合物または市販されている各種断熱材料を用いることができる。
ここで、支持部材7を構成する材料の熱伝導率は下記式(1)により求めることができる。
熱伝導率=熱拡散率×比熱容量×密度・・・(1)
ここで、材料の熱拡散率は熱拡散率測定装置(ネッチゲレイテバウ社製、商品名:LFA44F Nanoflash)で測定でき、比熱容量はJIS規格K7123に従って測定でき、密度は電子比重計(ミラージュ貿易社製、商品名:SD−200L)で測定できる。
次いで、支持部材7の上に、基板1を重ね合わせるように配置する。このとき、基板1のステージ6側の面のうち、基板1と支持部材7とが接触する面の外周と、ステージ6の平坦面6aとの間には隙間204が形成されている。このとき、基板1は、支持部材7を支持部材7から基板1に向かう方向(図2の矢印B方向)に沿って見た場合に、支持部材7が基板1の外周の内側に配置されるように配置する。
次に、基板1の上に配線接続材料3を設ける。これにより、支持部材7は、基板1のうち、配線接続材料3が接触する面1aとは反対側の第1面1bに設けられることになる。
続いて、配線接続材料3の上に半導体素子2を配置する。このとき、支持部材7のうち半導体素子2側の第2面7aの面積が、半導体素子2のうち配線接続材料3と接触する第3面2aの面積より大きく、半導体素子2のうち基板1と反対側の面2bが、半導体素子2を、半導体素子2から基板1に向かう方向、即ち半導体素子2の加圧方向(図2の矢印A方向)に見た場合に、支持部材7の外周7cの内側に配置されるように半導体素子2を配置する。別言すると、半導体素子2は、支持部材7を、基板1から半導体素子2に向かう方向(図2の矢印B方向)に見た場合に、支持部材7に覆われるように配置する。なお、支持部材7に空隙、貫通穴などが存在する場合、支持部材7は、半導体素子2の加圧方向と反対方向に見た場合に半導体素子2の面積の90%以上を覆っていることが好ましく、95%以上を覆っていることがより好ましく、98%以上を覆っていることが特に好ましく、100%を覆っていることが最も好ましい。支持部材7が半導体素子2の面積を覆っている割合が90%未満であると、半導体素子2が圧着されることにより変形し、電気的接続が妨げられるおそれがある。
このとき、配線接続材料3がフィルム状であれば、単に基板1の上に載せればよく、配線接続材料3がペースト状であれば、基板1の所定領域にペースト状の配線接続材料3を塗布し乾燥する。半導体素子2は、配線接続材料3の上に載せればよい。
次に、圧着装置のツール4を移動機構によりステージ6側に向かって、即ち図2の矢印A方向に沿って移動させる。このとき、ツール4は熱源によって加熱しておく。このとき、ツール4の温度は、配線接続材料3が硬化しうる温度とすればよく、この温度は、配線接続材料3の種類によって適宜決定することができる。
そして、ツール4によって配線接続材料3を、半導体素子2を介して、即ち半導体素子2側から加圧する。このとき、ツール4は熱源によって加熱されている。このため、配線接続材料3は、半導体素子2を介して加熱され、硬化される。
こうして配線接続材料3の硬化物13が得られた後は、ツール4を移動機構により、図2の矢印B方向に沿って半導体素子2から退避させる。こうして半導体素子2が基板1に実装され、接続構造体100が得られる。
上記製造方法によれば、ツール4を半導体素子2から退避させると、半導体素子2が冷却されて収縮する。このとき、支持部材7として、25℃における熱伝導率が1W・m−1・K−1以下のものが用いられている。そのため、半導体素子2を介して配線接続材料3を加熱加圧する工程で、半導体素子2と基板1との間に生じる温度差を小さくすることが可能となり、加熱加圧する工程後に得られる接続構造体100において発生する反りを十分に抑制することができる。
本発明は、上記実施形態に限定されるものではない。例えば上記実施形態では、半導体素子2の加熱加圧前に、基板1が、半導体素子2から基板1に向かう方向に見た場合に、支持部材7を覆っているが、基板1は、半導体素子2から基板1に向かう方向に見た場合に、支持部材7の外周の内側に配置されていてもよい。
また上記実施形態では、支持部材7は、ステージとは別体となっているが、支持部材7は、図3及び図4に示すように、表面材料としてステージ6の一部を構成するものであってもよい。ここで、支持部材7は、ステージ6の本体部8の表面上に粘着剤を設けることにより固定されるか、ステージの構造によっては減圧吸着により固定される。この場合、ステージ6の表面材料が、25℃において1W・m−1・K−1以下の熱伝導率を有するので、接続構造体を得るに際して支持部材7を別途用意する必要はなくなる。このため、接続構造体を作製するたびごとに支持部材をステージに配置する作業を省略できるので、作業効率がより向上する。
なお、基板1をステージ6上に配置するにあたって、基板1は、半導体素子2から基板1に向かう方向に見た場合に、基板1が、支持部材7の外周の内側に配置されるようにすることが好ましい。
以下、実施例及び比較例を挙げて本発明の内容をより具体的に説明するが、本発明は以下の実施例に限定されるものではない。
(製造例1)
配線接続材料(A)異方導電ペースト
ビスフェノールA型エポキシ樹脂(東都化成株式会社製、商品名:YD−127)、硬化剤(四国化成工業株式会社製、品名:2E4MZ)、添加剤(東レダウコーニングシリコーン製、商品名:SH6040)及び導電粒子(積水化学株式会社製、商品名:AU−203A)を質量比100:10:2:40の割合で混合し、異方導電性ペーストを作製した。
(製造例2)
配線接続材料(B)絶縁樹脂フィルム
フェノキシ樹脂(東都化成株式会社製、商品名:PKHC、40質量%トルエン溶液)、エポキシ樹脂(ジャパンエポキシレジン製、商品名:EP1032H60)、潜在性硬化剤(旭化成工業株式会社製、商品名:HX3941)及び添加剤(東レダウコーニングシリコーン製、商品名:SH6040)を質量比40:20:30:2の割合で混合した後に、ナイフコーター(康井精機社製、商品名:)で厚み25μmの絶縁樹脂フィルムに加工した。
(製造例3)
配線接続材料(C)絶縁樹脂ペースト
ビスフェノールA型エポキシ樹脂(東都化成株式会社製、商品名:YD−127)、硬化剤(四国化成工業株式会社製、品名:2E4MZ)及び添加剤(東レダウコーニングシリコーン製、商品名:SH6040)を質量比100:10:2の割合で混合し、絶縁樹脂ペーストを作製した。
(実施例1〜5及び比較例1〜4)
まず基板1として、ガラス基板(コーニング#1737、外形38mm×28mm、厚さ0.7mm)の表面にITO(Indium Tin Oxide)からなる配線パターン(パターン幅50μm、電極間スペース50μm)を有するものを、半導体素子2として、ICチップ(外形17mm×1.7mm、厚さ0.55mm、バンプの大きさ50μm×50μm、バンプ間スペース50μm)を用意した。
また、接続装置としては、図2に示すものを用意した。ここで、ステージとしては、ステンレスからなるものであって、熱伝導率が15W・m−1・K−1のものを用いた。
そして、まずステージの平坦面(150mm×150mm)と圧着装置のツールとの間であって面6a上に支持部材7を載置した。支持部材7としては、表1に示す材料、厚み及び熱伝導率のものを用いた。ここで、支持部材7の表面の寸法は、20mm×5mmとした。
次いで、支持部材7の上に、上記基板1を重ね合わせるように配置した。このとき、基板1は、支持部材7を基板1から支持部材7に向かう方向に見た場合に、支持部材7が基板1の外周の内側に配置されるように配置した。次に、基板1の上に配線接続材料3を設けた。配線接続材料3としては、異方導電フィルム(日立化成工業株式会社製、商品名:AC8408)を用いた。
こうして、支持部材7を、基板1のうち配線接続材料3が接触する面1aとは反対側の第1面1bに設けた。
続いて、配線接続材料3の上に半導体素子2を配置した。このとき、支持部材7のうち半導体素子2側の第2面7aの面積が、半導体素子2のうち配線接続材料3と接触する第3面2aの面積より大きく、半導体素子2のうち基板1と反対側の面2bが、半導体素子2から基板1に向かう方向に半導体素子2を見た場合に、支持部材7の外周7cの内側に配置されるように半導体素子2を配置した。
次に、圧着装置202のツール4を移動機構によりステージ6側に向かって移動させた。このとき、ツール4の温度は235℃とした。
そして、ツール4によって半導体素子2を半導体素子2側から50MPa(バンプ面積換算)で20秒間加圧した。ここで、バンプ面積換算とは、半導体素子2を俯瞰した場合のバンプの面積を言う。
こうして配線接続材料3の硬化物13が得られた後は、ツール4を移動機構により半導体素子2から退避させた。こうして半導体素子2が基板1に実装され、接続構造体を得た。
(実施例6〜8及び比較例5〜7)
配線接続材料として、表2に示すものを用いたこと以外は実施例1と同様にして接続構造体を得た。表2は、厚み30μmのPETシートを支持部材として用い、各種配線接続材料を用いた場合の反り量及び平均接続抵抗を示すものである。表2において、「A」、「B」及び「C」はそれぞれ製造例1〜3で得られた配線接続材料を示す。
(実施例9〜11)
支持部材7の表面の寸法及び厚みを表3に示す値としたこと以外は、実施例1と同様にして接続構造体を得た。表3は支持部材としてPETシートを用い、その厚みと寸法との組合せを変更した実施例を示すものである。特に、実施例9及び10では、支持部材としてのPETシートとステージの表面寸法とが同一であり、PETシートがステージの表面を完全に覆う例が示されている。
〔半導体素子の反り量の評価〕
実施例1〜11及び比較例1〜7の接続構造体を図5に示すように平坦面上に載置した。そして、半導体素子の中心から、その中心と半導体素子の最も遠い外側とを結ぶ線に沿ってその線の長さが12.5mmのところ(4箇所)での、平坦面から基板裏面までの高さを測定し、その平均値Lを「反り量」とし、半導体素子の反りの指標とした。結果を表1〜表3のそれぞれに示す。
なお、半導体素子の反り量の評価を半導体素子の中心から12.5mm離れた位置で行った理由は以下の通りである。
図6は、実施例1の接続構造体について、その反り量と測定長との関係を示した図、図7は、比較例1の接続構造体について、その反り量と測定長との関係を示した図である。ここで、測定長とは、平坦面に垂直で半導体素子の中心からの距離を示すものである。図6及び図7に示す結果より、実施例1の接続構造体は、比較例1の接続構造体に比べて、測定長が12.5mmであるときに、反り量が約40%も低減することが確認できた。このことから、上記の通り、半導体素子の反り量の評価を半導体素子の中心から12.5mm離れた位置で行ったものである。
〔信頼性評価〕
実施例1〜11及び比較例1〜7の接続構造体について、マルチメータTR6848(商品名、株式会社アドバンテスト製)を用いて、回路の抵抗値を1mAの定電流で測定した。結果を表1〜3のそれぞれに示す。なお、表1〜3において、接続抵抗値は、四端子法で測定した隣接回路間の14点における接続抵抗の平均値で示した。表1〜3に示す結果より、実施例1〜11の接続構造体については、接続抵抗は十分に低く、信頼性は良好であった。
Figure 2008294396

Figure 2008294396

Figure 2008294396
本発明によれば、基板の裏側に熱伝導率の低い支持部材を設置すること、または熱伝導性の低いステージを有する接続装置を用いることで半導体素子の反りが低減された接続構造体を容易に得ることができることが確認された。
本発明の接続構造体の一実施形態を示す断面図である。 本発明の接続装置の一実施形態を示す概略断面図である。 本発明の接続装置の他の実施形態の一部を示す平面図である。 本発明の接続装置の他の実施形態の一部を示す断面図である。 実施例又は比較例に係る接続方法で接続して得られる接続構造体を示した図である。 実施例1の接続構造体について、その反り量と測定長との関係を示した図である。 比較例1の接続構造体について、その反り量と測定長との関係を示した図である。 半導体素子と基板との従来の接続方法を示す断面図である。 従来の接続方法において、半導体素子を介して配線接続材料を加熱加圧している状態を示す断面図である。 従来の接続方法において、半導体素子を介して配線接続材料を加熱加圧した後の状態を示す断面図である。
符号の説明
1 基板
2 半導体素子
3 配線接続材料(回路接続材料)
4 ツール
5 フィルム
6 ステージ
7 支持部材
L 反り量
100 接続構造体
200 接続装置


Claims (8)

  1. 半導体素子と、配線を有する基板との間に配線接続材料を介在させ、前記半導体素子側から前記配線接続材料を加熱及び加圧し、前記半導体素子と前記基板とを、電気的導通を得るように接続する接続方法であって、
    前記配線接続材料を加熱及び加圧する前に、前記基板のうち前記配線接続材料が接触する面と反対側の第1面に、25℃における熱伝導率が1W・m−1・K−1以下の支持部材を設け、前記支持部材のうち前記半導体素子側の第2面の面積が、前記半導体素子のうち前記配線接続材料と接触する第3面の面積より大きく、前記半導体素子を前記半導体素子から前記基板に向かう方向に見た場合に前記半導体素子が前記支持部材の外周の内側に配置されることを特徴とする接続方法。
  2. 半導体素子と、配線を有する基板との間に配線接続材料を介在させ、前記半導体素子側から前記配線接続材料を加熱及び加圧し、前記半導体素子と前記基板とを、電気的導通を得るように接続する接続方法であって、
    前記配線接続材料を加熱及び加圧する前に、前記基板のうち前記配線接続材料が接触する面と反対側の第1面に、25℃における熱伝導率が1W・m−1・K−1以下の支持部材を設け、前記支持部材のうち前記半導体素子側の第2面の面積が、前記半導体素子のうち前記配線接続材料と接触する第3面の面積より大きく、前記支持部材を前記基板から前記半導体素子に向かう方向に見た場合に前記半導体素子が前記支持部材に覆われるように配置されることを特徴とする接続方法。
  3. 前記配線接続材料が、導電粒子を有する異方導電フィルム又は異方導電ペーストであり、前記半導体素子の電極バンプと前記基板の電極とを、前記導電粒子を介して電気的に接続させる請求項1または2記載の接続方法。
  4. 前記配線接続材料が、絶縁樹脂フィルム又は絶縁樹脂ペーストであり、前記半導体素子の電極バンプと前記基板の電極とを直接接触させて電気的に接続させる請求項1または2記載の接続方法。
  5. 半導体素子と、配線を有する基板との間に配線接続材料を介在させ、前記半導体素子側から前記配線接続材料を加圧し、前記半導体素子と前記基板とを電気的導通を得るように接続する接続装置であって、
    前記基板が置かれるステージと、
    前記半導体素子を加熱及び加圧する圧着装置とを備えており、
    前記ステージの表面材料の25℃における熱伝導率が、1W・m−1・K−1以下であることを特徴とする接続装置。
  6. 前記配線接続材料が、導電粒子を有する異方導電フィルム又は異方導電ペーストであり、前記半導体素子の電極バンプと前記基板の電極とを、前記導電粒子を介して電気的に接続させる請求項5記載の接続装置。
  7. 前記配線接続材料が、絶縁樹脂フィルム又は絶縁樹脂ペーストであり、前記半導体素子の電極バンプと前記基板の電極とを直接接触させて電気的に接続させる請求項5記載の接続装置。
  8. 請求項1〜4のいずれか1項記載の接続方法により、前記半導体素子と、前記配線を有する前記基板との間に前記配線接続材料を介在させ、前記半導体素子側から前記配線接続材料を加熱及び加圧し、前記半導体素子と前記基板とを電気的導通を得るように接続することによって得られる接続構造体。
JP2007325118A 2007-04-23 2007-12-17 接続方法、接続装置及び接続方法を用いて得られる接続構造体 Pending JP2008294396A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007325118A JP2008294396A (ja) 2007-04-23 2007-12-17 接続方法、接続装置及び接続方法を用いて得られる接続構造体

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007112879 2007-04-23
JP2007325118A JP2008294396A (ja) 2007-04-23 2007-12-17 接続方法、接続装置及び接続方法を用いて得られる接続構造体

Publications (1)

Publication Number Publication Date
JP2008294396A true JP2008294396A (ja) 2008-12-04

Family

ID=40168772

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007325118A Pending JP2008294396A (ja) 2007-04-23 2007-12-17 接続方法、接続装置及び接続方法を用いて得られる接続構造体

Country Status (1)

Country Link
JP (1) JP2008294396A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160130768A (ko) 2014-03-07 2016-11-14 데쿠세리아루즈 가부시키가이샤 이방성 도전 필름 및 그의 제조 방법
JPWO2015105149A1 (ja) * 2014-01-08 2017-03-23 東レエンジニアリング株式会社 半導体装置の実装方法および実装装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03215950A (ja) * 1990-01-20 1991-09-20 Toshiba Corp アウタリードボンダ
JPH08274130A (ja) * 1995-03-29 1996-10-18 Matsushita Electric Ind Co Ltd 電子部品の熱圧着装置
JPH11186338A (ja) * 1997-12-24 1999-07-09 Casio Comput Co Ltd ボンディング装置
JP2005307169A (ja) * 2004-03-22 2005-11-04 Hitachi Chem Co Ltd フィルム状接着剤およびこれを用いた半導体装置の製造方法
JP2006066566A (ja) * 2004-08-26 2006-03-09 Casio Comput Co Ltd ボンディング装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03215950A (ja) * 1990-01-20 1991-09-20 Toshiba Corp アウタリードボンダ
JPH08274130A (ja) * 1995-03-29 1996-10-18 Matsushita Electric Ind Co Ltd 電子部品の熱圧着装置
JPH11186338A (ja) * 1997-12-24 1999-07-09 Casio Comput Co Ltd ボンディング装置
JP2005307169A (ja) * 2004-03-22 2005-11-04 Hitachi Chem Co Ltd フィルム状接着剤およびこれを用いた半導体装置の製造方法
JP2006066566A (ja) * 2004-08-26 2006-03-09 Casio Comput Co Ltd ボンディング装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2015105149A1 (ja) * 2014-01-08 2017-03-23 東レエンジニアリング株式会社 半導体装置の実装方法および実装装置
KR20160130768A (ko) 2014-03-07 2016-11-14 데쿠세리아루즈 가부시키가이샤 이방성 도전 필름 및 그의 제조 방법

Similar Documents

Publication Publication Date Title
TW398163B (en) The plate for heat transfer substrate and manufacturing method thereof, the heat-transfer substrate using such plate and manufacturing method thereof
JP4334996B2 (ja) 多層配線板用基材、両面配線板およびそれらの製造方法
US7808788B2 (en) Multi-layer electrically isolated thermal conduction structure for a circuit board assembly
US8278565B2 (en) Three-dimensional wiring board
TWI388258B (zh) 撓性印刷電路板及其製造方法
US20060113511A1 (en) Anisotropic conductive film
KR101380320B1 (ko) 열 전도성 적층체
JP5127315B2 (ja) 部品内蔵モジュール
US8963017B2 (en) Multilayer board
JP4879276B2 (ja) 3次元電子回路装置
JP2018147934A (ja) 絶縁回路基板の製造方法
JP2004274035A (ja) 電子部品内蔵モジュールとその製造方法
JP5184335B2 (ja) プリント配線板およびその製造方法、プリント配線板の接続方法
US20220051963A1 (en) Packaging stacked substrates and an integrated circuit die using a lid and a stiffening structure
EP1148540A2 (en) Method and device for attaching a semiconductor chip to a chip carrier
JP2008294396A (ja) 接続方法、接続装置及び接続方法を用いて得られる接続構造体
JP7456479B2 (ja) 絶縁回路基板
JPWO2010041621A1 (ja) 機能素子内蔵基板及びその製造方法、並びに電子機器
JP2003209201A (ja) 半導体ユニット、半導体ユニット製造方法及び半導体装置
JP6007566B2 (ja) 部品内蔵配線基板、及び部品内蔵配線基板の放熱方法
JP6548964B2 (ja) 基板装置
JP2007190802A (ja) 複合シート
CN102802347A (zh) 定向导热pcb板及电子设备
JP2012174710A (ja) 多層配線板及びその製造方法
JP2001077488A (ja) 回路基板とその製造方法およびリードフレーム

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20101125

Free format text: JAPANESE INTERMEDIATE CODE: A621

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111028

A131 Notification of reasons for refusal

Effective date: 20120221

Free format text: JAPANESE INTERMEDIATE CODE: A131

A977 Report on retrieval

Effective date: 20120223

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A02 Decision of refusal

Effective date: 20120619

Free format text: JAPANESE INTERMEDIATE CODE: A02