JP6007566B2 - 部品内蔵配線基板、及び部品内蔵配線基板の放熱方法 - Google Patents
部品内蔵配線基板、及び部品内蔵配線基板の放熱方法 Download PDFInfo
- Publication number
- JP6007566B2 JP6007566B2 JP2012095732A JP2012095732A JP6007566B2 JP 6007566 B2 JP6007566 B2 JP 6007566B2 JP 2012095732 A JP2012095732 A JP 2012095732A JP 2012095732 A JP2012095732 A JP 2012095732A JP 6007566 B2 JP6007566 B2 JP 6007566B2
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- component
- wiring board
- wiring
- insulating member
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
Landscapes
- Insulated Metal Substrates For Printed Circuits (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
少なくとも一対の配線層と、
前記一対の配線層間に配設された絶縁部材と、
前記絶縁部材中に埋設された電子部品と、
前記絶縁部材内に配設され、前記電子部品の非アクティブ面及び側面を収納するための凹部が形成された金属体とを具え、
前記電子部品の側面と前記金属体の凹部の側壁面とが直接接触しており、
前記電子部品のアクティブ面と前記配線層とが接続部材によって電気的に接続され、前記アクティブ面と前記配線層との間にアンダーフィル樹脂が配設されていることを特徴とする、部品内蔵配線基板に関する。
少なくとも一対の配線層と、前記一対の配線層間に配設された絶縁部材と、前記絶縁部材中に埋設された電子部品とを具え、前記電子部品のアクティブ面と前記配線層とが接続部材によって電気的に接続され、前記アクティブ面と前記配線層との間にアンダーフィル樹脂が配設されている部品内蔵配線基板において、
前記絶縁部材内に凹部が形成された金属体を配設し、この金属体の前記凹部内に前記電子部品の非アクティブ面及び側面を、前記金属体の凹部の側壁面とを直接接触させるようにして収納し、前記電子部品から発せられる熱を、前記金属体を介して放熱させることを特徴とする、部品内蔵配線基板の放熱方法に関する。
図1は、本実施形態の部品内蔵配線基板を示す断面構成図である。図1に示す部品内蔵配線基板10は、その表面及び裏面に位置し、互いに略平行な第1の配線層11及び第2の配線層12を有するとともに、その内側において、互いに略平行であるとともに、第1の配線層11及び第2の配線層12とも略平行な関係を保持する第3の配線層13及び第4の配線層14を有している。また、第3の配線層13及び第4の配線層14間には、略中央部に凹部17Oが形成されたメタルコア基板17が配設されている。
本実施形態では、第1の実施形態の部品内蔵配線基板10の製造方法について説明する。図2〜図13は、本実施形態の製造方法における工程図を示す図である。
11 第1の配線層
12 第2の配線層
13 第3の配線層
14 第4の配線層
17 メタルコア基板
17O メタルコア基板の凹部
17O−1 メタルコア基板の凹部の上壁面
17O−2 メタルコア基板の凹部の側壁面
21 第1の絶縁部材
22 第2の絶縁部材
31 第1の層間接続体
32 第2の層間接続体
33 第3の層間接続体
34 第4の層間接続体
41 電子部品
411 電子部品のアクティブ面
412 電子部品の非アクティブ面
413 電子部品の側面
41A 接続端子
51 導電性接着剤
52 アンダーフィル樹脂
Claims (6)
- 少なくとも一対の配線層と、
前記一対の配線層間に配設された絶縁部材と、
前記絶縁部材中に埋設された電子部品と、
前記絶縁部材内に配設され、前記電子部品の非アクティブ面及び側面を収納するための凹部が形成された金属体とを具え、
前記電子部品の側面と前記金属体の凹部の側壁面とが直接接触しており、
前記電子部品のアクティブ面と前記配線層とが接続部材によって電気的に接続され、前記アクティブ面と前記配線層との間にアンダーフィル樹脂が配設されていることを特徴とする、部品内蔵配線基板。 - 前記金属体はメタルコア基板であることを特徴とする、請求項1に記載の部品内蔵配線基板。
- 前記電子部品は半導体部品であることを特徴とする、請求項1又は2に記載の部品内蔵配線基板。
- 少なくとも一対の配線層と、前記一対の配線層間に配設された絶縁部材と、前記絶縁部材中に埋設された電子部品とを具え、前記電子部品のアクティブ面と前記配線層とが接続部材によって電気的に接続され、前記アクティブ面と前記配線層との間にアンダーフィル樹脂が配設されている部品内蔵配線基板において、
前記絶縁部材内に凹部が形成された金属体を配設し、この金属体の前記凹部内に前記電子部品の非アクティブ面及び側面を、前記金属体の凹部の側壁面と直接接触させるようにして収納し、前記電子部品から発せられる熱を、前記金属体を介して放熱させることを特徴とする、部品内蔵配線基板の放熱方法。 - 前記金属体はメタルコア基板であることを特徴とする、請求項4に記載の部品内蔵配線基板の放熱方法。
- 前記電子部品は半導体部品であることを特徴とする、請求項4又は5に記載の部品内蔵配線基板の放熱方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012095732A JP6007566B2 (ja) | 2012-04-19 | 2012-04-19 | 部品内蔵配線基板、及び部品内蔵配線基板の放熱方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012095732A JP6007566B2 (ja) | 2012-04-19 | 2012-04-19 | 部品内蔵配線基板、及び部品内蔵配線基板の放熱方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013222946A JP2013222946A (ja) | 2013-10-28 |
JP6007566B2 true JP6007566B2 (ja) | 2016-10-12 |
Family
ID=49593686
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012095732A Active JP6007566B2 (ja) | 2012-04-19 | 2012-04-19 | 部品内蔵配線基板、及び部品内蔵配線基板の放熱方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6007566B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9379090B1 (en) * | 2015-02-13 | 2016-06-28 | Qualcomm Incorporated | System, apparatus, and method for split die interconnection |
KR102101593B1 (ko) * | 2018-05-28 | 2020-04-21 | (주)심텍 | 금속 코어 기판을 이용하는 인쇄회로기판의 제조방법 및 이에 의해 제조되는 인쇄회로기판 |
EP3982700A4 (en) | 2019-06-04 | 2023-11-29 | LG Innotek Co., Ltd. | PRINTED CIRCUIT BOARD |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0432251A (ja) * | 1990-05-29 | 1992-02-04 | Hitachi Ltd | 半導体パッケージ及びその製造方法 |
JP3809053B2 (ja) * | 2000-01-20 | 2006-08-16 | 新光電気工業株式会社 | 電子部品パッケージ |
JP3894091B2 (ja) * | 2002-10-11 | 2007-03-14 | ソニー株式会社 | Icチップ内蔵多層基板及びその製造方法 |
JP2006073763A (ja) * | 2004-09-01 | 2006-03-16 | Denso Corp | 多層基板の製造方法 |
KR100726240B1 (ko) * | 2005-10-04 | 2007-06-11 | 삼성전기주식회사 | 전자소자 내장 인쇄회로기판 및 그 제조방법 |
JP4875925B2 (ja) * | 2006-05-29 | 2012-02-15 | イビデン株式会社 | 多層配線板及びその製造方法 |
JP2008016653A (ja) * | 2006-07-06 | 2008-01-24 | Fujitsu Ltd | 半導体パッケージ、その製造方法、プリント基板及び電子機器 |
KR101003585B1 (ko) * | 2008-06-25 | 2010-12-22 | 삼성전기주식회사 | 전자부품 내장형 인쇄회로기판 및 그 제조방법 |
JP5397012B2 (ja) * | 2009-05-19 | 2014-01-22 | 大日本印刷株式会社 | 部品内蔵配線板、部品内蔵配線板の製造方法 |
KR101095161B1 (ko) * | 2010-10-07 | 2011-12-16 | 삼성전기주식회사 | 전자부품 내장형 인쇄회로기판 |
-
2012
- 2012-04-19 JP JP2012095732A patent/JP6007566B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2013222946A (ja) | 2013-10-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6325605B2 (ja) | 電子部品内蔵基板 | |
CN107787112B (zh) | 具有电子元件的印刷电路板、其制造方法及电子元件模块 | |
KR101085733B1 (ko) | 전자소자 내장 인쇄회로기판 및 그 제조방법 | |
US9271388B2 (en) | Interposer and package on package structure | |
KR20110033632A (ko) | 리지드-플렉서블 회로기판 및 그 제조방법 | |
JP2009194322A (ja) | 半導体装置の製造方法、半導体装置及び配線基板 | |
JP2016225620A (ja) | プリント回路基板、プリント回路基板の製造方法及びこれを含む半導体パッケージ | |
US10811332B2 (en) | Thermal-dissipating substrate structure | |
JP2013219170A (ja) | 基板装置 | |
JP4879276B2 (ja) | 3次元電子回路装置 | |
JP5462450B2 (ja) | 部品内蔵プリント配線板及び部品内蔵プリント配線板の製造方法 | |
US20110174526A1 (en) | Circuit module | |
US20050258533A1 (en) | Semiconductor device mounting structure | |
JP6007566B2 (ja) | 部品内蔵配線基板、及び部品内蔵配線基板の放熱方法 | |
JP2017084886A (ja) | 配線基板およびこれを用いた半導体素子の実装構造。 | |
US8829361B2 (en) | Wiring board and mounting structure using the same | |
KR102149794B1 (ko) | 인쇄회로기판 및 그 제조방법 | |
JP2008091377A (ja) | プリント配線基板及びその製造方法 | |
CN112543546B (zh) | 具有散热结构的线路板及其制作方法 | |
JP2013115110A (ja) | 段差構造のプリント配線板 | |
JP2009289789A (ja) | 部品内蔵プリント配線板及び部品内蔵プリント配線板の製造方法 | |
TWM457374U (zh) | 內埋式印刷電路板結構 | |
JP6264721B2 (ja) | 多層配線基板の放熱構造 | |
JP2006013439A (ja) | 半導体素子実装構造体 | |
JP2006041238A (ja) | 配線基板及び配線基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150226 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20151210 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151222 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160128 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160816 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160829 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6007566 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |