KR101003585B1 - 전자부품 내장형 인쇄회로기판 및 그 제조방법 - Google Patents

전자부품 내장형 인쇄회로기판 및 그 제조방법 Download PDF

Info

Publication number
KR101003585B1
KR101003585B1 KR1020080060175A KR20080060175A KR101003585B1 KR 101003585 B1 KR101003585 B1 KR 101003585B1 KR 1020080060175 A KR1020080060175 A KR 1020080060175A KR 20080060175 A KR20080060175 A KR 20080060175A KR 101003585 B1 KR101003585 B1 KR 101003585B1
Authority
KR
South Korea
Prior art keywords
electronic component
insulating layer
layer
circuit board
printed circuit
Prior art date
Application number
KR1020080060175A
Other languages
English (en)
Other versions
KR20100000612A (ko
Inventor
김운천
임순규
강준석
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020080060175A priority Critical patent/KR101003585B1/ko
Priority to US12/230,874 priority patent/US20090321118A1/en
Priority to JP2008236604A priority patent/JP5367331B2/ja
Publication of KR20100000612A publication Critical patent/KR20100000612A/ko
Application granted granted Critical
Publication of KR101003585B1 publication Critical patent/KR101003585B1/ko
Priority to US13/317,730 priority patent/US20120042513A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01059—Praseodymium [Pr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/1056—Metal over component, i.e. metal plate over component mounted on or embedded in PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49139—Assembling to base an electrical component, e.g., capacitor, etc. by inserting component lead or terminal into base aperture

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

본 발명은 전자부품 내장형 인쇄회로기판 및 그 제조방법에 관한 것이다.
본 발명의 전자부품 내장형 인쇄회로기판은, 코어층을 형성하는 절연층; 상기 절연층의 상부에 일부가 돌출되게 삽입된 전자부품; 상기 전자부품의 돌출 표면을 비롯한 상기 절연층 상에 형성된 금속 시드층; 상기 금속 시드층 상에 형성된 도금층; 상기 절연층에 형성된 비아홀을 통해 상기 전자부품의 패드와 전기적으로 연결되는 회로 패턴; 및 상기 절연층 상에 형성되며, 상기 회로 패턴과 전기적으로 연결된 비아홀 상에 솔더볼이 부착되는 솔더 레지스트층;을 포함하며, 전자부품의 방열 특성이 최대화될 수 있도록 한 이점과 인쇄회로기판의 두께를 최소화할 수 있는 장점이 있으며, 절연층이 열가소성 수지로 구성될 경우 공정 불량 발생시 전자부품의 재활용이 가능하기 때문에 제품 단가를 절감할 수 있는 작용효과가 발휘된다.
전자부품, 내장, 인쇄회로기판, 금속 시드층, 도금층, 솔더 레지스트층, 전도성 페이스트층

Description

전자부품 내장형 인쇄회로기판 및 그 제조방법{Printed circuit board embedded chip and it's manufacturing method}
본 발명은 전자부품 내장형 인쇄회로기판 및 그 제조방법에 관한 것으로서, 보다 자세하게는 절연층에 일부가 매입되는 칩의 주위에 절연체의 유동성을 조절하여 피트(pit)가 형성됨에 의해 열방출 효율이 향상되고, 열가소성 수지 계열의 절연층일 경우 일부가 절연층에 매입된 칩의 재활용이 가능하도록 한 전자부품 내장형 인쇄회로기판 및 그 제조방법에 관한 것이다.
최근에 이르러 다기능성과 소형 패키지를 구현하기 위한 기술의 일환으로 다양한 형태의 전자소자가 내장된 인쇄회로기판의 개발이 주목 받고 있다.
현재까지 대부분의 인쇄회로기판(PCB)의 표면에는 칩 저항(Discrete Chip Resistor)이나 칩 커패시터(Discrete Chip Capacitor)가 개별적으로 실장되고 있으나, 최근의 전자소자가 내장된 인쇄회로기판의 제조방법은 새로운 재료와 공정을 이용하여 기판의 내층에 저항 또는 커패시터 등의 칩 부품을 삽입하여 기존의 표면 에 실장되던 칩 저항 및 칩 커패시터 등의 수동부품의 역할을 대체하는 기술을 말한다.
이러한 전자소자의 내장 기판은 다기능성과 소형화의 장점과 더불어 고기능화의 측면도 포함하고 있는데, 이는 플립 칩(flip chip)이나 BGA(ball grid array)에서 사용되는 와이어 본딩(wire bonding) 또는 솔더볼(solder ball)을 이용한 전자소자의 전기적 연결과정에서 발생할 수 있는 신뢰성 문제를 개선할 수 있는 방편을 제공하고 있기 때문이다.
종래 IC 등의 전자소자 내장 공법에서는 코어 기판의 일면이나 빌드업(build-up)층의 한 면에만 전자소자가 내장되는 구조가 채택됨에 따라 열응력 환경하에서 휨 현상에 취약할 수 밖에 없는 비대칭형으로 구성될 수 밖에 없어 열응력 환경하에서 전자소자가 위치한 방향으로 기판에 휨 현상이 발생하는 문제점이 발생된다.
이러한 문제점 때문에 일정한 두께 이상의 전자소자에 대해서는 내장이 불가능하다는 한계가 있었다. 더불어, 인쇄회로기판에 사용하는 적층 자재가 전기적인 절연성 때문에 일정 두께 이하로는 제작할 수 없다는 한계가 있는데, 이 경우 휨 현상을 방지하기 위한 임계 두께는 재료의 특성으로 인해 본질적으로 제한을 받게 된다.
상기와 같은 전자부품 내장형 인쇄회로기판의 종래 제조방법에 대하여 간략히 살펴보면, 먼저 유리 크로스(glass cross)에 프리프레그(prepreg)를 적층하고 경화시킨 코어기판을 제공하여, 코어기판에 실장될 전자부품의 크기에 대응하는 크 기의 관통홀을 형성한다.
다음, 코어기판에 형성된 관통홀에 전자부품을 삽입하고, 전자부품이 삽입된 관통홀 내에 충진제를 충진한다. 그리고, 충진제를 10분 정도 경화시켜 전자부품을 고정시키고, 상기 충진제 및 코어기판을 연마지를 이용하여 연마하고 전자부품을 노출한다.
이 후에, 상기 전자부품 상에 수지 절연층을 적층하고, 레이저 가공 또는 드릴링 가공을 통해 비아홀을 형성한다. 그리고, 상기 절연층 상에 무전해 도금 또는 전해 도금을 수행하여 도금층을 형성하고, 에칭에 의한 레지스트 패턴이 형성됨에 따라 소정의 회로 패턴이 형성된 전자부품 내장형 인쇄회로기판이 제작된다.
이와 같은 형태로 제작되는 전자부품 내장형 인쇄회로기판은 절연층으로 이루어진 코어 기판 내부에 전자부품이 매립되는 형태로 구성되기 때문에 전자부품에서 발생되는 열이 외부로 원할하게 배출되지 못하는 문제점이 지적되고 있다.
또한, 종래의 인쇄회로기판은 코어 기판에 형성된 관통홀 내에 삽입되어 충진제에 의해 고정 결합되기 때문에 전자부품의 실장 불량이 발생했을 경우 고가의 전자부품을 폐기 처분해야 하기 때문에 제조 비용의 손실이 증가되는 단점이 있다.
그리고, 코어 기판에 전자부품을 실장시키기 위한 관통홀을 일정한 크기로 제작해야 하기 때문에 공정상의 손실과 작업 효율이 저하되는 문제점이 있다.
따라서, 본 발명은 종래 전자부품 내장형 인쇄회로기판에서 제기되고 있는 상기 제반 단점과 문제점을 해결하기 위하여 창안된 것으로서, 코어층을 이루는 절연층의 유동성을 이용하여 전자부품의 일부가 노출되게 결합되고, 노출된 전자부품의 표면을 감싸는 도금층이 형성됨으로써, 전자부품의 방열 특성이 최대화되도록 함과 아울러 기판의 코어층과 이에 접하는 도금층의 경계에 전자부품이 위치함에 따라 인쇄회로기판의 두께를 줄일 수 있도록 한 전자부품 내장형 인쇄회로기판이 제공됨에 발명의 목적이 있다.
또한, 본 발명의 다른 목적은 코어층을 구성하는 절연층에 별도의 캐비티를 형성하지 않고 전자부품 또는 절연층의 선택적인 가열에 의한 절연층의 유동성을 이용하여 전자부품을 실장하고, 절연층이 열가소성 수지일 경우 절연층에 일부가 매입된 전자부품의 재활용이 가능하도록 한 전자부품 내장형 인쇄회로기판의 제조방법이 제공됨에 있다.
본 발명의 상기 목적은, 코어층을 형성하는 절연층과, 상기 절연층의 상부에 일부가 돌출되게 삽입된 전자부품과, 상기 전자부품의 돌출 표면을 비롯한 상기 절연층 상에 형성된 금속 시드층과, 상기 금속 시드층 상에 형성되는 도금층과, 상기 절연층에 형성된 비아홀을 통해 상기 전자부품의 패드와 전기적으로 연결되는 회로 패턴; 및 상기 절연층 상에 형성되며, 상기 회로 패턴과 전기적으로 연결된 비아홀 상에 솔더볼이 부착되는 솔더 레지스트층을 포함하는 전자부품 내장형 인쇄회로기판이 제공됨에 의해서 달성된다.
상기 절연층은 열가소성 수지, 열경화성 수지 또는 UV 경화 수지 중 어느 하나로 구성될 수 있다.
상기 전자부품은 진공 프레스 등의 흡착 장치에 밀착 결합되어 소정의 압력으로 절연층 상에 압입됨에 의해서 상기 절연층 상에 일부가 노출되게 삽입된다.
이때, 상기 전자부품과 절연층 중 어느 하나는 선택적으로 가열되어 상기 전자부품과 절연층이 결합될 때 절연층이 유동성을 가지도록 한다.
상기 절연층은 전자부품의 압입 결합시 전자부품의 주위에 피트(pit)가 형성될 수 있으며, 상기 전자부품의 노출 표면과 절연층 상에 금속 시드층 형성시 상기 피트를 포함하여 전자부품의 노출 표면을 감싸는 금속 시드층이 형성되도록 한다.
그리고, 상기 절연층이 열가소성 수지일 경우, 열가소성 수지의 경화 전 또는 냉각에 의한 열가소성 수지의 경화 후 열가소성 수지를 재가열하여 전자부품이 탈거 가능함에 따라 전자부품의 재활용이 가능하다.
한편, 상기 금속 시드층은 절연층에 노출된 전자부품의 표면에 형성되고, 상기 금속 시드층 상에 소정 두께의 도금층이 형성된다.
이때, 상기 금속 시드층은 증착(evaporation), 무전해 도금 또는 스퍼터링에 의해 형성될 수 있으며, 상기 금속 시드층에 형성되는 도금층은 전해 도금에 의해 형성될 수 있다.
또한, 본 발명의 다른 목적은 절연층에 전자부품을 압입하여 상기 절연층 상에 전자부품의 일부가 노출되게 실장하는 단계와, 상기 절연층을 경화시켜 상기 전자부품을 고정하는 단계와, 상기 전자부품의 노출 표면을 비롯한 절연층 상면에 금속 시드층을 형성하는 단계와, 상기 금속 시드층 상에 도금층을 형성하는 단계와, 상기 절연층 상에 상기 전자부품의 패드와 대응되는 위치에 비아홀을 형성하고, 상기 패드와 전기적으로 도통되는 회로 패턴을 형성하는 단계 및 상기 회로 패턴과 전기적으로 연결되는 비아홀이 형성되는 솔더 레지스트층이 형성되는 단계를 포함하는 전자부품 내장형 인쇄회로기판의 제조방법이 제공됨에 의해서 달성된다.
상기 솔더 레지스트가 형성되는 단계 이후에는 상기 인쇄회로기판을 직접 실장하기 위하여 상기 회로 패턴과 전기적으로 연결된 비아홀 형성 부위에 솔더볼이 형성되는 단계를 더 포함한다.
또한, 상기 절연층에 전자부품을 실장하는 단계에서, 상기 전자부품이 실장되는 절연층의 하면에는 전자부품과 절연층의 선택적 가열시 상기 절연층의 유연성을 상쇄시키기 위하여 금속 재질의 테이프 또는 포일이 부착될 수 있다.
이상에서 설명한 바와 같이, 본 발명의 칩 내장형 인쇄회로기판은 금속 시드층과 금속 재질의 도금층이 절연층에 실장된 전자부품의 노출 표면 전체를 감싸고 있음에 따라 전자부품의 방열 특성이 최대화될 수 있도록 한 이점이 있으며, 인쇄 회로기판의 두께를 최소화할 수 있는 장점이 있다.
또한, 본 발명은 절연층이 열가소성 수지로 구성될 경우 공정 불량 발생시 전자부품의 재활용이 가능하기 때문에 제품 단가를 절감할 수 있는 작용효과가 발휘된다.
본 발명에 따른 칩 내장형 인쇄회로기판 및 그 제조방법의 상기 목적에 비롯한 기술적 구성과 작용효과에 관한 사항은 본 발명의 바람직한 실시예가 도시된 도면을 참조한 아래의 상세한 설명에 의해서 명확하게 이해될 것이다.
전자부품 내장형 인쇄회로기판
먼저, 도 1은 본 발명에 따른 전자부품 내장형 인쇄회로기판의 일실시예 단면도이다. 도시된 바와 같이 본 발명에 따른 실시예의 전자부품 내장형 인쇄회로기판(100)은 절연층(110)과, 상기 절연층(110)에 일부가 매입된 전자부품(120)과, 상기 절연층(110)에 형성된 도금층(140)과, 상기 절연층(110)에 형성된 회로 패턴(114) 및 상기 회로 패턴(114)과 절연되는 솔더 레지스트층(150)으로 구성된다.
상기 절연층(110)은 열가소성 수지, 열경화성 수지, UV 경화 수지 또는 상기 수지들의 혼합 수지로 구성될 수 있으며, 상기 절연층(110) 상에 전자부품(120)의 일부가 돌출되게 매립된다.
상기 절연층(110)에 매립된 전자부품(120)은 하면에 형성된 패드(121)가 절 연층(110) 상에 형성된 비아홀(113)을 통해 회로 패턴(114)과 전기적으로 연결되며, 절연층(110) 상에 노출된 부분은 금속 재질의 도금층(140)이 직접 밀착되는 금속 시드층(130)이 감싸는 구조로 이루어진다.
이때, 상기 금속 시드층(130)은 절연층(110)에 노출된 전자부품(120)의 표면을 비롯하여 절연층(110) 상면 전체에 형성된다.
또한, 상기 금속 시드층(130) 상에는 금속 재질로 이루어진 도금층(140)이 형성되며, 상기 전자부품(140)의 노출 표면에 접촉된 금속 시드층(130)과 도금층(140)은 금속 재질의 특성에 따라 전자부품(120)에서 발생되는 열이 금속 시드층(130)과 도금층(140)을 통해 외부로 용이하게 발산될 수 있도록 한다.
이를 좀 더 자세하게 설명하면, 상기 절연층(110)에 일부가 매입되는 형태로 결합된 전자부품(120)은 매입된 부위를 제외한 부분은 절연층(110) 상부로 돌출되게 고정됨으로써, 절연층(110) 상에 돌출된 부위인 전자부품(120)의 상면과 측면 일부가 금속 시드층(130)과 도금층(140)에 둘러쌓인 형태로 구성된다.
즉, 상기 절연층(110)과 도금층(140)의 경계면에 매입됨에 따라 절연층 내부에 완전하게 함입된 형태의 종래 인쇄회로기판에 비해 금속 재질인 도금층(140)과 접촉되는 면적을 최대화할 수 있으며, 상기 전자부품(120)에서 발생되는 열이 금속 시드층(130)과 도금층(140)의 접촉 부위를 통해 외부로 방출될 때 그 방출 효율이 최대화될 수 있도록 할 수 있다.
상기 전자부품(120)은 절연층(110)의 가경화 상태에서 흡착 장치(도면 미도시)의 압입에 의해서 상부가 노출되도록 결합되는 바, 상기 절연층(110)을 가경화 상태로 유지하기 위해서 상기 절연층(110)과 전자부품(120) 중 어느 하나의 구성요소를 소정의 온도, 즉 전자부품(120)이 절연층(110)에 압입에 의해 결합되기 적당한 정도의 유동성이 갖추어지도록 하는 온도로 선택 가열한다.
이때, 상기 절연층(110)의 하면에는 절연층(110)의 가열에 의해 유동성을 가질 때, 그 형태를 유지하기 위하여 금속 재질의 테이프 또는 포일(111, 도 2 내지 도 7 참조)이 부착될 수 있으며, 상기 포일(111)은 전자부품(120)의 방열을 위한 도금층(140)의 형성 후 회로 형성시에 에칭 등에 의해 비아홀(113)과 연결된 회로 패턴(114)으로 구성될 수 있다.
한편, 상기 절연층(110)은 별도의 흡착 장치를 통해 전자부품(120)이 소정의 압력으로 압입될 때, 상기 전자부품(120)의 주위 절연층(110) 상에 전자부품(120)의 압입력에 의한 피트(pit,112)가 형성되도록 할 수 있다.
상기 절연층(110)에 형성되는 피트(112)는 절연층(110)의 유동성을 조절하기 위한 가열 온도의 조정시나 수지 선택시의 점도 조절에 의해서 전자부품(120)의 압입시 형성되도록 할 수 있다.
상기 절연층(110)에 전자부품(120)이 결합될 때 상기 피트(112)가 전자부품(120) 주위에 형성되도록 하는 이유는, 상기 전자부품(120) 표면의 금속 시드층(130) 형성시 상기 피트(112) 내부에도 금속 시드층(130)이 성장할 수 있도록 하여 전자부품(120)과 금속 시드층(130)의 접촉 면적을 조금이라도 늘려 상기 전자부품(120)의 방열 특성이 향상되도록 하기 위함이다.
이와 같은 기술적 구성을 갖는 본 실시예의 인쇄회로기판(100)은 앞서 설명 했듯이, 절연층(110)이 다양한 형태의 절연성 수지, 예를 들어 LCP, ABF, PR, PSR, 액상 Pl 등의 열경화성, 열가소성, UV경화 수지 등이 채용될 수 있는 바, 이 중에서 상기 절연층(110)을 열가소성 수지로 구성할 경우 전자부품(120)의 재활용이 가능하다.
즉, 상기 절연층(110)에 일부가 돌출되게 전자부품(120)을 실장하여 상기 절연층(110)을 경화시킨 후, 후속 공정을 통해 인쇄회로기판(100)이 제작될 때 후속 공정의 불량이 발생할 경우 열가소성 수지로 구성된 절연층(110)을 재가열함으로써, 절연층(110) 상에서 전자부품(120)의 분리하여 재사용이 가능하도록 한 것이다.
따라서, 상기 절연층(110)을 열가소성 수지를 이용하여 형성할 경우에는 전자부품(120)의 재활용이 가능함에 따라 고가의 전자부품(120)으로 전자부품 내장용 인쇄회로기판이 제작될 수 있을 것이다.
한편, 상기 절연층(110)과 접하여 전자부품(120)의 발생열을 외부로 방출하기 위한 도금층(140)은 전도성 페이스트로 대체될 수 있다. 즉, 상기 도금층(140)이 열전도 성능에 의하여 전자부품(120)에서 발생되는 열을 외부로 방열시키기 위한 것인바, 이와 같은 열방출 역할을 상기 절연층(110)과 그 상부에 노출된 전자부품(120)의 노출 표면 상에 전도성 페이스트가 직접 복개되고, 이를 경화시킴에 의해서 열방출을 위한 전도성 페이스트층을 구성할 수 있다.
상기 전도성 페이스트는 열전도 효율이 비교적 양호한 페이스트와 접착제가 혼합된 형태로 구성됨이 바람직하며, 주로 은(Ag) 페이스트 또는 구리(Cu) 페이스 트로 구성됨이 바람직하다.
이 후에, 상기 회로 패턴(114)이 형성된 절연층(110)의 일면에는 통상적인 다층 인쇄회로기판 제조 공정을 통해 비아홀(151)이 구비된 솔더 레지스트층(150)이 형성되고, 상기 비아홀(151)에 개별적으로 솔더볼(160)이 형성된다.
전자부품 내장형 인쇄회로기판의 제1 실시예 제조방법
다음, 도 2 내지 도 8은 본 발명에 따른 전자부품 내장형 인쇄회로기판의 제작 공정이 도시된 단면도이다.
도시된 바와 같이, 본 발명에 따른 실시예의 인쇄회로기판 제조방법은 먼저, 수지 형태로 구성된 절연층(110) 상부에서 하면에 다수의 패드(121)가 형성된 전자부품(120)을 페이스 다운(face down) 형태로 압입하여 실장한다.
상기 절연층(110)은 열가소성 수지, 열경화성 수지, UV 경화 수지 또는 이들 수지의 혼합 수지로 구성될 수 있으며, 상기 절연층(110)과 전자부품(120) 중 어느 하나가 소정의 온도로 가열됨으로써, 상기 전자부품(120)의 압입시 상기 절연층(110)에 유동성이 부여될 수 있도록 한다.
이때, 상기 절연층(110)은 유동성 부여시 그 형태를 유지시키기 위하여 하면에 금속 재질의 테이프 또는 포일(foil,111)이 형성될 수 있다.
상기 절연층(110)에 삽입되는 전자부품(120)은 상면이 진공의 압입 수단(200)에 흡착되어 절연층(110)의 상부에서 압입되는 바, 상기 압입 수단(200)의 압입력을 조절하여 상기 절연층(110) 상에 별도의 캐비티없이 유동성만을 이용하여 전자부품(120)의 일부만이 매립되도록 실장된다.
이와 더불어, 상기 절연층(110)에 전자부품(120)의 하부 일부가 매립되도록 실장할 때, 상기 전자부품(120)의 주위에 피트(pit,112)가 형성되도록 한다.
상기 피트(112)는 절연층(110)을 구성하는 수지의 선택시 피트(112)가 생성될 수 있는 점도 특성이 발현될 수 있는 수지로 선택하여 절연층(110)을 구성함이 바람직하다.
다음, 상기 전자부품(120)이 실장된 절연층(110)을 경화시켜 전자부품(120)의 일부가 절연층(110)상에 노출된 상태로 고정되도록 한다. 이때, 상기 절연층(110)을 구성하는 수지의 종류에 따라 경화 공정이 달라질 수 있는데, 열가소성 수지일 경우에는 상온에서 자연 냉각이 이루어지도록 하고, 열경화성 수지 또는 UV 수지일 경우에는 주로 UV를 조사하여 절연층(110)의 완전한 경화가 이루어지도록 한다.
여기서, 상기 절연층(110)이 열가소성 수지로 구성될 경우에는 상기 절연층(110)의 경화 후 전자부품(120)의 고정 위치가 틀어졌거나 공정 불량이 발생되었을 때, 상기 절연층(110)을 재가열하여 다시 유동성을 부여함으로써 상기 절연층(110) 상에서 전자부품(120)을 분리하여 재사용이 가능하도록 할 수 있다.
다음으로, 상기 절연층(110) 상면과 상기 절연층(110) 상에 돌출된 전자부품(120)의 노출 표면에 금속 시드층(130)을 형성한다.
상기 금속 시드층(130)은 스퍼터링 또는 무전해 도금 등의 공정에 의해서 얇은 금속막으로 형성됨이 바람직하며, 상기 전자부품(120) 주위의 절연층(110)에 형 성된 피트(112)의 내측면 상에도 일괄적으로 형성한다.
상기 절연층(110)에 피트(112)를 형성하고, 피트(112)의 내측면을 비롯한 피트(112) 내의 전자부품(120) 측면까지 금속 시드층(130)이 형성되도록 하는 이유는, 앞서 설명한 바와 같이 전자부품(120)의 노출된 상면 뿐만 아니라 측면에 접촉되는 금속 시드층(130)의 접촉 면적을 늘려 방열 특성이 최대화될 수 있도록 하기 위함이다.
이 후에, 상기 금속 시드층(130) 상에 도금층(140)을 형성한다.
상기 도금층(140)은 전해 도금에 의해 상기 금속 시드층(130) 상에 소정의 두께로 형성된다.
상기 도금층(140)은 열전도 효율이 좋은 금속 재질로 형성됨이 바람직하고, 주로 은(Ag)이나 구리(Cu) 등으로 형성되어 상기 전자부품(120)에서 발생된 열이 금속 시드층(130)을 통해 도금층(140)으로 전달되어 외부로 방출되도록 한다.
상기 도금층(140)은 상기 금속 시드층(130)을 매개체로 도금층(140)과 전자부품(120)의 표면이 직접 접촉함으로써 상기 전자부품(120)의 열방출 효율이 향상되도록 하는 역할을 한다.
다음, 상기 절연층(110) 상에 상기 전자부품(120)의 패드(121)와 대응되는 위치에 비아홀(113)을 형성하고, 상기 패드(121)와 전기적으로 도통되는 회로 패턴(114)을 형성한다.
그리고, 상기 회로 패턴(114)이 형성된 절연층(110)에 다층 인쇄회로기판의 통상적인 제조 공정을 적용하여 솔더 레지스트층(150)을 형성하고, 상기 솔더 레지 스트층(150)에 상기 회로 패턴(114)과 전기적으로 연결되는 비아홀(151)을 형성한 후, 상기 비아홀(151) 형성 부위에 개별적으로 기판의 실장을 위한 솔더볼(160)을 형성하여 전자부품이 내장된 인쇄회로기판(100)이 제작된다.
전자부품 내장형 인쇄회로기판의 제2 실시예 제조방법
다음, 도 9 내지 도 13은 본 발명에 따른 전자부품 내장형 인쇄회로기판의 다른 실시예 제조공정이 도시된 단면도이다.
본 실시예의 전자부품 내장형 인쇄회로기판은 하기의 구체적인 설명에서 제1 실시예와 동일한 제조 공정 및 구성 요소에 대해서는 최대한 중복되는 설명을 지양하였으며, 동일한 구성 요소에 대해서는 동일한 도면 부호를 부여하였다.
도시된 바와 같이, 본 실시예의 전자부품 내장형 인쇄회로기판(100)은 먼저, 절연층(110) 상부에서 다수의 패드(121)가 하면에 구비된 전자부품(120)을 진공의 압입 수단(200)을 이용하여 상기 전자부품(120)의 상부가 절연층(110) 상에 돌출되게 압입 실장한다.
이때, 상기 절연층(110)은 유동성 부여시 그 형태를 유지시키기 위하여 하면에 금속 재질의 테이프 또는 포일(foil,111)이 형성될 수 있다.
다음, 상기 전자부품(120)이 실장된 절연층(110)을 경화시켜 전자부품(120)의 일부가 절연층(110)상에 노출된 상태로 고정되도록 한다.
여기서, 상기 절연층(110)이 열가소성 수지로 구성될 경우에는 상기 절연층(110)의 경화 후 전자부품(120)의 고정 위치가 틀어졌거나 공정 불량이 발생되었 을 때, 상기 절연층(110)을 재가열하여 다시 유동성을 부여함으로써 상기 절연층(110) 상에서 전자부품(120)을 분리하여 재사용이 가능하도록 할 수 있다.
다음으로, 상기 절연층(110)과 상기 절연층(110) 상에 돌출된 전자부품(120)의 노출 표면 상에 전도성 페이스트층(170)을 형성한 후, 이를 경화시킨다.
상기 전도성 페이스트층(170)은 열전도 효율이 좋은 페이스트인 은(Ag) 페이스트나 구리(Cu) 페이스트 등으로 형성되어 상기 전자부품(120)에서 발생된 열이 전도성 페이스트층(170)으로 전달되어 외부로 방출되도록 한다.
상기 전도성 페이스트층(170)은 스퀴즈 방식 또는 스크린 프린팅 방식을 통해 간단하게 형성될 수 있으며, 절연층(110)과 전자부품(120)의 표면이 직접 접촉함으로써 상기 전자부품(120)의 열방출 효율이 향상되도록 하는 역할을 한다.
이와 같이 전도성 페이스트층(170)을 절연층(110)과 전자부품(120)의 표면에 일괄적으로 형성할 때, 제1 실시예의 도금층(140) 형성 공정에 비해 공정이 간단하고 저가의 비용으로 전도성 페이스트층()을 형성할 수 있음으로 인하여 인쇄회로기판의 전체적인 제조 비용을 절감할 수 있다.
다음, 상기 절연층(110) 상에 상기 전자부품(120)의 패드(121)와 대응되는 위치에 비아홀(113)을 형성하고, 상기 패드(121)와 전기적으로 도통되는 회로 패턴(114)을 형성한다.
그리고, 상기 회로 패턴(114)이 형성된 절연층(110)에 다층 인쇄회로기판의 통상적인 제조 공정을 적용하여 솔더 레지스트층(150)을 형성하고, 상기 솔더 레지스트층(150)에 상기 회로 패턴(114)과 전기적으로 연결되는 비아홀(151)을 형성한 후, 상기 비아홀(151) 형성 부위에 개별적으로 기판의 실장을 위한 솔더볼(160)을 형성하여 전자부품이 내장된 인쇄회로기판(100)이 제작된다.
이상에서 설명한 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러가지 치환, 변형 및 변경이 가능할 것이나, 이러한 치환, 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
도 1은 본 발명에 따른 전자부품 내장형 인쇄회로기판의 일실시예 단면도.
도 2 내지 도 8은 본 발명에 따른 전자부품 내장형 인쇄회로기판의 제작 공정이 도시된 단면도.
도 9 내지 도 13은 본 발명에 따른 전자부품 내장형 인쇄회로기판의 다른 실시예 제조공정이 도시된 단면도.
<도면의 주요 부분에 대한 부호의 설명>
110. 절연층 111. 포일
112. 피트 114. 회로패턴
120. 전자부품 130. 금속 시드층
140. 도금층 150. 솔더 레지스트층
160. 솔더볼 170. 전도성 페이스트층

Claims (29)

  1. 코어층을 형성하는 절연층;
    상기 절연층의 상부에 일부가 돌출되게 삽입된 전자부품;
    상기 전자부품의 돌출 표면을 비롯한 상기 절연층 상에 형성된 금속 시드층;
    상기 금속 시드층 상에 형성된 도금층;
    상기 절연층에 형성된 비아홀을 통해 상기 전자부품의 패드와 전기적으로 연결되는 회로 패턴; 및
    상기 절연층 상에 형성되며, 상기 회로 패턴과 전기적으로 연결된 비아홀 상에 솔더볼이 부착되는 솔더 레지스트층;
    을 포함하는 전자부품 내장형 인쇄회로기판.
  2. 제1항에 있어서,
    상기 절연층과 전자부품 중 어느 하나는 소정의 온도로 가열되어 상기 절연층에 상기 전자부품이 실장될 때 상기 절연층의 유동성이 보유되도록 한 전자부품 내장형 인쇄회로기판.
  3. 제1항에 있어서,
    상기 절연층은, 상기 전자부품의 주위를 따라 피트가 형성된 전자부품 내장형 인쇄회로기판.
  4. 제3항에 있어서,
    상기 피트는, 상기 절연층의 점도 조절에 의해서 상기 전자부품의 압입시 형성되도록 한 전자부품 내장형 인쇄회로기판.
  5. 제1항에 있어서,
    상기 절연층은, 열가소성 수지, 열경화성 수지 또는 UV 경화 수지 중 어느 하나 또는 상기 수지들의 혼합 수지로 구성된 전자부품 내장형 인쇄회로기판.
  6. 제5항에 있어서,
    상기 절연층이 열가소성 수지로 구성될 경우, 상기 절연층을 재가열하여 상기 전자부품이 분리됨에 따라 상기 전자부품의 재사용이 가능하도록 한 전자부품 내장형 인쇄회로기판.
  7. 제1항에 있어서,
    상기 절연층은, 가열에 의해 유동성을 가질 때 그 형태를 유지하기 위하여 금속 재질의 테이프 또는 포일이 하면에 부착되는 전자부품 내장형 인쇄회로기판.
  8. 제1항에 있어서,
    상기 금속 시드층은, 증착(evaporation), 스퍼터링 또는 무전해 도금에 의해 소정의 두께로 형성된 전자부품 내장형 인쇄회로기판.
  9. 제1항에 있어서,
    상기 도금층은, 전해 도금에 의해 은(Ag) 또는 구리(Cu)의 금속 재질로 형성된 전자부품 내장형 인쇄회로기판.
  10. 코어층을 형성하는 절연층;
    상기 절연층의 상부에 일부가 돌출되게 삽입된 전자부품;
    상기 전자부품의 돌출 표면을 비롯한 상기 절연층 상에 형성된 전도성 페이스트층;
    상기 절연층에 형성된 비아홀을 통해 상기 전자부품의 패드와 전기적으로 연 결되는 회로 패턴; 및
    상기 절연층 상에 형성되며, 상기 회로 패턴과 전기적으로 연결된 비아홀 상에 솔더볼이 부착되는 솔더 레지스트층;
    을 포함하는 전자부품 내장형 인쇄회로기판.
  11. 제10항에 있어서,
    상기 전도성 페이스트층은, 열전도 효율이 양호한 페이스트와 접착제가 혼합된 형태의 은(Ag) 페이스트 또는 구리(Cu) 페이스트로 구성된 전자부품 내장형 인쇄회로기판.
  12. 제10항에 있어서,
    상기 절연층은, 상기 전자부품의 주위를 따라 피트가 형성된 전자부품 내장형 인쇄회로기판.
  13. 제10항에 있어서,
    상기 절연층이 열가소성 수지로 구성될 경우, 상기 절연층을 재가열하여 상기 전자부품이 분리됨에 따라 상기 전자부품의 재사용이 가능하도록 한 전자부품 내장형 인쇄회로기판.
  14. 절연층에 전자부품을 압입하여 상기 절연층 상에 전자부품의 일부가 노출되게 실장하는 단계;
    상기 절연층을 경화시켜 상기 전자부품을 고정하는 단계;
    상기 전자부품의 노출 표면을 비롯한 절연층 상면에 금속 시드층을 형성하는 단계;
    상기 금속 시드층 상에 도금층을 형성하는 단계
    상기 절연층 상에 상기 전자부품의 패드와 대응되는 위치에 비아홀을 형성하고, 상기 패드와 전기적으로 도통되는 회로 패턴을 형성하는 단계; 및
    상기 회로 패턴과 전기적으로 연결되는 비아홀이 형성되는 솔더 레지스트층이 형성되는 단계;
    를 포함하는 전자부품 내장형 인쇄회로기판의 제조방법.
  15. 제14항에 있어서,
    상기 솔더 레지스트가 형성되는 단계 이후에는,
    상기 회로 패턴과 전기적으로 연결된 상기 비아홀 형성 부위에 솔더볼이 형성되는 단계를 더 포함하는 전자부품 내장형 인쇄회로기판의 제조방법.
  16. 제14항에 있어서,
    상기 절연층은, 열가소성 수지, 열경화성 수지, UV 경화 수지 또는 이들 수지의 혼합 수지로 구성된 전자부품 내장형 인쇄회로기판의 제조방법.
  17. 제14항에 있어서,
    상기 절연층과 전자부품 중 어느 하나는 선택적으로 가열되어 상기 전자부품의 압입시 상기 절연층에 유동성이 부여될 수 있도록 한 전자부품 내장형 인쇄회로기판의 제조방법.
  18. 제14항에 있어서,
    상기 절연층 상에 상기 전자부품을 실장하는 단계에서,
    상기 절연층은 하면에 금속 재질의 테이프 또는 포일(foil)이 형성된 전자부품 내장형 인쇄회로기판의 제조방법.
  19. 제14항에 있어서,
    상기 절연층 상에 상기 전자부품을 실장하는 단계에서,
    상기 전자부품은 상면이 진공의 압입 수단에 흡착되어 압입력 조절에 의해 상기 절연층 상에 일부만이 매립되도록 실장되는 전자부품 내장형 인쇄회로기판의 제조방법.
  20. 제19항에 있어서,
    상기 절연층 상에 상기 전자부품을 실장하는 단계에서,
    상기 절연층에 상기 전자부품의 주위로 피트(pit)가 형성되도록 한 전자부품 내장형 인쇄회로기판의 제조방법.
  21. 제14항에 있어서,
    상기 절연층을 경화시켜 상기 전자부품을 고정하는 단계 이후에는,
    상기 절연층이 열가소성 수지로 구성될 경우, 상기 절연층을 재가열하고 상기 전자부품을 분리하여 재사용이 가능하도록 한 전자부품 내장형 인쇄회로기판의 제조방법.
  22. 제14항에 있어서,
    상기 금속 시드층은, 증착(evaporation), 스퍼터링 또는 무전해 도금 등의 공정에 의해서 얇은 금속막으로 형성된 전자부품 내장형 인쇄회로기판의 제조방법.
  23. 제14항에 있어서,
    상기 도금층은, 전해 도금에 의해 소정의 두께로 형성되며, 은(Ag) 또는 구리(Cu)의 금속 재질로 형성된 전자부품 내장형 인쇄회로기판의 제조방법.
  24. 절연층에 전자부품을 압입하여 상기 절연층 상에 전자부품의 일부가 노출되게 실장하는 단계;
    상기 절연층을 경화시켜 상기 전자부품을 고정하는 단계;
    상기 전자부품의 노출 표면을 비롯한 절연층 상면에 전도성 페이스트층을 형성하는 단계;
    상기 절연층 상에 상기 전자부품의 패드와 대응되는 위치에 비아홀을 형성하고, 상기 패드와 전기적으로 도통되는 회로 패턴을 형성하는 단계; 및
    상기 회로 패턴과 전기적으로 연결되는 비아홀이 형성되는 솔더 레지스트층이 형성되는 단계;
    를 포함하는 전자부품 내장형 인쇄회로기판의 제조방법.
  25. 제24항에 있어서,
    상기 솔더 레지스트가 형성되는 단계 이후에는,
    상기 회로 패턴과 전기적으로 연결된 상기 비아홀 형성 부위에 솔더볼이 형성되는 단계를 더 포함하는 전자부품 내장형 인쇄회로기판의 제조방법.
  26. 제24항에 있어서,
    상기 절연층은, 열가소성 수지, 열경화성 수지, UV 경화 수지 또는 이들 수지의 혼합 수지로 구성된 전자부품 내장형 인쇄회로기판의 제조방법.
  27. 제24항에 있어서,
    상기 절연층 상에 상기 전자부품을 실장하는 단계에서,
    상기 절연층은 하면에 금속 재질의 테이프 또는 포일(foil)이 형성된 전자부품 내장형 인쇄회로기판의 제조방법.
  28. 제24항에 있어서,
    상기 절연층을 경화시켜 상기 전자부품을 고정하는 단계 이후에는,
    상기 절연층이 열가소성 수지로 구성될 경우, 상기 절연층을 재가열하고 상기 전자부품을 분리하여 재사용이 가능하도록 한 전자부품 내장형 인쇄회로기판의 제조방법.
  29. 제24항에 있어서,
    상기 전도성 페이스트층은, 열전도 효율이 양호한 페이스트와 접착제가 혼합된 형태의 은(Ag) 페이스트 또는 구리(Cu) 페이스트로 구성된 전자부품 내장형 인쇄회로기판의 제조방법.
KR1020080060175A 2008-06-25 2008-06-25 전자부품 내장형 인쇄회로기판 및 그 제조방법 KR101003585B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020080060175A KR101003585B1 (ko) 2008-06-25 2008-06-25 전자부품 내장형 인쇄회로기판 및 그 제조방법
US12/230,874 US20090321118A1 (en) 2008-06-25 2008-09-05 Printed circuit board embedded chip and manufacturing method thereof
JP2008236604A JP5367331B2 (ja) 2008-06-25 2008-09-16 電子部品組込み型印刷回路基板及びその製造方法
US13/317,730 US20120042513A1 (en) 2008-06-25 2011-10-27 Manufacturing method of printed circuit board embedded chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080060175A KR101003585B1 (ko) 2008-06-25 2008-06-25 전자부품 내장형 인쇄회로기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20100000612A KR20100000612A (ko) 2010-01-06
KR101003585B1 true KR101003585B1 (ko) 2010-12-22

Family

ID=41446034

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080060175A KR101003585B1 (ko) 2008-06-25 2008-06-25 전자부품 내장형 인쇄회로기판 및 그 제조방법

Country Status (3)

Country Link
US (2) US20090321118A1 (ko)
JP (1) JP5367331B2 (ko)
KR (1) KR101003585B1 (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI451549B (zh) * 2010-11-12 2014-09-01 Unimicron Technology Corp 嵌埋半導體元件之封裝結構及其製法
JP6007566B2 (ja) * 2012-04-19 2016-10-12 大日本印刷株式会社 部品内蔵配線基板、及び部品内蔵配線基板の放熱方法
CN104576596B (zh) * 2013-10-25 2019-01-01 日月光半导体制造股份有限公司 半导体基板及其制造方法
TWI513379B (zh) * 2014-07-02 2015-12-11 Nan Ya Printed Circuit Board 內埋元件的基板結構與其製造方法
CN105261623A (zh) * 2014-07-16 2016-01-20 中芯国际集成电路制造(上海)有限公司 芯片、其制备方法、及包括其的图像传感器
KR102253472B1 (ko) * 2015-03-13 2021-05-18 삼성전기주식회사 인쇄회로기판 및 그 제조방법
US9553036B1 (en) * 2015-07-09 2017-01-24 Powertech Technology Inc. Semiconductor package and manufacturing method thereof
CN113257766A (zh) * 2015-08-21 2021-08-13 意法半导体有限公司 半导体装置及其制造方法
US10170410B2 (en) 2016-08-18 2019-01-01 Samsung Electro-Mechanics Co., Ltd. Semiconductor package with core substrate having a through hole
CN106535468A (zh) * 2016-12-13 2017-03-22 广东欧珀移动通信有限公司 一种印刷电路板及移动终端
EP3413342A1 (de) 2017-06-08 2018-12-12 Dyconex AG Elektronische baugruppe und verfahren zur herstellung einer solchen
US10804217B2 (en) * 2018-08-10 2020-10-13 STATS ChipPAC Pte. Ltd. EMI shielding for flip chip package with exposed die backside
US11355452B2 (en) 2018-08-10 2022-06-07 STATS ChipPAC Pte. Ltd. EMI shielding for flip chip package with exposed die backside
JP7225787B2 (ja) * 2018-12-25 2023-02-21 Tdk株式会社 半導体ｉｃ内蔵回路基板及びその製造方法
CN111372369B (zh) 2018-12-25 2023-07-07 奥特斯科技(重庆)有限公司 具有部件屏蔽的部件承载件及其制造方法
EP3809805A1 (en) * 2019-10-14 2021-04-21 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier and method of manufacturing the same
CN113207244A (zh) * 2020-02-03 2021-08-03 奥特斯奥地利科技与系统技术有限公司 制造部件承载件的方法及部件承载件

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100601486B1 (ko) 2004-12-21 2006-07-18 삼성전기주식회사 칩 내장형 인쇄회로기판 및 그 제조 방법
KR100722624B1 (ko) 2005-09-12 2007-05-28 삼성전기주식회사 칩 내장형 인쇄회로기판의 제조방법

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3674602A (en) * 1969-10-09 1972-07-04 Photocircuits Corp Apparatus for making wire scribed circuit boards
JPS49131863U (ko) * 1973-03-10 1974-11-13
JPS63160352A (ja) * 1986-12-24 1988-07-04 Semiconductor Energy Lab Co Ltd 半導体装置の実装方法
JPH0621268A (ja) * 1991-01-18 1994-01-28 Nippon Steel Corp Ｔａｂパッケージ
US5353498A (en) * 1993-02-08 1994-10-11 General Electric Company Method for fabricating an integrated circuit module
US5434751A (en) * 1994-04-11 1995-07-18 Martin Marietta Corporation Reworkable high density interconnect structure incorporating a release layer
US5745984A (en) * 1995-07-10 1998-05-05 Martin Marietta Corporation Method for making an electronic module
JPH1174651A (ja) * 1997-03-13 1999-03-16 Ibiden Co Ltd プリント配線板及びその製造方法
JP3070514B2 (ja) * 1997-04-28 2000-07-31 日本電気株式会社 突起電極を有する半導体装置、半導体装置の実装方法およびその実装構造
US6154366A (en) * 1999-11-23 2000-11-28 Intel Corporation Structures and processes for fabricating moisture resistant chip-on-flex packages
US6586836B1 (en) * 2000-03-01 2003-07-01 Intel Corporation Process for forming microelectronic packages and intermediate structures formed therewith
WO2002027786A1 (fr) * 2000-09-25 2002-04-04 Ibiden Co., Ltd. Element semi-conducteur, procede de fabrication d'un element semi-conducteur, carte a circuit imprime multicouche, et procede de fabrication d'une carte a circuit imprime multicouche
JP4001112B2 (ja) * 2002-03-29 2007-10-31 松下電器産業株式会社 熱伝導性基板の製造方法
JP2004152982A (ja) * 2002-10-30 2004-05-27 Matsushita Electric Ind Co Ltd 電子部品実装済部品の製造方法、及び該電子部品実装済部品を備えた電子部品実装済完成品の製造方法、並びに電子部品実装済完成品
JP2004288785A (ja) * 2003-03-20 2004-10-14 Sony Corp 導電突起の接合構造及び接合方法
CN1577819A (zh) * 2003-07-09 2005-02-09 松下电器产业株式会社 带内置电子部件的电路板及其制造方法
US7488895B2 (en) * 2003-09-29 2009-02-10 Panasonic Corporation Method for manufacturing component built-in module, and component built-in module
KR100688769B1 (ko) * 2004-12-30 2007-03-02 삼성전기주식회사 도금에 의한 칩 내장형 인쇄회로기판 및 그 제조 방법
JP2006269594A (ja) * 2005-03-23 2006-10-05 Cmk Corp 半導体装置及びその製造方法
JP4016039B2 (ja) * 2005-06-02 2007-12-05 新光電気工業株式会社 配線基板および配線基板の製造方法
KR100661169B1 (ko) * 2005-06-03 2006-12-26 삼성전자주식회사 패키징 칩 및 그 패키징 방법
KR100651563B1 (ko) * 2005-07-07 2006-11-29 삼성전기주식회사 전자부품이 내장된 배선기판의 제조방법
KR100703090B1 (ko) * 2005-08-30 2007-04-06 삼성전기주식회사 후면 접지형 플립칩 반도체 패키지
US8072059B2 (en) * 2006-04-19 2011-12-06 Stats Chippac, Ltd. Semiconductor device and method of forming UBM fixed relative to interconnect structure for alignment of semiconductor die
CN101449634B (zh) * 2006-05-24 2013-07-24 大日本印刷株式会社 部件内置布线板、部件内置布线板的制造方法
KR100810491B1 (ko) * 2007-03-02 2008-03-07 삼성전기주식회사 전자소자 패키지 및 그 제조방법
JP2008294381A (ja) * 2007-05-28 2008-12-04 Panasonic Corp 電子部品モジュール及び電子部品モジュールの製造方法
US7935893B2 (en) * 2008-02-14 2011-05-03 Ibiden Co., Ltd. Method of manufacturing printed wiring board with built-in electronic component
TWI356479B (en) * 2008-03-04 2012-01-11 Advanced Semiconductor Eng Package structure with embedded die and method of
US7642128B1 (en) * 2008-12-12 2010-01-05 Stats Chippac, Ltd. Semiconductor device and method of forming a vertical interconnect structure for 3-D FO-WLCSP
JP5147678B2 (ja) * 2008-12-24 2013-02-20 新光電気工業株式会社 微細配線パッケージの製造方法
JP4883203B2 (ja) * 2009-07-01 2012-02-22 株式会社テラミクロス 半導体装置の製造方法
KR101085733B1 (ko) * 2010-05-28 2011-11-21 삼성전기주식회사 전자소자 내장 인쇄회로기판 및 그 제조방법
TWI426587B (zh) * 2010-08-12 2014-02-11 矽品精密工業股份有限公司 晶片尺寸封裝件及其製法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100601486B1 (ko) 2004-12-21 2006-07-18 삼성전기주식회사 칩 내장형 인쇄회로기판 및 그 제조 방법
KR100722624B1 (ko) 2005-09-12 2007-05-28 삼성전기주식회사 칩 내장형 인쇄회로기판의 제조방법

Also Published As

Publication number Publication date
US20120042513A1 (en) 2012-02-23
JP2010010640A (ja) 2010-01-14
JP5367331B2 (ja) 2013-12-11
US20090321118A1 (en) 2009-12-31
KR20100000612A (ko) 2010-01-06

Similar Documents

Publication Publication Date Title
KR101003585B1 (ko) 전자부품 내장형 인쇄회로기판 및 그 제조방법
KR101015651B1 (ko) 칩 내장 인쇄회로기판 및 그 제조방법
KR100811034B1 (ko) 전자소자 내장 인쇄회로기판의 제조방법
JP3910045B2 (ja) 電子部品内装配線板の製造方法
US20150003020A1 (en) Electronic component-embedded printed circuit board having cooling member
KR101085733B1 (ko) 전자소자 내장 인쇄회로기판 및 그 제조방법
TW201405745A (zh) 晶片封裝基板、晶片封裝結構及其製作方法
KR100789530B1 (ko) 칩 내장형 인쇄회로기판 및 그 제조방법
KR100633850B1 (ko) 캐비티가 형성된 기판 제조 방법
KR20200028157A (ko) 인쇄 회로 기판 및 이의 제조 방법
JP2006210870A (ja) 部品内蔵モジュール及びその製造方法
JP2008159682A (ja) 多層プリント配線板およびその製造方法
WO1999054933A1 (en) Semiconductor non-laminate package and method
JP2008300819A (ja) プリント基板およびその製造方法
KR100888561B1 (ko) 능동소자 내장형 인쇄회로기판 제조 방법
JP2010272563A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JPH11260954A (ja) 半導体装置およびその製造方法
US20040262033A1 (en) Printed circuit board and method for fabricating the same
JP2004055967A (ja) 電子部品内蔵基板の製造方法
KR20120046602A (ko) 인쇄회로기판 및 그 제조방법
KR100757907B1 (ko) 인쇄회로기판 및 그 제조방법
JP2001085804A (ja) プリント配線板およびその製造方法
KR20170029297A (ko) 부품 실장용 홈을 포함하는 다층인쇄회로기판 및 그의 제조방법
JP2003078250A (ja) 部品内蔵モジュールおよびその製造方法
KR20050001930A (ko) 고밀도 칩 스케일 패키지 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130916

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20151005

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee