JP2003078250A - 部品内蔵モジュールおよびその製造方法 - Google Patents

部品内蔵モジュールおよびその製造方法

Info

Publication number
JP2003078250A
JP2003078250A JP2001267058A JP2001267058A JP2003078250A JP 2003078250 A JP2003078250 A JP 2003078250A JP 2001267058 A JP2001267058 A JP 2001267058A JP 2001267058 A JP2001267058 A JP 2001267058A JP 2003078250 A JP2003078250 A JP 2003078250A
Authority
JP
Japan
Prior art keywords
insulating layer
semiconductor
protective body
component
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001267058A
Other languages
English (en)
Inventor
Yoshiyuki Yamamoto
義之 山本
Toshiyuki Asahi
俊行 朝日
Yasuhiro Sugaya
康博 菅谷
Shingo Komatsu
慎五 小松
Seiichi Nakatani
誠一 中谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2001267058A priority Critical patent/JP2003078250A/ja
Publication of JP2003078250A publication Critical patent/JP2003078250A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

(57)【要約】 【課題】 信頼性が高く高密度実装に適した部品内蔵モ
ジュール及びその製造方法を提供する。 【解決手段】 熱硬化性樹脂を主成分とする電気絶縁層
１０１と、電気絶縁層１０１の内部及び／または表面に
存在する複数の配線層１０２と、前記絶縁層内部１０１
に埋め込まれた半導体１０３及び／または回路部品と、
配線層１０２間を相互に接続するビア１０４とを備え、
ビア１０４の位置から半導体１０３及び／または回路部
品部が埋め込まれた位置までの間に、電気絶縁層１０１
に半導体１０３及び／または回路部品を埋め込む際の樹
脂の流れからビア１０４を保護する保護体１０５を設け
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体及び／また
は回路部品が電気絶縁層の内部に配置された部品内蔵モ
ジュール及びその製造方法に関する。
【０００２】
【従来の技術】近年の電子機器の高性能化・小型化の流
れの中、回路部品の高密度化、高機能化が一層求められ
ている。回路部品を搭載したモジュールにおいても、高
密度化、高機能化への対応が要求されている。回路部品
を高密度に実装するために、配線パターンも複雑にな
り、現在、配線板が多層化する傾向にある。
【０００３】従来のガラス-エポキシ基板では、ドリル
による貫通スルーホール構造を用いて多層化しており、
信頼性は高いが、貫通孔である為、任意の配線パターン
間だけを接続することができず、配線パターンが制限さ
れてしまう。また、配線板表面の貫通孔が存在する部分
には、半導体及び／または回路部品を実装することがで
きず、高密度実装には適していない。
【０００４】このため、最も回路の高密度化が図れる方
法として、インナービアによる電気接続を用いた多層基
板も使用されている。インナービア接続により、ＬＳＩ
間や部品間の配線パターンを最短距離で接続でき、必要
な各層間のみの接続が可能となり、回路部品の実装性に
も優れている。また、さらに高密度化を進めるために、
回路部品を電気絶縁層に内蔵する動きも進んでいる。
【０００５】
【発明が解決しようとする課題】しかしながら、回路部
品を電気絶縁層に内蔵しようとすると、埋め込みの際
に、回路部品の体積分に相当する電気絶縁層の樹脂流れ
が発生する。その樹脂流れの影響で、付近に存在するイ
ンナービアに対して位置ずれや変形を引き起こす。その
ためインナービアの抵抗値の増加や接続不良という問題
が発生する。
【０００６】図９は、かかる従来例の課題を説明するた
めの製造工程の一部を示す部品内蔵モジュールの断面図
である。同図において、８０１ａは未硬化の電気絶縁
層、８０１ｂは硬化後の電気絶縁層、８０２は配線パタ
ーン、８０３は半導体、８０４はビアペースト、８０５
はキャリア、８０６はバンプである。
【０００７】同図（ａ）に示されるように、シート状の
熱硬化性樹脂を主成分とする未硬化の電気絶縁層８０１
ａの貫通孔にはビアペースト８０４が充填されており、
キャリア８０５上の配線パターン８０２には半導体８０
３が実装されており、配線パターン８０２と電気絶縁層
８０１ａとを位置合わせして重ねる。
【０００８】これを加圧することによって、半導体８０
３を電気絶縁層８０１ａに埋設するのであるが、このと
き、埋め込んだ半導体８０３の体積分に相当する電気絶
縁層８０１ａの樹脂の流れが発生し、この樹脂流れの影
響で、同図（ｂ）に示されるように、付近に存在するイ
ンナービア８０４に対して変形や破断などを引き起こし
てインナービアの抵抗値の増加や接続不良という問題が
発生するのである。
【０００９】本発明は、上述のような点に鑑みてなされ
たものであって、信頼性が高く高密度実装可能な部品内
蔵モジュールおよびその製造方法を提供することを目的
とする。
【００１０】
【課題が解決するための手段】この課題を解決するため
に、本発明の部品内蔵モジュールは、少なくとも樹脂を
主成分とする電気絶縁層と、前記電気絶縁層の内部及び
／または表面に存在する複数の配線層と、前記電気絶縁
層内部に埋め込まれた半導体及び／または回路部品と、
前記配線層間を相互に接続するビアとを備え、前記ビア
の位置から前記半導体及び／または回路部品が埋め込ま
れた位置までの間に、電気絶縁層内部への半導体及び／
または回路部品の埋め込みによる前記ビアへの影響を抑
制して該ビアを保護する保護体を有している。
【００１１】本発明によれば、ビアの位置から半導体及
び／または回路部品が埋め込まれた位置までの間に設け
られた保護体によって、半導体及び／または回路部品の
埋設に伴って発生する樹脂の流れによる位置ずれや変形
という影響をビアが受けにくくなり、埋設する半導体及
び／または回路部品の近くに信頼性の高いビアを設ける
ことが可能となり、高信頼性で高密度実装可能な部品内
蔵モジュールを提供できる。
【００１２】
【発明の実施の形態】本発明の請求項１に記載の部品内
蔵モジュールは、少なくとも樹脂を主成分とする電気絶
縁層と、前記電気絶縁層の内部及び／または表面に存在
する複数の配線層と、前記電気絶縁層内部に埋め込まれ
た半導体及び／または回路部品と、前記配線層間を相互
に接続するビアとを備え、前記ビアの位置から前記半導
体及び／または回路部品が埋め込まれた位置までの間
に、電気絶縁層内部への半導体及び／または回路部品の
埋め込みによる前記ビアへの影響を抑制して該ビアを保
護する保護体を有しており、この保護体によって、半導
体及び／または回路部品の埋設に伴って発生する電気絶
縁層の樹脂の流れによる位置ずれや変形という影響をビ
アが受けにくくなり、埋設する半導体及び／または回路
部品の近くに信頼性の高いビアを設けることが可能とな
り、高信頼性で高密度実装可能な部品内蔵モジュールを
提供できる。
【００１３】請求項２に記載の発明は、請求項１に記載
の部品内蔵モジュールであって、前記保護体が、絶縁体
からなるものであり、絶縁耐圧を高めることができる。
【００１４】請求項３に記載の発明は、請求項１に記載
の部品内蔵モジュールであって、前記保護体が、導電体
からなるものであり、この導電体からなる保護体を、ビ
アの周囲を電気絶縁層を介して同軸状に囲むように形成
してノイズの影響を低減することもできる。
【００１５】請求項４に記載の発明は、請求項１に記載
の部品内蔵モジュールであって、前記保護体が、磁性体
からなるものであり、シールド効果を高めることができ
る。
【００１６】請求項５に記載の発明は、請求項１に記載
の部品内蔵モジュールであって、前記電気絶縁層の前記
樹脂は、熱硬化性樹脂であり、前記保護体は、無機絶縁
フィラーと熱硬化性樹脂との混合物からなり、前記保護
体の熱硬化性樹脂は、前記電気絶縁層の熱硬化性樹脂よ
り低温で硬化するものであり、無機絶縁フィラーを選択
することにより、保護体の熱伝導度、線膨張係数、誘電
率などの調整が可能となる。
【００１７】請求項６に記載の発明は、請求項１〜５の
いずれかに記載の部品内蔵モジュールであって、前記保
護体が、前記ビアの周囲を囲んで形成されるものであ
り、任意の方向の樹脂流れから前記ビアを保護すること
ができる。
【００１８】請求項７に記載の発明は、請求項１〜５の
いずれかに記載の部品内蔵モジュールであって、前記保
護体が、前記半導体及び／または回路部品の周囲に形成
されるものであり、保護体が埋設による樹脂流れの方向
を制御することにより、埋設する半導体及び／または回
路部品の近くに信頼性の高いビアを設けることが可能と
なり、高信頼性で高密度実装可能な部品内蔵モジュール
を提供できる。
【００１９】本発明の請求項８に記載の部品内蔵モジュ
ールの製造方法は、配線層間を相互に接続するビアを有
する電気絶縁層の内部に、半導体及び／または回路部品
が埋設された部品内蔵モジュールの製造方法であって、
少なくとも樹脂を主成分とする未硬化状態の電気絶縁層
に貫通孔を形成する工程と、前記貫通孔に導電体を充填
する工程と、前記電気絶縁層上に配線層を形成する工程
と、前記貫通孔の位置から前記半導体及び／または回路
部品が埋設される位置までの間に、電気絶縁層内部への
半導体及び／または回路部品の埋設による前記ビアへの
影響を抑制して該ビアを保護する保護体を形成する工程
と、前記半導体及び／または回路部品を前記電気絶縁層
に埋設する工程と、前記電気絶縁層を硬化させる工程と
を含むものであり、半導体及び／または回路部品を電気
絶縁層に埋設する際の該電気絶縁層の樹脂流れによるビ
アへの影響を保護体によって低減することができ、これ
によって、半導体及び／または回路部品の埋設に伴って
発生する電気絶縁層の樹脂の流れによるビアの位置ずれ
や変形などが生じにくくなり、埋設する半導体及び／ま
たは回路部品の近くに信頼性の高いビアを設けることが
可能となり、高信頼性で高密度実装可能な部品内蔵モジ
ュールを容易に製造できる。
【００２０】請求項９に記載の発明は、請求項８に記載
の部品内蔵モジュールの製造方法であって、前記保護体
を形成する工程が、未硬化状態の前記電気絶縁層に該電
気絶縁層よりも硬質の保護体を埋設する工程を含むもの
であり、硬質の保護体を、未硬化状態の電気絶縁層に容
易に埋設することができる。
【００２１】請求項１０に記載の発明は、請求項９に記
載の部品内蔵モジュールの製造方法であって、前記保護
体を形成する工程が、前記貫通孔を形成する工程よりも
前に行われるものであり、硬質の保護体を未硬化状態の
電気絶縁層に埋設する際の影響が、その後に形成される
貫通孔に及ぶことがない。
【００２２】請求項１１に記載の発明は、請求項８に記
載の部品内蔵モジュールの製造方法であって、前記保護
体を形成する工程が、未硬化状態の前記電気絶縁層に空
隙を設ける工程と、前記空隙にペースト状の前記保護体
を充填する工程とを含むものであり、保護体を任意の形
状や大きさで形成することができる。
【００２３】請求項１２に記載の発明は、請求項１１に
記載の部品内蔵モジュールの製造方法であって、前記保
護体を形成する工程が、前記ペースト状の保護体を、前
記電気絶縁層より低温で硬化させる工程を含むものであ
り、電気絶縁層よりも先に低温で保護体を硬化させてお
くことにより、半導体及び／または回路部品を電気絶縁
層に埋設することによって発生する電気絶縁層の樹脂の
流れからビアを保護することができる。
【００２４】請求項１３に記載の発明は、請求項１１に
記載の部品内蔵モジュールの製造方法であって、前記保
護体を形成する工程が、前記ペースト状の保護体を、光
硬化させる工程を含むものであり、電気絶縁層よりも先
に保護体を光硬化させておくことにより、半導体及び／
または回路部品を電気絶縁層に埋設することによって発
生する電気絶縁層の樹脂の流れからビアを保護すること
ができる。
【００２５】本発明の請求項１４に記載の部品内蔵モジ
ュールの製造方法は、配線層間を相互に接続するビアを
有する電気絶縁層の内部に、半導体及び／または回路部
品が埋設された部品内蔵モジュールの製造方法であっ
て、少なくとも樹脂を主成分とする未硬化状態の電気絶
縁層に貫通孔を形成する工程と、前記貫通孔に導電体を
充填する工程と、前記電気絶縁層上に配線層を形成する
工程と、前記貫通孔の位置から前記半導体及び／または
回路部品が埋設される位置までの間に、空隙を形成する
工程と、前記半導体及び／または回路部品を前記電気絶
縁層に埋設する工程と、前記電気絶縁層を硬化させる工
程とを含むものであり、半導体及び／または回路部品を
電気絶縁層に埋設することにより発生する電気絶縁層の
樹脂の流れを前記空隙で吸収でき、樹脂の流れを緩和で
きる。これにより、ビアに対する位置ずれや変形という
影響が低減し、埋設する半導体及び／または回路部品の
近くに信頼性の高いビアを設けることが可能となり、高
信頼性で高密度実装可能な部品内蔵モジュールを提供で
きる。
【００２６】請求項１５に記載の発明は、請求項８〜１
４のいずれかに記載の部品内蔵モジュールの製造方法で
あって、前記半導体及び／または回路部品を前記電気絶
縁層に埋設する工程と、前記電気絶縁層を硬化させる工
程とを同時に行うものであり、本発明の部品内蔵モジュ
ールを少ない工程で製造することができる。
【００２７】以下、本発明の実施の形態を、図面に基づ
いて詳細に説明する。
【００２８】（実施の形態１）図１は本実施の形態にお
ける部品内蔵モジュールの断面図である。部品内蔵モジ
ュールは、電気絶縁層１０１と、配線層を構成する配線
パターン１０２と、半導体１０３と、ビアペースト１０
４と、保護体１０５とを有している。
【００２９】電気絶縁層１０１は、少なくとも樹脂を主
成分とするものであり、例えば、絶縁性樹脂、フィラー
と絶縁性樹脂との混合物等を用いることができる。電気
絶縁層１０１として、フィラーと絶縁性樹脂との混合物
を用いた場合、フィラー及び絶縁性樹脂を選択すること
によって、電気絶縁層１０１の線膨張係数、熱伝導度、
誘電率などを容易に制御することができる。
【００３０】例えば、フィラーとしてアルミナ、マグネ
シア、窒化ホウ素、窒化アルミ、窒化珪素、テフロン
（登録商標）、シリカなどを用いることができる。アル
ミナ、窒化ホウ素、窒化アルミを用いることにより、従
来のガラス−エポキシ基板より熱伝導度の高い基板が製
作可能となり、半導体１０３の発熱を効果的に放熱させ
ることができる。また、アルミナはコストが安いという
利点もある。シリカを用いた場合、電気絶縁層１０１の
線膨張係数がシリコン半導体により近くなり、温度変化
によるクラックの発生等を防止することができるため、
半導体を直接実装するフリップチップ実装時に好まし
い。また、誘電率が低い電気絶縁層が得られ、比重も軽
いため、携帯電話などの高周波用基板として好ましい。
窒化珪素やテフロンを用いても誘電率の低い電気絶縁層
を形成できる。また、窒化ホウ素を用いることにより線
膨張係数を低減できる。
【００３１】絶縁性樹脂としては、熱硬化性樹脂や光硬
化性樹脂を用いることができ、耐熱性の高いエポキシ樹
脂やフェノール樹脂、シアネート樹脂を用いることによ
り、電気絶縁層１０１の耐熱性をあげることができる。
また、誘電正接の低いフッ素樹脂、ＰＴＦＥ樹脂、ＰＰ
Ｏ樹脂、ＰＰＥ樹脂を含むもしくはそれらの樹脂を変性
させた樹脂を用いることにより、電気絶縁層１０１の高
周波特性が向上する。
【００３２】さらに分散剤、着色剤、カップリング剤ま
たは離型剤を含んでいてもよい。分散剤によって、絶縁
性樹脂中のフィラーを均一性よく分散させることができ
る。着色剤によって、電気絶縁層を着色することができ
るため、部品内蔵モジュールの放熱性をよくすることが
できる。カップリング剤によって、絶縁性樹脂とフィラ
ーとの接着強度を高くすることができるため、電気絶縁
層１０１の電気絶縁性を向上できる。離型剤によって、
金型と混合物との離型性を向上できるため、生産性を向
上できる。
【００３３】配線パターン１０２は、電気伝導性を有す
る物質からなり、例えば、金属箔や導電性樹脂組成物、
金属板を加工したリードフレームを用いることができ
る。金属箔やリードフレームを用いることにより、エッ
チング等により微細な配線パターンの作成が容易とな
る。また、金属箔においては、離型フィルムを用いた転
写等による配線パターンの形成も可能となる。特に銅箔
は値段も安く、電気伝導性も高いため好ましい。
【００３４】また、離型フィルム上に配線パターンを形
成することにより、配線パターンが取り扱いやすくな
る。また、導電性樹脂組成物を用いることにより、スク
リーン印刷等による、配線パターンの製作が可能とな
る。また導電性樹脂組成物を用いる場合、金、銀、銅、
ニッケル等の金属粉やカ−ボン粉を用いることにより、
低い電気抵抗の配線パターンが可能となる。
【００３５】また、樹脂としてエポキシ樹脂、フェノー
ル樹脂およびシアネート樹脂から選ばれる少なくとも一
つの熱硬化性樹脂を含むことにより、耐熱性の向上が図
れる。リードフレームを用いることにより、電気抵抗の
低い、厚みのある金属を使用できる。また、エッチング
による微細パターン化や打ち抜き加工等の簡易な製造法
が使える。リードフレームは、それぞれの配線パターン
をリードフレームの外周部で接続しておくことにより、
複数のパターンを一体に取り扱うことができる。また、
これらの配線パターン１０２は表面にメッキ処理をする
事により、耐食性や電気伝導性を向上させることができ
る。また、配線パターン１０２の電気絶縁層１０１との
接触面を粗化することで、電気絶縁層１０１との接着性
を向上させることができる。
【００３６】半導体１０３は、例えば、トランジスタ、
ＩＣ、ＬＳＩなどの半導体素子が用いられる。半導体素
子は、半導体ベアーチップであってもよい。また、半導
体素子は封止樹脂を用いて、半導体素子もしくは、半導
体素子と配線パターン１０２との接続部の少なくとも一
部を封止しても良い。配線パターン１０２と半導体１０
３との接続には、たとえばフリップチップボンディング
として、導電性接着剤、異方性導電フィルム（ＡＣＦ）
が用いられる。また、バンプ１０６を形成して接続して
もよい。また、電気絶縁層１０１によって半導体１０３
を外気から遮断することができるため、湿度による信頼
性低下を防止することができる。また、電気絶縁層１０
１の材料として、フィラーと絶縁性樹脂との混合物を用
いると、セラミック基板と異なり、高温で焼成する必要
がなく、半導体１０３を内蔵することが容易である。
【００３７】導電性ペースト１０４は、配線パターン１
０２間を接続する機能を有する導電性粉末と樹脂との混
合物である。例えば、金、銀、銅、ニッケル等の金属粉
やカ−ボン粉と熱硬化性樹脂や光硬化性樹脂の混合物を
用いることができる。金属粉としては、金、銀、銅また
はニッケルなどを用いることができる。金、銀、銅また
はニッケルは導電性が高いため好ましく、銅は導電性が
高くマイグレーションも少ないため特に好ましい。銅を
銀で被覆した金属粉を用いても、マイグレーションの少
なさと導電性の高さの両方の特性を満たすことができ
る。熱硬化性樹脂としては、例えば、エポキシ樹脂、フ
ェノール樹脂またはシアネート樹脂を用いることができ
る。エポキシ樹脂は、耐熱性が高いため特に好ましい。
また、光硬化性の樹脂も用いることができる。
【００３８】保護体１０５は、ビアペースト１０４が充
填されたビアの位置から半導体１０３が埋め込まれた位
置までの間に設けられるものであって、後述のように、
半導体１０３の埋設に伴って発生する電気絶縁層１０１
の樹脂の流れからビアを保護して位置ずれや変形などを
防止するものである。この保護体１０５の形状や大きさ
は、埋設する半導体１０３の大きさあるいはビアと半導
体１０３との距離などの種々の条件に応じて、適宜選択
することができる。
【００３９】この保護体１０５は、例えば、電気絶縁層
１０１と同様の樹脂を用いることができる。樹脂を用い
ることにより、保護体１０５を任意の形状や大きさで形
成できる。また、未硬化の電気絶縁層よりも硬質の固体
の材料を用いてもよい。この固体の材料としては、例え
ば、セラミックなどを用いることができる。セラミック
を用いることにより、絶縁性が高く、強度のある保護体
１０５を形成できる。
【００４０】なお、本実施の形態においては、半導体１
０３を内蔵したが回路部品であってもよく、また、両者
を内蔵したものであってもよい。
【００４１】（実施の形態２）図２は、本発明の一つの
実施の形態に係る部品内蔵モジュールの製造方法の工程
を示す断面図である。
【００４２】この実施の形態の製造方法では、まず図２
（ａ）に示すように、未硬化状態の電気絶縁層２０１ａ
を作製する。電気絶縁層２０１ａの作製方法の一例は、
以下のとおりである。部品内蔵モジュールは基板形状を
しており、電気絶縁層２０１ａとしては、絶縁性樹脂
や、フィラーと絶縁性樹脂との混合物を用いることがで
きる。最初にフィラーと絶縁性樹脂とを混合し、攪拌す
ることによって、電気絶縁層２０１ａを形成できる。シ
ート形状に成形する方法としては、例えば、ドクターブ
レード法等によって、フイルム上に絶縁性樹脂混合物の
層を作製する方法を用いることができる。電気絶縁層２
０１ａは、硬化温度以下で乾燥させることによって、粘
着性を低下させることができる。この熱処理によって、
板状の電気絶縁層の粘着性が失われるため、フイルムと
の剥離が容易になる。未硬化状態（Ｂステージ）にする
ことにより、取扱いが容易となる。
【００４３】次に、板状の電気絶縁層２０１ａに貫通ま
たは非貫通空隙２０７を形成する。電気絶縁層２０１ａ
に形成する空隙２０７は、例えば、パンチング加工やド
リル加工、レーザー加工によって形成することができ
る。
【００４４】次に図２（ｂ）に示すように、空隙２０７
に電気絶縁層２０１ａの熱硬化性樹脂より低温で硬化す
るペースト状の保護体２０２を充填する。熱硬化性樹脂
より低温で硬化する熱硬化性樹脂を主成分とするペース
ト状の保護体２０２は、印刷や注入による方法を用いて
充填することができる。
【００４５】次に図２（ｃ）に示すように、電気絶縁層
２０１ａにビアを形成する為の貫通孔２０８を作製す
る。電気絶縁層２０１ａに形成する貫通孔２０８は、例
えば、パンチング加工やドリル加工、レーザー加工によ
って形成することができる。
【００４６】次に図２（ｄ）に示すように、貫通孔２０
８にビアペースト（導電性ペースト）２０４を充填す
る。ビアペースト２０４の充填には、印刷や注入による
方法を用いることができる。特に印刷の場合、配線パタ
ーンの形成も行うことができる。ビアペースト２０４を
用いることで、複数層の配線パターン間の接続が可能と
なる。
【００４７】次に図２（ｅ）に示すように、キャリア２
０５上に配線層となる配線パターン２０６を形成する。
配線パターン２０６は、エッチング、印刷等の方法を用
いて形成することができる。特にエッチングを用いる場
合は、フォトリソ工法など微細な配線パターンの形成法
を利用できる。キャリア２０５としては、ＰＥＴ（ポリ
エチレンテレフタレート）やＰＰＳ（ポリフェニレンサ
ルファイト）のような樹脂フィルムの他、銅箔、アルミ
箔のような金属箔等を用いることができる。キャリア２
０５を用いることにより、配線パターン２０６の取り扱
いが容易となる。また、配線パターン２０６とキャリア
２０５との間に、配線パターン２０６をはがしやすくす
るための剥離層を設けても良い。また、半導体２０３を
配線パターン２０６上に実装する。半導体２０３として
は、例えば、トランジスタ、ＩＣ、ＬＳＩ、などの半導
体を用いることができる。また、半導体はベアーチップ
であってもよい。
【００４８】次に図２（ｆ）に示すように、形成した配
線パターン２０６と電気絶縁層２０１ａとを位置合わせ
して重ねる。これを加圧することによって、半導体２０
３を電気絶縁層２０１ａに埋設し、配線パターン２０６
を電気絶縁層２０１ａに転写することができる。
【００４９】このとき、加圧前に絶縁層２０１ａの樹脂
が硬化しない程度に加熱してペースト状の保護体２０２
を硬化させておくことで、硬化した保護体２０２が半導
体の埋設によって発生する樹脂流れに対する障壁層とし
て樹脂の流れる方向を制御でき、ビア部分における樹脂
流れを低減してビアを保護することが可能となり、部品
埋め込みを行っても高いビア信頼性を確保することがで
きる。
【００５０】次に図２（ｇ）に示すように、加圧後の加
熱をすることによって、電気絶縁層中の熱硬化性樹脂を
硬化させ、半導体を埋設した板状の硬化した電気絶縁層
２０１ｂを形成できる。加熱は熱硬化性樹脂が硬化する
温度以上で行う。電気絶縁層２０１ａの硬化後にキャリ
ア２０５を取り去ることによって、電気絶縁層２０１ｂ
に配線パターン２０６を転写することができる。
【００５１】上記方法により、実施の形態１で説明した
部品内蔵モジュールが作製できる。なお、本実施の形態
においては、転写による配線パターンの形成を例として
説明したが、配線パターンの形成方法を限定するもので
はない。
【００５２】なお、本実施の形態においては、半導体２
０３を内蔵したが回路部品であってもよく、また、両者
を内蔵したものであってもよい。なお、本実施の形態に
おいて電気絶縁層２１０ａとペースト状の保護体２０２
は、硬化温度の違いを利用したをもの例として示した
が、たとえば、光硬化等の別の硬化手段を用いて、ペー
スト状の保護体２０２だけを先に硬化させても良い。
【００５３】（実施の形態３）図３は、本発明の他の実
施の形態に係る部品内蔵モジュールの製造方法の工程を
示す断面図であり、基本的に上述の実施の形態２と同様
であり、特に説明のない限り上述の実施の形態２と同様
である。
【００５４】この実施の形態では、最初に図３（ａ）に
示すように板状の未硬化の電気絶縁層３０１ａと固体状
の保護体３０２とを位置合わせして加圧することで、図
３（ｂ）に示すように、電気絶縁層３０１ａ内に、保護
体３０２を埋設する。保護体３０２としては、例えば、
硬化済みの樹脂片やセラミック片などを用いることがで
きる。
【００５５】図３（ｃ）〜（ｅ）は、図２の（ｃ）〜
（ｅ）と固体の保護体３０２が内蔵されている以外は同
様の工程である。
【００５６】次に図３（ｆ）に示すように、形成した配
線パターン３０６と電気絶縁層３０１ａとを位置合わせ
して重ねる。これを加圧することによって、半導体３０
３を電気絶縁層３０１ａに埋設し、配線パターン３０６
を電気絶縁層３０１ａに転写することができる。このと
き、埋設した保護体３０２によって、半導体３０３の埋
設による樹脂流れに対して樹脂の流れる方向を制御でき
る。これにより、ビアペースト３０４における樹脂流れ
を低減してビアを保護することが可能となり、部品埋め
込みを行っても高いビア信頼性を確保することができ
る。
【００５７】次に図３（ｇ）に示すように、加圧後の加
熱をすることによって、電気絶縁層中の熱硬化性樹脂を
硬化させ、半導体３０３を埋設した板状の硬化した電気
絶縁層３０１ｂを形成できる。加熱は熱硬化性樹脂が硬
化する温度以上で行う。電気絶縁層３０１ｂの硬化後に
キャリア３０５を取り去ることによって、電気絶縁層３
０１ｂに配線パターン３０６を形成できる。
【００５８】これにより、実施の形態１で説明した部品
内蔵モジュールが作製できる。なお、本実施の形態にお
いては、転写による配線パターンの形成を例として説明
したが、配線パターンの形成方法を限定するものではな
い。
【００５９】なお、本実施の形態においては、半導体３
０３を内蔵したが回路部品であってもよく、また、両者
を内蔵したものであってもよい。
【００６０】（実施の形態４）図４は、本発明のさらに
他の実施の形態に係る部品内蔵モジュールの製造方法の
工程を示す断面図であり、基本的に上述の実施の形態２
と同様であり、特に説明のない限り上述の実施の形態２
と同様である。
【００６１】この実施の形態では、まず図４（ａ）に示
すように、板状の未硬化の電気絶縁層４０１ａに空隙４
０２を形成する。電気絶縁層４０１ａに形成する空隙４
０２は、例えば、パンチング加工やドリル加工、レーザ
ー加工によって形成することができる。
【００６２】図４（ｂ）〜（ｄ）は、図２の（ｃ）〜
（ｅ）と対応しており、空隙４０２の形成以外は同様の
工程である。
【００６３】次に図４（ｅ）に示すように、形成した配
線パターン４０６と電気絶縁層４０１ａとを位置合わせ
して重ねる。これを加圧することによって、半導体４０
３を電気絶縁層４０１ａに埋設し、配線パターン４０６
を電気絶縁層４０１ａに転写することができる。半導体
４０３の埋設に伴って樹脂流れが発生するが、予め設け
ておいた空隙４０２によって緩和されるので、ビアペー
スト４０４における樹脂流れを低減してビアを保護する
ことが可能となり、部品埋め込みを行っても高いビア信
頼性を確保することができる。
【００６４】次に図４（ｆ）に示すように、加圧後の加
熱をすることによって、電気絶縁層中の熱硬化性樹脂を
硬化させ、半導体を埋設した板状の硬化した電気絶縁層
４０１ｂを形成できる。加熱は熱硬化性樹脂が硬化する
温度以上で行う。電気絶縁層の硬化後にキャリア４０５
を取り去ることによって、電気絶縁層４０１ｂに配線パ
ターン４０６を転写し、実施の形態１で説明した部品内
蔵モジュールが作製できる。
【００６５】なお、本実施の形態においては、転写によ
る配線パターンの形成を例として説明したが、配線パタ
ーンの形成方法を限定するものではない。
【００６６】なお、本実施の形態においては半導体４０
３を内蔵したが回路部品であってもよく、また、両者を
内蔵したものであってもよい。
【００６７】なお、本実施の形態においては空隙４０２
が樹脂流れによって埋まっているが、空隙４０２が残っ
ていてもよい。
【００６８】また、空隙４０２の形状や大きさは、埋設
する半導体４０３の大きさあるいはビアと半導体４０３
との距離などの種々の条件に応じて、適宜選択すること
ができる。
【００６９】（実施の形態５）図５は、本発明の他の実
施の形態に係る部品内蔵モジュールの製造方法の工程を
示す平面方向から見た断面図であり、基本的に上述の実
施の形態２あるいは３と同様であり、特に説明のない限
り上述の実施の形態２あるいは３と同様である。
【００７０】この実施の形態では、まず図５（ａ）に示
すように、未硬化状態の電気絶縁層５０１ａに形成した
貫通孔に、実施の形態２と同様の工程でペースト状の保
護体５０２を充填、または、実施の形態３と同様の工程
で固体状の保護体５０２を埋設する。
【００７１】次に図５（ｂ）に示すように保護体５０２
の内部に貫通孔を形成し、ビアペースト５０４を充填す
る。貫通孔の形成に関しては実施の形態２，３と同様で
ある。
【００７２】次に図５（ｃ）に示すように電気絶縁層５
０１ａに半導体５０３及び／または回路部品５０５の埋
設を行う。このとき、半導体５０３及び／または回路部
品５０５の埋設によって樹脂流れが発生するが、保護体
５０２が、ビア周囲のあらゆる方向からの樹脂流れから
障壁としてビアを保護する。ペースト状の未硬化の保護
体の充填により保護体５０２が形成されている場合は、
実施の形態２同様に埋め込み前にペースト状の保護体５
０２のみを硬化させておく。
【００７３】次に図５（ｄ）に示すように、加圧後の加
熱をすることによって、電気絶縁層中の熱硬化性樹脂を
硬化させ、半導体５０３及び／または回路部品５０５を
埋設した板状の硬化した電気絶縁層５０１ｂを形成でき
る。加熱は熱硬化性樹脂が硬化する温度以上で行う。電
気絶縁層を硬化させてビアの接続信頼性の高い部品内蔵
モジュールが作製できる。
【００７４】なお、本実施の形態においては、円柱状の
保護体５０２に貫通孔を形成してビアペースト５０４を
充填したけれども、保護体の形状は、円柱状に限るもの
ではなく、例えば、図５に対応する図６に示されるよう
に、電気絶縁層５０１ａに円筒状の保護体５０２を形成
し、この保護体５０２で囲まれた電気絶縁層５０１ａの
円柱状の部分に貫通孔を形成してビアペースト５０４を
充填することにより、円柱状のビアペースト５０４を中
心に、電気絶縁層５０１ｂ、保護体５０２が円筒状に配
置されるようにしてもよい。
【００７５】（実施の形態６）図７は、本発明の他の実
施の形態に係る部品内蔵モジュールの製造方法の工程を
示す平面方向から見た断面図であり、基本的に上述の実
施の形態２あるいは３と同様であり、特に説明のない限
り上述の実施の形態２あるいは３と同様である。
【００７６】この実施の形態では、まず図７（ａ）に示
すように、未硬化状態の電気絶縁層６０１ａの半導体６
０３内蔵位置の周囲に、実施の形態２と同様の工程でペ
ースト状の保護体６０２を充填、または、実施の形態３
と同様の工程で固体状の保護体６０２を埋設する。
【００７７】次に図７（ｂ）に示すように貫通孔を形成
し、ビアペースト６０４を充填する。貫通孔の形成に関
しては実施の形態２，３と同様である。
【００７８】次に図７（ｃ）に示すように電気絶縁層６
０１ａに半導体５０３及び／または回路部品６０５の埋
設を行う。このとき、半導体６０３及び／または回路部
品６０５の埋設によって樹脂流れが発生するが、保護体
６０２によって、樹脂の流れが制御され、ビアを保護す
る。ペースト状の未硬化の保護体の充填により保護体６
０２が形成されている場合は、実施の形態２同様に埋め
込み前にペースト状の保護体６０２のみを硬化させてお
く。
【００７９】次に図７（ｄ）に示すように、加圧後の加
熱をすることによって、電気絶縁層中の熱硬化性樹脂を
硬化させ、半導体を埋設した板状の硬化した電気絶縁層
６０１ｂを形成できる。加熱は熱硬化性樹脂が硬化する
温度以上で行う。電気絶縁層を硬化させてビアの接続信
頼性の高い部品内蔵モジュールが作製できる。
【００８０】（実施の形態７）図８は、本発明のさらに
他の実施の形態に係る部品内蔵モジュールの製造方法の
工程を示す断面図であり、基本的に上述の実施の形態２
と同様であり、特に説明のない限り上述の実施の形態２
と同様である。
【００８１】この実施の形態の製造方法では、まず図８
（ａ）に示すように、未硬化状態の電気絶縁層７０１ａ
に貫通孔７０７を形成する。
【００８２】次に図８（ｂ）に示すように、貫通孔７０
７にゴム特性を有する樹脂からなるペースト状の保護体
７０２を充填する。このゴム特性を有する樹脂として
は、例えば、ビスフェノールＡ型エポキシ樹脂（エピコ
ート８２８ 油化シェルエポキシ製）と、ダイマー酸を
グリシジルエステル化したエポキシ樹脂（ＹＤ−１７１
東都化成製）と、硬化材としてアミンアダクト硬化材
（ＭＹ−２４ 味の素製）とを、１：３：１の成分比で
混合したものが挙げられる。
【００８３】次に図８（ｃ）に示すように、電気絶縁層
７０１ａにビアを形成する為の貫通孔７０８を作製し、
図８（ｄ）に示すように、貫通孔７０８にビアペースト
７０４を充填する。
【００８４】次に図８（ｅ）に示すように、キャリア７
０５上に配線パターン７０６を形成する。また、半導体
７０３を配線パターン７０６上に実装する。
【００８５】次に図８（ｆ）に示すように、形成した配
線パターン７０６と電気絶縁層７０１ａとを位置合わせ
して重ねる。これを加圧することによって、半導体７０
３を電気絶縁層７０１ａに埋設し、配線パターン７０６
を電気絶縁層７０１ａに転写することができる。
【００８６】このとき、加圧前に電気絶縁層７０１ａの
樹脂が硬化しない程度に加熱してペースト状の保護体７
０２を硬化させておくことで、硬化した保護体７０２が
ゴム弾性を呈し、半導体の埋設によって発生する樹脂流
れに対するビア部分における応力を緩和して樹脂流れの
影響を低減することが可能となり、部品埋め込みを行っ
ても高いビア信頼性を確保することができる。
【００８７】次に図８（ｇ）に示すように、加圧後の加
熱をすることによって、電気絶縁層中の熱硬化性樹脂を
硬化させ、半導体を埋設した板状の硬化した電気絶縁層
７０１ｂを形成できる。加熱は熱硬化性樹脂が硬化する
温度以上で行う。電気絶縁層７０１ａの硬化後にキャリ
ア７０５を取り去ることによって、電気絶縁層７０１ｂ
に配線パターン７０６を転写することができる。
【００８８】なお、本発明は、上述の各実施の形態を適
宜組み合わせてもよい。
【００８９】
【発明の効果】以上のように本発明によれば、ビアの位
置から半導体及び／または回路部品が埋め込まれた位置
までの間に設けられた保護体によって、半導体及び／ま
たは回路部品の埋設に伴って発生する電気絶縁層の樹脂
の流れによる位置ずれや変形という影響をビアが受けに
くくなり、埋設する半導体及び／または回路部品の近く
に信頼性の高いビアを設けることが可能となり、高信頼
性で高密度実装可能な部品内蔵モジュールを提供でき
る。
【図面の簡単な説明】
【図１】本発明の実施の形態１における部品内蔵モジュ
ールの断面図
【図２】本発明の実施の形態２における部品内蔵モジュ
ールの製造工程の断面図
【図３】本発明の実施の形態３における部品内蔵モジュ
ールの製造工程の断面図
【図４】本発明の実施の形態４における部品内蔵モジュ
ールの製造工程の断面図
【図５】本発明の実施の形態５における部品内蔵モジュ
ールの製造工程の平面方向の断面図
【図６】本発明の実施の形態５の他の例を示す図５に対
応する断面図
【図７】本発明の実施の形態６における部品内蔵モジュ
ールの製造工程の平面方向の断面図
【図８】本発明の実施の形態７における部品内蔵モジュ
ールの製造工程の断面図
【図９】従来例の部品内蔵モジュールの製造工程の断面
図
【符号の説明】
１０１、２０１ｂ、３０１ｂ、４０１ｂ、５０１ｂ、６
０１ｂ、７０１ｂ、８０１ｂ 硬化済の電気絶縁層 ２０１ａ、３０１ａ、４０１ａ、５０１ａ、６０１ａ、
７０１ａ、８０１ａ 未硬化の電気絶縁層 １０２、２０６、３０６、４０６、７０６、８０２ 配
線パターン １０３、２０３、３０３、４０３、５０３、６０３、７
０３、８０３ 半導体 １０４、２０４、３０４、４０４、５０４、６０４、７
０４、８０４ ビアペースト １０５、２０２、３０２、５０２、６０２、７０２ 保
護体 ２０５、３０５、４０５、７０５、８０５ キャリア ２０７、３０７、４０２ 空隙 ２０８、３０７、４０７ 貫通孔 ６０５ 回路部品 １０６ バンプ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 25/18 Ｈ０１Ｌ 25/04 Ｚ Ｈ０５Ｋ 1/02 (72)発明者 菅谷 康博 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 小松 慎五 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 中谷 誠一 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Ｆターム(参考） 5E338 AA02 AA03 AA16 BB80 EE28 5E346 AA02 AA12 AA43 CC02 CC09 CC13 CC32 DD02 DD03 DD12 DD32 DD33 DD34 EE32 EE33 FF18 GG15 GG19 GG28 HH11

Claims (15)

    【特許請求の範囲】
  1. 【請求項１】 少なくとも樹脂を主成分とする電気絶縁
    層と、前記電気絶縁層の内部及び／または表面に存在す
    る複数の配線層と、前記電気絶縁層内部に埋め込まれた
    半導体及び／または回路部品と、前記配線層間を相互に
    接続するビアとを備え、 前記ビアの位置から前記半導体及び／または回路部品が
    埋め込まれた位置までの間に、電気絶縁層内部への半導
    体及び／または回路部品の埋め込みによる前記ビアへの
    影響を抑制して該ビアを保護する保護体を有することを
    特徴とする部品内蔵モジュール。
  2. 【請求項２】 前記保護体が、絶縁体からなる請求項１
    記載の部品内蔵モジュール。
  3. 【請求項３】 前記保護体が、導電体からなる請求項１
    記載の部品内蔵モジュール。
  4. 【請求項４】 前記保護体が、磁性体からなる請求項１
    記載の部品内蔵モジュール。
  5. 【請求項５】 前記電気絶縁層の前記樹脂は、熱硬化性
    樹脂であり、前記保護体は、無機絶縁フィラーと熱硬化
    性樹脂との混合物からなり、前記保護体の熱硬化性樹脂
    は、前記電気絶縁層の熱硬化性樹脂より低温で硬化する
    ものである請求項１記載の部品内蔵モジュール。
  6. 【請求項６】 前記保護体が、前記ビアの周囲を囲んで
    形成される請求項１〜５のいずれかに記載の部品内蔵モ
    ジュール。
  7. 【請求項７】 前記保護体が、前記半導体及び／または
    回路部品の周囲に形成される請求項１〜５のいずれかに
    記載の部品内蔵モジュール。
  8. 【請求項８】 配線層間を相互に接続するビアを有する
    電気絶縁層の内部に、半導体及び／または回路部品が埋
    設された部品内蔵モジュールの製造方法であって、 少なくとも樹脂を主成分とする未硬化状態の電気絶縁層
    に貫通孔を形成する工程と、 前記貫通孔に導電体を充填する工程と、 前記電気絶縁層上に配線層を形成する工程と、 前記貫通孔の位置から前記半導体及び／または回路部品
    が埋設される位置までの間に、電気絶縁層内部への半導
    体及び／または回路部品の埋設による前記ビアへの影響
    を抑制して該ビアを保護する保護体を形成する工程と、 前記半導体及び／または回路部品を前記電気絶縁層に埋
    設する工程と、 前記電気絶縁層を硬化させる工程と、を含むことを特徴
    とする部品内蔵モジュールの製造方法。
  9. 【請求項９】 前記保護体を形成する工程が、未硬化状
    態の前記電気絶縁層に該電気絶縁層よりも硬質の保護体
    を埋設する工程を含む請求項８記載の部品内蔵モジュー
    ルの製造方法。
  10. 【請求項１０】 前記保護体を形成する工程が、前記貫
    通孔を形成する工程よりも前に行われる請求項９記載の
    部品内蔵モジュールの製造方法。
  11. 【請求項１１】 前記保護体を形成する工程が、未硬化
    状態の前記電気絶縁層に空隙を設ける工程と、前記空隙
    にペースト状の前記保護体を充填する工程とを含む請求
    項８記載の部品内蔵モジュールの製造方法。
  12. 【請求項１２】 前記保護体を形成する工程が、前記ペ
    ースト状の保護体を、前記電気絶縁層より低温で硬化さ
    せる工程を含む請求項１１記載の部品内蔵モジュールの
    製造方法。
  13. 【請求項１３】 前記保護体を形成する工程が、前記ペ
    ースト状の保護体を、光硬化させる工程を含む請求項１
    １記載の部品内蔵モジュールの製造方法。
  14. 【請求項１４】 配線層間を相互に接続するビアを有す
    る電気絶縁層の内部に、半導体及び／または回路部品が
    埋設された部品内蔵モジュールの製造方法であって、 少なくとも樹脂を主成分とする未硬化状態の電気絶縁層
    に貫通孔を形成する工程と、 前記貫通孔に導電体を充填する工程と、 前記電気絶縁層上に配線層を形成する工程と、 前記貫通孔の位置から前記半導体及び／または回路部品
    が埋設される位置までの間に、空隙を形成する工程と、 前記半導体及び／または回路部品を前記電気絶縁層に埋
    設する工程と、 前記電気絶縁層を硬化させる工程と、を含むことを特徴
    とする部品内蔵モジュールの製造方法。
  15. 【請求項１５】 前記半導体及び／または回路部品を前
    記電気絶縁層に埋設する工程と、前記電気絶縁層を硬化
    させる工程とを同時に行う請求項８〜１４のいずれかに
    記載の部品内蔵モジュールの製造方法。
JP2001267058A 2001-09-04 2001-09-04 部品内蔵モジュールおよびその製造方法 Pending JP2003078250A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001267058A JP2003078250A (ja) 2001-09-04 2001-09-04 部品内蔵モジュールおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001267058A JP2003078250A (ja) 2001-09-04 2001-09-04 部品内蔵モジュールおよびその製造方法

Publications (1)

Publication Number Publication Date
JP2003078250A true JP2003078250A (ja) 2003-03-14

Family

ID=19093246

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001267058A Pending JP2003078250A (ja) 2001-09-04 2001-09-04 部品内蔵モジュールおよびその製造方法

Country Status (1)

Country Link
JP (1) JP2003078250A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005004567A1 (ja) * 2003-07-04 2005-01-13 Murata Manufacturing Co., Ltd. 部品内蔵基板の製造方法
JP2006253277A (ja) * 2005-03-09 2006-09-21 Matsushita Electric Ind Co Ltd モジュール用半導体素子と、これを用いたモジュールおよび、前記モジュールの製造方法
WO2011114766A1 (ja) * 2010-03-16 2011-09-22 日本電気株式会社 機能素子内蔵基板
WO2012124673A1 (ja) * 2011-03-16 2012-09-20 株式会社 村田製作所 部品内蔵基板
WO2012133313A1 (ja) * 2011-03-29 2012-10-04 株式会社村田製作所 部品内蔵樹脂基板の製造方法
CN102791082A (zh) * 2011-05-20 2012-11-21 松下电器产业株式会社 元器件内置模块、及元器件内置模块的制造方法
CN103402312A (zh) * 2012-08-15 2013-11-20 太阳诱电株式会社 电子部件内置基板
WO2013187117A1 (ja) * 2012-06-14 2013-12-19 株式会社村田製作所 高周波モジュール
WO2019044051A1 (ja) * 2017-09-01 2019-03-07 タツタ電線株式会社 プリント配線板の製造方法、プリント配線板、多層プリント配線板の製造方法、及び、多層プリント配線板

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005004567A1 (ja) * 2003-07-04 2005-01-13 Murata Manufacturing Co., Ltd. 部品内蔵基板の製造方法
JP2006253277A (ja) * 2005-03-09 2006-09-21 Matsushita Electric Ind Co Ltd モジュール用半導体素子と、これを用いたモジュールおよび、前記モジュールの製造方法
JP5692217B2 (ja) * 2010-03-16 2015-04-01 日本電気株式会社 機能素子内蔵基板
WO2011114766A1 (ja) * 2010-03-16 2011-09-22 日本電気株式会社 機能素子内蔵基板
WO2012124673A1 (ja) * 2011-03-16 2012-09-20 株式会社 村田製作所 部品内蔵基板
WO2012133313A1 (ja) * 2011-03-29 2012-10-04 株式会社村田製作所 部品内蔵樹脂基板の製造方法
JP5382261B2 (ja) * 2011-03-29 2014-01-08 株式会社村田製作所 部品内蔵樹脂基板の製造方法
JP2012243986A (ja) * 2011-05-20 2012-12-10 Panasonic Corp 部品内蔵モジュール、および部品内蔵モジュールの製造方法
CN102791082A (zh) * 2011-05-20 2012-11-21 松下电器产业株式会社 元器件内置模块、及元器件内置模块的制造方法
WO2013187117A1 (ja) * 2012-06-14 2013-12-19 株式会社村田製作所 高周波モジュール
JP5574073B2 (ja) * 2012-06-14 2014-08-20 株式会社村田製作所 高周波モジュール
US9013882B2 (en) 2012-06-14 2015-04-21 Murata Manufacturing Co., Ltd. High-frequency module
CN103402312A (zh) * 2012-08-15 2013-11-20 太阳诱电株式会社 电子部件内置基板
CN103402312B (zh) * 2012-08-15 2014-09-03 太阳诱电株式会社 电子部件内置基板
US9078370B2 (en) 2012-08-15 2015-07-07 Taiyo Yuden Co., Ltd. Substrate with built-in electronic component
WO2019044051A1 (ja) * 2017-09-01 2019-03-07 タツタ電線株式会社 プリント配線板の製造方法、プリント配線板、多層プリント配線板の製造方法、及び、多層プリント配線板
JP2019046968A (ja) * 2017-09-01 2019-03-22 タツタ電線株式会社 プリント配線板の製造方法、プリント配線板、多層プリント配線板の製造方法、及び、多層プリント配線板

Similar Documents

Publication Publication Date Title
JP4833192B2 (ja) 電子装置
US6489685B2 (en) Component built-in module and method of manufacturing the same
JP3375555B2 (ja) 回路部品内蔵モジュールおよびその製造方法
JP4272693B2 (ja) 部品内蔵モジュールの製造方法
US7394663B2 (en) Electronic component built-in module and method of manufacturing the same
EP0907205B1 (en) Semiconductor package and method for manufacturing the same
JP4279893B2 (ja) 回路部品内蔵モジュールの製造方法
TWI415542B (zh) A printed wiring board, and a printed wiring board
KR101003585B1 (ko) 전자부품 내장형 인쇄회로기판 및 그 제조방법
US20150003020A1 (en) Electronic component-embedded printed circuit board having cooling member
US20070262470A1 (en) Module With Built-In Semiconductor And Method For Manufacturing The Module
JP2002290051A (ja) 部品内蔵モジュールとその製造方法
JP2004179309A (ja) プリント回路基板の放熱構造とその製造方法
JP2003188340A (ja) 部品内蔵モジュールとその製造方法
JP2006210870A (ja) 部品内蔵モジュール及びその製造方法
US7038310B1 (en) Power module with improved heat dissipation
JP4606685B2 (ja) 回路部品内蔵モジュール
JP2004274035A (ja) 電子部品内蔵モジュールとその製造方法
JP2008159682A (ja) 多層プリント配線板およびその製造方法
JP2001237586A (ja) 回路基板、回路部品内蔵モジュールおよびそれらの製造方法
TW201001661A (en) Interconnect structure including hybrid frame panel
JP2003078250A (ja) 部品内蔵モジュールおよびその製造方法
JP2002246501A (ja) 半導体素子を内蔵する多層プリント配線板及びその製造方法
JP2002246542A (ja) パワーモジュール及びその製造方法
JP2001308470A (ja) 回路部品モジュール及びその製造方法