CN102791082A - 元器件内置模块、及元器件内置模块的制造方法 - Google Patents

元器件内置模块、及元器件内置模块的制造方法 Download PDF

Info

Publication number
CN102791082A
CN102791082A CN2012101572263A CN201210157226A CN102791082A CN 102791082 A CN102791082 A CN 102791082A CN 2012101572263 A CN2012101572263 A CN 2012101572263A CN 201210157226 A CN201210157226 A CN 201210157226A CN 102791082 A CN102791082 A CN 102791082A
Authority
CN
China
Prior art keywords
components
module
electronic devices
manufacturing approach
space
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012101572263A
Other languages
English (en)
Other versions
CN102791082B (zh
Inventor
越智正三
林祥刚
大谷和夫
前羽阳介
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN102791082A publication Critical patent/CN102791082A/zh
Application granted granted Critical
Publication of CN102791082B publication Critical patent/CN102791082B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4638—Aligning and fixing the circuit boards before lamination; Detecting or measuring the misalignment after lamination; Aligning external circuit patterns or via connections relative to internal circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.

Abstract

本发明的目的在于提供一种元器件内置模块的制造方法。在形成内部容积调整用的副空隙的现有元器件内置模块的制造方法中，即使为了制造质量更高的元器件内置模块而充分抑制通孔流动，但是仍然判断出存在不良现象。上述元器件内置模块的制造方法包括：形成步骤，该形成步骤在含有树脂的片材构件中形成填充有导电性糊料的通孔、内置有电子元器件的空腔、及调整用空隙；以及热压步骤，该热压步骤使片材构件与基板相抵接来进行热压，在形成步骤中形成的调整用空隙是用以下方式形成：即，使得指向电子元器件的、通孔附近的热压时的树脂流动矢量(Ea)，与指向调整用空隙的、通孔附近的热压时的树脂流动矢量(Eb)相抵消。

Description

元器件内置模块、及元器件内置模块的制造方法
技术领域
本发明涉及用于使用例如电绝缘片材构件来内置电子元器件的、元器件内置模块及元器件内置模块的制造方法。
背景技术
近年来，对电子设备小型轻量化及多功能高性能化的要求进一步激增，所处理的数据量也呈现飞跃性的增加。
因此，对于电子设备所使用的布线基板，要求高密度地安装电子元器件。
为了高密度地安装电子元器件，进行了一种三维安装技术的开发，该三维安装技术用于在布线基板中制成薄膜化的电子元器件，或在布线基板中内置现有的电子元器件即半导体及电容器等。
作为上述三维安装技术的一个例子，存在以下元器件内置模块，该元器件内置模块向包含无机填充材料和热固化树脂的电绝缘片材构件中埋入半导体等有源元器件及电容器等无源元器件。
由于大量含有微粒状的无机填充材料，因此，元器件内置模块具有高散热性，且介电常数低，能容易埋设电子元器件。
而且，由于能将布线形成得较短，还能具有屏蔽效果，因此，元器件内置模块的抗噪性较高，能用作为进行高密度三维安装的高频动作对应布线基板。
作为使元器件内置模块的上下布线图案间导通的方法，已知有一种方法是在片材构件上形成通孔，向该通孔填充导电性糊料，从而形成通孔导体(例如，参照专利文献1)。
此处，主要参照图9～图13，来具体说明上述那样的现有元器件内置模块的制造方法。
此外，图9(A)是用于说明第1现有元器件内置模块的制造方法的形成步骤中的、与形成有空腔104的片材构件110的形成相关的粘贴保护膜102a及102b的示意性的垂直剖视图，图9(B)是用于说明第1现有元器件内置模块的制造方法的形成步骤中的、与形成由空腔104的片材构件110的形成相关的形成空腔104的示意性的垂直剖视图，图9(C)是用于说明第1现有元器件内置模块的制造方法的形成步骤中的、与形成有空腔104的片材构件110的形成相关的粘贴新保护膜102c的示意性的垂直剖视图，图9(D)是用于说明第1现有元器件内置模块的制造方法的形成步骤中的、与形成有空腔104的片材构件110的形成相关的形成通孔105的示意性的垂直剖视图，图9(E)是用于说明第1现有元器件内置模块的制造方法的形成步骤中的、与形成有空腔104的片材构件110的形成相关的填充导电性糊料106的示意性的垂直剖视图，图9(F)是用于说明第1现有元器件内置模块的制造方法的形成步骤中的、与形成有空腔104的片材构件110的形成相关的剥离保护膜102a及102c的示意性的垂直剖视图。
此外，图10(A)是用于说明第1现有元器件内置模块的制造方法的形成步骤中的、与未形成有空腔104的片材构件120的形成相关的粘贴保护膜102a及102b的示意性的垂直剖视图，图10(B)是用于说明第1现有元器件内置模块的制造方法的形成步骤中的、与未形成有空腔104的片材构件120的形成相关的形成通孔105的示意性的垂直剖视图，图10(C)是用于说明第1现有元器件内置模块的制造方法的形成步骤中的、与未形成有空腔104的片材构件120的形成相关的填充导电性糊料106的示意性的垂直剖视图，图10(D)是用于说明第1现有元器件内置模块的制造方法的形成步骤中的、与未形成有空腔104的片材构件120的形成相关的剥离保护膜102a及102b的示意性的垂直剖视图。
另外，图11(A)是用于说明第1现有元器件内置模块的制造方法的热压步骤中的、热压前的状态的示意性的垂直剖视图，图11(B)是用于说明第1现有元器件内置模块的制造方法的热压步骤中的、热压时的状态的示意性的垂直剖视图，图11(C)是用于说明第1现有元器件内置模块的制造方法的热压步骤中的、热压后的状态的示意性的垂直剖视图。
此外，图12(A)是用于说明第2现有元器件内置模块的制造方法的热压步骤中的、热压时的状态的示意性的水平剖视图，图12(B)是用于说明第2现有元器件内置模块的制造方法的热压步骤中的、热压后的状态的示意性的水平剖视图。
此外，图13(A)是用于说明第3现有元器件内置模块的制造方法的热压步骤中的、热压时的状态的示意性的水平剖视图，图13(B)是用于说明第3现有元器件内置模块的制造方法的热压步骤中的、热压后的状态的示意性的水平剖视图。
图中，水平剖视图是以与片材构件相平行的水平面来进行切割的剖视图，垂直剖视图是以与该水平面相垂直的垂直面来进行切割的剖视图(以下都相同)。
如图9(A)所示，通过在未固化的组合物片材101的两面粘贴保护膜102a及102b，来形成厚度为100μm左右的片材构件103。
如图9(B)所示，利用激光加工、冲孔加工、或钻孔加工中的任一种，在片材构件103中形成对应于内置的电子元器件131(参照图11(A))的形状的空腔104。
如图9(C)所示，在剥离单侧的保护膜102a之后，粘贴新保护膜102c，而封住空腔104的开口。
如图9(D)所示，利用激光加工、冲孔加工、或钻孔加工中的任一种，形成贯穿片材构件103的通孔105。
如图9(E)所示，使用印刷法等方法来将导电性糊料106填充至通孔105。
如图9(F)所示，通过剥离保护膜102b及102c来完成片材构件110。
如图10(A)～(D)所示，除了不形成空腔104这一点之外，利用与形成上述片材构件110的工序相同的工序来准备片材构件120。
此处，片材构件120承担防止内置的电子元器件131(参照图11(A))与第二布线基板140(参照图11(A))之间产生干涉的作用。
如图11(A)所示，使以下构件和基板位置对准：即，设置有空腔104(参照图9(B))的两片片材构件110；片材构件120；包含第一布线图案132、及安装在第一布线图案132上的电子元器件131的第一布线基板130；以及包含第二布线图案141的第二布线基板140。
如图11(B)所示，对进行了位置对准并层叠的两片片材构件110、片材构件120、第一布线基板130、及第二布线基板140进行热压。
如图11(C)所示，最终制造出由利用导电性糊料106(参照图9(E)及图10(C))所形成的通孔导体151来电连接第一布线图案132和第二布线图案141的元器件内置模块。
在上述现有元器件内置模块的制造方法中，如图11(B)所示，由于在电子元器件131和空腔104的壁面之间存在间隙133，因此，常发生通孔流动，上述通孔流动是指因热压的加热及加压而引起形成片材构件110及120的树脂发生流动的现象。
其结果是，通孔导体151因通孔流动而变形，可能会发生电连接不良。
为了抑制上述通孔流动，已知有事先在片材构件中形成内部容积调整用的副间隙的方法(例如，参照专利文献2)。
此处，主要参照图14及图15，来具体说明上述那样的现有元器件内置模块的制造方法。
此外，图14是用于说明第4现有元器件内置模块的制造方法的热压步骤中的、热压前的状态的示意性的垂直剖视图。
此外，图15(A)是用于说明第4现有元器件内置模块的制造方法的热压步骤中的、热压时的状态的示意性的水平剖视图，图15(B)是用于说明第4现有元器件内置模块的制造方法的热压步骤中的、热压后的状态的示意性的水平剖视图。
如图14所示，在上述现有元器件内置模块的制造方法中，在片材构件501中形成填充了导电性糊料的通孔502，对空腔503来配置电子元器件504，然后，形成副空隙505。
该元器件内置模块包括：利用在通孔502中填充了导电性糊料而形成的通孔导体506、电子元器件504、及至少填充了树脂的副空隙505。
副空隙505的容积与电子元器件504和空腔503的壁面之间的间隙的容积大致相同，能抑制通孔流动。
现有技术文献
专利文献
专利文献1：日本国专利特开平11-220262号公报
专利文献2：日本国专利特开2004-319701号公报
发明内容
然而，在形成上述内部容积调整用的副空隙的现有元器件内置模块的制造方法中，即使为了制造质量更高的元器件内置模块而充分抑制通孔流动，但是仍然判断出存在不良现象。
本发明的发明人认为发生上述不良现象的原因在于，尽管考虑了电子元器件和空腔的壁面之间的间隙的容积，但是完全没有考虑电子元器件的配置方向、及通孔和电子元器件之间的距离等。
更具体而言，本发明的发明人注意到以下情况：即，如图15所示，通孔导体506、电子元器件504、副空隙505并未排列在一条直线上，即使副空隙505的容积与电子元器件504和空腔503的壁面之间的间隙的容积相同，也仍然会发生未充分抑制通孔流动的状况。
而且，本发明的发明人认为在内置有多个电子元器件的实际情况下，状况会更复杂。
例如，本发明的发明人注意到在以下两种情况下，即使电子元器件和空腔的壁面之间的间隙的容积的总和相同，但是通孔流动的方向及流动量也不同，一种情况是指：如图12所示，在片材构件601中形成填充了导电性糊料的通孔602，对空腔603来配置电子元器件604，对空腔605来配置电子元器件606；另一种情况是指：如图13所示，在片材构件701中形成填充了导电性糊料的通孔702，对空腔703来配置电子元器件704，对空腔705来配置电子元器件706。
简而言之，本发明的发明人认为十分重要的是：不仅考虑了电子元器件和空腔的壁面之间的间隙的容积，还考虑了电子元器件的配置方向、及通孔和电子元器件之间的距离，在此基础上来预测通孔流动的方向及流动量，以适当的配置方向、容积、及距离来形成调整用空隙。
本发明考虑了上述现有问题，其目的在于提供一种能够抑制成为电连接不良的原因的通孔流动的元器件内置模块、及元器件内置模块的制造方法。
本发明的第一方面是一种元器件内置模块的制造方法，其特征在于，包括：形成步骤，该形成步骤在含有树脂的片材构件中形成填充有导电性糊料的通孔、内置有电子元器件的空腔、及调整用空隙；以及
热压步骤，该热压步骤使上述片材构件与安装有所述电子元器件的基板相抵接来进行热压，
在所述形成步骤中形成的所述调整用空隙是用以下方式形成：即，使得指向所述电子元器件的、所述通孔附近的所述热压时的所述树脂流动矢量，与指向所述调整用空隙的、所述通孔附近的所述热压时的所述树脂流动矢量相抵消。
本发明的第二方面是本发明的第一方面的元器件内置模块的制造方法，其特征在于，对于指向所述电子元器件的所述流动矢量，具有与所述片材构件相平行的方向，并具有与所述电子元器件和所述空腔的壁面之间的间隙的容积成正比、与所述通孔和所述电子元器件之间的距离的平方成反比的大小，
对于指向所述调整用空隙的所述流动矢量，具有与所述片材构件相平行的方向，并具有与所述调整用空隙的容积成正比、与所述通孔和所述调整用空隙之间的距离的平方成反比的大小。
本发明的第三方面是本发明的第二方面的元器件内置模块的制造方法，其特征在于，分别形成有多个所述电子元器件和所述空腔，
指向所述电子元器件的所述流动矢量是将分别指向各所述电子元器件的各流动矢量进行合成而获得的合成矢量。
本发明的第四方面是本发明的第三方面的元器件内置模块的制造方法，其特征在于，指向所述电子元器件的所述流动矢量是将分别指向各所述电子元器件的所述各流动矢量内的部分流动矢量进行合成而获得的合成矢量。
本发明的第五方面是本发明的第二方面的元器件内置模块的制造方法，其特征在于，形成有多个所述调整用空隙，
指向所述调整用空隙的所述流动矢量是将分别指向各所述调整用空隙的各流动矢量进行合成而获得的合成矢量。
本发明的第六方面是本发明的第一方面的元器件内置模块的制造方法，其特征在于，所述树脂是热固化树脂，
所述片材构件包括无机填充材料。
本发明的第七方面是本发明的第一方面的元器件内置模块的制造方法，其特征在于，所述片材构件包括玻璃纤维布、玻璃纤维无纺布、芳纶纤维布、及芳纶纤维无纺布中的任一种芯材。
本发明的第八方面是本发明的第七方面的元器件内置模块的制造方法，其特征在于，仅将所述树脂填充到所述热压时的所述调整用空隙中。
本发明的第九方面是本发明的第一方面的元器件内置模块的制造方法，其特征在于，所述电子元器件是有源元器件或无源元器件。
本发明的第十方面是一种元器件内置模块，其特征在于，包括：通孔导体、电子元器件、及至少填充有树脂的调整用空隙，
所述通孔导体、所述电子元器件、所述调整用空隙排列在一条直线上。
利用本发明，能够提供一种能抑制成为电连接不良的原因的通孔流动的元器件内置模块及元器件内置模块的制造方法。
附图说明
图1(A)是用于说明本发明的实施方式1的元器件内置模块的制造方法的热压步骤中的、热压时的状态的示意性的水平剖视图，图1(B)是用于说明本发明的实施方式1的元器件内置模块的制造方法的热压步骤中的、热压后的状态的示意性的水平剖视图。
图2(A)是用于说明本发明的实施方式2的元器件内置模块的制造方法的热压步骤中的、热压时的状态的示意性的水平剖视图，图2(B)是用于说明本发明的实施方式2的元器件内置模块的制造方法的热压步骤中的、热压后的状态的示意性的水平剖视图。
图3(A)是用于说明本发明的实施方式2的元器件内置模块的制造方法的形成步骤中的、与形成有空腔的片材构件的形成相关的粘贴保护膜的示意性的垂直剖视图，图3(B)是用于说明本发明的实施方式2的元器件内置模块的制造方法的形成步骤中的、与形成有空腔的片材构件的形成相关的形成空腔和调整用空隙的示意性的垂直剖视图，图3(C)是用于说明本发明的实施方式2的元器件内置模块的制造方法的形成步骤中的、与形成有空腔的片材构件的形成相关的粘贴新保护膜的示意性的垂直剖视图，图3(D)是用于说明本发明的实施方式2的元器件内置模块的制造方法的形成步骤中的、与形成有空腔的片材构件的形成相关的形成通孔的示意性的垂直剖视图，图3(E)是用于说明本发明的实施方式2的元器件内置模块的制造方法的形成步骤中的、与形成有空腔的片材构件的形成相关的填充导电性糊料的示意性的垂直剖视图，图3(F)是用于说明本发明的实施方式2的元器件内置模块的制造方法的形成步骤中的、与形成有空腔的片材构件的形成相关的剥离保护膜的示意性的垂直剖视图。
图4(A)是用于说明本发明的实施方式2的元器件内置模块的制造方法的热压步骤中的、热压前的状态的示意性的垂直剖视图，图4(B)是用于说明本发明的实施方式2的元器件内置模块的制造方法的热压步骤中的、热压时的状态的示意性的垂直剖视图，图4(C)是用于说明本发明的实施方式2的元器件内置模块的制造方法的热压步骤中的、热压后的状态的示意性的垂直剖视图。
图5(A)是用于说明本发明的实施方式3的元器件内置模块的制造方法的热压步骤中的、热压时的状态的示意性的水平剖视图，图5(B)是用于说明本发明的实施方式3的元器件内置模块的制造方法的热压步骤中的、热压后的状态的示意性的水平剖视图。
图6(A)是用于说明本发明的实施方式4的元器件内置模块的制造方法的形成步骤中的、与形成有空腔的片材构件的形成相关的粘贴保护膜的示意性的垂直剖视图，图6(B)是用于说明本发明的实施方式4的元器件内置模块的制造方法的形成步骤中的、与形成有空腔的片材构件的形成相关的形成空腔和调整用空隙的示意性的垂直剖视图，图6(C)是用于说明本发明的实施方式4的元器件内置模块的制造方法的形成步骤中的、与形成有空腔的片材构件的形成相关的粘贴新保护膜的示意性的垂直剖视图，图6(D)是用于说明本发明的实施方式4的元器件内置模块的制造方法的形成步骤中的、与形成有空腔的片材构件的形成相关的形成通孔的示意性的垂直剖视图，图6(E)是用于说明本发明的实施方式4的元器件内置模块的制造方法的形成步骤中的、与形成有空腔的片材构件的形成相关的填充导电性糊料的示意性的垂直剖视图，图6(F)是用于说明本发明的实施方式4的元器件内置模块的制造方法的形成步骤中的、与形成有空腔的片材构件的形成相关的剥离保护膜的示意性的垂直剖视图。
图7(A)是用于说明本发明的实施方式4的元器件内置模块的制造方法的形成步骤中的、与未形成有空腔的片材构件的形成相关的粘贴保护膜的示意性的垂直剖视图，图7(B)是用于说明本发明的实施方式4的元器件内置模块的制造方法的形成步骤中的、与未形成有空腔的片材构件的形成相关的形成通孔的示意性的垂直剖视图，图7(C)是用于说明本发明的实施方式4的元器件内置模块的制造方法的形成步骤中的、与未形成有空腔的片材构件的形成相关的填充导电性糊料的示意性的垂直剖视图，图7(D)是用于说明本发明的实施方式4的元器件内置模块的制造方法的形成步骤中的、与未形成有空腔的片材构件的形成相关的剥离保护膜的示意性的垂直剖视图。
图8(A)是用于说明本发明的实施方式4的元器件内置模块的制造方法的热压步骤中的、热压前的状态的示意性的垂直剖视图，图8(B)是用于说明本发明的实施方式4的元器件内置模块的制造方法的热压步骤中的、热压时的状态的示意性的垂直剖视图，图8(C)是用于说明本发明的实施方式4的元器件内置模块的制造方法的热压步骤中的、热压后的状态的示意性的垂直剖视图。
图9(A)是用于说明第1现有元器件内置模块的制造方法的形成步骤中的、与形成有空腔的片材构件的形成相关的粘贴保护膜的示意性的垂直剖视图，图9(B)是用于说明第1现有元器件内置模块的制造方法的形成步骤中的、与形成有空腔的片材构件的形成相关的形成空腔的示意性的垂直剖视图，图9(C)是用于说明第1现有元器件内置模块的制造方法的形成步骤中的、与形成有空腔的片材构件的形成相关的粘贴新保护膜的示意性的垂直剖视图，图9(D)是用于说明第1现有元器件内置模块的制造方法的形成步骤中的、与形成有空腔的片材构件的形成相关的形成通孔的示意性的垂直剖视图，图9(E)是用于说明第1现有元器件内置模块的制造方法的形成步骤中的、与形成有空腔的片材构件的形成相关的填充导电性糊料106的示意性的垂直剖视图，图9(F)是用于说明第1现有元器件内置模块的制造方法的形成步骤中的、与形成有空腔的片材构件的形成相关的剥离保护膜的示意性的垂直剖视图。
图10(A)是用于说明第1现有元器件内置模块的制造方法的形成步骤中的、与未形成有空腔的片材构件的形成相关的粘贴保护膜的示意性的垂直剖视图，图10(B)是用于说明第1现有元器件内置模块的制造方法的形成步骤中的、与未形成有空腔的片材构件的形成相关的形成通孔的示意性的垂直剖视图，图10(C)是用于说明第1现有元器件内置模块的制造方法的形成步骤中的、与未形成有空腔的片材构件的形成相关的填充导电性糊料的示意性的垂直剖视图，图10(D)是用于说明第1现有元器件内置模块的制造方法的形成步骤中的、与未形成有空腔的片材构件的形成相关的剥离保护膜的示意性的垂直剖视图。
图11(A)是用于说明第1现有元器件内置模块的制造方法的热压步骤中的、热压前的状态的示意性的垂直剖视图，图11(B)是用于说明第1现有元器件内置模块的制造方法的热压步骤中的、热压时的状态的示意性的垂直剖视图，图11(C)是用于说明第1现有元器件内置模块的制造方法的热压步骤中的、热压后的状态的示意性的垂直剖视图。
图12(A)是用于说明第2现有元器件内置模块的制造方法的热压步骤中的、热压时的状态的示意性的水平剖视图，图12(B)是用于说明第2现有元器件内置模块的制造方法的热压步骤中的、热压后的状态的示意性的水平剖视图。
图13(A)是用于说明第3现有元器件内置模块的制造方法的热压步骤中的、热压时的状态的示意性的水平剖视图，图13(B)是用于说明第3现有元器件内置模块的制造方法的热压步骤中的、热压后的状态的示意性的水平剖视图。
图14是用于说明第4现有元器件内置模块的制造方法的热压步骤中的、热压前的状态的示意性的垂直剖视图。
图15(A)是用于说明第4现有元器件内置模块的制造方法的热压步骤中的、热压时的状态的示意性的水平剖视图，图15(B)是用于说明第4现有元器件内置模块的制造方法的热压步骤中的、热压后的状态的示意性的水平剖视图。
附图标记
401片材构件
402通孔
403空腔
404电子元器件
405调整用空隙
406通孔导体
具体实施方式
下面，参照附图来详细说明本发明的实施方式。
(实施方式1)
主要参照图1，来说明本实施方式的元器件内置模块、及元器件内置模块的制造方法。
图1(A)是用于说明本发明的实施方式1的元器件内置模块的制造方法的热压步骤中的、热压时的状态的示意性的水平剖视图，图1(B)是用于说明本发明的实施方式1的元器件内置模块的制造方法的热压步骤中的、热压后的状态的示意性的水平剖视图。
本实施方式的元器件内置模块的制造方法包括：形成步骤，该形成步骤在包含树脂的片材构件401中形成填充了导电性糊料的通孔402、内置有电子元器件404的空腔403、调整用空隙405；以及热压步骤，该热压步骤使片材构件401与基板130(参照图4（Ａ）)相抵接来进行热压。
对于形成步骤中所形成的调整用空隙405，用以下方式形成：即，使得指向电子元器件404的、在通孔402附近的热压时的树脂流动矢量Ea，与指向调整用空隙405的、在通孔402附近的热压时的树脂流动矢量Eb相抵消。
对于指向电子元器件404的流动矢量Ea，具有与片材构件401相平行的方向，并具有与电子元器件404和空腔403的壁面之间的间隙的容积成正比、与通孔402和电子元器件404之间的距离的平方成反比的大小。
对于指向调整用空隙405的流动矢量Eb，具有与片材构件401相平行的方向，并具有与调整用空隙405的容积成正比、与通孔402和调整用空隙405之间的距离的平方成反比的大小。
本实施方式的元器件内置模块包括：通孔导体406、电子元器件404、及至少填充有树脂的调整用空隙405。
通孔导体406、电子元器件404、调整用空隙405排列在一条直线上。
接着，对本实施方式的元器件内置模块的制造方法进行详细说明。
如图1(A)所示，在本实施方式的元器件内置模块的制造方法中，在片材构件401中形成填充了导电性糊料的通孔402，对空腔403配置电子元器件404。
然后，在本实施方式的元器件内置模块的制造方法中，以使得通孔402附近的树脂沿各方向均匀流动的方式来形成调整用空隙405。即，
（i）对于调整用空隙405，将其形成在以通孔402为基准、实质上正好与电子元器件404相反的一侧，
（ii）对于调整用空隙405的容积，使其与电子元器件404和空腔403的壁面之间的间隙的容积相同，
（iii）对于通孔402的中心和调整用空隙405的中心之间的距离，使其与通孔402的中心和电子元器件404的中心之间的距离相同。
因而，如图1(B)所示，能抑制由热压引起的通孔流动。
由此，在本实施方式的元器件内置模块的制造方法中，不仅考虑了电子元器件和空腔的壁面之间的间隙的容积，还考虑了电子元器件的配置方向、及通孔和电子元器件之间的距离，在此基础上来预测通孔流动的方向及流动量，以适当的配置方向、容积、及距离来形成调整用空隙。
这样，由于以使得通孔附近的树脂沿各方向均匀流动的方式来形成调整用空隙，因此，能抑制通孔流动，并廉价地提供能实现良好的电连接的元器件内置模块。
(实施方式2)
主要参照图2，来说明本实施方式的元器件内置模块、及元器件内置模块的制造方法。
图2(A)是用于说明本发明的实施方式2的元器件内置模块的制造方法的热压步骤中的、热压时的状态的示意性的水平剖视图，图2(B)是用于说明本发明的实施方式2的元器件内置模块的制造方法的热压步骤中的、热压后的状态的示意性的水平剖视图。
图中，图2(A)相当于A-A线(参照图4(B))剖视图，图2(B)相当于B-B线(参照图4(C))剖视图。
本实施方式的元器件内置模块及元器件内置模块的制造方法与上述实施方式1类同，发挥相同的效果。
本实施方式的元器件内置模块的制造方法与上述实施方式1相比较，主要具有以下特点。
对于指向电子元器件1004的流动矢量Fa1，具有与片材构件1001相平行的方向，并具有与电子元器件1004和空腔1003的壁面之间的间隙的容积成正比、与通孔1002的中心和电子元器件1004中心之间的距离的平方成反比的大小，对于指向电子元器件1006的流动矢量Fa2，具有与片材构件1001相平行的方向，并具有与电子元器件1006和空腔1005的壁面之间的间隙的容积成正比、与通孔1002的中心和电子元器件1006的中心之间的距离的平方成反比的大小。
对于指向调整用空隙1007的流动矢量Fb，具有与片材构件1001相平行的方向，并具有与调整用空隙1007的容积成正比、与通孔1002和调整用空隙1007之间的距离的平方成反比的大小。
分别形成两个电子元器件1004及1006、空腔1003及1005。
指向电子元器件的流动矢量Fa是由分别指向电子元器件1004及1006的各流动矢量Fa1及Fa2中的全部进行合成而成的合成矢量。
树脂是热固化树脂。
片材构件1001包含无机填充材料。
电子元器件1004及1006是有源元器件或无源元器件。
接着，对本实施方式的元器件内置模块的制造方法进行详细说明。
本实施方式的元器件内置模块的制造方法中，利用以下参数及数学式1来定义热压时指向电子元器件a的流动矢量Fa，上述参数包括：
电子元器件a和其空腔的壁面之间的间隙的容积Va；
通孔的中心和电子元器件a的中心之间的距离Ra；
片材构件的材料常数K；以及
从通孔的中心指向电子元器件a的中心的单位矢量Ua，
(数学式1)
Fa=(KVa/Ra2)Ua
利用以下参数及数学式2来定义热压时指向调整用空隙b的流动矢量Fb，上述参数包括：
调整用空隙b的容积Vb；
通孔的中心和调整用空隙b的中心之间的距离Rb；
片材构件的材料常数K(上文已叙述)；以及
从通孔的中心指向调整用空隙b的中心的单位矢量Ub，
(数学式2)
Fb=(KVb/Rb2)Ub
以使得通孔附近的树脂沿各方向均匀流动、即数学式3成立的方式来形成调整用空隙b，
(数学式3)
ΣFa=-ΣFb
此外，对要考虑的电子元器件a来获取ΣFa的总和，对要考虑的调整用空隙b来获取ΣFb的总和。
接下来，更具体地说明本实施方式的元器件内置模块的制造方法，该制造方法不仅考虑了电子元器件和空腔的壁面之间的间隙的容积，还考虑了电子元器件的配置方向、及通孔和电子元器件之间的距离，在此基础上来预测通孔流动的方向及流动量，以适当的配置方向、容积、及距离来形成调整用空隙。
如图2(A)所示，在片材构件1001中形成填充有导电性糊料的通孔1002，对空腔1003配置电子元器件1004，对空腔1005配置电子元器件1006。
然后，以使得通孔1002附近的树脂沿各方向均匀流动的方式来形成调整用空隙1007。
电子元器件1004的尺寸为0．6mm×0．3mm×0．3mm，空腔1003的尺寸为0．64mm×0．34mm×0．4mm。
电子元器件1006的尺寸为1.0mm×0．5mm×0．5mm，空腔1005的尺寸为1．04mm×0．54mm×0．6mm。
通孔1002的中心和电子元器件1004的中心之间的距离为1mm。
通孔1002的中心和电子元器件1006的中心之间的距离为2mm。
根据(数学式1)，指向电子元器件1004的流动矢量Fa1的大小为，
|Fa1|=K×(0．64×0．34×0．4-0．6×0．3×0．3)/12
即，
|Fa1|=0．033K
根据(数学式1)，指向电子元器件1006的流动矢量Fa2的大小为，
|Fa2|=K×(1．04×0．54×0．6-1．0×0．5×0．5)/22
即，
|Fa2|=0．0218K
因此，
|Fa1|+Fa2=K×(0．0332+0．02182)1/2
即，
|Fa|=0．0395K
此处，流动矢量Fa1及Fa2实质上是正交的。
因而，例如，流动矢量Fb的指向与流动矢量Fa的指向相反，
调整用空隙1007的通孔直径为400μm，
调整用空隙1007的通孔高度为300μm，
调整用空隙1007的中心和通孔1002的中心之间的距离为1mm，这时，
通孔1002附近的树脂沿各方向大致均匀流动。
对于调整用空隙1007，根据(数学式2)及(数学式3)，
Vb/Rb2＝0．0395
因而，如图2(B)所示，在如上述那样形成调整用空隙1007时，能抑制由热压引起的通孔流动。
接着，主要参照图3及图4，来更详细说明本实施方式的元器件内置模块的制造方法。
图3(A)是用于说明本发明的实施方式2的元器件内置模块的制造方法的形成步骤中的、与形成有空腔104的片材构件210的形成相关的粘贴保护膜102a及102b的示意性的垂直剖视图，图3(B)是用于说明本发明的实施方式2的元器件内置模块的制造方法的形成步骤中的、与形成有空腔104的片材构件210的形成相关的形成空腔104和调整用空隙111的示意性的垂直剖视图，图3(C)是用于说明本发明的实施方式2的元器件内置模块的制造方法的形成步骤中的、与形成有空腔104的片材构件210的形成相关的粘贴新保护膜102c的示意性的垂直剖视图，图3(D)是用于说明本发明的实施方式2的元器件内置模块的制造方法的形成步骤中的、与形成有空腔104的片材构件210的形成相关的形成通孔105的示意性的垂直剖视图，图3(E)是用于说明本发明的实施方式2的元器件内置模块的制造方法的形成步骤中的、与形成有空腔104的片材构件210的形成相关的填充导电性糊料106的示意性的垂直剖视图，图3(F)是用于说明本发明的实施方式2的元器件内置模块的制造方法的形成步骤中的、与形成有空腔104的片材构件210的形成相关的剥离保护膜102ｂ及102c的示意性的垂直剖视图。
另外，图4(A)是用于说明本发明的实施方式2的元器件内置模块的制造方法的热压步骤中的、热压前的状态的示意性的垂直剖视图，图4(B)是用于说明本发明的实施方式2的元器件内置模块的制造方法的热压步骤中的、热压时的状态的示意性的垂直剖视图，图4(C)是用于说明本发明的实施方式2的元器件内置模块的制造方法的热压步骤中的、热压后的状态的示意性的垂直剖视图。
在本实施方式的元器件内置模块的制造方法中，(1)将利用组合物片材101构成的、两片片材构件210及片材构件120进行层叠，(2)在片材构件120的至少单侧层叠了由填充有导电性糊料106的通孔105、空腔104、及调整用空隙111所贯穿的片材构件210，形成电绝缘片材构件215，利用安装有电子元器件131的第一布线基板130和第二布线基板140夹着该电绝缘片材构件215的两侧，通过热压进行加热及加压。
这样，将电子元器件131内置于空腔104中，利用导电体糊料106形成的通孔导体251配置于分别形成在第一布线基板130及第二布线基板140上的第一布线图案132和第二布线图案141之间，第一布线图案132与第二布线图案141由通孔导体251进行电连接。
以下，对本实施方式的元器件内置模块的制造方法进行进一步具体说明。如图3(A)所示，通过在未固化的组合物片材101的两面粘贴保护膜102a及102b，来形成厚度为100μm左右的片材构件103。
如图3(B)所示，利用激光加工、冲孔加工、或钻孔加工中的任一种，在片材构件103中形成对应于内置的电子元器件131(参照图4(A))的形状的空腔104、及调整用空隙111。
如图3(C)所示，在剥离单侧的保护膜102ａ之后，通过粘贴新保护膜102c，而封住空腔104的开口和调整用空隙111的开口。
如图3(D)所示，利用激光加工、冲孔加工、或钻孔加工中的任一种，形成贯穿片材构件103的通孔105。
如图3(E)所示，使用印刷法等方法来将导电性糊料106填充至通孔105。
如图3(F)所示，通过剥离保护膜102ｂ及102c来完成片材构件210。
如图4(A)所示，使以下构件和基板位置对准：即，设置有空腔104(参照图3(B))及调整用空隙111(参照图3(B))的两片片材构件210；片材构件120；包含第一布线图案132、及安装在第一布线图案132上的电子元器件131的第一布线基板130；以及包含第二布线图案141的第二布线基板140。
如图4(B)所示，对进行了位置对准并层叠的两片片材构件210、片材构件120、第一布线基板130、及第二布线基板140进行热压。
如图4(C)所示，最终制造出由利用导电性糊料106(参照图3(E)及图10(C))所形成的通孔导体251来电连接第一布线图案132和第二布线图案141的元器件内置模块。
当然，对于片材构件210及120、第一布线基板130、及第二布线基板140的结构及个数等、以及将其进行层叠的顺序等，上述具体例都只是一个例子，可考虑有各种变形例(对于其他实施方式也相同)。
作为对应于用于分别构成两片片材构件210的组合物片材101的第一、第二组合物片材，或作为对应于用于构成片材构件120的组合物片材101的第三组合物片材，例如，能够使用包含70～95重量%的无机填充材料和5～30重量%的未固化状态的热固化树脂组合物的、120°的流粘度(flowviscosity)为1000～20000Pa·s的组合物片材。
此外，若无机填充材料含有量小于70重量%、流粘度小于1000Pa·s，则由于组合物片材的粘度在热压工序中迅速降低，流动性增加，因此，通孔导体可能会发生变形。
另外，若无机填充材料含有量大于95重量%、流粘度大于20000Pa·s，则由于组合物片材的粘度过高，因此，可能会导致成型性恶化。
作为无机填充材料，例如能够使用Al2O3、MgO、BN、AlN、或SiO2。
作为热固化树脂组合物，例如能够使用环氧树脂、酚醛树脂、或氰酸酯树脂为主要成分的组合物。
可设第一及第二组合物片材的厚度例如为50～600μm，设第三组合物片材的厚度例如为50～100μm。
在层叠多片片材构件的情况下，例如还能利用真空层叠机。
优选温度为100°C以下、压力为1MPa以下的层叠条件。
此外，对于温度超过100°C的层叠条件，空腔可能会发生变形。
由于温度为30°C以上、压力为0.05MPa以上的层叠条件能很好地维持层叠构件的密合性，因此，是优选的。
对于贯穿层叠有多片片材构件的电绝缘片材构件的通孔的直径，可以设为例如50～200μm。
作为填充到通孔中的导电性糊料，能够使用例如包含银、铜、金、或镍等金属的导电性粉末、和环氧树脂等热固化树脂的糊料。
作为分别对应于第一布线基板130及第二布线基板140的第一及第二布线基板的基材，能够例如使用玻璃或环氧基材等电绝缘的基材。
对于分别对应于第一布线图案132及第二布线图案141的第一及第二布线图案，例如可使用光刻技术来将通过热压而粘接在电绝缘的基材上的铜箔等金属箔形成图案而获得。
可以分别将第一及第二布线图案的高度及间距设为例如5～30μm及20～200μm。
作为对应于电子元器件131的电子元器件，例如能够使用半导体等有源元器件或电容器等无源元器件。
由此，即使在安装多个电子元器件的情况下，由于也能以使得通孔附近的树脂沿各方向均匀流动的方式来形成调整用空隙，因此，能抑制通孔流动，并廉价地提供能实现良好的电连接的元器件内置模块。
(实施方式3)
主要参照图5，来说明本实施方式的元器件内置模块、及元器件内置模块的制造方法。
图5(A)是用于说明本发明的实施方式3的元器件内置模块的制造方法的热压步骤中的、热压时的状态的示意性的水平剖视图，图5(B)是用于说明本发明的实施方式3的元器件内置模块的制造方法的热压步骤中的、热压后的状态的示意性的水平剖视图。
本实施方式的元器件内置模块及元器件内置模块的制造方法与上述实施方式2类同，发挥相同的效果。
本实施方式的元器件内置模块的制造方法与上述实施方式2相比较，主要具有以下特点。
对于指向电子元器件1104的流动矢量Ga1，具有与片材构件1101相平行的方向，并具有与电子元器件1104和空腔1103的壁面之间的间隙的容积成正比、与通孔1102的中心和电子元器件1104的中心之间的距离的平方成反比的大小，对于指向电子元器件1106的流动矢量Ga2，具有与片材构件1101相平行的方向，并具有与电子元器件1106和空腔1105的壁面之间的间隙的容积成正比、与通孔1102的中心和电子元器件1106的中心之间的距离的平方成反比的大小。
对于指向调整用空隙1107的流动矢量Gb1，具有与片材构件1101相平行的方向，并具有与调整用空隙1107的容积成正比、与通孔1102的中心和调整用空隙1107的中心之间的距离的平方成反比的大小，对于指向调整用空隙1108的流动矢量Gb2，具有与片材构件1101相平行的方向，并具有与调整用空隙1108的容积成正比、与通孔1102的中心和调整用空隙1108的中心之间的距离的平方成反比的大小，对于指向调整用空隙1109的流动矢量Gb3，具有与片材构件1101相平行的方向，并具有与调整用空隙1109的容积成正比、与通孔1102的中心和调整用空隙1109的中心之间的距离的平方成反比的大小。
指向电子元器件的流动矢量Ga是将指向各电子元器件的各流动矢量内的部分流动矢量Ga1及Ga2进行合成而获得的合成矢量。
形成有三个调整用空隙1107、1108、及1109。
指向调整用空隙的流动矢量Gb是将指向各调整用空隙1107、1108、及1109的各流动矢量Gb1、Gb2、及Gb3进行合成而获得的合成矢量。
接着，对本实施方式的元器件内置模块的制造方法进行更详细说明。
当然希望能考虑到所有电子元器件对于通孔的影响，但是，在内置有大量的电子元器件的情况下，可能不容易设计调整用空隙的配置状态。
然而，由于从(数学式1)中可知，靠近通孔的电子元器件的影响非常大，因此，为了更方便地设计调整用空隙的配置状态，仅考虑靠近通孔的电子元器件的影响。
更具体而言，如图5(A)所示，在片材构件1101中形成填充有导电性糊料的通孔1102，对空腔1103配置电子元器件1104，对空腔1105配置电子元器件1106。
然后，以使得通孔1102附近的树脂沿各方向均匀流动的方式来形成调整用空隙1107、1108、及1109。
此处，未考虑不靠近通孔1102的、电子元器件1104及1106以外的其他电子元器件的影响。
电子元器件1104的尺寸为0．6mm×0．3mm×0．3mm，空腔1103的尺寸为0．64mm×0．34mm×0．4mm。
电子元器件1106的尺寸为1.0mm×0．5mm×0．5mm，空腔1105的尺寸为1．04mm×0．54mm×0．6mm。
通孔1102的中心和电子元器件1104的中心之间的距离为1mm。
通孔1102的中心和电子元器件1106的中心之间的距离为1mm。
根据(数学式1)，指向电子元器件1104的流动矢量Ga1的大小为，
|Ga1|=K×(0．64×0．34×0．4-0．6×0．3×0．3)/12
即，
|Ga1|=0．033K
根据(数学式1)，指向电子元器件1106的流动矢量Ga2的大小为，
|Ga2|=K×(1．04×0．54×0．6-1．0×0．5×0．5)/12
即，
|Ga2|=0．087K
因而，例如，流动矢量Gb1的指向与流动矢量Ga1的指向相反，
调整用空隙1107的通孔直径为400μm，
调整用空隙1107的通孔高度为260μm，
调整用空隙1107的中心和通孔1102的中心之间的距离为1mm，
将流动矢量Gb2及Gb3进行合成而获得的合成矢量的指向与流动矢量Ga2的指向相反，
调整用空隙1108及1109的通孔直径为400μm，
调整用空隙1108及1109的通孔高度为350μm，
调整用空隙1108的中心与通孔1102的中心之间的距离为1mm，1109的中心与通孔1102的中心之间的距离为1mm，这时，
通孔1102附近的树脂沿各方向大致均匀流动。
此处，实质上是在相同位置形成调整用空隙1108及1109，流动矢量Gb2及Gb3实质上具有相同的水平分量，且具有实质上为零的垂直分量。
如上所述，在形成多个调整用空隙、为了更容易地设计调整用空隙的配置状态等而仅考虑靠近通孔的电子元器件的影响的情况下，由于以使得通孔附近的树脂沿各方向均匀流动的方式来形成调整用空隙，因此，能抑制通孔流动，并廉价地提供能实现良好的电连接的元器件内置模块。
(实施方式4)
主要参照图6～图8，来说明本实施方式的元器件内置模块、及元器件内置模块的制造方法。
图6(A)是用于说明本发明的实施方式4的元器件内置模块的制造方法的形成步骤中的、与形成有空腔1204的片材构件1210的形成相关的粘贴保护膜1202a及1202b的示意性的垂直剖视图，图6(B)是用于说明本发明的实施方式4的元器件内置模块的制造方法的形成步骤中的、与形成有空腔1204的片材构件1210的形成相关的形成空腔1204和调整用空隙1211的示意性的垂直剖视图，图6(C)是用于说明本发明的实施方式4的元器件内置模块的制造方法的形成步骤中的、与形成有空腔1204的片材构件1210的形成相关的粘贴新保护膜1202c的示意性的垂直剖视图，图6(D)是用于说明本发明的实施方式4的元器件内置模块的制造方法的形成步骤中的、与形成有空腔1204的片材构件1210的形成相关的形成通孔1205的示意性的垂直剖视图，图6(E)是用于说明本发明的实施方式4的元器件内置模块的制造方法的形成步骤中的、与形成有空腔1204的片材构件1210的形成相关的填充导电性糊料1206的示意性的垂直剖视图，图6(F)是用于说明本发明的实施方式4的元器件内置模块的制造方法的形成步骤中的、与形成有空腔1204的片材构件1210的形成相关的剥离保护膜1202ｂ及1202c的示意性的垂直剖视图。
此外，图7(A)是用于说明本发明的实施方式4的元器件内置模块的制造方法的形成步骤中的、与未形成有空腔1204的片材构件1220的形成相关的粘贴保护膜1202a及1202b的示意性的垂直剖视图，图7(B)是用于说明本发明的实施方式4的元器件内置模块的制造方法的形成步骤中的、与未形成有空腔1204的片材构件1220的形成相关的形成通孔1205的示意性的垂直剖视图，图7(C)是用于说明本发明的实施方式4的元器件内置模块的制造方法的形成步骤中的、与未形成有空腔1204的片材构件1220的形成相关的填充导电性糊料1206的示意性的垂直剖视图，图7(D)是用于说明本发明的实施方式4的元器件内置模块的制造方法的形成步骤中的、与未形成有空腔1204的片材构件1220的形成相关的剥离保护膜1202a及1202ｂ的示意性的垂直剖视图。
另外，图8(A)是用于说明本发明的实施方式4的元器件内置模块的制造方法的热压步骤中的、热压前的状态的示意性的垂直剖视图，图8(B)是用于说明本发明的实施方式4的元器件内置模块的制造方法的热压步骤中的、热压时的状态的示意性的垂直剖视图，图8(C)是用于说明本发明的实施方式4的元器件内置模块的制造方法的热压步骤中的、热压后的状态的示意性的垂直剖视图。
本实施方式的元器件内置模块及元器件内置模块的制造方法与上述实施方式2类同，发挥相同的效果。
本实施方式的元器件内置模块的制造方法与上述实施方式2相比较，主要具有以下特点。
片材构件1210包括玻璃纤维布、玻璃纤维无纺布、芳纶纤维布、及芳纶纤维无纺布中的任一种芯材。
仅将树脂填充到热压时的调整用空隙1211中。
接着，对本实施方式的元器件内置模块的制造方法进行更详细说明。
在本实施方式的元器件内置模块的制造方法中，(1)将利用预浸渍体片材1201构成的、两片片材构件1210及片材构件1220进行层叠，(2)在片材构件1220的至少单侧层叠了由填充有导电性糊料1206的通孔1205、空腔1204、及调整用空隙1211所贯穿的片材构件1210，形成电绝缘片材构件1215，利用安装有电子元器件1231的第一布线基板1230和第二布线基板1240夹着该电绝缘片材构件1215的两侧，通过热压进行加热及加压被。
这样，将电子元器件1231内置于空腔1204中，利用导电体糊料1206形成的通孔导体1251配置于分别形成在第一布线基板1230及第二布线基板1240上的第一布线图案1232和第二布线图案1241之间，第一布线图案1232与第二布线图案1241由通孔导体1251进行电连接。
对于形成在含有芯材的未固化的预浸渍体片材1201中的调整用空隙1211，在热压后，成为不含有芯材的仅有树脂的区域。
以下，对本实施方式的元器件内置模块的制造方法进行更具体说明。
如图6(A)所示，通过在含有芯材的未固化的预浸渍体片材1201的两面粘贴保护膜1202a及1202b，来形成厚度为100μm左右的片材构件1203。
如图6(B)所示，利用激光加工、冲孔加工、或钻孔加工中的任一种，在片材构件1203中形成对应于内置的电子元器件1231(参照图8(A))的形状的空腔1204、及调整用空隙1211。
如图6(C)所示，在剥离单侧的保护膜1202b之后，通过粘贴新保护膜1202ａ，而封住空腔1204的开口和调整用空隙1211的开口。
如图6(D)所示，利用激光加工、冲孔加工、或钻孔加工中的任一种，形成贯通片材构件1203的通孔1205。
如图6(E)所示，使用印刷法等方法来将导电性糊料1206填充至通孔1205。
如图6(F)所示，通过剥离保护膜1202ｂ及1202c来完成片材构件1210。
如图7(A)～(D)所示，除了不形成空腔1204这一点之外，利用与形成上述片材构件1210的工序相同的工序来准备片材构件1220。
此处，片材构件1220承担防止内置的电子元器件1231(参照图8(A))与第二布线基板1240(参照图8(A))之间产生干涉的作用。
如图8(A)所示，使以下构件和基板位置对准：即，设置有空腔1204(参照图6(B))及调整用空隙1211(参照图6(B))的两片片材构件1210；片材构件1220；包含第一布线图案1232、及安装在第一布线图案1232上的电子元器件1231的第一布线基板1230；以及包含第二布线图案1241的第二布线基板1240。
如图8(B)所示，对进行了位置对准并层叠的两片片材构件1210、片材构件1220、第一布线基板1230、及第二布线基板1240进行热压。
如图8(C)所示，最终制造出由利用导电性糊料1206(参照图6(E)及图7(C))所形成的通孔导体1251来电连接第一布线图案1232和第二布线图案1241的元器件内置模块。
当然，对于形成在含有芯材的未固化的预浸渍体片材1201中的调整用空隙1211，在热压后，成为不含有芯材的仅有树脂的区域。
这样，即使在使用含有芯材的预浸渍体片材的情况下，也由于以使得通孔附近的树脂沿各方向均匀流动的方式来形成调整用空隙，因此，能抑制通孔流动，并廉价地提供能实现良好的电连接的元器件内置模块。
工业中的应用
本发明的元器件内置模块、及元器件内置模块的制造方法能够抑制成为电连接不良的原因的通孔流动，能够用于例如使用电绝缘片材构件来内置电子元器件。

Claims (10)

1.一种元器件内置模块的制造方法，其特征在于，包括：
形成步骤，该形成步骤在含有树脂的片材构件中形成填充有导电性糊料的通孔、内置有电子元器件的空腔、及调整用空隙；以及
热压步骤，该热压步骤使所述片材构件与安装有所述电子元器件的基板相抵接来进行热压，
在所述形成步骤中形成的所述调整用空隙是用以下方式形成：即，使得指向所述电子元器件的、所述通孔附近的所述热压时的所述树脂流动矢量，与指向所述调整用空隙的、所述通孔附近的所述热压时的所述树脂流动矢量相抵消。
2.如权利要求1所述的元器件内置模块的制造方法，其特征在于，
对于指向所述电子元器件的所述流动矢量，具有与所述片材构件相平行的方向，并具有与所述电子元器件和所述空腔的壁面之间的间隙的容积成正比、与所述通孔和所述电子元器件之间的距离的平方成反比的大小，
对于指向所述调整用空隙的所述流动矢量，具有与所述片材构件相平行的方向，并具有与所述调整用空隙的容积成正比、与所述通孔和所述调整用空隙之间的距离的平方成反比的大小。
3.如权利要求2所述的元器件内置模块的制造方法，其特征在于，
分别形成有多个所述电子元器件和所述空腔，
指向所述电子元器件的所述流动矢量是将分别指向各所述电子元器件的各流动矢量中的全部或部分进行合成而获得的合成矢量。
4.如权利要求3所述的元器件内置模块的制造方法，其特征在于，
指向所述电子元器件的所述流动矢量是将分别指向各所述电子元器件的所述各流动矢量中的部分流动矢量进行合成而获得的合成矢量。
5.如权利要求2所述的元器件内置模块的制造方法，其特征在于，
形成有多个所述调整用空隙，
指向所述调整用空隙的所述流动矢量是将分别指向各所述调整用空隙的各流动矢量进行合成而获得的合成矢量。
6.如权利要求1所述的元器件内置模块的制造方法，其特征在于，
所述树脂是热固化树脂，
所述片材构件包括无机填充材料。
7.如权利要求1所述的元器件内置模块的制造方法，其特征在于，
所述片材构件包括玻璃纤维布、玻璃纤维无纺布、芳纶纤维布、及芳纶纤维无纺布中的任一种芯材。
8.如权利要求7所述的元器件内置模块的制造方法，其特征在于，
仅将所述树脂填充到进行了所述热压时的所述调整用空隙中。
9.如权利要求1所述的元器件内置模块的制造方法，其特征在于，
所述电子元器件是有源元器件或无源元器件。
10.一种元器件内置模块，其特征在于，
包括：通孔导体、电子元器件、及至少填充有树脂的调整用空隙，
所述通孔导体、所述电子元器件、所述调整用空隙排列在一条直线上。
CN201210157226.3A 2011-05-20 2012-05-17 元器件内置模块、及元器件内置模块的制造方法 Expired - Fee Related CN102791082B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-113407 2011-05-20
JP2011113407A JP5349532B2 (ja) 2011-05-20 2011-05-20 部品内蔵モジュールの製造方法

Publications (2)

Publication Number Publication Date
CN102791082A true CN102791082A (zh) 2012-11-21
CN102791082B CN102791082B (zh) 2015-08-19

Family

ID=47156352

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210157226.3A Expired - Fee Related CN102791082B (zh) 2011-05-20 2012-05-17 元器件内置模块、及元器件内置模块的制造方法

Country Status (3)

Country Link
US (1) US8745859B2 (zh)
JP (1) JP5349532B2 (zh)
CN (1) CN102791082B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104718803A (zh) * 2013-05-16 2015-06-17 株式会社村田制作所 树脂多层基板的制造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9209151B2 (en) * 2013-09-26 2015-12-08 General Electric Company Embedded semiconductor device package and method of manufacturing thereof
FR3076174B1 (fr) 2017-12-21 2020-01-24 Traxxs Dispositif electronique enrobe

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003078250A (ja) * 2001-09-04 2003-03-14 Matsushita Electric Ind Co Ltd 部品内蔵モジュールおよびその製造方法
JP2004319701A (ja) * 2003-04-15 2004-11-11 Matsushita Electric Ind Co Ltd 電子部品内蔵基板の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6111306A (en) * 1993-12-06 2000-08-29 Fujitsu Limited Semiconductor device and method of producing the same and semiconductor device unit and method of producing the same
JP3375555B2 (ja) 1997-11-25 2003-02-10 松下電器産業株式会社 回路部品内蔵モジュールおよびその製造方法
US6038133A (en) 1997-11-25 2000-03-14 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module and method for producing the same
CN101686611A (zh) * 2008-09-28 2010-03-31 华为技术有限公司 多层电路板及其制作方法和通信设备

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003078250A (ja) * 2001-09-04 2003-03-14 Matsushita Electric Ind Co Ltd 部品内蔵モジュールおよびその製造方法
JP2004319701A (ja) * 2003-04-15 2004-11-11 Matsushita Electric Ind Co Ltd 電子部品内蔵基板の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104718803A (zh) * 2013-05-16 2015-06-17 株式会社村田制作所 树脂多层基板的制造方法
CN104718803B (zh) * 2013-05-16 2017-10-20 株式会社村田制作所 树脂多层基板的制造方法

Also Published As

Publication number Publication date
US8745859B2 (en) 2014-06-10
JP2012243986A (ja) 2012-12-10
US20120293965A1 (en) 2012-11-22
CN102791082B (zh) 2015-08-19
JP5349532B2 (ja) 2013-11-20

Similar Documents

Publication Publication Date Title
US9066439B2 (en) Wiring board and method for manufacturing the same
CN102090159B (zh) 刚挠性电路板以及其电子设备
EP2911484B1 (en) Printed circuit board and method of fabricating the same
KR20080076241A (ko) 전자소자 내장 인쇄회로기판 및 그 제조방법
CN1973587A (zh) 混合型电子部件及其制造方法
CN102843860A (zh) 刚挠性电路板及其制造方法
JP2008016844A (ja) プリント基板及びその製造方法
CN103796451A (zh) 印刷布线板及印刷布线板的制造方法
CN103442525A (zh) 一种刚挠结合印制电路板及其制作方法
CN102791082A (zh) 元器件内置模块、及元器件内置模块的制造方法
CN103906377A (zh) 承载大电流的电路板的制作方法及承载大电流的电路板
CN202121860U (zh) 一种用于精密电子设备的柔性电路板
TWM590837U (zh) 印刷電路板
CN206686441U (zh) 一种柔性电路板散热结构及穿戴设备
CN103260345B (zh) 一种金属基覆金属箔板及其制作方法
KR20150062056A (ko) 전자소자 내장 기판 및 그 제조 방법
US20160353572A1 (en) Printed circuit board, semiconductor package and method of manufacturing the same
CN103296461A (zh) 一种三维超材料片层的制备方法及超材料的制备方法
CN205232575U (zh) 电子装置、电子系统和电子设施
CN108307581A (zh) 具有嵌入式部件承载件的电子设备
CN103458629A (zh) 多层电路板及其制作方法
CN103582283A (zh) 柔性电路板及其制作方法
KR102026197B1 (ko) 인쇄회로기판, 이를 포함하는 디스플레이장치 및 이의 제조 방법
CN103607855B (zh) 一种复合挠性基板的制造方法
CN203761758U (zh) 一种电源模块及电子设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: PANASONIC INTELLECTUAL PROPERTY MANAGEMENT CO., LT

Free format text: FORMER OWNER: MATSUSHITA ELECTRIC INDUSTRIAL CO, LTD.

Effective date: 20150818

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20150818

Address after: Osaka Japan

Patentee after: PANASONIC INTELLECTUAL PROPERTY MANAGEMENT Co.,Ltd.

Address before: Osaka Japan

Patentee before: Matsushita Electric Industrial Co.,Ltd.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150819

Termination date: 20190517

CF01 Termination of patent right due to non-payment of annual fee