CN103402312A - 电子部件内置基板 - Google Patents
电子部件内置基板 Download PDFInfo
- Publication number
- CN103402312A CN103402312A CN2013103558937A CN201310355893A CN103402312A CN 103402312 A CN103402312 A CN 103402312A CN 2013103558937 A CN2013103558937 A CN 2013103558937A CN 201310355893 A CN201310355893 A CN 201310355893A CN 103402312 A CN103402312 A CN 103402312A
- Authority
- CN
- China
- Prior art keywords
- sandwich layer
- incorporating section
- electronic component
- space part
- roughly
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title abstract description 15
- 239000011810 insulating material Substances 0.000 claims abstract description 16
- 239000002184 metal Substances 0.000 claims description 10
- 229910052751 metal Inorganic materials 0.000 claims description 10
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 239000012792 core layer Substances 0.000 abstract 3
- 239000010410 layer Substances 0.000 description 95
- 239000000463 material Substances 0.000 description 22
- 239000004020 conductor Substances 0.000 description 21
- 239000012212 insulator Substances 0.000 description 20
- 230000000694 effects Effects 0.000 description 12
- 239000004033 plastic Substances 0.000 description 8
- 229920003023 plastic Polymers 0.000 description 8
- 229920005989 resin Polymers 0.000 description 6
- 239000011347 resin Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 239000000853 adhesive Substances 0.000 description 4
- 230000001070 adhesive effect Effects 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910000881 Cu alloy Inorganic materials 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 239000003822 epoxy resin Substances 0.000 description 3
- 239000000945 filler Substances 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 229920000647 polyepoxide Polymers 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 230000003014 reinforcing effect Effects 0.000 description 3
- 239000012790 adhesive layer Substances 0.000 description 2
- 230000008602 contraction Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 230000035772 mutation Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0183—Dielectric layers
- H05K2201/0187—Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Abstract
本发明提供一种能够尽可能地防止因在芯层产生的低刚性区域与高刚性区域的刚性差异,在电子部件内置基板发生翘曲和歪斜等变形的电子部件内置基板。该电子部件内置基板在形成于芯层(11a)的多个收纳部(11a1)内分别收纳有电子部件(12),填充有绝缘材料(11k)的多个空隙部(11a2)设置于上述芯层(11a)。
Description
技术领域
本发明涉及电子部件被内置于基板中的电子部件内置基板,特别是在形成于芯层的收纳部内收纳有电子部件的电子部件内置基板。
背景技术
在下述专利文献1中,公开了一种具有以下结构的电子部件内置基板:在形成于由绝缘体构成的芯基板的在厚度方向上的多个贯通孔内分别插入电子部件,将该各个电子部件的电极(端子)与设置于芯基板的厚度方向两面侧的配线板的配线连接。
对于这种结构的电子部件内置基板,实际上也因与配线的关系各个贯通孔二维地分布在芯基板中,因此,必然在该芯基板产生低刚性区域(例如贯通孔集中的区域)与高刚性区域(例如不存在贯通孔的区域)。在两个区域的刚性差异不显著的情况下,难以发生后述的状况,但在两个区域的刚性差异显著的情况下,起因于施加在电子部件内置基板上的振动和压力等外力以及在电子部件内置基板内发生的热膨胀收缩等内力,有可能在该电子部件内置基板发生翘曲和歪斜等变形。芯基板的厚度越薄,换言之电子部件内置基板越薄型化,这种可能性就越容易发生。
现有技术文献
专利文献1日本特开2010-118581号公报
发明内容
发明所要解决的课题
本发明的目的在于,提供一种能够尽可能防止因在芯层中产生的低刚性区域与高刚性区域的刚性差异而在电子部件内置基板发生翘曲和歪斜等变形的电子部件内置基板。
用于解决课题的方法
为了达到上述目的,本发明的特征在于,其为在形成于芯层的收纳部内收纳有电子部件的电子部件内置基板,在上述芯层中设置有填充有绝缘材料的空隙部。
发明效果
根据本发明,因形成于芯层的收纳部的分布,在该芯层产生低刚性区域与高刚性区域,且在两个区域的刚性差异变得显著的情况下,通过将填充有绝缘材料的空隙部设置于未形成收纳部的区域(高刚性区域),也能减少该区域与低刚性区域的刚性差异,由此,能够尽可能防止因两个区域的刚性差异在电子部件内置基板产生翘曲和歪斜等变形。
本发明的上述目的与其他的目的、结构特征、作用效果通过以下的说明和附图能够更加明确。
附图说明
图1是适用本发明的电子部件内置基板的纵截面图。
图2是图1的II-II线截面图。
图3是用于说明图1和图2所示的电子部件内置基板的电子部件收纳工序的一例的图。
图4(A)~图4(C)是表示图1和图2所示的空隙部的变形例的图。
具体实施方式
首先,参照图1和图2,对适用本发明的电子部件内置基板的构造进行说明。图1表示沿着图2的Ⅰ-Ⅰ线的截面,在该图1中省略了电子部件12的截面的图示。
图1和图2所示的电子部件内置基板(无符号)具有在基板11中内置有多个电子部件12的结构,由后述芯层11a;后述各个配线11c1、11e1、11g1和11i1;以及后述各个导体通孔11c2、11e2、11g2和11i2,三维地构建包括多个电子部件12的规定的电路。
基板11包括:规定厚度的芯层11a;设置于芯层11a的上表面(第1主面)的第1绝缘体层11b;设置于第1绝缘体层11b的上表面的第1导体层11c;设置于第1导体层11c的上表面的第2绝缘体层11d;设置于第2绝缘体层11d的上表面的第2导体层11e;设置于芯层11a的下表面(第1主面)的第3绝缘体层11f;设置于第3绝缘体层11f的下表面的第3导体层11g;设置于第3导体层11g的下表面的第4绝缘体层11h;和设置于第4绝缘体层11h的下表面的第4导体层11i。
芯层11a由铜或铜合金等金属构成,其厚度例如在35~500μm的范围内。在芯层11a中,在预定的位置形成有由在厚度方向上贯通该芯层11a的贯通孔构成的多个收纳部11a1。各个收纳部11a1的横截面形状呈大致正方形或呈大致长方形,各自的开口尺寸适合分别收纳于各个收纳部11a1内的电子部件12的尺寸。
另外,在芯层11a,由在厚度方向上贯通该芯层11a的贯通孔构成的多个空隙部11a2形成于未形成收纳部11a1的区域(高刚性区域),优选形成于不干预在电子部件内置基板构建的上述电路的区域。各个空隙部11a2的横截面形状呈大致圆形,各自的开口尺寸大致一致,但各自的开口面积比各个收纳部11a1的开口面积小。将在后面对该空隙部11a2的作用进行详细的阐述。
各个绝缘体层11b、11d、11f和11h由环氧树脂、聚酰亚胺、双马来酰亚胺三嗪树脂、或在这些树脂中含有加固用填充物等的热固化性塑料构成,其厚度例如在5~50μm的范围内。各个导体层11c、11e、11g和11i由铜或铜合金等金属构成,其厚度例如在5~110μm的范围内。
在各个导体层11c、11e、11g和11i,将用作信号配线或接地配线的配线11c1、11e1、11g1和11i1二维地形成图形。
在各个绝缘体层11b、11d、11f和11i设置有与配线11c1、11e1、11g1和11h1连续或者不连续的导体通孔11c2、11e2、11g2和11i2。各个导体通孔11c2、11e2、11g2和11i2采用铜或铜合金等金属构成,其最大直径例如在10~70μm的范围内。
另外,在导体层11c或11g形成图形的配线11c1或11g1的相互间隙、配线11c1或11g1与焊盘状导体通孔11c2或11g2的焊盘部分的间隙,填充有环氧树脂、聚酰亚胺、双马来酰亚胺三嗪树脂、或在这些树脂中含有加固用填充物等的热固化性塑料。
电子部件12除了电容器、电感器、寄存器等小型电子部件外,可以从滤波器芯片或IC芯片等较大型的电子部件中适当选择。各个电子部件12收纳于适合各自尺寸的收纳部11a1内,各自的上表面的端子(图示省略)与导体通孔11c2的下表面连接。
另外,在收纳于各个收纳部11a1内的电子部件12与该收纳部11a1的内表面的间隙中,填充有用于避免与金属制的芯层11a的接触而绝缘密封各个电子部件12的绝缘材料11j,在形成于芯层11a的多个空隙部11a2中也填充有绝缘材料11k。绝缘材料11j和11k由环氧树脂、聚酰亚胺、双马来酰亚胺三嗪树脂、或在这些树脂中含有加固用填充物等的热固化性塑料构成。
此处,说明在形成于芯层11a的多个收纳部11a1内分别收纳电子部件12的工序的一例。
在实施电子部件收纳工序时,如图3(A)所示,准备形成有多个收纳部11a1和多个空隙部11a2的芯层11a,在该芯层11a的下表面粘贴粘合片材13。该粘合片材13至少在上表面具有粘合层,该粘合层由利用光或热而能够固化的粘合材料构成。然后,将电子部件12从上方插入芯层11a的各个收纳部11a1内,将其下表面(存在端子的面)粘着在粘合片材13上。然后,对粘合片材13施加光或热至少使粘着有电子部件12的部分固化,对收纳于各个收纳部11a1内的电子部件12进行临时固定。
接下来,如图3(B)所示,将临时固定后的芯层11a载置于工作台14上,在该芯层11a的上表面放置由上述热固化性塑料的中间材料,即、“能够通过加热加压而成形和通过加热而固化的热固化性塑料的中间材料”构成的片材15。接着,以使其下表面保持与芯层11a的上表面大致平行的方向的方式使加热加压用的加压板16向下方移动。通过该向下方移动,中间材料(片材15)塑性变形,如图3(C)所示,该中间材料流入填充在收纳于各个收纳部11a1内的电子部件12与该收纳部11a1的内表面的间隙中,并且流入填充在各个空隙部11a2内。
接下来,对被填充在上述间隙和各个空隙部11a2内的中间材料加热使其固化。由此,形成各个绝缘材料(绝缘件)11j和11k,收纳于各个收纳部11a1内的电子部件12被绝缘材料11j固定。
下面,对设置于图1和图2所示的电子部件内置部件的空隙部11a2的作用进行说明。
由图2可知,因与各个配线11c1、11e1、11g1和11i1以及各个导体通孔11c2、11e2、11g2和11i2的关系,多个收纳部11a1二维地分布在芯层11a上,因此,在该芯层11a产生低刚性区域(例如收纳部11a1集中的区域)与高刚性区域(例如不存在收纳部11a1的区域)。在两个区域的刚性差异不显著的情况下,难以发生后述的情况,但在两个区域的刚性差异显著的情况下,起因于赋予电子部件内置基板的振动和压力等外力和在电子部件内置基板内产生的热膨胀收缩等的内力,有可能在该电子部件内置基板产生翘曲和歪斜等变形。芯层11a的厚度越薄,换言之电子部件内置基板越薄型化,越容易发生上述这种情况。
但是,如图1和图2所示,在未形成芯层11a的收纳部11a1的区域(高刚性区域)设置有填充有绝缘材料11k的多个空隙部11a2,因此,由于存在该空隙部11a2,高刚性区域的刚性下降。即,因形成于芯层11a的多个收纳部11a1的分布,在该芯层11a产生低刚性区域和高刚性区域,并且在两个区域的刚性差异变得显著的情况下,通过将填充有绝缘材料11k的多个空隙部11a2设置于高刚性区域中,也能减少该区域与低刚性区域的刚性差异,优选使其接近零,由此,即使芯层11a的厚度变薄电子部件内置基板薄型化,也能够尽可能防止因上述两个区域的刚性差异,在电子部件内置基板发生翘曲和歪斜等变形。
另外,在前面阐述的电子部件收纳工序的“使中间材料流入填充在收纳于各个收纳部11a1内的电子部件12与该收纳部11a1的内表面的间隙中的步骤”中,理想的方式是优选中间材料以大致均等的流量流入电子部件12的周围,但例如如果在电子部件12的一侧与另一侧的流入流量产生差异(偏差),由于该差异(偏差)导致比临时固定的力大的力就会作用在电子部件12,该电子部件12有可能发生错位或倾斜。
但是,如果在收纳部11a1的开口缘的一部分附近设置至少一个空隙部11a2,优选将隔开间隔排列成直线的多个空隙部11a2设置成与收纳部11a1的开口的至少一个边大致平行,通过使中间材料流入该空隙部11a2中来调整流入收纳部11a1的中间材料的流量,能够使上述差异(偏差)不发生,因此,当中间材料流入上述间隙中时,能够避免电子部件12发生错位和倾斜。
此外,空隙部11a2的横截面形状为大致圆形,因此,中间材料能够流畅地流入该空隙部11a2使得在该空隙部11a2内表面不产生间隙,能够准确地形成填充有绝缘材料11k的空隙部11a2。
下面,对根据图1和图2所示的电子部件内置基板得到的效果进行说明。
(E1)对于上述电子部件内置基板,因形成于芯层11a的多个收纳部11a1的分布,在该芯层11a产生低刚性区域与高刚性区域,并且在两个区域的刚性差异显著的情况下,通过将填充有绝缘材料11k的多个空隙部11a2设置于未形成收纳部11a1的区域(高刚性区域)中,能够减少该区域与低刚性区域的刚性差异,优选使其接近零,由此,即使芯层11a的厚度变薄电子部件内置基板薄型化,也能尽可能地防止因两个区域的刚性差异在电子部件内置基板发生翘曲和歪斜等的变形。
除此之外,由于能够尽可能地防止在电子部件内置基板发生翘曲和歪斜等变形,因此,也能够尽可能地抑制因该变形导致的在电子部件内置基板中发生层间剥离和断线等不良状况。
实际上很难实现上述两个区域的刚性差异为零,但能够使该两个区域的刚性差异接近零,换言之能够形成空隙部11a2而使得芯层11a的刚性大致均匀,所以,如果采用这种方式就能更准确地防止上述变形和不良状况。作为使上述两个区域的刚性差异接近零的方法,可以列举按照在芯层11a的每单位体积的空隙部率大致相同的方式来调整该多个空隙部11a2的位置和数量的方法。
(E2)对于上述电子部件内置基板,由于使用了由金属构成的芯层11a,因此,该芯层11a的重量比由塑料等绝缘体构成的芯层的重量重,但通过在该芯层11a形成空隙部11a2,能够实现芯层11a的轻量化。
除此之外,使用由金属构成的芯层11a,并且在该芯层11a的各个收纳部11a1内分别收纳电子部件12,因此,具有不仅能够将金属制的芯层11a用作电子部件12的电磁波屏蔽部件,并且能够将金属制的芯层11a作为接地配线使用的便利性。
(E3)对于上述电子部件内置基板,由于在形成于芯层11a的各个空隙部11a2中填充有绝缘材料11k,因此,即使增大该各个空隙部11a2的横截面形状,利用绝缘材料11k也能增强芯层11a的空隙部11a2和周围部分的强度。
下面,引用图4(A)~图4(C),对图1和图2所示的空隙部11a2的变形例进行说明。
(M1)在图1和图2中,用贯通孔类型表示了横截面形状为大致圆形的空隙部11a2,但该空隙部的横截面形状也可以为大致正方形(参照图4(A)的符号11a2-1)或可以为大致长方形(参照图4(A)的符号11a2-2),也可以为大致L字形(参照图4(A)的符号11a2-3)或可以为大致V字形(图示省略)或可以为大致U字形(图示省略)。另外,作为横截面形状为大致圆形的空隙部11a2,表示了开口面积比收纳部11a1的开口面积小的空隙部,但也包括横截面形状为大致正方形、大致长方形、大致L字形、大致V字形或者大致U字形的情况,该空隙部的开口面积可以与收纳部11a1的开口面积大致相同(参照图4(A)的符号11a2-4),也可以比收纳部11a1的开口面积大(图示省略)。总之,即使改变贯通孔类型的空隙部的横截面形状和开口面积,也能获得与前述(E1)~(E3)同样的效果。
在作为上述贯通孔使用其开口面积比收纳部11a1的开口面积小的贯通孔的情况下,如之前所述的那样,优选以沿着收纳部11a1的开口缘的一部分隔开间隔地排列的方式设置多个贯通孔,即,在收纳部11a1的横截面形状为大致正方形或者为大致长方形的情况下,优选将隔开间隔呈直线排列的多个贯通孔设置成与该收纳部11a1的开口的至少一个边大致平行。除此之外,在上述贯通孔的开口缘的一部分具有与收纳部11a1的开口缘的一部分相似形状的部分的情况下,将该贯通孔设置成其相似形状部分沿着收纳部11a1的开口缘的一部分,即,在收纳部11a1和横截面形状为大致正方形或者为大致长方形,且上述贯通孔具有直线状部分的情况下,将该贯通孔设置成其直线状部分与收纳部11a1的开口的至少一边大致平行。
另外,在作为贯通孔类型的空隙部的横截面形状采用为大致正方形、大致长方形、大致L字形、大致V字形或者大致U字形的情况下,如果在各自的内表面都有角部分,则当上述中间材料流入时,有可能在该角部分产生间隙,因此,优选使该角部分带有圆角,使所述中间材料容易流入其中。从在空隙部内的上述中间材料的流动性的观点来看,在大致L字形、大致V字形和大致U字形的横截面形状中,优选大致U字形。
(M2)在图1和图2与上述(M1)中,按照贯通孔类型表示了横截面形状为大致圆形、大致正方形、大致长方形、大致L字形、大致V字形和大致U字形的空隙部,但该空隙部也可以是在厚度方向上未贯通芯层11a的有底孔(参照图4(B)的符号11a2-5和11a2-6),其深度也没有特别的限制。另外,在作为有底孔类型的空隙部的横截面形状采用大致圆形、大致正方形、大致长方形、大致L字形、大致V字形或者大致U字形的情况下,如上述(M1)所述,该空隙部的开口面积可以与收纳部11a1的开口面积大致相同,也可以比收纳部11a1的开口面积大。总之,采用有底孔类型的空隙部,即使改变其横截面形状、开口面积和深度,也能获得与上述(E1)~(E3)同样的效果。
在作为上述有底孔使用其开口面积比收纳部11a1的开口面积小的有底孔的情况下,如在上述(M1)中所述的那样,优选将多个有底孔设置成沿着收纳部11a1的开口缘的一部分隔开间隔排列,即,在收纳部11a1的横截面形状为大致正方形或为大致长方形的情况下,将隔开间隔呈直线排列的多个有底孔设置成与该收纳部11a1的开口的至少一个边大致平行。此外,在上述有底孔的开口缘的一部分具有与收纳部11a1的开口缘的一部分相似形状的部分的情况下,优选将该有底孔设置成其相似形状部分沿着收纳部11a1的开口缘的一部分,即,在收纳部11a1的横截面形状为大致正方形或为大致长方形,且上述有底孔具有直线状部分的情况下,将该有底孔设置成其直线状部分与收纳部11a1的开口的至少一个边大致平行。
另外,在作为有底孔类型的空隙部的横截面形状采用大致圆形、大致正方形、大致长方形、大致L字形、大致V字形或大致U字形状的情况下,如在上述(M1)中所述的那样,优选使各个内表面的角部分带有圆角,使上述中间材料容易流入其中。在大致L字形、大致V字形和大致U字形的横截面形状中,从在空隙部内的上述中间材料的流动性的观点来看,优选大致U字形。
(M3)在图1和图2以及上述(M1)和(M2)中,表示了贯通孔类型或有底孔类型的空隙部,但该空隙部可以是沿着厚度方向贯通芯层11a,且延伸设置成至少一端到达该芯层11a的外缘的隙缝(参照图4(C)的符号11a2-7),也可以是具有比芯层11a的厚度小的深度,且延伸设置成至少一端到达该芯层11a的外缘的槽(参照图4(C)的符号11a2-8)。另外,作为隙缝类型或槽类型的空隙部的横截面形状采用大致长方形、大致L字形、大致V字形、大致U字形或者适当组合这些形状的情况下,如在上述(M1)中所述的那样,该空隙部的开口面积可以与收纳部11a1的开口面积大致相同,也可以比收纳部11a1的开口面积大。总之,采用隙缝类型或槽类型的空隙部,即使改变其横截面形状、开口面积和深度(仅槽类型),也能获得与上述(E1)~(E3)同样的效果。
在上述隙缝或槽的开口缘的一部分具有与收纳部11a1的开口缘的一部分相似形状的部分的情况下,优选将该隙缝或槽设置成其相似形状部分沿着收纳部11a1的开口缘的一部分,即,优选在收纳部11a1的横截面形状为大致正方形或为大致长方形且上述隙缝或槽具有直线状部分的情况下,将该隙缝或槽设置成其直线状部分与收纳部11a1的开口的至少一个边大致平行。
另外,在作为隙缝类型或槽类型的空隙部采用大致长方形、大致L字形、大致V字形、大致U字形或者适当组合这些形状的情况下,如上述(M1)中所述的那样,优选使各自的内表面的角部分带有圆角,使上述中间材料容易流入。在大致L字形、大致V字形、大致U字形或者适当组合这些形状而成的形状中,从在空隙部内的上述中间材料的流动性的观点来看,优选为大致U字形或使大致U字形连续的形状。
(M4)在图1和图2中,按照贯通孔类型表示了横截面形状为大致圆形的空隙部11a2,但即使一并用上述(M1)中所述的其他贯通孔类型的空隙部、上述(M2)中所述的有底孔类型的空隙部、上述(M3)中所述的隙缝类型的空隙部与槽类型的空隙部中的至少两种类型的空隙部,也能获得与上述(E1)~(E3)同样的效果。
下面,对图1~图3所示的电子部件内置基板的变形例进行说明。
(M5)在图1~图3中,按照贯通孔类型表示了横截面形状为大致正方形或为大致长方形的收纳部11a1,但只要是能够收纳所希望的电子部件12的该收纳部11a1,该收纳部11a1的横截面形状就不限于大致正方形或大致长方形。而且,即使取代贯通孔类型的收纳部11a1,采用在厚度方向上不贯通芯层11a的有底孔类型的收纳部,也能获得与上述(E1)~(E3)同样的效果。
(M6)在图1~图3中表示了在芯层11a的上侧设置绝缘体层11b和11d与导体层11c和11e各两个,且在下侧设置绝缘体层11f和11h与导体层11g和11i各两个的基板11,作为基板,即使采用在芯层11a的上侧或下侧设置绝缘体层与导体层各一个的层结构,或者在芯层11a的上侧或下侧设置绝缘体层与导体层各三个以上的层结构,也能获得与上述(E1)~(E3)同样的效果。
(M7)在图1~图3中表示了金属制的芯层11a,作为芯层,即使使用由塑料等绝缘体构成且具有与芯层11a相同厚度的芯层,或者使用通过层叠与各个绝缘体层11c、11e、11g和11i相同厚度的绝缘体层而构成的芯层,也能获得与上述(E1)~(E3)同样的效果。
符号说明
11…基板、11a…芯层、11a1…收纳部、11a2、11a2-1、11a2-2、11a2-3、11a2-4、11a2-5、11a2-6、11a2-7、11a2-8…空隙部、11b、11d、11f、11h…绝缘体层、11c、11e、11g、11i…导体层、11c2、11e2、11g2、11i2…导体通孔、11j、11k…绝缘材料、12…电子部件。
Claims (7)
1.一种在形成于芯层的收纳部内收纳有电子部件的电子部件内置基板,其特征在于:
在所述芯层设置有填充有绝缘材料的空隙部。
2.如权利要求1所述的电子部件内置基板,其特征在于:
在所述芯层存在多个所述空隙部。
3.如权利要求1或2所述的电子部件内置基板,其特征在于:
所述空隙部设置于所述芯层的未形成所述收纳部的区域。
4.如权利要求1~3中任一项所述的电子部件内置基板,其特征在于:
所述空隙部由:(1)在厚度方向上贯通所述芯层的贯通孔;(2)在厚度方向上未贯通所述芯层的有底孔;(3)在厚度方向上贯通所述芯层,并且至少一端延伸设置至该芯层的外缘的隙缝;和(4)具有比所述芯层的厚度小的深度,并且至少一端延伸设置至该芯层的外缘的槽之中的至少一种构成。
5.如权利要求4所述的电子部件内置基板,其特征在于:
在所述空隙部由所述贯通孔或所述有底孔构成,并且该贯通孔或该有底孔的开口面积比所述收纳部的开口面积小的情况下,多个所述空隙部沿着所述收纳部的开口缘的一部分隔开间隔地排列设置。
6.如权利要求4所述的电子部件内置基板,其特征在于:
在所述空隙部由所述贯通孔、所述有底孔、所述隙缝或所述槽构成,并且该贯通孔、该有底孔、该隙缝或该槽的开口缘的一部分具有与所述收纳部的开口缘的一部分相似形状的部分的情况下,所述空隙部被设置成该相似形状的部分沿着所述收纳部的开口缘的一部分。
7.如权利要求1~6中任一项所述的电子部件内置基板,其特征在于:
所述芯层由金属形成,在收纳于所述收纳部内的电子部件与该收纳部的内表面的间隙中填充有用于绝缘密封电子部件的绝缘材料。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012-180211 | 2012-08-15 | ||
JP2012180211A JP5236826B1 (ja) | 2012-08-15 | 2012-08-15 | 電子部品内蔵基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103402312A true CN103402312A (zh) | 2013-11-20 |
CN103402312B CN103402312B (zh) | 2014-09-03 |
Family
ID=49041710
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310355893.7A Active CN103402312B (zh) | 2012-08-15 | 2013-08-15 | 电子部件内置基板 |
Country Status (4)
Country | Link |
---|---|
US (1) | US9078370B2 (zh) |
JP (1) | JP5236826B1 (zh) |
KR (1) | KR101445548B1 (zh) |
CN (1) | CN103402312B (zh) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015038912A (ja) * | 2012-10-25 | 2015-02-26 | イビデン株式会社 | 電子部品内蔵配線板およびその製造方法 |
US9113574B2 (en) * | 2012-10-25 | 2015-08-18 | Ibiden Co., Ltd. | Wiring board with built-in electronic component and method for manufacturing the same |
JP5639242B2 (ja) * | 2013-04-12 | 2014-12-10 | 太陽誘電株式会社 | 電子部品内蔵基板 |
JP6375889B2 (ja) * | 2014-11-18 | 2018-08-22 | 株式会社村田製作所 | 電子部品内蔵基板およびその製造方法 |
JP6401119B2 (ja) * | 2015-07-21 | 2018-10-03 | 太陽誘電株式会社 | モジュール基板 |
WO2017111125A1 (ja) * | 2015-12-25 | 2017-06-29 | 太陽誘電株式会社 | プリント配線板、及びカメラモジュール |
CN110958758A (zh) | 2018-09-26 | 2020-04-03 | 奥特斯(中国)有限公司 | 部件承载件及板件 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002100880A (ja) * | 2000-09-25 | 2002-04-05 | Taiyo Yuden Co Ltd | 多層回路基板 |
JP2003078250A (ja) * | 2001-09-04 | 2003-03-14 | Matsushita Electric Ind Co Ltd | 部品内蔵モジュールおよびその製造方法 |
CN1669374A (zh) * | 2002-05-30 | 2005-09-14 | 太阳诱电株式会社 | 复合多层基板及使用该基板的组件 |
US20090215231A1 (en) * | 2008-02-25 | 2009-08-27 | Shinko Electric Industries Co., Ltd | Method of manufacturing electronic component built-in substrate |
JP2010283043A (ja) * | 2009-06-02 | 2010-12-16 | Ngk Spark Plug Co Ltd | 補強材付き配線基板及びその製造方法 |
CN102224771A (zh) * | 2008-10-31 | 2011-10-19 | 太阳诱电株式会社 | 印刷线路板及其制造方法 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2790122B2 (ja) * | 1996-05-31 | 1998-08-27 | 日本電気株式会社 | 積層回路基板 |
KR20070101408A (ko) * | 1999-09-02 | 2007-10-16 | 이비덴 가부시키가이샤 | 프린트배선판 및 프린트배선판의 제조방법 |
CN101232779B (zh) * | 1999-09-02 | 2013-03-27 | 揖斐电株式会社 | 印刷布线板 |
KR100890534B1 (ko) * | 2000-02-25 | 2009-03-27 | 이비덴 가부시키가이샤 | 다층프린트배선판 및 다층프린트배선판의 제조방법 |
JP3810296B2 (ja) * | 2000-09-19 | 2006-08-16 | 日本特殊陶業株式会社 | 配線基板 |
TWI293315B (en) * | 2000-12-26 | 2008-02-11 | Ngk Spark Plug Co | Wiring substrate |
US7485489B2 (en) * | 2002-06-19 | 2009-02-03 | Bjoersell Sten | Electronics circuit manufacture |
JP4339739B2 (ja) * | 2004-04-26 | 2009-10-07 | 太陽誘電株式会社 | 部品内蔵型多層基板 |
KR100716815B1 (ko) * | 2005-02-28 | 2007-05-09 | 삼성전기주식회사 | 칩 내장형 인쇄회로기판 및 그 제조방법 |
KR100704936B1 (ko) * | 2005-06-22 | 2007-04-09 | 삼성전기주식회사 | 전자부품 내장 인쇄회로기판 및 그 제작방법 |
TWI336608B (en) * | 2006-01-31 | 2011-01-21 | Sony Corp | Printed circuit board assembly and method of manufacturing the same |
KR100796523B1 (ko) * | 2006-08-17 | 2008-01-21 | 삼성전기주식회사 | 전자부품 내장형 다층 인쇄배선기판 및 그 제조방법 |
US8314343B2 (en) * | 2007-09-05 | 2012-11-20 | Taiyo Yuden Co., Ltd. | Multi-layer board incorporating electronic component and method for producing the same |
JP2010118581A (ja) | 2008-11-14 | 2010-05-27 | Denso Corp | 電子部品内蔵基板 |
KR101095161B1 (ko) * | 2010-10-07 | 2011-12-16 | 삼성전기주식회사 | 전자부품 내장형 인쇄회로기판 |
-
2012
- 2012-08-15 JP JP2012180211A patent/JP5236826B1/ja active Active
- 2012-08-20 US US13/589,560 patent/US9078370B2/en active Active
-
2013
- 2013-06-18 KR KR1020130069499A patent/KR101445548B1/ko active IP Right Grant
- 2013-08-15 CN CN201310355893.7A patent/CN103402312B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002100880A (ja) * | 2000-09-25 | 2002-04-05 | Taiyo Yuden Co Ltd | 多層回路基板 |
JP2003078250A (ja) * | 2001-09-04 | 2003-03-14 | Matsushita Electric Ind Co Ltd | 部品内蔵モジュールおよびその製造方法 |
CN1669374A (zh) * | 2002-05-30 | 2005-09-14 | 太阳诱电株式会社 | 复合多层基板及使用该基板的组件 |
US20090215231A1 (en) * | 2008-02-25 | 2009-08-27 | Shinko Electric Industries Co., Ltd | Method of manufacturing electronic component built-in substrate |
CN102224771A (zh) * | 2008-10-31 | 2011-10-19 | 太阳诱电株式会社 | 印刷线路板及其制造方法 |
JP2010283043A (ja) * | 2009-06-02 | 2010-12-16 | Ngk Spark Plug Co Ltd | 補強材付き配線基板及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US9078370B2 (en) | 2015-07-07 |
JP5236826B1 (ja) | 2013-07-17 |
KR101445548B1 (ko) | 2014-09-29 |
US20140048321A1 (en) | 2014-02-20 |
KR20140022724A (ko) | 2014-02-25 |
JP2014038933A (ja) | 2014-02-27 |
CN103402312B (zh) | 2014-09-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103402312B (zh) | 电子部件内置基板 | |
CN107112736B (zh) | 电子控制装置 | |
EP3561953A1 (en) | Antenna module | |
CN108417559A (zh) | 半导体封装装置及其制造方法 | |
CN107105570A (zh) | 电路板及其制造方法 | |
US9484397B2 (en) | Component-embedded substrate | |
JP2010245139A (ja) | シールドおよび放熱性を有する高周波モジュールおよびその製造方法 | |
WO2014083908A1 (ja) | 高周波モジュール | |
US10002710B2 (en) | Ceramic multilayer wiring substrate and module including the same | |
CN203340411U (zh) | 一种多层印刷线路板 | |
CN106163081A (zh) | 一种pcb的制作方法及pcb | |
US9661762B2 (en) | Printed wiring board | |
CN102131342A (zh) | 印刷电路板及液晶显示装置 | |
CN205093051U (zh) | 部件内置基板以及通信模块 | |
CN206602721U (zh) | 元器件内置多层基板 | |
CN204425772U (zh) | 多层基板 | |
US9699908B2 (en) | Component-embedded board and communication terminal device | |
US20180145397A1 (en) | High-frequency module | |
WO2013129154A1 (ja) | 部品内蔵基板の製造方法 | |
CN104094679B (zh) | 元器件内置基板 | |
CN205248254U (zh) | 一种用于三维mcm的隔板 | |
CN206759827U (zh) | 部件内置基板 | |
WO2020232725A1 (zh) | 一种电路板组件、电子设备 | |
US20150380347A1 (en) | Semiconductor device and method of manufacturing semiconductor device | |
JP2009170853A (ja) | チップの積層方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |