KR20140022724A - 전자 부품 내장 기판 - Google Patents

전자 부품 내장 기판 Download PDF

Info

Publication number
KR20140022724A
KR20140022724A KR1020130069499A KR20130069499A KR20140022724A KR 20140022724 A KR20140022724 A KR 20140022724A KR 1020130069499 A KR1020130069499 A KR 1020130069499A KR 20130069499 A KR20130069499 A KR 20130069499A KR 20140022724 A KR20140022724 A KR 20140022724A
Authority
KR
South Korea
Prior art keywords
core layer
electronic component
hole
substrate
layer
Prior art date
Application number
KR1020130069499A
Other languages
English (en)
Other versions
KR101445548B1 (ko
Inventor
유이치 스기야마
타츠로 사와타리
유스케 이노우에
마사시 미야자키
요시키 하마다
토시유키 카가와
Original Assignee
다이요 유덴 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다이요 유덴 가부시키가이샤 filed Critical 다이요 유덴 가부시키가이샤
Publication of KR20140022724A publication Critical patent/KR20140022724A/ko
Application granted granted Critical
Publication of KR101445548B1 publication Critical patent/KR101445548B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0187—Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

본 발명은 코어층에 생성된 저강성 영역과 고강성 영역의 강성 차이가 원인으로 전자 부품 내장 기판이 휘어지거나 비뚤어지는 등의 변형이 발생하는 것을 최대한 방지할 수 있는 전자 부품 내장 기판을 제공한다.
전자 부품 내장 기판은 코어층(11a)에 형성된 복수의 수용부(11a1) 내에 전자 부품(12)이 각각 수납되고, 절연재(11k)가 충전된 복수의 공극부(11a2)가 상기 코어층(11a)에 설치된다.

Description

전자 부품 내장 기판{SUBSTRATE WITH BUILT-IN ELECTRONIC COMPONENT}
본 발명은 전자 부품이 기판에 내장된 전자 부품 내장 기판, 특히 코어층에 형성된 수용부 내에 전자 부품이 수납된 전자 부품 내장 기판에 관한 것이다.
하기 특허문헌 1에는 절연체로 이루어지는 코어 기판에 형성된 두께 방향의 복수의 관통공 내에 전자 부품을 각각 삽입하고, 상기 각 전자 부품의 전극[단자(端子)]을 코어 기판의 두께 방향 양면측에 설치된 배선판의 배선에 접속한 구성을 구비한 전자 부품 내장 기판이 개시되어 있다.
이와 같은 구성의 전자 부품 내장 기판도 실제로는 각 관통공이 배선과의 관계도 있어 코어 기판에 2차원적으로 산재(散在)하기 때문에 상기 코어 기판에는 저강성(低剛性) 영역(예컨대 관통공이 집중하는 영역)과 고강성(高剛性) 영역(예컨대 관통공이 존재하지 않는 영역)이 필연적으로 생성된다. 양(兩) 영역의 강성 차이가 현저하지 않는 경우에는 후술하는 우려가 발생하기 어렵지만, 양 영역의 강성 차이가 현저한 경우에는 전자 부품 내장 기판에 부여된 진동이나 압력 등의 외력이나 전자 부품 내장 기판 내에 발생한 열팽창 수축 등의 내력(內力)에 기인하여 상기 전자 부품 내장 기판이 휘어지거나 비뚤어지는 등의 변형이 발생할 우려가 있다. 이 우려는 코어 기판의 두께가 얇아질수록, 바꿔 말하자면 전자 부품 내장 기판이 박형화될수록 발생하기 쉽다.
1. 일본 특개 2010-118581호 공보
본 발명의 목적은 코어층에 생성된 저강성 영역과 고강성 영역의 강성 차이를 원인으로 하여 전자 부품 내장 기판이 휘어지거나 비뚤어지는 등의 변형이 발생하는 것을 최대한 방지할 수 있는 전자 부품 내장 기판을 제공하는 데 있다.
상기 목적을 달성하기 위하여, 본 발명은 코어층에 형성된 수용부 내에 전자 부품이 수납된 전자 부품 내장 기판으로서, 절연재가 충전된 공극부(空隙部)가 상기 코어층에 설치되는 것을 그 특징으로 한다.
본 발명에 의하면, 코어층에 형성된 수용부의 산재를 원인으로 하여 상기 코어층에 저강성 영역과 고강성 영역이 생성되고 또한 양 영역의 강성 차이가 현저해지는 경우에도, 절연재가 충전된 공극부를 수용부가 형성되지 않는 영역(고강성 영역)에 설치하는 것에 의해 상기 영역과 저강성 영역의 강성 차이를 저감시킬 수 있고, 이에 의해 양 영역의 강성 차이를 원인으로 하여 전자 부품 내장 기판이 휘어지거나 비뚤어지는 등의 변형이 발생하는 것을 최대한 방지할 수 있다.
본 발명의 상기 목적과 그 이외의 목적과, 구성 특징과, 작용 효과는 이하의 설명과 첨부 도면에 의해 명백해진다.
도 1은 본 발명을 적용한 전자 부품 내장 기판의 종(縱)단면도.
도 2는 도 1의 II-II선 단면도.
도 3은 도 1 및 도 2에 도시한 전자 부품 내장 기판에 따른 전자 부품 수납 공정의 일 예를 설명하기 위한 도면.
도 4는 도 4의 (A) 내지 도 4의 (C)는 도 1 및 도 2에 도시한 공극부의 변형예를 도시하는 도면.
우선, 도 1 및 도 2를 인용하여 본 발명을 적용한 전자 부품 내장 기판의 구조에 대하여 설명한다. 참고로 도 1은 도 2의 I-I선을 따른 단면(斷面)을 도시한 도면이지만, 상기 도 1에는 전자 부품(12)의 단면의 도시를 생략하였다.
도 1 및 도 2에 도시한 전자 부품 내장 기판(부호 없음)은 기판(11)에 복수의 전자 부품(12)이 내장된 구성을 구비하고, 후술하는 코어층(11a)과, 후술하는 각 배선(11c1, 11e1, 11g1 및 11i1)과, 후술하는 각 도체 비어(11c2, 11e2, 11g2 및 11i2)에 의해 복수의 전자 부품(12)을 포함하는 소정의 회로가 3차원적으로 구축된다.
기판(11)은 소정 두께의 코어층(11a)과, 코어층(11a)의 상면[제1 주면(主面)]에 설치된 제1 절연체층(11b)과, 제1 절연체층(11b)의 상면에 설치된 제1 도체층(11c)과, 제1 도체층(11c)의 상면에 설치된 제2 절연체층(11d)과, 제2 절연체층(11d)의 상면에 설치된 제2 도체층(11e)과, 코어층(11a)의 하면(제1 주면)에 설치된 제3 절연체층(11f)과, 제3 절연체층(11f)의 하면에 설치된 제3 도체층(11g)과, 제3 도체층(11g)의 하면에 설치된 제4 절연체층(11h)과, 제4 절연체층(11h)의 하면에 설치된 제4 도체층(11i)을 구비한다.
코어층(11a)은 구리나 동합금 등의 금속으로 이루어지고, 그 두께는 예컨대 35∼500μm의 범위 내이다. 코어층(11a)에는 상기 코어층(11a)을 두께 방향으로 관통하는 관통공으로 이루어지는 복수의 수용부(11a1)가 미리 정해진 위치에 형성된다. 각 수용부(11a1)의 횡(橫)단면형은 대략 정사각형 또는 대략 직사각형이며, 각각의 개구(開口) 사이즈는 각 수용부(11a1) 내에 각각 수납되는 전자 부품(12)에 적합한 사이즈다.
또한 코어층(11a)에는 상기 코어층(11a)을 두께 방향으로 관통하는 관통공으로 이루어지는 복수의 공극부(11a2)가, 수용부(11a1)가 형성되지 않는 영역(고강성 영역) 바람직하게는 전자 부품 내장 기판에 구축되는 상기 회로에 관여하지 않는 영역에 형성된다. 각 공극부(11a2)의 횡단면형은 대략 원형이며, 각각의 개구 사이즈는 대략 일치하지만, 각각의 개구 면적은 각 수용부(11a1)의 개구 면적보다도 작다. 이 공극부(11a2)의 역할에 대해서는 상세히 후술한다.
각 절연체층(11b, 11d, 11f 및 11h)은 에폭시 수지나 폴리이미드나 비스말레이미드트리아진 수지나 이들에게 보강용 필러를 함유시킨 것 등의 열경화성(熱硬化性) 플라스틱으로 이루어지고, 그 두께는 예컨대 5∼50μm의 범위 내이다. 각 도체층(11c, 11e, 11g 및 11i)은 구리나 동합금 등의 금속으로 이루어지고, 그 두께는 예컨대 5∼110μm의 범위 내이다.
각 도체층(11c, 11e, 11g 및 11i)에는 신호 배선 또는 접지 배선으로서 이용되는 배선(11c1, 11e1, 11g1 및 11i1)이 2차원적으로 패터닝된다.
각 절연체층(11b, 11d, 11f 및 11i)에는 배선(11c1, 11e1, 11g1 및 11h1)과 연속하는 또는 연속하지 않는 도체 비어(11c2, 11e2, 11g2 및 11i2)가 설치된다. 각 도체 비어(11c2, 11e2, 11g2 및 11i2)는 구리나 동합금 등의 금속으로 이루어지고, 그 최대 지름은 예컨대 10∼70μm의 범위 내이다.
또한 도체층(11c) 또는 도체층(11c)에 패터닝된 배선(11c1 또는 11g1)의 상호 간극과, 배선(11c1 또는 11g1)과 패드 형상 도체 비어(11c2 또는 11g2)의 패드 부분과 간극(間隙)에는 에폭시 수지나 폴리이미드나 비스말레이미드트리아진 수지나 이들에게 보강용 필러를 함유시킨 것 등의 열경화성 플라스틱이 충전된다.
전자 부품(12)은 콘덴서나 인덕터나 레지스터 등의 소형 전자 부품 외에 필터 칩이나 IC칩 등의 비교적 대형의 전자 부품으로부터 적절히 선택된다. 각 전자 부품(12)은 각각의 사이즈에 적합한 수용부(11a1) 내에 수납되고 각각의 상면의 단자(도시 생략)를 도체 비어(11c2)의 하면에 접속한다.
또한 각 수용부(11a1) 내에 수납된 전자 부품(12)과 상기 수용부(11a1)의 내면의 간극에는 금속제의 코어층(11a)과의 접촉을 회피하여 각 전자 부품(12)을 절연 봉지(封止)하기 위한 절연재(11j)가 충전되고, 코어층(11a)에 형성된 복수의 공극부(11a2)에도 절연재(11k)가 충전된다. 절연재(11j 및 11k)는 에폭시 수지나 폴리이미드나 비스말레이미드트리아진 수지나 이들에게 보강용 필러를 함유시킨 것 등의 열경화성 플라스틱으로 이루어진다.
여기서 코어층(11a)에 형성된 복수의 수용부(11a1) 내에 전자 부품(12)을 각각 수납하는 공정의 일 예를 설명한다.
전자 부품 수납 공정을 실시할 때에는 도 3의 (A)에 도시한 바와 같이 복수의 수용부(11a1)와 복수의 공극부(11a2)가 형성된 코어층(11a)을 준비하고 상기 코어층(11a)의 하면에 점착 시트(13)를 부착한다. 이 점착 시트(13)는 적어도 상면에 점착층을 포함하고, 상기 점착층은 광(光) 또는 열에 의한 경화가 가능한 점착재로 이루어진다. 그리고 코어층(11a)의 각 수용부(11a1) 내에 전자 부품(12)을 위에서 삽입하여 그 하면(단자가 존재하는 면)을 점착 시트(13)에 부착한다. 그리고 점착 시트(13)에 광 또는 열을 공급하여 적어도 전자 부품(12)이 부착된 부분을 경화시켜 각 수용부(11a1) 내에 수납된 전자 부품(12)의 임시 고정을 수행한다.
계속해서 도 3의 (B)에 도시한 바와 같이 임시 고정 후의 코어층(11a)을 테이블(14)에 재치(載置)하고, 상기 코어층(11a)의 상면에 상기 열경화성 플라스틱의 중간 재료, 즉 「가열 가압에 의한 성형 및 가열에 의한 경화가 가능한 열경화성 플라스틱의 중간 재료」로 이루어지는 시트(15)를 놓는다. 그리고 가열 가압용 프레스판(16)을 그 하면이 코어층(11a)의 상면과 대략 평행한 방향을 유지하도록 하여 하방(下方) 이동시킨다. 이 하방 이동에 의해 중간 재료[시트(15)]가 소성(塑性) 변형하여 도 3의 (C)에 도시한 바와 같이 상기 중간 재료가 각 수용부(11a1) 내에 수납된 전자 부품(12)과 상기 수용부(11a1)의 내면의 간극에 유입되어 충전되는 것과 함께 각 공극부(11a2) 내에 유입되어 충전된다.
계속해서 상기 간극 및 각 공극부(11a2) 내에 충전된 중간 재료에 열을 공급하여 각각을 경화시킨다. 이에 의해 각 절연재(11j 및 11k)가 형성되어 각 수용부(11a1) 내에 수납된 전자 부품(12)이 절연재(11j)에 의해 고정된다.
다음으로 도 1 및 도 2에 도시한 전자 부품 내장 부품에 설치된 공극부(11a2)의 역할에 대하여 설명한다.
도 2로부터 알 수 있듯이 복수의 수용부(11a1)는 각 배선(11c1, 11e1, 11g1 및 11i1) 및 각 도체 비어(11c2, 11e2, 11g2 및 11i2)의 관계도 있어 코어층(11a)에 2차원적으로 산재하기 때문에 상기 코어층(11a)에는 저강성 영역[예컨대 수용부(11a1)가 집중하는 영역]과 고강성 영역[예컨대 수용부(11a1)가 존재하지 않는 영역]이 생성된다. 양 영역의 강성 차이가 현저하지 않은 경우에는 후술하는 우려가 발생하기 어렵지만, 양 영역의 강성 차이가 현저한 경우에는 전자 부품 내장 기판에 부여된 진동이나 압력 등의 외력이나 전자 부품 내장 기판 내에 발생한 열팽창 수축 등의 내력에 기인하여 상기 전자 부품 내장 기판이 휘어지거나 비뚤어지는 등의 변형이 발생할 우려가 있다. 이 우려는 코어층(11a) 두께가 얇아질수록, 바꿔 말하면 전자 부품 내장 기판이 박형화될수록 발생하기 쉽다.
그렇지만 도 1 및 도 2에 도시한 바와 같이 코어층(11a)의 수용부(11a1)가 형성되지 않는 영역(고강성 영역)에는 절연재(11k)가 충전된 복수의 공극부(11a2)가 설치되기 때문에 상기 공극부(11a2)의 존재에 의해 고강성 영역의 강성은 저하한다. 즉 코어층(11a)에 형성된 복수의 수용부(11a1)의 산재를 원인으로 하여 상기 코어층(11a)에 저강성 영역과 고강성 영역이 생성되고 또한 양 영역의 강성 차이가 현저해지는 경우에도, 절연재(11k)가 충전된 복수의 공극부(11a2)를 고강성 영역에 설치하는 것에 의해 상기 영역과 저강성 영역의 강성 차이를 저감시키거나 바람직하게는 제로(0)에 근접시킬 수 있고, 이에 의해 코어층(11a)의 두께가 얇아져 전자 부품 내장 기판이 박형화되어도 상기 양 영역의 강성 차이를 원인으로 하여 전자 부품 내장 기판이 휘어지거나 비뚤어지는 등의 변형이 발생하는 것을 최대한 방지할 수 있다.
또한 앞서 설명한 전자 부품 수납 공정의 「중간 재료를 각 수용부(11a1) 내에 수납된 전자 부품(12)과 상기 수용부(11a1)의 내면의 간극에 유입시켜서 충전하는 스텝」에서는 이상적으로는 전자 부품(12)의 주위에 대략 균등한 유량 하에서 중간 재료가 유입되는 것이 바람직하지만, 예컨대 전자 부품(12)의 일측(一側)과 타측(他側)의 유입 유량에 차이(치우침)가 발생하면 상기 차이(치우침)에 기인하여 전자 부품(12)에 임시 고정력보다 큰 힘이 작용하여 상기 전자 부품(12)에 위치 어긋남이나 경사가 발생할 우려가 있다.
하지만 수용부(11a1)의 개구연(開口緣)의 일부 근처에 적어도 1개의 공극부(11a2)를 설치해두면, 바람직하게는 간격을 두고 직선적으로 배열되는 복수의 공극부(11a2)를 수용부(11a1)의 개구의 적어도 1개의 변(邊)과 대략 평행이 되도록 설치해두면, 상기 공극부(11a2)로의 중간 재료의 유입에 의해 수용부(11a1)에 유입되는 중간 재료의 유량을 조정하여 상기 차이(치우침)가 발생하지 않도록 할 수 있기 때문에 상기 간극에 중간 재료가 유입될 때에 전자 부품(12)에 위치 어긋남이나 경사가 발생할 우려를 회피할 수 있다.
또한 공극부(11a2)의 횡단면형이 대략 원형이기 때문에 상기 공극부(11a2)로의 중간 재료의 유입을 그 내면에 극간을 발생시키지 않고 원활하게 수행하여 절연재(11k)가 충전된 공극부(11a2)의 형성을 정확하게 수행할 수 있다.
다음으로 도 1 및 도 2에 도시한 전자 부품 내장 기판에 의해 얻어지는 효과에 대하여 설명한다.
(E1)
상기 전자 부품 내장 기판에서는 코어층(11a)에 형성된 복수의 수용부(11a1)의 산재를 원인으로 하여 상기 코어층(11a)에 저강성 영역과 고강성 영역이 생성되고 또한 양 영역의 강성 차이가 현저해지는 경우에도, 절연재(11k)가 충전된 복수의 공극부(11a2)를 수용부(11a1)가 형성되지 않는 영역(고강성 영역)에 설치하는 것에 의해 상기 영역과 저강성 영역의 강성 차이를 저감시키거나 바람직하게는 제로에 근접시킬 수 있고, 이에 의해 코어층(11a)의 두께가 얇아져 전자 부품 내장 기판이 박형화되어도 양 영역의 강성 차이를 원인으로 하여 전자 부품 내장 기판이 휘어지거나 비뚤어지는 등의 변형이 발생하는 것을 최대한 방지할 수 있다.
또한 전자 부품 내장 기판이 휘어지거나 비뚤어지는 등의 변형이 발생하는 것을 최대한 방지할 수 있기 때문에 상기 변형에 기인하여 전자 부품 내장 기판에 층간(層間) 박리나 단선(斷線) 등의 불량이 발생하는 것도 최대한 억제할 수 있다.
상기 양 영역의 강성 차이를 제로로 하는 것은 현실적으로 어렵지만, 상기 양 영역의 강성 차이를 제로에 근접시키는 것, 바꿔 말하면 코어층(11a)의 강성이 대략 균일해지도록 공극부(11a2)를 형성하는 것은 가능하기 때문에 이와 같이 하면 상기 변형 및 불량을 보다 확실하게 방지할 수 있다. 참고로 상기 양 영역의 강성 차이를 제로에 근접시키는 수법으로서는 코어층(11a)의 단위 체적당의 공극부 비율이 대략 같아지도록 상기 복수의 공극부(11a2)의 위치 및 개수를 조정하는 방법을 예로 들 수 있다.
(E2)
상기 전자 부품 내장 기판에서는 금속으로 이루어지는 코어층(11a)을 이용하였기 때문에 상기 코어층(11a)의 중량은 플라스틱 등의 절연체로 이루어지는 코어층의 중량에 비해 무거워지지만, 상기 코어층(11a)에 공극부(11a2)를 형성하는 것에 의해 코어층(11a)의 경량화를 도모할 수 있다.
또한 금속으로 이루어지는 코어층(11a)을 이용하고, 또한 상기 코어층(11a)의 각 수용부(11a1) 내에 전자 부품(12)을 각각 수납하기 때문에 금속제의 코어층(11a)을 전자 부품(12)의 전자파 쉴드 수단으로서 이용할 수 있는 것과 함께 금속제의 코어층(11a)을 접지 배선으로서 이용할 수 있는 편리성이 있다.
(E3)
상기 전자 부품 내장 기판에서는 코어층(11a)에 형성된 각 공극부(11a2)에 절연재(11k)를 충전하기 때문에 상기 각 공극부(11a2)의 횡단면형을 크게 해도 코어층(11a)에서의 공극부(11a2) 및 주위 부분의 강도를 절연재(11k)에 의해 보강할 수 있다.
다음으로 도 4의 (A) 내지 도 4의 (C)를 인용하여 도 1 및 도 2에 도시한 공극부(11a2)의 변형예에 대하여 설명한다.
(M1)
도 1 및 도 2에는 관통공 타입으로 횡단면형이 대략 원형인 공극부(11a2)를 도시하였지만, 상기 공극부의 횡단면형은 대략 정사각형[도 4의 (A)의 부호 11a2-1을 참조]이나 대략 직사각형[도 4의 (A)의 부호 11a2-2를 참조]이어도 좋고, 대략 L자형[도 4의 (A)의 부호 11a2-3을 참조]이나 대략 V자형(도시 생략)이나 대략 U자형(도시 생략)이어도 좋다. 또한 횡단면형이 대략 원형인 공극부(11a2)로서 개구 면적이 수용부(11a1)의 개구 면적보다도 작은 것을 도시하였지만, 횡단면형이 대략 정사각형, 대략 직사각형, 대략 L자형, 대략 V자형 또는 대략 U자형의 경우도 포함해서 상기 공극부의 개구 면적은 수용부(11a1)의 개구 면적과 대략 같은 면적[도 4의 (A)의 부호 11a2-4를 참조]이어도 좋고, 수용부(11a1)의 개구 면적보다도 큰 것(도시 생략)이어도 좋다. 요컨대 관통공 타입의 공극부의 횡단면형 및 개구 면적을 변경해도 상기 (E1)∼(E3)과 마찬가지의 효과를 얻을 수 있다.
상기 관통공으로서 그 개구 면적이 수용부(11a1)의 개구 면적보다도 작은 것을 사용하는 경우에는 앞서 언급했듯이 복수의 관통공을 수용부(11a1)의 개구연의 일부를 따라 간격을 두고 배열되도록 설치하는 것, 즉 수용부(11a1)의 횡단면형이 대략 정사각형 또는 대략 직사각형의 경우에는 간격을 두고 직선적으로 배열되는 복수의 관통공을 상기 수용부(11a1)의 개구의 적어도 1개의 변과 대략 평행이 되도록 설치하는 것이 바람직하다. 또한 상기 관통공의 개구연의 일부가 수용부(11a1)의 개구연의 일부와 상사형(相似形)의 부분을 포함하는 경우에는 상기 관통공을 그 상사형 부분이 수용부(11a1)의 개구연의 일부를 따르도록 설치하는 것, 즉 수용부(11a1)의 횡단면형이 대략 정사각형 또는 대략 직사각형으로 상기 관통공이 직선 형상 부분을 포함하는 경우에는 상기 관통공을 그 직선 형상 부분이 수용부(11a1)의 개구의 적어도 1개의 변과 대략 평행이 되도록 설치하는 것이 바람직하다.
또한 관통공 타입의 공극부의 횡단면형으로서 대략 정사각형, 대략 직사각형, 대략 L자형, 대략 V자형 또는 대략 U자형을 채용하는 경우, 각각의 내면에 각(角)진 부분이 있으면 상기 중간 재료가 유입될 때에 상기 각 부분에 극간이 발생할 가능성이 있기 때문에 상기 각진 부분을 둥그스름하게 하여 상기 중간 재료가 유입되기 쉽게 해두는 것이 바람직하다. 참고로 대략 L자형, 대략 V자형 및 대략 U자형의 횡단면형 중에서는 공극부 내에서의 상기 중간 재료의 유동성의 관점에서 보면 대략 U자형이 바람직하다.
(M2)
도 1 및 도 2와 상기 (M1)에는 관통공 타입으로 횡단면형이 대략 원형, 대략 정사각형, 대략 직사각형, 대략 L자형, 대략 V자형 및 대략 U자형의 공극부를 도시하였지만, 상기 공극부는 코어층(11a)을 두께 방향으로 관통하지 않는 유저공[有底穴][도 4의 (B)의 부호 11a2-5 및 11a2-6을 참조]이어도 좋고, 그 깊이에도 특단의 제한은 없다. 또한 유저공 타입의 공극부의 횡단면형으로서 대략 원형, 대략 정사각형, 대략 직사각형, 대략 L자형, 대략 V자형 또는 대략 U자형을 채용하는 경우, 상기 (M1)에서 서술한 바와 같이 상기 공극부의 개구 면적은 수용부(11a1)의 개구 면적과 대략 같아도 좋고, 수용부(11a1)의 개구 면적보다 큰 것이어도 좋다. 요컨대 유저공 타입의 공극부를 채용하여 그 횡단면형, 개구 면적 및 깊이를 변경해도 상기 (E1)∼(E3)과 마찬가지의 효과를 얻을 수 있다.
상기 유저공으로서 그 개구 면적이 수용부(11a1)의 개구 면적보다 작은 것을 사용하는 경우에는 상기 (M1)에서 서술한 바와 같이 복수의 유저공을 수용부(11a1)의 개구연의 일부를 따라 간격을 두고 배열되도록 설치하는 것, 즉 수용부(11a1)의 횡단면형이 대략 정사각형 또는 대략 직사각형의 경우에는 간격을 두고 직선적으로 배열되는 복수의 유저공을 상기 수용부(11a1)의 개구의 적어도 1개의 변과 대략 평행이 되도록 설치하는 것이 바람직하다. 또한 상기 유저공의 개구연의 일부가 수용부(11a1)의 개구연의 일부와 상사형의 부분을 포함하는 경우에는 상기 유저공을 그 상사형 부분이 수용부(11a1)의 개구연의 일부를 따르도록 설치하는 것, 즉 수용부(11a1)의 횡단면형이 대략 정사각형 또는 대략 직사각형으로 상기 유저공이 직선 형상 부분을 포함하는 경우에는 상기 유저공을 그 직선 형상 부분이 수용부(11a1)의 개구의 적어도 1개의 변과 대략 평행이 되도록 설치하는 것이 바람직하다.
또한 유저공 타입의 공극부의 횡단면형으로서 대략 원형, 대략 정사각형, 대략 직사각형, 대략 L자형, 대략 V자형 또는 대략 U자형을 채용하는 경우, 상기 (M1)에서 서술한 바와 같이 각각의 내면의 각 부분을 둥그스름하게 하여 상기 중간 재료가 유입되기 쉽게 해두는 것이 바람직하다. 참고로 대략 L자형, 대략 V자형 및 대략 U자형의 횡단면형 중에서는 공극부 내에서의 상기 중간 재료의 유동성의 관점에서 보면 대략 U자형이 바람직하다.
(M3)
도 1 및 도 2와 상기 (M1) 및 (M2)에는 관통공 타입 또는 유저공 타입의 공극부를 도시하였지만, 상기 공극부는 코어층(11a)을 두께 방향으로 관통하고 또한 적어도 일단(一端)이 상기 코어층(11a)의 외연에 닿도록 연설(延設)된 슬릿(slit)[도 4의 (C)의 부호 11a2-7을 참조]이어도 좋고, 코어층(11a)의 두께보다 작은 깊이를 가지고, 또한 적어도 일단이 상기 코어층(11a)의 외연에 닿도록 연설된 홈[溝][도 4의 (C)의 부호 11a2-8을 참조]이어도 좋다. 또한 슬릿 타입이나 홈 타입의 공극부의 횡단면형으로서 대략 직사각형, 대략 L자형, 대략 V자형, 대략 U자형 또는 이들을 적절히 조합한 것을 채용하는 경우, 상기 (M1)에서 서술한 바와 같이 상기 공극부의 개구 면적은 수용부(11a1)의 개구 면적과 대략 같아도 좋고, 수용부(11a1)의 개구 면적보다 큰 것이어도 좋다. 요컨대 슬릿 타입이나 홈 타입의 공극부를 채용하여 그 횡단면형, 개구 면적 및 깊이(홈 타입만)를 변경해도 상기 (E1)∼(E3)과 마찬가지의 효과를 얻을 수 있다.
상기 슬릿 또는 홈의 개구연의 일부가 수용부(11a1)의 개구연의 일부와 상사형의 부분을 포함하는 경우에는 상기 슬릿 또는 홈을 그 상사형 부분이 수용부(11a1)의 개구연의 일부를 따르도록 설치하는 것, 즉 수용부(11a1)의 횡단면형이 대략 정사각형 또는 대략 직사각형으로 상기 슬릿 또는 홈이 직선 형상 부분을 포함하는 경우에는 상기 슬릿 또는 홈을 그 직선 형상 부분이 수용부(11a1)의 개구의 적어도 1개의 변과 대략 평행이 되도록 설치하는 것이 바람직하다.
또한 슬릿 타입과 홈 타입의 공극부로서 대략 직사각형, 대략 L자형, 대략 V자형, 대략 U자형 또는 이들을 적절히 조합한 것을 채용하는 경우, 상기 (M1)에서 서술한 바와 같이 각각의 내면의 각진 부분을 둥그스름하게 하여 상기 중간 재료가 유입되기 쉽게 해두는 것이 바람직하다. 참고로 대략 L자형, 대략 V자형, 대략 U자형 및 이들을 적절히 조합한 것 중에서는 공극부 내에서의 상기 중간 재료의 유동성의 관점에서 보면 대략 U자형 또는 대략 U자형을 연속시킨 것이 바람직하다.
(M4)
도 1 및 도 2에는 관통공 타입으로 횡단면형이 대략 원형인 공극부(11a2)를 도시하였지만, 상기 (M1)에서 설명한 다른 관통공 타입의 공극부, 상기 (M2)에서 설명한 유저공 타입의 공극부, 상기 (M3)에서 설명한 슬릿 타입의 공극부와 홈 타입의 공극부 중 적어도 2개의 타입의 공극부를 병용해도 상기 (E1)∼(E3)과 마찬가지의 효과를 얻을 수 있다.
다음으로 도 1∼도 3에 도시한 전자 부품 내장 기판의 변형예에 대하여 설명한다.
(M5)
도 1∼도 3에는 관통공 타입으로 횡단면형이 대략 정사각형 또는 대략 직사각형의 수용부(11a1)를 도시하였지만, 상기 수용부(11a1)의 횡단면형은 원하는 전자 부품(12)을 수용할 수 있다면 대략 정사각형 또는 대략 직사각형에 한정되지 않는다. 또한 관통공 타입의 수용부(11a1) 대신에 코어층(11a)을 두께 방향으로 관통하지 않는 유저공 타입의 수용부를 채용해도 상기 (E1)∼(E3)과 마찬가지의 효과를 얻을 수 있다.
(M6)
도 1∼도 3에는 코어층(11a)의 상측에 각 2개의 절연체층(11b 및 11d)과 도체층(11c 및 11e)을 설치하고, 또한 하측에 각 2개의 절연체층(11f 및 11h)과 도체층(11g 및 11i)을 설치한 기판(11)을 도시하였지만, 기판으로서 코어층(11a)의 상측 또는 하측에 각 1개의 절연층과 도체층을 설치한 층 구성을 채용해도, 또는 코어층(11a)의 상측 또는 하측에 각 3개 이상의 절연체층과 도체층을 설치한 층 구성을 채용해도 상기 (E1)∼(E3)과 마찬가지의 효과를 얻을 수 있다.
(M7)
도 1∼도 3에는 금속제의 코어층(11a)을 도시하였지만, 코어층으로서 플라스틱 등의 절연체로 이루어지고 코어층(11a)과 마찬가지의 두께를 가지는 코어층을 이용해도 또는 각 절연체층(11c, 11e, 11g 및 11i)과 마찬가지의 두께의 절연체층을 적층하여 구성된 코어층을 이용해도 상기 (E1) 및 (E3)과 마찬가지의 효과를 얻을 수 있다.
11: 기판 11a: 코어층 11a1: 수용부
11a2, 11a2-1, 11a2-2, 11a2-3, 11a2-4, 11a2-5, 11a2-6, 11a2-7, 11a2-8: 공극부
11b, 11d, 11f, 11h: 절연체층 11c, 11e, 11g, 11i: 도체층
11c2, 11e2, 11g2, 11i2: 도체 비어 11j, 11k: 절연재
12: 전자 부품

Claims (7)

  1. 코어층에 형성된 수용부 내에 전자 부품이 수납된 전자 부품 내장 기판으로서,
    절연재가 충전된 공극부(空隙部)는 상기 코어층의 상기 수용부가 설치되지 않는 영역에 설치되고,
    상기 코어층의 두께 방향의 양면에는 절연체층 및 도체층이 각각 설치되고,
    상기 공극부는 (1) 상기 코어층을 두께 방향으로 관통하는 관통공, 또는 (2) 상기 코어층을 두께 방향으로 관통하지 않는 유저공(有底穴)으로부터 구성되고, 또한 상기 관통공 또는 상기 유저공의 개구(開口) 면적이 상기 수용부의 개구 면적보다 작은 경우에서 복수의 상기 공극부가 상기 수용부의 개구연(開口緣)의 일부를 따라 간격을 두고 배열되도록 설치되는 것을 특징으로 하는 전자 부품 내장 기판.
  2. 제1항에 있어서, 상기 코어층은 금속으로 이루어지고, 상기 수용부 내에 수납된 전자 부품과 상기 수용부의 내면의 간극(間隙)에는 전자 부품을 절연 봉지(封止)하기 위한 절연재가 충전되는 것을 특징으로 하는 전자 부품 내장 기판.
  3. 제1항에 있어서, 상기 코어층은 단일층(單一層)인 것을 특징으로 하는 전자 부품 내장 기판.
  4. 제1항에 있어서, 상기 공극부는 (1) 상기 코어층을 두께 방향으로 관통하는 관통공, (2) 상기 코어층을 두께 방향으로 관통하지 않는 유저공, (3) 상기 코어층을 두께 방향으로 관통하고, 또한 적어도 일단(一端)이 상기 코어층의 외연에 닿도록 연설(延設)된 슬릿, (4) 상기 코어층의 두께보다 작은 깊이를 가지고, 또한 적어도 일단이 상기 코어층의 외연에 닿도록 연설된 홈 중 적어도 1개에 의해 구성되는 것을 특징으로 하는 전자 부품 내장 기판.
  5. 제4항에 있어서, 상기 공극부가 상기 관통공 또는 상기 유저공으로부터 구성되고, 또한 상기 관통공 또는 상기 유저공의 개구 면적이 상기 수용부의 개구 면적보다 작은 경우에서 복수의 상기 공극부가 상기 수용부의 개구연의 일부를 따라 간격을 두고 배열되도록 설치되는 것을 특징으로 하는 전자 부품 내장 기판.
  6. 제4항에 있어서, 상기 공극부가 상기 관통공, 상기 유저공, 상기 슬릿 또는 상기 홈으로부터 구성되고, 또한 상기 관통공, 상기 유저공, 상기 슬릿 또는 상기 홈의 개구연의 일부가 상기 수용부의 개구연의 일부와 상사형(相似形)의 부분을 포함하는 경우에서 상기 공극부는 상기 상사형 부분이 상기 수용부의 개구연의 일부를 따르도록 설치되는 것을 특징으로 하는 전자 부품 내장 기판.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서, 상기 코어층은 금속으로 이루어지고, 상기 수용부 내에 수납된 전자 부품과 상기 수용부의 내면의 간극에는 전자 부품을 절연 봉지하기 위한 절연재가 충전되는 것을 특징으로 하는 전자 부품 내장 기판.
KR1020130069499A 2012-08-15 2013-06-18 전자 부품 내장 기판 KR101445548B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012180211A JP5236826B1 (ja) 2012-08-15 2012-08-15 電子部品内蔵基板
JPJP-P-2012-180211 2012-08-15

Publications (2)

Publication Number Publication Date
KR20140022724A true KR20140022724A (ko) 2014-02-25
KR101445548B1 KR101445548B1 (ko) 2014-09-29

Family

ID=49041710

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130069499A KR101445548B1 (ko) 2012-08-15 2013-06-18 전자 부품 내장 기판

Country Status (4)

Country Link
US (1) US9078370B2 (ko)
JP (1) JP5236826B1 (ko)
KR (1) KR101445548B1 (ko)
CN (1) CN103402312B (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015038912A (ja) * 2012-10-25 2015-02-26 イビデン株式会社 電子部品内蔵配線板およびその製造方法
US9113574B2 (en) * 2012-10-25 2015-08-18 Ibiden Co., Ltd. Wiring board with built-in electronic component and method for manufacturing the same
JP5639242B2 (ja) * 2013-04-12 2014-12-10 太陽誘電株式会社 電子部品内蔵基板
JP6375889B2 (ja) * 2014-11-18 2018-08-22 株式会社村田製作所 電子部品内蔵基板およびその製造方法
JP6401119B2 (ja) * 2015-07-21 2018-10-03 太陽誘電株式会社 モジュール基板
JP6244499B2 (ja) * 2015-12-25 2017-12-06 太陽誘電株式会社 プリント配線板、及びカメラモジュール
CN110958758A (zh) 2018-09-26 2020-04-03 奥特斯(中国)有限公司 部件承载件及板件

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2790122B2 (ja) * 1996-05-31 1998-08-27 日本電気株式会社 積層回路基板
KR101084525B1 (ko) * 1999-09-02 2011-11-18 이비덴 가부시키가이샤 프린트배선판 및 그 제조방법
EP1744606A3 (en) * 1999-09-02 2007-04-11 Ibiden Co., Ltd. Printed circuit board and method for producing the printed circuit board
US6909054B2 (en) * 2000-02-25 2005-06-21 Ibiden Co., Ltd. Multilayer printed wiring board and method for producing multilayer printed wiring board
JP3810296B2 (ja) * 2000-09-19 2006-08-16 日本特殊陶業株式会社 配線基板
JP2002100880A (ja) * 2000-09-25 2002-04-05 Taiyo Yuden Co Ltd 多層回路基板
TWI293315B (en) * 2000-12-26 2008-02-11 Ngk Spark Plug Co Wiring substrate
JP2003078250A (ja) 2001-09-04 2003-03-14 Matsushita Electric Ind Co Ltd 部品内蔵モジュールおよびその製造方法
JP2003347741A (ja) 2002-05-30 2003-12-05 Taiyo Yuden Co Ltd 複合多層基板およびそれを用いたモジュール
US7485489B2 (en) * 2002-06-19 2009-02-03 Bjoersell Sten Electronics circuit manufacture
JP4339739B2 (ja) * 2004-04-26 2009-10-07 太陽誘電株式会社 部品内蔵型多層基板
KR100716815B1 (ko) * 2005-02-28 2007-05-09 삼성전기주식회사 칩 내장형 인쇄회로기판 및 그 제조방법
KR100704936B1 (ko) * 2005-06-22 2007-04-09 삼성전기주식회사 전자부품 내장 인쇄회로기판 및 그 제작방법
TWI336608B (en) * 2006-01-31 2011-01-21 Sony Corp Printed circuit board assembly and method of manufacturing the same
KR100796523B1 (ko) * 2006-08-17 2008-01-21 삼성전기주식회사 전자부품 내장형 다층 인쇄배선기판 및 그 제조방법
US8314343B2 (en) * 2007-09-05 2012-11-20 Taiyo Yuden Co., Ltd. Multi-layer board incorporating electronic component and method for producing the same
JP5395360B2 (ja) 2008-02-25 2014-01-22 新光電気工業株式会社 電子部品内蔵基板の製造方法
KR101230448B1 (ko) 2008-10-31 2013-02-06 다이요 유덴 가부시키가이샤 프린트 배선판 및 그 제조 방법
JP2010118581A (ja) 2008-11-14 2010-05-27 Denso Corp 電子部品内蔵基板
JP5129783B2 (ja) * 2009-06-02 2013-01-30 日本特殊陶業株式会社 補強材付き配線基板及びその製造方法
KR101095161B1 (ko) * 2010-10-07 2011-12-16 삼성전기주식회사 전자부품 내장형 인쇄회로기판

Also Published As

Publication number Publication date
CN103402312B (zh) 2014-09-03
US9078370B2 (en) 2015-07-07
JP5236826B1 (ja) 2013-07-17
US20140048321A1 (en) 2014-02-20
JP2014038933A (ja) 2014-02-27
CN103402312A (zh) 2013-11-20
KR101445548B1 (ko) 2014-09-29

Similar Documents

Publication Publication Date Title
KR101445548B1 (ko) 전자 부품 내장 기판
CN110071076B (zh) 元件嵌入式封装结构和其制造方法
CN109757025B (zh) 部件承载件及其制造方法
KR102194721B1 (ko) 인쇄회로기판 및 그 제조 방법
KR20130056570A (ko) 반도체 패키지 및 그 제조 방법
US10306750B2 (en) Circuit board and method for manufacturing a circuit board
KR20100045461A (ko) 쉴드 및 방열성을 가지는 고주파 모듈 및 그의 제조 방법
TW201010536A (en) Flex-rigid wiring board and electronic device
JP6773366B2 (ja) 回路基板及び回路基板の製造方法
KR20150008771A (ko) 전자소자 내장형 인쇄회로기판 및 그 제조방법
KR20160120481A (ko) 회로기판
JP2010245139A (ja) シールドおよび放熱性を有する高周波モジュールおよびその製造方法
JP2017017238A (ja) 半導体装置及びその製造方法
US9735114B1 (en) Method of packaging semiconductor device
KR101109356B1 (ko) 임베디드 인쇄회로기판의 제조방법
JPWO2014162478A1 (ja) 部品内蔵基板及びその製造方法
KR20140136812A (ko) 전자 소자 모듈
TW201419961A (zh) 印刷電路板
US9837343B2 (en) Chip embedded substrate
KR101117155B1 (ko) 임베디드 기판 제조방법
CN107017211B (zh) 电子部件和方法
JP2011258794A (ja) 電子装置およびその製造方法
KR102207270B1 (ko) 반도체 패키지 및 그 제조방법
WO2014181509A1 (ja) 多層基板およびこれを用いた電子装置、電子装置の製造方法
JP2014039005A (ja) 電子部品内蔵基板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170823

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180904

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190829

Year of fee payment: 6