JP6375889B2 - 電子部品内蔵基板およびその製造方法 - Google Patents
電子部品内蔵基板およびその製造方法 Download PDFInfo
- Publication number
- JP6375889B2 JP6375889B2 JP2014233586A JP2014233586A JP6375889B2 JP 6375889 B2 JP6375889 B2 JP 6375889B2 JP 2014233586 A JP2014233586 A JP 2014233586A JP 2014233586 A JP2014233586 A JP 2014233586A JP 6375889 B2 JP6375889 B2 JP 6375889B2
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- resin layer
- substrate
- external electrode
- end surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
この発明の実施形態に係る電子部品内蔵基板1について、図1および図2を用いて説明する。
図1は、この発明の実施形態に係る電子部品内蔵基板1の上面図である。図1における点線は、樹脂層Rを透視した場合の電子部品10の各構成要素と、第1の実装ランドL11および第2の実装ランドL12とを表している。また、図2(A)は図1のY1−Y1線を含む面の矢視断面図である。図2(B)は図1のX1−X1線を含む面の矢視断面図である。
この発明の実施形態に係る電子部品内蔵基板1の製造方法の一例について、図3および図4を用いて説明する。図3および図4は、電子部品内蔵基板1の製造方法の一例において順次行なわれる実装工程、接着阻害材付与工程、未硬化樹脂層付与工程、および樹脂層形成工程をそれぞれ模式的に示す図である。なお、図3および図4の各図は、図1のX1−X1線を含む面の矢視断面図(図2(B))に相当する。
図3(A)および(B)は、電子部品内蔵基板1の製造方法の実装工程を模式的に示す図である。実装工程により、電子部品10は、コア基板Bの一方主面に実装された状態となる。
図3(C)は、電子部品内蔵基板1の製造方法の接着阻害材付与工程を模式的に示す図である。接着阻害材付与工程により、第1の外部電極12の端面部TP12上および端面部TP12上の接合部材S上と、第2の外部電極13の端面部TP13上および端面部TP13上の接合部材S上とに、接着阻害材RLが付与された状態となる。接着阻害材RLは、図3(C)において太い実線部分として表されている。
図4(A)は、電子部品内蔵基板1の製造方法の未硬化樹脂層付与工程を模式的に示す図である。未硬化樹脂層付与工程により、コア基板Bの一方主面に、未硬化の樹脂層UCRが付与され、その中に接着阻害材RLが付与された電子部品10が埋設された状態となる。
図4(B)および(C)は、電子部品内蔵基板1の製造方法の樹脂層形成工程を模式的に示す図である。樹脂層形成工程により、未硬化の樹脂層UCRが加熱硬化され、コア基板Bの一方主面に、電子部品10を埋設して樹脂層Rが設けられた状態となる。その際、前述の接着阻害材付与工程により接着阻害材RLが付与された箇所が非接着面となる。
この発明の実施形態に係る電子部品内蔵基板の第1の変形例1Aについて、図5および図6を用いて説明する。
この発明の実施形態に係る電子部品内蔵基板の第2の変形例1Bについて、図7および図8を用いて説明する。
この発明の実施形態に係る電子部品内蔵基板の第3の変形例1Cについて、図9および図10を用いて説明する。
10 電子部品(積層セラミックコンデンサ)
11 セラミック積層体
12 第1の外部電極
13 第2の外部電極
14 セラミック誘電体層
15 第1の内部電極
16 第2の内部電極
B コア基板
CP 静電容量発現部
P1 第1のセラミック保護部
P2 第2のセラミック保護部
R 樹脂層
S 接合部材
TP12 第1の外部電極の端面部
TP13 第2の外部電極の端面部
UA1 第1の非接着面
UA2 第2の非接着面
UA3 第3の非接着面
UCR 未硬化樹脂層
RL 接着阻害材
Claims (4)
- コア基板と、
前記コア基板の一方主面に接合部材により実装された、少なくとも1つの電子部品と、
前記コア基板の一方主面に、前記電子部品を埋設して設けられた樹脂層と、を備える電子部品内蔵基板であって、
前記電子部品は、誘電体層が第1の内部電極と第2の内部電極との間に挿入されてなるコンデンサ素子が積層された静電容量発現部と、前記静電容量発現部を挟む第1の保護部および第2の保護部とを含み、互いに対向する2つの端面と、前記2つの端面を接続する側面とを有する積層体と、前記積層体の前記端面上に設けられる端面部を有し、前記端面部において前記第1の内部電極および前記第2の内部電極とそれぞれ接続される第1の外部電極および第2の外部電極と、を備える積層コンデンサであり、
前記樹脂層の、前記第1の外部電極の端面部および該端面部上の接合部材と接している面が第1の非接着面を含み、かつ前記第2の外部電極の端面部および該端面部上の接合部材と接している面が第2の非接着面を含むことを特徴とする、電子部品内蔵基板。 - 前記樹脂層の、前記積層体の前記第1の外部電極および前記第2の外部電極により被覆されていない箇所と接している面が、第3の非接着面を含むことを特徴とする、請求項1に記載の電子部品内蔵基板。
- コア基板と、前記コア基板の一方主面に実装された、少なくとも1つの電子部品と、前記コア基板の一方主面に、前記電子部品を埋設して設けられた樹脂層と、を備える電子部品内蔵基板の製造方法であって、
前記電子部品は、誘電体層が第1の内部電極と第2の内部電極との間に挿入されてなるコンデンサ素子が積層された静電容量発現部と、前記静電容量発現部を挟む第1の保護部および第2の保護部とを含み、互いに対向する2つの端面と、前記2つの端面を接続する側面とを有する積層体と、前記積層体の前記端面上に設けられる端面部を有し、前記端面部において前記第1の内部電極および前記第2の内部電極とそれぞれ接続される第1の外部電極および第2の外部電極と、を備える積層コンデンサであり、
前記コア基板の一方主面に、前記電子部品を実装する実装工程と、
前記コア基板に実装された前記電子部品の前記第1の外部電極の端面部上および該端面部上の接合部材上の少なくとも一部と、前記第2の外部電極の端面部上および該端面部上の接合部材上の少なくとも一部とに、接着阻害材を付与する接着阻害材付与工程と、
前記コア基板の一方主面に、前記接着阻害材を付与した前記電子部品を埋設する未硬化樹脂層を付与する未硬化樹脂層付与工程と、
前記未硬化樹脂層を加熱硬化させると共に、前記接着阻害材により、前記樹脂層の、前記第1の外部電極の端面部および該端面部上の接合部材と接している面の少なくとも一部を第1の非接着面とし、かつ前記樹脂層の、前記第2の外部電極の端面部および該端面部上の接合部材と接している面の少なくとも一部を第2の非接着面とする樹脂層形成工程と、
を備えることを特徴とする、電子部品内蔵基板の製造方法。 - 前記接着阻害材付与工程は、前記積層体の前記第1の外部電極および前記第2の外部電極により被覆されていない箇所上の少なくとも一部に、前記接着阻害材をさらに付与し、
前記樹脂層形成工程は、前記未硬化樹脂層の加熱硬化ならびに前記第1の非接着面および前記第2の非接着面の形成に加えて、前記接着阻害材により、前記樹脂層の、前記積層体の前記第1の外部電極および前記第2の外部電極により被覆されていない箇所と接している面の少なくとも一部を、第3の非接着面とすることを特徴とする、請求項3に記載の電子部品内蔵基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014233586A JP6375889B2 (ja) | 2014-11-18 | 2014-11-18 | 電子部品内蔵基板およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014233586A JP6375889B2 (ja) | 2014-11-18 | 2014-11-18 | 電子部品内蔵基板およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016100351A JP2016100351A (ja) | 2016-05-30 |
JP6375889B2 true JP6375889B2 (ja) | 2018-08-22 |
Family
ID=56075804
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014233586A Active JP6375889B2 (ja) | 2014-11-18 | 2014-11-18 | 電子部品内蔵基板およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6375889B2 (ja) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4283741B2 (ja) * | 2004-07-26 | 2009-06-24 | 株式会社日立製作所 | 樹脂モールド型モジュールとその製造方法 |
JP5122018B1 (ja) * | 2012-08-10 | 2013-01-16 | 太陽誘電株式会社 | 電子部品内蔵基板 |
JP5236826B1 (ja) * | 2012-08-15 | 2013-07-17 | 太陽誘電株式会社 | 電子部品内蔵基板 |
JP2014086606A (ja) * | 2012-10-25 | 2014-05-12 | Taiyo Yuden Co Ltd | 積層セラミックコンデンサの実装構造 |
JP5794256B2 (ja) * | 2013-03-19 | 2015-10-14 | 株式会社村田製作所 | 電子部品および電子部品連 |
-
2014
- 2014-11-18 JP JP2014233586A patent/JP6375889B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2016100351A (ja) | 2016-05-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI395242B (zh) | 對同一印刷電路板焊盤圖形之具有多層陶瓷電容在其上之印刷電路板固定結構及其方法,多層陶瓷電容水平粘貼及排列方法之封裝單元 | |
JP6395002B2 (ja) | 積層セラミックキャパシタの回路基板実装構造 | |
JP6418099B2 (ja) | 電子部品内蔵基板 | |
US9148955B2 (en) | Mounting structure of circuit board having multi-layered ceramic capacitor thereon | |
JPWO2016199516A1 (ja) | コイル内蔵多層基板およびその製造方法 | |
JP2011023751A5 (ja) | ||
TW201134338A (en) | Manufacturing method of multilayer circuit board with embedded electronic component | |
JP2013131777A (ja) | 回路基板 | |
JP2014187289A (ja) | 積層セラミックコンデンサ | |
JP2014187322A (ja) | 電子部品 | |
JP6256306B2 (ja) | 電子部品内蔵基板およびその製造方法 | |
KR20060043994A (ko) | 임베디드 캐패시터와 임베디드 캐패시터의 제작 방법 | |
WO2016035590A1 (ja) | 電子部品内蔵基板 | |
JP6375889B2 (ja) | 電子部品内蔵基板およびその製造方法 | |
WO2017159377A1 (ja) | 積層コンデンサ内蔵基板 | |
JP6424570B2 (ja) | 電子部品内蔵基板およびその製造方法 | |
US9805867B2 (en) | Acoustically quiet capacitors | |
WO2018128095A1 (ja) | 回路基板、回路基板の製造方法及び電子装置 | |
JP2009289789A (ja) | 部品内蔵プリント配線板及び部品内蔵プリント配線板の製造方法 | |
US9443830B1 (en) | Printed circuits with embedded semiconductor dies | |
WO2017199436A1 (ja) | 電子部品内蔵基板およびその製造方法 | |
JP2015005717A (ja) | 硬軟性印刷回路基板及びその製造方法 | |
WO2010131529A1 (ja) | 回路基板及びその製造方法 | |
JP2015220464A (ja) | コモンモードフィルタ及びその製造方法 | |
JP2017118424A (ja) | 音響発生器、音響発生装置および電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20171016 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180613 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180626 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180709 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6375889 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |