WO2017159377A1 - 積層コンデンサ内蔵基板 - Google Patents

積層コンデンサ内蔵基板 Download PDF

Info

Publication number
WO2017159377A1
WO2017159377A1 PCT/JP2017/008248 JP2017008248W WO2017159377A1 WO 2017159377 A1 WO2017159377 A1 WO 2017159377A1 JP 2017008248 W JP2017008248 W JP 2017008248W WO 2017159377 A1 WO2017159377 A1 WO 2017159377A1
Authority
WO
WIPO (PCT)
Prior art keywords
resin layer
circuit board
multilayer
ceramic capacitor
modulus
Prior art date
Application number
PCT/JP2017/008248
Other languages
English (en)
French (fr)
Inventor
忠輝 山田
高橋　優
力 藤本
服部　和生
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Publication of WO2017159377A1 publication Critical patent/WO2017159377A1/ja
Priority to US16/134,061 priority Critical patent/US20190037696A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor

Definitions

  • the present invention relates to a multilayer capacitor built-in substrate.
  • acoustic noise when the circuit board vibrates at a frequency of 20 Hz to 20,000 Hz, which is an audible frequency range, due to the propagated vibration, noise called “acoustic noise” is generated.
  • Patent Document 1 Various techniques for reducing the noise have been proposed.
  • a multilayer ceramic capacitor to which an equivalent voltage is applied is positioned symmetrically on the front and back surfaces of a circuit board.
  • the mounting structures mounted respectively in the above are disclosed.
  • the noise propagated from one monolithic ceramic capacitor to the circuit board and the vibration propagated from the other monolithic ceramic capacitor to the circuit board are caused to cancel each other, thereby reducing noise. It is said that this can be reduced.
  • Patent Document 1 the technique disclosed in Patent Document 1 can be applied only when the multilayer ceramic capacitor can be mounted on both sides of the circuit board, and when the multilayer ceramic capacitor can be mounted only on one side of the circuit board. Is not applicable. For this reason, there is a problem that the degree of freedom in design is impaired.
  • the present invention has been made to solve the above-described problem, and suppresses the vibration of the entire built-in board without impairing the degree of freedom of design, and as a result, the multilayer capacitor can reduce the noise of the circuit board.
  • An object is to provide a built-in substrate.
  • a multilayer capacitor built-in substrate of the present invention includes a circuit board, a multilayer capacitor mounted on one main surface of the circuit board, and a first provided on the one main surface of the circuit board.
  • a resin layer and a second resin layer provided on the first resin layer and embedding the multilayer capacitor, wherein the Young's modulus of the first resin layer is lower than the Young's modulus of the second resin layer It is characterized by that.
  • the vibration caused by the distortion of the multilayer capacitor is not only the circuit board but also the first resin. It is also transmitted to the layer and the second resin layer. Therefore, the vibration transmitted to the circuit board side and the vibration transmitted to the resin layer side cancel each other. Further, since the first resin layer is provided between the circuit board and the second resin layer, vibration is absorbed by the first resin layer having a relatively low Young's modulus. As described above, the vibration of the entire built-in substrate can be reduced, and as a result, the noise of the circuit board can be reduced.
  • the first resin layer is also provided on the upper surface and the side surface of the multilayer capacitor so as to cover the multilayer capacitor. If the first resin layer having a relatively low Young's modulus is also provided on the top and side surfaces of the multilayer capacitor, vibrations due to the distortion of the multilayer capacitor are absorbed by the first resin layer, so that the vibration of the entire built-in substrate Can be further reduced.
  • the Young's modulus of the first resin layer is E1 [GPa] and the Young's modulus of the second resin layer is E2 [GPa], E1 / E2 ⁇ 0.5. It is preferable.
  • the ratio of the Young's modulus E1 of the first resin layer to the Young's modulus E2 of the second resin layer within the above range, the difference in Young's modulus between the first resin layer and the second resin layer can be increased. Therefore, the vibration of the entire built-in substrate can be further suppressed.
  • the thickness of the first resin layer is preferably less than the thickness of the multilayer capacitor.
  • both the first resin layer and the second resin layer contain an epoxy resin.
  • the present invention it is possible to provide a multilayer capacitor built-in substrate that can suppress the vibration of the entire built-in substrate without impairing the degree of design freedom, and as a result, can reduce the noise of the circuit board.
  • FIG. 1 is a cross-sectional view schematically showing a multilayer capacitor built-in substrate according to an embodiment of the present invention.
  • FIG. 2 is a cross-sectional view schematically showing a multilayer capacitor built-in substrate according to another embodiment of the present invention.
  • FIG. 3 is a table summarizing the configuration of the multilayer capacitor built-in substrate in each example and comparative example.
  • FIG. 4 is a simulation result showing the vibration amount of the multilayer capacitor built-in substrate in each example and comparative example.
  • the present invention is not limited to the following configurations, and can be applied with appropriate modifications without departing from the scope of the present invention.
  • the present invention also includes a combination of two or more desirable configurations of the present invention described below.
  • the multilayer capacitor is a multilayer ceramic capacitor
  • the dielectric material of the multilayer capacitor is not limited to a ceramic material as long as distortion can be generated by application of a voltage.
  • the present invention can be applied to a multilayer metallized film capacitor that is a multilayer capacitor using a resin material as a dielectric material other than a ceramic material.
  • FIG. 1 is a cross-sectional view schematically showing a multilayer capacitor built-in substrate according to an embodiment of the present invention.
  • the multilayer capacitor built-in substrate 1 shown in FIG. 1 includes a circuit board 10, a multilayer ceramic capacitor 20, a first resin layer 31, and a second resin layer 32. Although not shown in FIG. 1, a conductive portion may be further provided on the surface of the second resin layer 32.
  • the multilayer ceramic capacitor 20 is mounted on one main surface 10 a of the circuit board 10.
  • the first resin layer 31 is provided on the one main surface 10 a of the circuit board 10.
  • the second resin layer 32 is provided on the first resin layer 31 and embeds the multilayer ceramic capacitor 20.
  • the multilayer ceramic capacitor 20 has a rectangular parallelepiped shape as a whole, and includes an element body 21 and a pair of external electrodes 22 and 23.
  • the element body constituting the multilayer ceramic capacitor has a rectangular parallelepiped shape, and is composed of dielectric layers and internal electrode layers alternately stacked along a predetermined direction.
  • the dielectric layer is made of, for example, a ceramic material mainly composed of barium titanate (BaTiO 3 ).
  • the internal electrode layer is formed of a metal material such as Ni, Cu, Ag, Pd, an Ag—Pd alloy, or Au.
  • the element body is prepared by preparing a plurality of material sheets on which a conductive paste serving as an internal electrode layer is printed on the surface of a ceramic sheet (so-called green sheet) serving as a dielectric layer, and laminating the plurality of material sheets for pressure bonding and firing. It is produced by doing.
  • the material of the dielectric layer is not limited to the above-described ceramic material mainly composed of barium titanate, and other high dielectric constant ceramic materials (for example, CaTiO 3 , SrTiO 3 , CaZrO 3, etc.) are the main components. Thing). Further, the material of the internal electrode layer is not limited to the metal material described above, and may be another conductive material.
  • the external electrodes constituting the multilayer ceramic capacitor cover both ends of the element body and are separated from each other.
  • the external electrode is composed of a conductive film.
  • the external electrode is composed of a laminated film of a sintered metal layer and a plating layer, for example.
  • the sintered metal layer is formed by baking a paste such as Cu, Ni, Ag, Pd, an Ag—Pd alloy, Au, or the like.
  • a plating layer is comprised by the Ni plating layer and the Sn plating layer which covers this, for example.
  • the plating layer may be a Cu plating layer or an Au plating layer.
  • the external electrode may be comprised only by the plating layer.
  • the external electrode can be formed using a conductive resin paste.
  • the resin component contained in the conductive resin paste exhibits the effect of absorbing the vibration generated in the element body, so that the vibration propagating from the element body to the outside is effectively attenuated. This is advantageous in reducing noise.
  • the circuit board 10 has a flat plate shape as a whole and includes a plurality of insulating layers 11, 12 and 13.
  • the circuit board 10 further includes lands 14 and 15 as conductive patterns and a wiring conductor 16.
  • the lands 14 and 15 are provided on the surface of the insulating layer 11, and the multilayer ceramic capacitor 20 is mounted on the lands 14 and 15 on the insulating layer 11.
  • a voltage is applied to the multilayer ceramic capacitor 20 through the conductive pattern of the circuit board 10.
  • the insulating layer As a material of the insulating layer constituting the circuit board, a material made of a resin material such as an epoxy resin or a polyimide resin, a ceramic material such as alumina, or a material to which a filler made of an inorganic material or an organic material is added, etc. Can be used.
  • the insulating layer preferably includes a resin material such as a thermosetting resin, and more preferably includes a glass epoxy resin obtained by impregnating a glass woven fabric with an epoxy resin.
  • the Young's modulus of the insulating layer constituting the circuit board is not particularly limited, but is preferably 15 GPa or more and 30 GPa or less.
  • the Young's modulus of the insulating layer can be calculated by the same method as the Young's modulus of a resin layer such as a first resin layer described later.
  • the thickness of the insulating layer which comprises a circuit board is not specifically limited, From a viewpoint of suppressing a vibration, it is preferable that it is 15 micrometers or more, and it is preferable that it is 1000 micrometers or less.
  • the circuit board can be formed by, for example, a batch lamination method or a build-up method.
  • a circuit board by the collective laminating method first, a plurality of insulating layers each having a conductive pattern are prepared. And after laminating
  • a circuit board is formed by a buildup method, first, a support substrate such as a glass epoxy resin substrate is prepared, and a conductive layer is formed on both surfaces of the support substrate via an adhesive layer such as a prepreg. Then, a circuit board is formed by repeating formation of a conductive pattern by patterning of a conductive layer using photolithography or a resist film and lamination of an insulating layer.
  • lands 14 and 15 are spaced apart from each other on one main surface 10 a of the circuit board 10 on the side where the multilayer ceramic capacitor 20 is mounted.
  • the lands 14 and 15 correspond to a part of the conductive pattern, and are arranged on the insulating layer 11 according to the external electrodes 22 and 23 of the multilayer ceramic capacitor 20.
  • various conductive materials can be used, and generally metal materials such as copper foil are preferably used.
  • the external electrode 22 of the multilayer ceramic capacitor 20 and the land 14 provided on the circuit board 10 are joined by a conductive joining member.
  • the external electrode 23 of the multilayer ceramic capacitor 20 and the land 15 provided on the circuit board 10 are joined by a conductive joining member.
  • these joining members for example, a conductive adhesive or solder can be used.
  • a conductive adhesive is used as the joining member, the resin component contained in the conductive adhesive exerts an effect of absorbing vibration generated in the multilayer ceramic capacitor, so that it propagates from the multilayer ceramic capacitor to the outside. It is possible to effectively attenuate the vibrations that occur, which is advantageous in reducing noise.
  • the first resin layer 31 is provided on the entire main surface 10a of the circuit board 10 on the side where the multilayer ceramic capacitor 20 is mounted.
  • the first resin layer is provided on the entire main surface of the circuit board on which the multilayer ceramic capacitor is mounted. That is, the main surface of the circuit board on which the multilayer ceramic capacitor is mounted is preferably covered with the first resin layer.
  • FIG. 2 is a cross-sectional view schematically showing a multilayer capacitor built-in substrate according to another embodiment of the present invention.
  • the first resin layer 31 is also provided on the upper surface and side surfaces of the multilayer ceramic capacitor 20 so as to cover the multilayer ceramic capacitor 20.
  • the first resin layer may be in contact with a part of the multilayer ceramic capacitor as shown in FIG. 1, but as shown in FIG. It is preferable to be provided also on the upper surface and the side surface of the multilayer ceramic capacitor, and it is more preferable to be provided on the entire upper surface and side surface of the multilayer ceramic capacitor.
  • the Young's modulus of the first resin layer is lower than the Young's modulus of the second resin layer.
  • the Young's modulus of the first resin layer is not particularly limited as long as it is lower than the Young's modulus of the second resin layer, but is preferably less than 10 GPa and more preferably less than 3 GPa from the viewpoint of suppressing vibration.
  • the Young's modulus of a 1st resin layer is 0.01 GPa or more, and it is more preferable that it is 0.05 GPa or more.
  • the Young's modulus of the resin layer such as the first resin layer can be calculated using a test piece having a width of 25 mm and a length of 150 mm based on JIS K 7161.
  • the first resin layer preferably includes a thermosetting resin material, and more preferably includes an epoxy resin.
  • the Young's modulus of the resin layer such as the first resin layer can be controlled by the content of a filler made of glass or silica, for example. Specifically, the Young's modulus can be increased by increasing the filler content. The Young's modulus of the resin layer such as the first resin layer can also be controlled by changing the type of the resin material.
  • E1 [GPa] and E2 [GPa] it is preferable that E1 / E2 ⁇ 0.5 from the viewpoint of suppressing vibration. More preferably, /E2 ⁇ 0.33.
  • the thickness of the first resin layer is not particularly limited, but is preferably less than the thickness of the multilayer ceramic capacitor, and more preferably 1 ⁇ 2 or less of the thickness of the multilayer ceramic capacitor. Specifically, the thickness of the first resin layer is preferably 300 ⁇ m or less, and more preferably 200 ⁇ m or less. Moreover, it is preferable that the thickness of the 1st resin layer is 50 micrometers or more.
  • the thickness of the first resin layer on the upper surface and the side surface of the multilayer ceramic capacitor is the same as the thickness of the first resin layer on the circuit board. Preferably they are the same.
  • the total thickness of the resin layer is t0 [ ⁇ m] and the thickness of the first resin layer is t1 [ ⁇ m], from the viewpoint of suppressing vibration, it is preferable that t1 / t0 ⁇ 0.03, and t1 / t0 ⁇ More preferably, it is 0.16. Moreover, it is preferable that t1 / t0 ⁇ 0.85.
  • the second resin layer 32 directly embeds the multilayer ceramic capacitor 20. That is, the multilayer ceramic capacitor 20 is directly covered with the second resin layer 32. However, in the multilayer capacitor built-in substrate of the present invention, the second resin layer does not have to embed the multilayer ceramic capacitor directly, and as shown in FIG. 2, the multilayer ceramic capacitor covered with the first resin layer is embedded. You may do it.
  • the second resin layer As a material of the second resin layer, as in the first resin layer, a material made of a resin material such as an epoxy resin, a polyimide resin, or a urethane resin, or a filler made of an inorganic material or an organic material is added to these resin materials. Can be used.
  • the second resin layer preferably includes the same thermosetting resin material as the first resin layer, and more preferably includes an epoxy resin. Specifically, it is preferable to use, as a material for the second resin layer, an epoxy resin having a filler content made of glass, silica, or the like that is higher than that of the first resin layer.
  • an epoxy resin that does not contain the filler may be used, or an epoxy resin that contains less filler than the second resin layer may be used.
  • the Young's modulus of the second resin layer is not particularly limited as long as it is higher than the Young's modulus of the first resin layer, but is preferably 10 GPa or more, and more preferably 15 GPa or more. Further, the Young's modulus of the second resin layer is preferably 30 GPa or less, and more preferably 25 GPa or less.
  • the thickness of the 2nd resin layer should just be the thickness which can embed a multilayer ceramic capacitor, and can be suitably chosen according to the thickness of a multilayer ceramic capacitor and the thickness of the 1st resin layer.
  • the thickness of the second resin layer is preferably 1 mm or less, and more preferably 800 ⁇ m or less. Moreover, it is preferable that the thickness of the 2nd resin layer is 500 micrometers or more.
  • the thickness of the second resin layer is the thickness of the portion where the multilayer ceramic capacitor is not provided, and means the thickness of the second resin layer provided on the first resin layer on the circuit board.
  • the first resin layer and the second resin layer can be formed by the following method, for example.
  • a circuit board on which a multilayer ceramic capacitor is mounted is prepared.
  • a first resin for example, an epoxy resin
  • a second resin for example, an epoxy resin to which a filler is added
  • the first resin and the second resin are preferably liquid, and the second resin preferably has a higher viscosity than the first resin.
  • the first resin is cured, so that the first resin layer is formed on the one main surface of the circuit board. Form on top.
  • the first resin layer may also be formed on the top and side surfaces of the multilayer ceramic capacitor.
  • a second resin is applied on the first resin layer so as to completely cover the multilayer ceramic capacitor, and then the second resin is cured to form a second resin layer in which the multilayer ceramic capacitor is embedded.
  • the first resin and the second resin may be in the form of a sheet. In this case, after placing the first resin sheet on the main surface of the circuit board on the side where the multilayer ceramic capacitor is mounted and arranging the second resin sheet on the first resin sheet, these resin sheets The first resin layer and the second resin layer can be formed by curing. In addition, after the second resin layer is formed, a grinding process may be performed to flatten the surface of the second resin layer.
  • the structure of the multilayer capacitor built-in substrate shown in FIGS. 1 and 2 is merely an example, and a first resin layer having a relatively low Young's modulus is provided on one main surface of the circuit board on which the multilayer ceramic capacitor is mounted.
  • the second resin layer having a relatively high Young's modulus is provided on the first resin layer so as to embed the multilayer ceramic capacitor, the number of laminated resin layers, the configuration of the circuit board, and the like are variously changed. be able to.
  • the first resin layer may not be adjacent to the second resin layer, and a resin layer having a Young's modulus lower than that of the first resin layer is disposed between the first resin layer and the second resin layer. May be.
  • another resin layer may be provided on the second resin layer.
  • substrate of this invention is not limited to the said embodiment.
  • the circuit board constituting the substrate with a built-in multilayer capacitor of the present invention has an applied voltage to a substrate on which a conductive pattern to which an AC voltage or a DC voltage on which an AC component is superimposed is applied, in particular, a multilayer capacitor is applied.
  • one multilayer capacitor is mounted on one main surface of the circuit board.
  • a plurality of multilayer capacitors are mounted on one main surface of the circuit board. It may be.
  • electronic components other than the multilayer capacitor may be mounted on the circuit board.
  • FIG. 3 is a table summarizing the configuration of the multilayer capacitor built-in substrate in each example and comparative example.
  • the multilayer ceramic capacitor is not embedded with a resin layer, but is referred to as a multilayer capacitor built-in substrate for convenience.
  • a 1005 size (1.0 mm ⁇ 0.5 mm, thickness: 0.5 mm) monolithic ceramic capacitor having a capacity of 10 ⁇ F was used, and a copper land on the circuit board (thickness: 0.018 mm).
  • a multilayer ceramic capacitor is mounted on the board.
  • the circuit board includes a glass epoxy resin layer (Young's modulus: 25 GPa) as an insulating layer.
  • Comparative Example 1 A resin layer is not provided on the main surface of the circuit board.
  • Comparative Example 2 A first epoxy resin layer L1 (Young's modulus: 1 GPa, the same applies hereinafter) is provided on the main surface of the circuit board. The first epoxy resin layer L1 is not provided on the top and side surfaces of the multilayer ceramic capacitor.
  • Comparative Example 3 A first epoxy resin layer L1 is provided on the top and side surfaces of the multilayer ceramic capacitor. The first epoxy resin layer L1 is not provided on the main surface of the circuit board.
  • Comparative Example 4 A second epoxy resin layer L2 (Young's modulus: 15 GPa, hereinafter the same) is provided on the main surface of the circuit board to embed a multilayer ceramic capacitor.
  • Example 1 A first epoxy resin layer L1 is provided on a main surface of a circuit board, and a second epoxy resin layer L2 for embedding a multilayer ceramic capacitor is provided on the first epoxy resin layer L1. The first epoxy resin layer L1 is not provided on the top and side surfaces of the multilayer ceramic capacitor.
  • Example 2 In addition to the main surface of the circuit board, the first epoxy resin layer L1 is provided on the top surface and the side surface of the multilayer ceramic capacitor, and the second epoxy that embeds the multilayer ceramic capacitor on the first epoxy resin layer L1. A resin layer L2 is provided.
  • FIG. 4 is a simulation result showing the vibration amount of the multilayer capacitor built-in substrate in each example and comparative example.
  • the first epoxy resin layer having a relatively low Young's modulus is compared with the main surface of the circuit board while the vibration amount is 44 nm in Comparative Example 1 in which the resin layer is not provided on the main surface of the circuit board.
  • Comparative Example 2 provided above and in Comparative Example 3 in which the first epoxy resin layer having a relatively low Young's modulus was provided on the top and side surfaces of the multilayer ceramic capacitor the vibration amount was larger than that in Comparative Example 1. This is because the vibration caused by the distortion of the multilayer ceramic capacitor is transmitted to the first epoxy resin layer having a relatively low Young's modulus in addition to the insulating layer having a relatively high Young's modulus. It is presumed that the vibration was greater than when there was not.
  • Comparative Example 4 in which the second epoxy resin layer having a relatively high Young's modulus was provided on the main surface of the circuit board so as to embed the multilayer ceramic capacitor, the amount of vibration was smaller than that in Comparative Example 1. This is because the multilayer ceramic capacitor is completely covered by the second epoxy resin layer, so that the vibration caused by the distortion of the multilayer ceramic capacitor is transmitted not only to the insulating layer of the circuit board but also to the second epoxy resin layer. It is presumed that the vibrations transmitted to both sides were canceled each other.
  • Example 1 and Example 2 the first epoxy resin layer having a relatively low Young's modulus is provided between the second epoxy resin layer having a relatively high Young's modulus and the insulating layer of the circuit board. Unlike 2 and Comparative Example 3, the amount of vibration could be made smaller than Comparative Example 4. This is presumably because vibration was further suppressed by the first epoxy resin layer having a relatively low Young's modulus.
  • Circuit board 10a One main surface (main surface on which a multilayer ceramic capacitor is mounted) 11, 12, 13 Insulating layers 14, 15 Land 16 Wiring conductor 20 Multilayer ceramic capacitor 21 Element body 22, 23 External electrode 31 First resin layer 32 Second resin layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Capacitors (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

本発明の積層コンデンサ内蔵基板は、回路基板と、上記回路基板の一方主面に実装された積層コンデンサと、上記回路基板の上記一方主面上に設けられた第１樹脂層と、上記第１樹脂層上に設けられ、上記積層コンデンサを埋設する第２樹脂層と、を備え、上記第１樹脂層のヤング率は、上記第２樹脂層のヤング率よりも低いことを特徴とする。

Description

積層コンデンサ内蔵基板
本発明は、積層コンデンサ内蔵基板に関する。
近年、電子機器の高性能化に伴い、電子部品としての積層セラミックコンデンサの大容量化が進んでいる。大容量の積層セラミックコンデンサにおいては、誘電体材料としてチタン酸バリウム等の高誘電率のセラミック材料が使用されている。
これらの高誘電率のセラミック材料は、圧電性及び電歪性を有しているため、高誘電率のセラミック材料からなる誘電体を含む積層セラミックコンデンサにおいては、電圧が印加された際に機械的な歪みが生じることになる。
そのため、回路基板に実装された積層セラミックコンデンサに交流電圧、又は、交流成分が重畳された直流電圧が印加されると、積層セラミックコンデンサの歪みに起因して積層セラミックコンデンサに振動が発生することになり、当該振動が回路基板に伝播することで回路基板が振動することとなってしまう。
ここで、伝播した振動により、回路基板が可聴周波数域である２０Ｈｚ以上２０，０００Ｈｚ以下の周波数で振動した場合には、「鳴き（ａｃｏｕｓｔｉｃ　ｎｏｉｓｅ）」と呼ばれる騒音が発生することになる。
上記騒音の低減を図る技術としては、種々のものが提案されており、例えば、特許文献１には、同等の電圧が印加される積層セラミックコンデンサが、回路基板の表面及び裏面の面対称な位置にそれぞれ実装された実装構造体が開示されている。特許文献１によれば、一方の積層セラミックコンデンサから回路基板に伝播された振動と、他方の積層セラミックコンデンサから回路基板に伝播された振動とを、相互に打ち消し合うように作用させることにより、騒音の低減を図ることができるとされている。
特開２０００－２３２０３０号公報
しかしながら、特許文献１に開示された技術は、積層セラミックコンデンサを回路基板の両面に実装可能である場合に限って適用できるものであり、回路基板の片面のみにしか積層セラミックコンデンサを実装できない場合には適用できないものである。そのため、設計の自由度が損なわれてしまうという問題があった。
本発明は上記の問題を解決するためになされたものであり、設計の自由度を損なうことなく、内蔵基板全体の振動を抑制し、その結果、回路基板の騒音を低減することができる積層コンデンサ内蔵基板を提供することを目的とする。
上記目的を達成するため、本発明の積層コンデンサ内蔵基板は、回路基板と、上記回路基板の一方主面に実装された積層コンデンサと、上記回路基板の上記一方主面上に設けられた第１樹脂層と、上記第１樹脂層上に設けられ、上記積層コンデンサを埋設する第２樹脂層と、を備え、上記第１樹脂層のヤング率は、上記第２樹脂層のヤング率よりも低いことを特徴とする。
本発明の積層コンデンサ内蔵基板では、回路基板が、第１樹脂層及び第２樹脂層によって完全に覆われているため、積層コンデンサの歪みに起因する振動が、回路基板だけでなく、第１樹脂層及び第２樹脂層にも伝わる。したがって、回路基板側に伝わる振動と樹脂層側に伝わる振動とが相互に打ち消されることになる。さらに、回路基板と第２樹脂層との間に第１樹脂層が設けられているため、ヤング率の相対的に低い第１樹脂層によって振動が吸収されることになる。以上より、内蔵基板全体の振動を小さくすることができ、その結果、回路基板の騒音を低減することができる。
本発明の積層コンデンサ内蔵基板においては、上記第１樹脂層は、上記積層コンデンサを覆うように上記積層コンデンサの上面及び側面にも設けられていることが好ましい。
ヤング率の相対的に低い第１樹脂層が積層コンデンサの上面及び側面にも設けられていると、積層コンデンサの歪みに起因する振動が第１樹脂層によって吸収されるため、内蔵基板全体の振動をさらに小さくすることができる。
本発明の積層コンデンサ内蔵基板においては、上記第１樹脂層のヤング率をＥ１［ＧＰａ］、上記第２樹脂層のヤング率をＥ２［ＧＰａ］としたとき、Ｅ１／Ｅ２＜０．５であることが好ましい。
第２樹脂層のヤング率Ｅ２に対する第１樹脂層のヤング率Ｅ１の割合を上記範囲にすることにより、第１樹脂層と第２樹脂層との間でヤング率の差を大きくすることができるため、内蔵基板全体の振動をより抑えることができる。
本発明の積層コンデンサ内蔵基板においては、上記第１樹脂層の厚みは、上記積層コンデンサの厚み未満であることが好ましい。
本発明の積層コンデンサ内蔵基板においては、上記第１樹脂層及び上記第２樹脂層は、いずれもエポキシ樹脂を含むことが好ましい。
本発明によれば、設計の自由度を損なうことなく、内蔵基板全体の振動を抑制し、その結果、回路基板の騒音を低減することができる積層コンデンサ内蔵基板を提供することができる。
図１は、本発明の一実施形態に係る積層コンデンサ内蔵基板を模式的に示す断面図である。 図２は、本発明の他の実施形態に係る積層コンデンサ内蔵基板を模式的に示す断面図である。 図３は、各実施例及び比較例における積層コンデンサ内蔵基板の構成をまとめた表である。 図４は、各実施例及び比較例における積層コンデンサ内蔵基板の振動量を示すシミュレーション結果である。
以下、本発明の積層コンデンサ内蔵基板について説明する。
しかしながら、本発明は、以下の構成に限定されるものではなく、本発明の要旨を変更しない範囲において適宜変更して適用することができる。
なお、以下において記載する本発明の個々の望ましい構成を２つ以上組み合わせたものもまた本発明である。
以下の実施形態では、積層コンデンサが積層セラミックコンデンサである場合について説明するが、積層コンデンサの誘電体材料は、電圧の印加により歪みが発生し得るものであればセラミック材料に限定されない。例えば、セラミック材料以外の誘電体材料として樹脂材料を用いた積層コンデンサである積層型金属化フィルムコンデンサ等に対しても、本発明を適用することができる。
図１は、本発明の一実施形態に係る積層コンデンサ内蔵基板を模式的に示す断面図である。
図１に示す積層コンデンサ内蔵基板１は、回路基板１０と、積層セラミックコンデンサ２０と、第１樹脂層３１と、第２樹脂層３２とを備えている。図１には示していないが、第２樹脂層３２の表面には、導電部がさらに設けられていてもよい。
積層セラミックコンデンサ２０は、回路基板１０の一方主面１０ａに実装されている。第１樹脂層３１は、回路基板１０の一方主面１０ａ上に設けられている。第２樹脂層３２は、第１樹脂層３１上に設けられており、積層セラミックコンデンサ２０を埋設している。
図１において、積層セラミックコンデンサ２０は、全体として直方体形状を有しており、素体２１と、一対の外部電極２２及び２３とを含んでいる。
積層セラミックコンデンサを構成する素体は、直方体形状を有しており、所定方向に沿って交互に積層された誘電体層及び内部電極層にて構成されている。誘電体層は、例えば、チタン酸バリウム（ＢａＴｉＯ３）を主成分とするセラミック材料にて形成されている。一方、内部電極層は、例えば、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｇ－Ｐｄ合金、Ａｕ等の金属材料にて形成されている。
素体は、誘電体層となるセラミックシート（いわゆるグリーンシート）の表面に内部電極層となる導電性ペーストが印刷された素材シートを複数準備し、これら複数の素材シートを積層して圧着及び焼成することによって作製される。
なお、誘電体層の材質は、上述したチタン酸バリウムを主成分とするセラミック材料に限られず、他の高誘電率のセラミック材料（例えば、ＣａＴｉＯ３、ＳｒＴｉＯ３、ＣａＺｒＯ３等を主成分とするもの）であってもよい。また、内部電極層の材質も、上述した金属材料に限られず、他の導電材料であってもよい。
積層セラミックコンデンサを構成する外部電極は、素体の両端部を覆っており、互いに離隔している。外部電極は、導電膜にて構成されている。
外部電極は、例えば焼結金属層とめっき層との積層膜にて構成される。焼結金属層は、例えばＣｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｇ－Ｐｄ合金、Ａｕ等のペーストを焼き付けることで形成される。めっき層は、例えばＮｉめっき層とこれを覆うＳｎめっき層とによって構成される。めっき層は、これに代えてＣｕめっき層又はＡｕめっき層であってもよい。また、外部電極は、めっき層のみによって構成されていてもよい。
さらに、外部電極は、導電性樹脂ペーストを用いて形成することも可能である。導電性樹脂ペーストを用いた場合には、導電性樹脂ペーストに含まれる樹脂成分が素体において発生した振動を吸収する効果を発揮するため、素体から外部に伝播する振動を効果的に減衰させることが可能になり、騒音の低減に有利である。
図１において、回路基板１０は、全体として平板状の形状を有しており、複数の絶縁層１１、１２及び１３を備えている。
回路基板１０は、さらに、導電パターンとしてのランド１４及び１５と、配線導体１６とを備えている。ランド１４及び１５は、絶縁層１１の表面に設けられており、絶縁層１１上のランド１４及び１５に積層セラミックコンデンサ２０が実装されている。積層セラミックコンデンサ２０には、回路基板１０の導電パターンを通じて電圧が印加されることになる。
回路基板を構成する絶縁層の材質としては、エポキシ樹脂、ポリイミド樹脂等の樹脂材料やアルミナ等のセラミック材料からなるもの、あるいはこれらに無機材料又は有機材料からなるフィラー等が添加されたもの等を用いることができる。絶縁層は、熱硬化性樹脂等の樹脂材料を含むことが好ましく、ガラス織布にエポキシ樹脂を含浸させたガラスエポキシ樹脂を含むことがより好ましい。
回路基板を構成する絶縁層のヤング率は特に限定されないが、１５ＧＰａ以上、３０ＧＰａ以下であることが好ましい。
絶縁層のヤング率は、後述する第１樹脂層等の樹脂層のヤング率と同様の方法により算出することができる。
回路基板を構成する絶縁層の厚みは特に限定されないが、振動を抑制する観点からは、１５μｍ以上であることが好ましく、１０００μｍ以下であることが好ましい。
回路基板は、例えば、一括積層工法又はビルドアップ工法によって形成することができる。一括積層工法によって回路基板を形成する場合、まず、それぞれ導電パターンが形成された複数の絶縁層を準備する。そして、各絶縁層を積層し、圧着した後、樹脂材料を熱硬化したり、セラミック材料を焼成したりすることにより回路基板を形成する。また、ビルドアップ工法によって回路基板を形成する場合、まず、ガラスエポキシ樹脂基板等の支持基板を準備し、支持基板の両面にプリプレグ等の接着層を介して導電層を形成する。そして、フォトリソグラフィやレジスト膜を用いた導電層のパターニングによる導電パターンの形成と、絶縁層の積層とを繰り返すことにより回路基板を形成する。
図１において、ランド１４及び１５は、積層セラミックコンデンサ２０が実装される側の回路基板１０の一方主面１０ａにおいて互いに離隔して位置している。ランド１４及び１５は、導電パターンの一部に該当し、積層セラミックコンデンサ２０の外部電極２２及び２３に応じて絶縁層１１上に並んでいる。ランド１４及び１５の材質としては、各種の導電材料が利用でき、一般的には銅箔等の金属材料が好適に利用される。
積層セラミックコンデンサ２０の外部電極２２と、回路基板１０に設けられたランド１４とは、導電性の接合部材によって接合される。同様に、積層セラミックコンデンサ２０の外部電極２３と、回路基板１０に設けられたランド１５とは、導電性の接合部材によって接合される。これらの接合部材としては、例えば導電性接着剤又は半田を用いることができる。ここで、接合部材として導電性接着剤を用いた場合には、導電性接着剤に含まれる樹脂成分が積層セラミックコンデンサにおいて発生した振動を吸収する効果を発揮するため、積層セラミックコンデンサから外部に伝播する振動を効果的に減衰させることが可能になり、騒音の低減に有利である。
図１において、第１樹脂層３１は、積層セラミックコンデンサ２０が実装されている側の回路基板１０の一方主面１０ａの全体に設けられている。
このように、本発明の積層コンデンサ内蔵基板において、第１樹脂層は、積層セラミックコンデンサが実装されている側の回路基板の主面全体に設けられていることが好ましい。すなわち、積層セラミックコンデンサが実装されている側の回路基板の主面は、第１樹脂層によって覆われていることが好ましい。
図２は、本発明の他の実施形態に係る積層コンデンサ内蔵基板を模式的に示す断面図である。
図２に示す積層コンデンサ内蔵基板２では、第１樹脂層３１は、積層セラミックコンデンサ２０を覆うように積層セラミックコンデンサ２０の上面及び側面にも設けられている。
本発明の積層コンデンサ内蔵基板において、第１樹脂層は、図１に示すように、積層セラミックコンデンサの一部と接していればよいが、図２に示すように、積層セラミックコンデンサを覆うように積層セラミックコンデンサの上面及び側面にも設けられていることが好ましく、積層セラミックコンデンサの上面及び側面の全体に設けられていることがより好ましい。
第１樹脂層のヤング率は、第２樹脂層のヤング率よりも低い。
第１樹脂層のヤング率は、第２樹脂層のヤング率よりも低い限り特に限定されないが、振動を抑える観点からは、１０ＧＰａ未満であることが好ましく、３ＧＰａ未満であることがより好ましい。また、第１樹脂層のヤング率は、０．０１ＧＰａ以上であることが好ましく、０．０５ＧＰａ以上であることがより好ましい。
第１樹脂層等の樹脂層のヤング率は、ＪＩＳ　Ｋ　７１６１に基づき、幅２５ｍｍ×長さ１５０ｍｍの試験片を用いて算出することができる。
第１樹脂層の材質としては、エポキシ樹脂、ポリイミド樹脂、ウレタン樹脂等の樹脂材料からなるもの、又は、これらの樹脂材料に無機材料又は有機材料からなるフィラー等が添加されたもの等を用いることができる。第１樹脂層は、熱硬化性樹脂材料を含むことが好ましく、エポキシ樹脂を含むことがより好ましい。
第１樹脂層等の樹脂層のヤング率は、例えば、ガラスやシリカ等からなるフィラーの含有量により制御することができる。具体的には、フィラーの含有量を多くすることによってヤング率を高めることができる。また、第１樹脂層等の樹脂層のヤング率は、樹脂材料の種類を変更することによっても制御することができる。
第１樹脂層のヤング率をＥ１［ＧＰａ］、第２樹脂層のヤング率をＥ２［ＧＰａ］としたとき、振動を抑える観点からは、Ｅ１／Ｅ２＜０．５であることが好ましく、Ｅ１／Ｅ２＜０．３３であることがより好ましい。
第１樹脂層の厚みは特に限定されないが、積層セラミックコンデンサの厚み未満であることが好ましく、積層セラミックコンデンサの厚みの１／２以下であることがより好ましい。具体的には、第１樹脂層の厚みは、３００μｍ以下であることが好ましく、２００μｍ以下であることがより好ましい。また、第１樹脂層の厚みは、５０μｍ以上であることが好ましい。
なお、第１樹脂層が積層セラミックコンデンサの上面及び側面にも設けられている場合、積層セラミックコンデンサの上面及び側面上の第１樹脂層の厚みは、回路基板上の第１樹脂層の厚みと同じであることが好ましい。
樹脂層の合計厚みをｔ０［μｍ］、第１樹脂層の厚みをｔ１［μｍ］としたとき、振動を抑える観点からは、ｔ１／ｔ０≧０．０３であることが好ましく、ｔ１／ｔ０≧０．１６であることがより好ましい。また、ｔ１／ｔ０≦０．８５であることが好ましい。
図１において、第２樹脂層３２は、積層セラミックコンデンサ２０を直接埋設している。すなわち、積層セラミックコンデンサ２０は、第２樹脂層３２によって直接覆われている。
しかし、本発明の積層コンデンサ内蔵基板において、第２樹脂層は、積層セラミックコンデンサを直接埋設していなくてもよく、図２に示すように、第１樹脂層によって覆われた積層セラミックコンデンサを埋設していてもよい。
第２樹脂層の材質としては、第１樹脂層と同様、エポキシ樹脂、ポリイミド樹脂、ウレタン樹脂等の樹脂材料からなるもの、又は、これらの樹脂材料に無機材料又は有機材料からなるフィラー等が添加されたもの等を用いることができる。第２樹脂層は、第１樹脂層と同じ熱硬化性樹脂材料を含むことが好ましく、エポキシ樹脂を含むことがより好ましい。具体的には、ガラスやシリカ等からなるフィラーの含有量が第１樹脂層よりも多いエポキシ樹脂を第２樹脂層の材質として用いることが好ましい。一方、第１樹脂層の材質としては、上記フィラーを含有しないエポキシ樹脂を用いてもよいし、上記フィラーの含有量が第２樹脂層よりも少ないエポキシ樹脂を用いてもよい。
第２樹脂層のヤング率は、第１樹脂層のヤング率よりも高い限り特に限定されないが、１０ＧＰａ以上であることが好ましく、１５ＧＰａ以上であることがより好ましい。また、第２樹脂層のヤング率は、３０ＧＰａ以下であることが好ましく、２５ＧＰａ以下であることがより好ましい。
第２樹脂層の厚みは、積層セラミックコンデンサを埋設できる厚みであればよく、積層セラミックコンデンサの厚み及び第１樹脂層の厚みによって適宜選択することができる。
例えば、第２樹脂層の厚みは、１ｍｍ以下であることが好ましく、８００μｍ以下であることがより好ましい。また、第２樹脂層の厚みは、５００μｍ以上であることが好ましい。
なお、第２樹脂層の厚みとは、積層セラミックコンデンサが設けられていない部分の厚みであり、回路基板上の第１樹脂層上に設けられた第２樹脂層の厚みを意味する。
第１樹脂層及び第２樹脂層は、例えば、以下の方法によって形成することができる。まず、積層セラミックコンデンサが実装された回路基板を準備する。別途、第１の樹脂（例えばエポキシ樹脂）、及び、第１の樹脂よりも高いヤング率を有する第２の樹脂（例えばフィラーを添加したエポキシ樹脂）を準備する。第１の樹脂及び第２の樹脂は液体状であることが好ましく、第２の樹脂は第１の樹脂より粘性を高くすることが好ましい。次に、積層セラミックコンデンサが実装されている側の回路基板の主面上に第１の樹脂を塗布した後、第１の樹脂を硬化させることにより、第１樹脂層を回路基板の一方主面上に形成する。この際、積層セラミックコンデンサの上面及び側面にも第１樹脂層を形成してもよい。続いて、積層セラミックコンデンサを完全に覆うように第２の樹脂を第１樹脂層上に塗布した後、第２の樹脂を硬化させることにより、積層セラミックコンデンサを埋設する第２樹脂層を形成する。
なお、第１の樹脂及び第２の樹脂はシート状であってもよい。この場合、積層セラミックコンデンサが実装されている側の回路基板の主面上に第１の樹脂シートを配置し、第２の樹脂シートを第１の樹脂シート上に配置した後、これらの樹脂シートを硬化させることにより第１樹脂層及び第２樹脂層を形成することができる。
また、第２樹脂層を形成した後、第２樹脂層の表面を平坦にするために研削処理を行ってもよい。
図１及び図２に示す積層コンデンサ内蔵基板の構造は一例にすぎず、積層セラミックコンデンサが実装された回路基板の一方主面上に、ヤング率の相対的に低い第１樹脂層が設けられ、第１樹脂層上に、ヤング率の相対的に高い第２樹脂層が積層セラミックコンデンサを埋設するように設けられている限り、樹脂層の積層数や回路基板の構成等については種々に変更することができる。
例えば、第１樹脂層は第２樹脂層と隣接していなくてもよく、第１樹脂層のヤング率よりも低いヤング率を有する樹脂層が第１樹脂層及び第２樹脂層の間に配置されていてもよい。また、第２樹脂層上には、他の樹脂層が設けられていてもよい。
以上、本発明の実施形態について説明したが、本発明の積層コンデンサ内蔵基板は、上記実施形態に限定されるものではない。
本発明の積層コンデンサ内蔵基板においては、積層コンデンサに交流電圧、又は、交流成分が重畳された直流電圧が印加された場合、内蔵基板全体の振動を抑制し、その結果、回路基板の騒音を低減することができる。したがって、本発明の積層コンデンサ内蔵基板を構成する回路基板は、交流電圧、又は、交流成分が重畳された直流電圧が印加される導電パターンが形成された基板、特に、積層コンデンサへの印加電圧が可聴周波数域である２０Ｈｚ以上２０，０００Ｈｚ以下の周波数で変動する導電パターンが形成された基板であることが好ましい。
これまでは、回路基板の一方主面に１つの積層コンデンサが実装された場合について説明してきたが、本発明の積層コンデンサ内蔵基板においては、回路基板の一方主面に複数の積層コンデンサが実装されていてもよい。また、回路基板には、積層コンデンサ以外の電子部品が実装されていてもよい。
以下、本発明の積層コンデンサ内蔵基板をより具体的に開示した実施例を示す。なお、本発明は、これらの実施例のみに限定されるものではない。
図３は、各実施例及び比較例における積層コンデンサ内蔵基板の構成をまとめた表である。比較例１～比較例３では、積層セラミックコンデンサは樹脂層によって埋設されていないが、便宜上、積層コンデンサ内蔵基板と呼ぶ。
各実施例及び比較例においては、１００５サイズ（１．０ｍｍ×０．５ｍｍ、厚み：０．５ｍｍ）、容量１０μＦの積層セラミックコンデンサを使用し、回路基板上の銅ランド（厚み：０．０１８ｍｍ）に積層セラミックコンデンサが実装されている。
また、回路基板は、絶縁層としてガラスエポキシ樹脂層（ヤング率：２５ＧＰａ）を備える。
各実施例及び比較例において、樹脂層の構成は、以下のとおりである。
比較例１：回路基板の主面上に樹脂層が設けられていない。
比較例２：回路基板の主面上に第１エポキシ樹脂層Ｌ１（ヤング率：１ＧＰａ、以下同じ）が設けられている。積層セラミックコンデンサの上面及び側面には第１エポキシ樹脂層Ｌ１が設けられていない。
比較例３：積層セラミックコンデンサの上面及び側面に第１エポキシ樹脂層Ｌ１が設けられている。回路基板の主面上には第１エポキシ樹脂層Ｌ１が設けられていない。
比較例４：回路基板の主面上に、積層セラミックコンデンサを埋設する第２エポキシ樹脂層Ｌ２（ヤング率：１５ＧＰａ、以下同じ）が設けられている。
実施例１：回路基板の主面上に第１エポキシ樹脂層Ｌ１が設けられ、第１エポキシ樹脂層Ｌ１上に、積層セラミックコンデンサを埋設する第２エポキシ樹脂層Ｌ２が設けられている。積層セラミックコンデンサの上面及び側面には第１エポキシ樹脂層Ｌ１が設けられていない。
実施例２：回路基板の主面上に加えて、積層セラミックコンデンサの上面及び側面に第１エポキシ樹脂層Ｌ１が設けられ、第１エポキシ樹脂層Ｌ１上に、積層セラミックコンデンサを埋設する第２エポキシ樹脂層Ｌ２が設けられている。
図３には、第１エポキシ樹脂層Ｌ１の厚みｔ１及びｔ３、第２エポキシ樹脂層Ｌ２の厚みｔ２、回路基板の絶縁層であるガラスエポキシ樹脂層の厚みｔ４、並びに、ガラスエポキシ樹脂層、第１エポキシ樹脂層Ｌ１及び第２エポキシ樹脂層Ｌ２の合計厚みＴを記載している。
各実施例及び比較例における積層コンデンサ内蔵基板に対して、有限要素法による振動解析を実施した。
図４は、各実施例及び比較例における積層コンデンサ内蔵基板の振動量を示すシミュレーション結果である。
図４より、回路基板の主面上に樹脂層を設けない比較例１では振動量が４４ｎｍであったのに対して、ヤング率の相対的に低い第１エポキシ樹脂層を回路基板の主面上に設けた比較例２、及び、ヤング率の相対的に低い第１エポキシ樹脂層を積層セラミックコンデンサの上面及び側面に設けた比較例３では、振動量が比較例１よりも大きくなった。これは、積層セラミックコンデンサの歪みに起因する振動が、ヤング率の相対的に高い絶縁層に加えて、ヤング率の相対的に低い第１エポキシ樹脂層にも伝わってしまうため、樹脂層を設けない場合よりも大きく振動することになったためと推測される。
一方、積層セラミックコンデンサを埋設するようにヤング率の相対的に高い第２エポキシ樹脂層を回路基板の主面上に設けた比較例４では、振動量は比較例１よりも小さくなった。これは、第２エポキシ樹脂層によって積層セラミックコンデンサが完全に覆われることによって、積層セラミックコンデンサの歪みに起因する振動が、回路基板の絶縁層だけでなく第２エポキシ樹脂層にも伝わるようになり、両側に伝わる振動が相互に打ち消されたためと推測される。
実施例１及び実施例２では、ヤング率の相対的に低い第１エポキシ樹脂層をヤング率の相対的に高い第２エポキシ樹脂層と回路基板の絶縁層との間に設けることによって、比較例２及び比較例３とは異なり、振動量を比較例４よりも小さくすることができた。これは、ヤング率の相対的に低い第１エポキシ樹脂層によって振動がさらに抑えられたためと推測される。
１，２　積層コンデンサ内蔵基板
１０　回路基板
１０ａ　一方主面（積層セラミックコンデンサが実装されている主面）
１１，１２，１３　絶縁層
１４，１５　ランド
１６　配線導体
２０　積層セラミックコンデンサ
２１　素体
２２，２３　外部電極
３１　第１樹脂層
３２　第２樹脂層
 

Claims (5)

  1. 回路基板と、
    前記回路基板の一方主面に実装された積層コンデンサと、
    前記回路基板の前記一方主面上に設けられた第１樹脂層と、
    前記第１樹脂層上に設けられ、前記積層コンデンサを埋設する第２樹脂層と、を備え、
    前記第１樹脂層のヤング率は、前記第２樹脂層のヤング率よりも低いことを特徴とする積層コンデンサ内蔵基板。
  2. 前記第１樹脂層は、前記積層コンデンサを覆うように前記積層コンデンサの上面及び側面にも設けられている請求項１に記載の積層コンデンサ内蔵基板。
  3. 前記第１樹脂層のヤング率をＥ１［ＧＰａ］、前記第２樹脂層のヤング率をＥ２［ＧＰａ］としたとき、Ｅ１／Ｅ２＜０．５である請求項１又は２に記載の積層コンデンサ内蔵基板。
  4. 前記第１樹脂層の厚みは、前記積層コンデンサの厚み未満である請求項１～３のいずれか１項に記載の積層コンデンサ内蔵基板。
  5. 前記第１樹脂層及び前記第２樹脂層は、いずれもエポキシ樹脂を含む請求項１～４のいずれか１項に記載の積層コンデンサ内蔵基板。
     
PCT/JP2017/008248 2016-03-18 2017-03-02 積層コンデンサ内蔵基板 WO2017159377A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US16/134,061 US20190037696A1 (en) 2016-03-18 2018-09-18 Multilayer capacitor built-in substrate

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-055588 2016-03-18
JP2016055588 2016-03-18

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US16/134,061 Continuation US20190037696A1 (en) 2016-03-18 2018-09-18 Multilayer capacitor built-in substrate

Publications (1)

Publication Number Publication Date
WO2017159377A1 true WO2017159377A1 (ja) 2017-09-21

Family

ID=59851444

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2017/008248 WO2017159377A1 (ja) 2016-03-18 2017-03-02 積層コンデンサ内蔵基板

Country Status (2)

Country Link
US (1) US20190037696A1 (ja)
WO (1) WO2017159377A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020043331A (ja) * 2018-09-13 2020-03-19 サムソン エレクトロ−メカニックス カンパニーリミテッド． 積層型キャパシタ
US11626363B2 (en) * 2016-12-29 2023-04-11 Adeia Semiconductor Bonding Technologies Inc. Bonded structures with integrated passive component
US11901281B2 (en) 2019-03-11 2024-02-13 Adeia Semiconductor Bonding Technologies Inc. Bonded structures with integrated passive component

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009081279A (ja) * 2007-09-26 2009-04-16 Sanyo Electric Co Ltd 混成集積回路装置
JP2011171436A (ja) * 2010-02-17 2011-09-01 Tdk Corp 電子部品内蔵モジュール及び電子部品内蔵モジュールの製造方法
WO2016035590A1 (ja) * 2014-09-01 2016-03-10 株式会社 村田製作所 電子部品内蔵基板

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4645233B2 (ja) * 2005-03-03 2011-03-09 パナソニック株式会社 弾性表面波装置
JP5278623B2 (ja) * 2010-10-01 2013-09-04 住友ベークライト株式会社 光導波路モジュール、光導波路モジュールの製造方法および電子機器
JP5617028B2 (ja) * 2011-02-21 2014-10-29 パナソニック株式会社 金属張積層板、及びプリント配線板
WO2013140903A1 (ja) * 2012-03-19 2013-09-26 株式会社村田製作所 セラミック電子部品
JP2015220241A (ja) * 2014-05-14 2015-12-07 株式会社村田製作所 電子部品モジュール

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009081279A (ja) * 2007-09-26 2009-04-16 Sanyo Electric Co Ltd 混成集積回路装置
JP2011171436A (ja) * 2010-02-17 2011-09-01 Tdk Corp 電子部品内蔵モジュール及び電子部品内蔵モジュールの製造方法
WO2016035590A1 (ja) * 2014-09-01 2016-03-10 株式会社 村田製作所 電子部品内蔵基板

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11626363B2 (en) * 2016-12-29 2023-04-11 Adeia Semiconductor Bonding Technologies Inc. Bonded structures with integrated passive component
JP2020043331A (ja) * 2018-09-13 2020-03-19 サムソン エレクトロ−メカニックス カンパニーリミテッド． 積層型キャパシタ
JP7279894B2 (ja) 2018-09-13 2023-05-23 サムソン エレクトロ－メカニックス カンパニーリミテッド． 積層型キャパシタ
US11901281B2 (en) 2019-03-11 2024-02-13 Adeia Semiconductor Bonding Technologies Inc. Bonded structures with integrated passive component

Also Published As

Publication number Publication date
US20190037696A1 (en) 2019-01-31

Similar Documents

Publication Publication Date Title
JP6395002B2 (ja) 積層セラミックキャパシタの回路基板実装構造
JP5884653B2 (ja) 実装構造
JP5804577B2 (ja) 積層セラミックキャパシタ、その実装基板及び製造方法
KR102538906B1 (ko) 복합 전자부품 및 그 실장 기판
KR101525689B1 (ko) 적층 세라믹 전자 부품 및 적층 세라믹 전자 부품의 실장 기판
JP5664597B2 (ja) 実装構造及び実装方法
CN108155006B (zh) 电子部件
JP5725062B2 (ja) 電子部品、それに含まれる基板型の端子、および、電子部品の実装構造
KR101972797B1 (ko) 전자부품 내장 기판
KR20160139409A (ko) 적층 세라믹 전자 부품 및 그 실장 기판
JP2014027085A (ja) 電子部品
KR20160041662A (ko) 전자 부품 및 이의 제조 방법
JP2012248846A (ja) 積層セラミックコンデンサの回路基板の実装構造
KR20150089277A (ko) 적층 세라믹 전자 부품 및 그 실장 기판
WO2017159377A1 (ja) 積層コンデンサ内蔵基板
JP2016034047A (ja) 実装構造
JP2016001695A (ja) 積層コンデンサ、これを含む積層コンデンサ連および積層コンデンサ実装体
JP6677352B2 (ja) Ｌｃフィルタ
KR20210130648A (ko) 적층 세라믹 콘덴서
KR102414842B1 (ko) 적층형 전자 부품
JP2014072516A (ja) 積層セラミック電子部品
KR20210130645A (ko) 적층 세라믹 콘덴서
JP2009059888A (ja) 積層セラミックコンデンサ
WO2017159386A1 (ja) 実装構造体、及び、積層コンデンサ内蔵基板
KR102189803B1 (ko) 커패시터 부품

Legal Events

Date Code Title Description
NENP Non-entry into the national phase

Ref country code: DE

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17766380

Country of ref document: EP

Kind code of ref document: A1

122 Ep: pct application non-entry in european phase

Ref document number: 17766380

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP