JP6677352B2 - Ｌｃフィルタ - Google Patents

Description

本発明は、インダクタ電極を使って構成された少なくとも１つのインダクタと、少なくとも１つのキャパシタ電極と、を備えた積層型素子に関する。

また、本発明は、上記積層型素子を使って作製されたＬＣフィルタに関する。

積層体の内部に、インダクタとキャパシタとを形成したＬＣフィルタが、通信機器などの電子機器に広く使用されている。そのようなＬＣフィルタが、特許文献１（特開２０１３-２１４４９号公報）に開示されている。図１６（Ａ）に、特許文献１に開示されたＬＣフィルタ（ローパスフィルタ）１１００を示す。

ＬＣフィルタ１１００は、複数の基材層（絶縁体層）１０１ａ〜１０１ｊが積層された積層体１０２を備えている。基材層１０１ａ〜１０１ｊの層間に、必要に応じて、インダクタ電極（コイル導体）１０３やキャパシタ電極（コンデンサ導体）１０４が形成されている。

ＬＣフィルタ１１００は、複数のインダクタ電極１０３がビア電極（ビアホール導体）１０５によって接続されて、積層体１０２の内部にインダクタが構成されている。また、ＬＣフィルタ１１００は、対向する１対のキャパシタ電極１０４によって、積層体１０２の内部にキャパシタが構成されている。この結果、ＬＣフィルタ１１００は、図１６（Ｂ）に示す等価回路からなるＬＣフィルタ（ローパスフィルタ）を構成している。

特開２０１３-２１４４９号公報

ＬＣフィルタ１１００は、積層体１０２の内部に、インダクタを構成する全てのインダクタ電極１０３と、キャパシタを構成する全てのキャパシタ電極１０４とが形成されているため、インダクタ電極１０３およびキャパシタ電極１０４の配置（配置の設計）が難しかった。すなわち、積層体１０２の内部に、全てのインダクタ電極１０３と全てのキャパシタ電極１０４とを、相互に干渉しないように配置し、かつ、相互に干渉しないように外部に引き出さなければならないため、積層体１０２の内部の電極の配置が難しかった。また、ＬＣフィルタ１１００は、積層体１０２の内部に、全てのインダクタ電極１０３と全てのキャパシタ電極１０４とを、相互に干渉しないように配置し、かつ、相互に干渉しないように外部に引き出すために、積層体１０２が大型化してしまう場合があった。

また、ＬＣフィルタ１１００は、外部から内部へのノイズの侵入、および、内部から外部へのノイズの放射に対して、何ら対策が講じられていなかった。そのため、ＬＣフィルタ１１００は、外部から内部に浸入したノイズによって誤作動する虞や、内部から外部に放出されたノイズによって隣接して実装された他の電子部品の機能に影響を与える虞があった。

本発明のＬＣフィルタは、上述した従来の課題を解決するために、複数の基材層が積層され、実装面と、天面と、実装面と天面とを繋ぐ複数の側面とを含む外表面を有する積層体と、基材層の層間に形成された、少なくとも１つのインダクタ電極と、外表面に形成された、少なくとも１つのキャパシタ電極と、外表面に形成された、外部に接続するための少なくとも２つの外部端子と、を備え、インダクタ電極を使って、少なくとも１つのインダクタが構成され、２つの外部端子の間にインダクタが接続され、かつ、少なくとも１つのインダクタとキャパシタ電極とが接続された積層型素子と、金属シールドと、を備え、金属シールドは、積層型素子を覆うように配置され、金属シールドと、積層型素子のキャパシタ電極との間に発生する容量によりキャパシタが構成され、金属シールドとキャパシタ電極との間に、さらに樹脂が設けられたものとした。

この場合には、樹脂の有する誘電率に応じて、金属シールドとキャパシタ電極との間に大きな容量を発生させることができる。

あるいは、本発明の別の実施態様に係るＬＣフィルタは、複数の基材層が積層され、実装面と、天面と、実装面と天面とを繋ぐ複数の側面とを含む外表面を有する積層体と、基材層の層間に形成された、少なくとも１つのインダクタ電極と、外表面に形成された、または、インダクタ電極よりも天面側の基材層の層間に形成された、少なくとも１つのキャパシタ電極と、外表面に形成された、外部に接続するための少なくとも２つの外部端子と、を備え、インダクタ電極を使って、少なくとも１つのインダクタが構成され、２つの外部端子の間にインダクタが接続され、かつ、少なくとも１つのインダクタとキャパシタ電極とが接続された積層型素子と、金属シールドと、を備え、金属シールドは、積層型素子を覆うように配置され、金属シールドと、積層型素子のキャパシタ電極との間に発生する容量によりキャパシタが構成され、金属シールドとキャパシタ電極との間を、空間（空気）にした。この場合には、金属シールドとキャパシタ電極との間に、容易に容量を発生させることができる。なお、この場合には、金属シールドとして、たとえば、1枚の金属板を加工して作製された金属構造体を用いることができる。

さらに基板を備え、積層型素子を基板に実装してもよい。この場合において、基板の下側主面にグランド端子が形成され、金属シールドがグランド端子に接続されることも好ましい。この場合には、金属シールドによるノイズ抑制機能が向上する。

本発明の積層型素子は、キャパシタ電極に対向させて金属シールドを配置し、キャパシタ電極と金属シールドとの間に容量を発生させることによって、容易にＬＣフィルタを作製することができる。

また、本発明の積層型素子は、当該積層型素子を使用して作製するＬＣフィルタが備えるキャパシタの１対のキャパシタ電極のうち、一方のキャパシタ電極のみを備えたものであるため、積層体の内部において、インダクタ電極とキャパシタ電極とが干渉しにくい。したがって、本発明の積層型素子は、積層体の内部の電極の配置（配置の設計）が容易である。なお、特に、キャパシタ電極を積層体の外表面に形成した場合には、積層体の内部においてインダクタ電極とキャパシタ電極とが干渉しないため、積層体の内部の電極の配置がさらに容易になる。また、本発明の積層型素子は、積層体の内部の電極の配置が容易であるため、積層体を小型化できる場合がある。

また、本発明のＬＣフィルタは、本発明の積層型素子を使用して、容易に作製することができる。

また、本発明のＬＣフィルタは、金属シールドによって、外部から内部へのノイズの侵入、および、内部から外部へのノイズの放射が抑制されている。

図１（Ａ）は、第１実施形態にかかる積層型素子１００を天面側から見た斜視図である。図１（Ｂ）は、積層型素子１００を実装面側から見た斜視図である。 図２は、積層型素子１００の分解斜視図である。 図３（Ａ）は、積層型素子１００の断面図である。図３（Ｂ）は、積層型素子１００の等価回路図である。 図４（Ａ）は、第１実施形態にかかるＬＣフィルタ１５０の断面図である。図４（Ｂ）は、ＬＣフィルタ１５０の等価回路図である。 図５（Ａ）は、ＬＣフィルタ１５０の周波数特性図である。図５（Ｂ）は、封止樹脂１３の厚みを変化させた場合のＬＣフィルタ１５０の周波数特性図である。 図６は、第２実施形態にかかるＬＣフィルタ２５０の断面図である。 図７は、第３実施形態にかかる積層型素子３００の分解斜視図である。 図８（Ａ）は、積層型素子３００の断面図である。図８（Ｂ）は、積層型素子３００の等価回路図である。 図９は、第４実施形態にかかる積層型素子４００の断面図である。 図１０は、第５実施形態にかかる積層型素子５００の断面図である。 図１１（Ａ）は、第６実施形態にかかる積層型素子６００の断面図である。図１１（Ｂ）は、積層型素子６００の等価回路図である。 図１２（Ａ）は、第７実施形態にかかる積層型素子７００の断面図である。図１２（Ｂ）は、積層型素子７００の等価回路図である。 図１３は、第８実施形態にかかる積層型素子８００の断面図である。 図１４は、第９実施形態にかかる積層型素子９００の断面図である。 図１５は、第１０実施形態にかかる積層型素子１０００の断面図である。 図１６（Ａ）は、特許文献１に開示されたＬＣフィルタ１１００の分解斜視図である。図１６（Ｂ）は、ＬＣフィルタ１１００の等価回路図である。

以下、図面とともに、本発明を実施するための形態について説明する。

なお、各実施形態は、本発明の実施の形態を例示的に示したものであり、本発明が実施形態の内容に限定されることはない。また、異なる実施形態に記載された内容を組合せて実施することも可能であり、その場合の実施内容も本発明に含まれる。

［第１実施形態；積層型素子１００・ＬＣフィルタ１５０］
（積層型素子１００）
図１（Ａ）、（Ｂ）、図２、図３（Ａ）、（Ｂ）に、第１実施形態にかかる積層型素子１００を示す。ただし、図１（Ａ）は、天面側から見た積層型素子１００の斜視図である。図１（Ｂ）は、実装面側から見た積層型素子１００の斜視図である。図２は、積層型素子１００の分解斜視図である。図３（Ａ）は、積層型素子１００の断面図であり、図１（Ａ）の一点鎖線Ｘ−Ｘ部分を示している。図３（Ｂ）は、積層型素子１００の等価回路図である。

積層型素子１００は、基材層１ａ〜１ｆが積層された積層体２を備えている。本実施形態においては、全ての基材層１ａ〜１ｆが、磁性体セラミックによって作製されている。基材層１ａ〜１ｆは、焼成されて一体化されており、層と層との界面が不明確になっている場合がある。

積層体２は、実装面Ｂと、天面Ｕと、実装面Ｂと天面Ｕとを繋ぐ４つの側面Ｓとからなる外表面を有している。

図１（Ｂ）に示すように、積層体２の実装面Ｂに、１対の外部端子３ａ、３ｂが形成されている。本実施形態においては、外部端子３ａ、３ｂを、Ａｇによって形成した。ただし、外部端子３ａ、３ｂの材質は任意であり、他の種類の金属を使用してもよい。また、外部端子３ａ、３ｂの表面に、めっき層を形成してもよい。

図１（Ａ）に示すように、積層体２の天面Ｕに、キャパシタ電極４が形成されている。本実施形態においては、キャパシタ電極４を、Ａｇによって形成した。ただし、キャパシタ電極４の材質は任意であり、他の種類の金属を使用してもよい。また、キャパシタ電極４の表面に、めっき層を形成してもよい。

次に、図２、図３（Ａ）を参照して、基材層１ａ〜１ｆの詳細について説明する。

基材層１ａの下側主面に、上述した、外部端子３ａ、３ｂが形成されている。また、基材層１ａの両主面間を貫通して、ビア電極５ａ、５ｆが形成されている。さらに、基材層１ａの上側主面に、インダクタ電極６ａ、６ｅが形成されている。そして、ビア電極５ａが外部端子３ａとインダクタ電極６ａの一端とを接続し、ビア電極５ｆが外部端子３ｂとインダクタ電極６ｅの一端とを接続している。

基材層１ｂの両主面間を貫通して、ビア電極５ｂ、５ｇが形成されている。ビア電極５ｂはインダクタ電極６ａの他端に接続され、ビア電極５ｇはインダクタ電極６ｅの他端に接続されている。また、基材層１ｂの上側主面に、インダクタ電極６ｂ、６ｆが形成されている。インダクタ電極６ｂの一端がビア電極５ｂに接続され、インダクタ電極６ｆの一端がビア電極５ｇに接続されている。

基材層１ｃの両主面間を貫通して、ビア電極５ｃ、５ｈが形成されている。ビア電極５ｃはインダクタ電極６ｂの他端に接続され、ビア電極５ｈはインダクタ電極６ｆの他端に接続されている。また、基材層１ｃの上側主面に、インダクタ電極６ｃ、６ｇが形成されている。インダクタ電極６ｃの一端がビア電極５ｃに接続され、インダクタ電極６ｇの一端がビア電極５ｈに接続されている。

基材層１ｄの両主面間を貫通して、ビア電極５ｄ、５ｉが形成されている。ビア電極５ｄはインダクタ電極６ｃの他端に接続され、ビア電極５ｉはインダクタ電極６ｇの他端に接続されている。また、基材層１ｄの上側主面に、インダクタ電極６ｄ、６ｈが形成されている。インダクタ電極６ｄの一端がビア電極５ｄに接続され、インダクタ電極６ｈの一端がビア電極５ｉに接続されている。

基材層１ｅ、１ｆのそれぞれの両主面間を貫通して、ビア電極５ｅ、５ｊが形成されている。ビア電極５ｅはインダクタ電極６ｄの他端に接続され、ビア電極５ｊはインダクタ電極６ｈの他端に接続されている。また、基材層１ｆの上側主面に、上述した、キャパシタ電極４が形成されている。キャパシタ電極４に、ビア電極５ｅ、５ｊがそれぞれ接続されている。

本実施形態においては、ビア電極５ａ〜５ｊ、インダクタ電極６ａ〜６ｈを、Ａｇによって形成した。ただし、ビア電極５ａ〜５ｊ、インダクタ電極６ａ〜６ｈの材質は任意であり、他の種類の金属を使用してもよい。

基材層１ａ〜１ｆが積層され、一体化されて積層体２を形成することにより、積層体２の内部に、２つのインダクタＬ１、Ｌ２が構成される。

インダクタＬ１は、外部端子３ａを起点にし、キャパシタ電極４を終点にして、ビア電極５ａ、インダクタ電極６ａ、ビア電極５ｂ、インダクタ電極６ｂ、ビア電極５ｃ、インダクタ電極６ｃ、ビア電極５ｄ、インダクタ電極６ｄ、ビア電極５ｅを順に繋ぐ導電経路によって構成されている。

インダクタＬ２は、外部端子３ｂを起点にし、キャパシタ電極４を終点にして、ビア電極５ｆ、インダクタ電極６ｅ、ビア電極５ｇ、インダクタ電極６ｆ、ビア電極５ｈ、インダクタ電極６ｇ、ビア電極５ｉ、インダクタ電極６ｈ、ビア電極５ｊを順に繋ぐ導電経路によって構成されている。

以上の構成において、インダクタＬ１およびインダクタＬ２とキャパシタ電極４がそれぞれビア電極５ｅ、ビア電極５ｊで接続されるため、インダクタＬ１とインダクタＬ２の間に寄生インダクタを生じず、また、インダクタＬ１およびインダクタＬ２を流れる電流が面積の広いキャパシタ電極４を流れるため、内部配線の抵抗値を下げることができる。

以上の結果、積層型素子１００は、図３（Ｂ）に示す等価回路を有している。すなわち、外部端子３ａとキャパシタ電極４との間にインダクタＬ１が接続され、外部端子３ｂとキャパシタ電極４との間にインダクタＬ２が接続されている。

積層型素子１００は、キャパシタ電極４が積層体２の外表面（天面Ｕ）に形成されているため、積層体２の内部には、インダクタＬ１、Ｌ２のみが形成されている。したがって、積層型素子１００は、積層体２の内部の電極の配置が容易である。また、積層体２が、小型化されている。

また、積層型素子１００は、基材層１ａ〜１ｆが、磁性体セラミックによって作製されているため、インダクタＬ１、Ｌ２は、それぞれ、インダクタンス値が大きい。ただし、インダクタＬ１、Ｌ２のインダクタンス値はそれぞれ任意であり、基材層の層数を増減してインダクタ電極の数を増減するなどの方法によって、増減させることができる。

（積層型素子１００の製造方法の一例）
積層型素子１００は、たとえば、次の方法で製造することができる。

まず、基材層１ａ〜１ｆを作製するための、セラミックグリーンシートを用意する。セラミックグリーンシートは、たとえば、磁性体フェライトを主成分にして形成されている。

次に、所定のセラミックグリーンシートに、ビア電極５ａ〜５ｊを形成するための孔を、たとえば、レーザー光を照射するなどの方法によって形成する。

次に、ビア電極５ａ〜５ｊを形成するための孔に、導電ペーストを充填する。続いて、セラミックグリーンシートの主面に、たとえば、導電ペーストをスクリーン印刷するなどの方法によって、外部端子３ａ、３ｂ、キャパシタ電極４、インダクタ電極６ａ〜６ｈを形成するための導電ペーストパターンを形成する。

次に、セラミックグリーンシートを所定の順番に積層し、たとえば、加圧および加熱することによって一体化させ、未焼成の積層体を作製する。

次に、未焼成の積層体を、所定のプロファイルで焼成して積層体２を作製する。積層体２の内部には、インダクタＬ１、Ｌ２が形成されている。積層体２の外表面には、外部端子３ａ、３ｂ、キャパシタ電極４が形成されている。

最後に、必要に応じて、外部端子３ａ、３ｂ、キャパシタ電極４の表面にめっき層を形成して、積層型素子１００を完成させる。

なお、上記においては、１つの積層型素子１００を製造する場合について説明したが、各セラミックグリーンシートがマトリックス状に配置されたマザーセラミックグリーンシートを用意し、多数の積層型素子１００を一括して製造し、途中で、各積層型素子１００に分割するようにしてもよい。

（ＬＣフィルタ１５０）
次に、第１実施形態にかかるＬＣフィルタ１５０について説明する。なお、ＬＣフィルタ１５０は、上述した第１実施形態にかかる積層型素子１００を使用して作製されている。

図４（Ａ）、（Ｂ）に、ＬＣフィルタ１５０を示す。ただし、図４（Ａ）は、ＬＣフィルタ１５０の断面図である。図４（Ｂ）は、ＬＣフィルタ１５０の等価回路図である。

ＬＣフィルタ１５０は、基板７を備えている。本実施形態においては、基板７に、複数のセラミック層７ａ、７ｂが積層された多層基板を使用した。ただし、基板７の材質は任意であり、セラミックに代えて、たとえば、樹脂を使用してもよい。また、基板７は、多層基板ではなく、単層基板であってもよい。

基板７の下側主面に、３つの外部端子８ａ、８ｂ、８ｃが形成されている。外部端子８ａ、８ｂは、それぞれ、信号ラインに接続される入出力端子である。外部端子８ｃは、グランドに接続されるグランド端子である。

基板７の上側主面に、ランド電極９ａ、９ｂが形成されている。また、基板７の上側主面に、後述する金属シールド１４に接続される接続電極１０が形成されている。

基板７の内部には、セラミック層７ａ、７ｂのそれぞれの両主面間を貫通して形成されたビア電極と、セラミック層７ａ、７ｂの層間に形成された層間電極とで、配線電極１１が形成されている。そして、配線電極１１によって、外部端子８ａとランド電極９ａとが接続されている。配線電極１１によって、外部端子８ｂとランド電極９ｂとが接続されている。配線電極１１によって、外部端子８ｃと接続電極１０とが接続されている。

外部端子８ａ、８ｂ、８ｃ、ランド電極９ａ、９ｂ、接続電極１０、配線電極（ビア電極、層間電極）１１の材質は、それぞれ任意であるが、たとえば、ＣｕやＮｉなどを使用することができる。また、外部端子８ａ、８ｂ、８ｃ、ランド電極９ａ、９ｂ、接続電極１０の表面には、めっき層を形成してもよい。めっき層の材質および構造は任意であるが、たとえば、第１層がＮｉめっき層、第２層がＳｎめっき層の２層構造に形成することができる。

基板７の上側主面に、はんだ１２によって、積層型素子１００が実装されている。より具体的には、ランド電極９ａに、積層型素子１００の外部端子３ａが、はんだ１２によって接合されている。また、ランド電極９ｂに、積層型素子１００の外部端子３ｂが、はんだ１２によって接合されている。なお、はんだ１２に代えて、たとえば導電性接着剤によって、積層型素子１００を実装してもよい。

積層型素子１００を実装した基板７の上側主面に、積層型素子１００を覆うように、封止樹脂１３が形成されている。本実施形態においては、封止樹脂１３に、熱硬化性および光硬化性の少なくとも一方を備えた、誘電率３．５〜５．０程度のエポキシ樹脂を使用した。ただし、封止樹脂１３の材質は絶縁性を有していればよいため、任意で選択可能あり、たとえば、シリコーン樹脂を使用してもよい。また、封止樹脂１３の誘電率も任意である。

封止樹脂１３の外表面を覆うように、金属シールド１４が形成されている。なお、本実施形態においては、金属シールド１４は、基板７の端面の一部も覆っている。

本実施形態においては、金属シールド１４を、図示は省略するが、密着層と、導電層と、保護層との３層に形成し、３層合計の厚みを１００μｍとした。ただし、封止樹脂１３との密着性が良好である場合は、密着層を省略してもよい。密着層および保護層の材料には、たとえば、ＳＵＳ、Ｔｉ、Ｃｒ、Ｎｉなどを使用することができる。導電層の材料には、たとえば、Ｃｕ、Ａｇ、Ａｌなどを使用することができる。

金属シールド１４は、基板７の上側主面に形成された接続電極１０に接続されている。なお、上述したとおり、接続電極１０は、基板７の下側主面に形成されたグランド端子である外部端子８ｃに、配線電極１１によって接続されているため、金属シールド１４はグランドに接地される。

本実施形態においては、積層型素子１００の天面Ｕに形成されたキャパシタ電極４と、金属シールド１４との距離、すなわち、キャパシタ電極４と金属シールド１４の間に設けられた封止樹脂１３の厚みを、５０μｍにした。

ＬＣフィルタ１５０においては、積層型素子１００の天面Ｕに形成されたキャパシタ電極４と、金属シールド１４との間に発生する容量により、キャパシタＣ１が構成されている。この結果、ＬＣフィルタ１５０は、図４（Ｂ）に示す等価回路を有している。

ＬＣフィルタ１５０は、Ｔ型のローパスフィルタを構成している。図５（Ａ）に、ＬＣフィルタ１５０の周波数特性を、模式的に示す。

ＬＣフィルタ１５０の周波数特性は、キャパシタ電極４と金属シールド１４との間の封止樹脂１３の厚みを増減することにより、調整することができる。すなわち、図５（Ｂ）に示すように、封止樹脂１３の厚みを小さくし、キャパシタＣ１のキャパシタンス値を大きくすることにより、共振周波数を低周波側に移動させることができる。逆に、封止樹脂１３の厚みを大きくし、キャパシタＣ１のキャパシタンス値を小さくすることにより、共振周波数を高周波側に移動させることができる。

（ＬＣフィルタ１５０の製造方法の一例）
ＬＣフィルタ１５０は、たとえば、次の方法で製造することができる。

まず、基板７を用意する。基板７には、予め、外部端子８ａ、８ｂ、８ｃ、ランド電極９ａ、９ｂ、接続電極１０、配線電極１１が形成されている。

次に、基板７のランド電極９ａ、９ｂに、積層型素子１００を実装する。具体的には、まず、ランド電極９ａ、９ｂにクリームはんだを印刷する。次に、ランド電極９ａ、９ｂに印刷されたクリームはんだ上に、積層型素子１００の外部端子３ａ、３ｂを載置する。次に、加熱してクリームはんだを溶融させ、続いて冷却してクリームはんだを固化させて、はんだ１２を形成し、はんだ１２によってランド電極９ａ、９ｂに外部端子３ａ、３ｂを接合する。

次に、積層型素子１００が実装された基板７の上側主面に、封止樹脂１３を形成する。具体的には、まず、積層型素子１００が実装された基板７の上側主面に、未硬化の樹脂を充填する。次に、加熱、および、光の照射の少なくとも一方を施し、樹脂を硬化させて封止樹脂１３を形成する。

最後に、封止樹脂１３の外表面、および、基板７の端面の一部を覆うように、たとえばスパッタリングによって金属シールド１４を形成し、ＬＣフィルタ１５０を完成させる。

なお、上記においては、１つのＬＣフィルタ１５０を製造する場合について説明したが、各基板７がマトリックス状に配置されたマザー基板を用意し、多数のＬＣフィルタ１５０を一括して製造し、マザー基板上に封止樹脂１３を形成した後に、各ＬＣフィルタ１５０に分割するようにしてもよい。

［第２実施形態；ＬＣフィルタ２５０］
図６に、第２実施形態にかかるＬＣフィルタ２５０を示す。ただし、図６は、ＬＣフィルタ２５０の断面図である。

ＬＣフィルタ２５０も、第１実施形態にかかるＬＣフィルタ１５０と同様に、第１実施形態にかかる積層型素子１００を使用している。しかしながら、ＬＣフィルタ２５０は、ＬＣフィルタ１５０が備えていた、封止樹脂１３と、封止樹脂１３の外表面に形成されていた金属シールド１４とを省略し、代わりに、１枚の金属板を加工して作製した金属構造体２４を金属シールドとして使用している。以下、ＬＣフィルタ１５０との相違点を中心にして、簡単に説明する。

ＬＣフィルタ２５０は、基板２７を備えている。第１実施形態にかかるＬＣフィルタ１５０の基板７は、上側主面に、部分的に接続電極１０が形成されていた。ＬＣフィルタ２５０の基板２７は、これに代えて、上側主面の外縁部の近傍に、環状に接続電極２０が形成されている。接続電極２０は、配線電極１１を経由して、グランド端子である外部端子８ｃに接続されている。

基板２７の上側主面に、積層型素子１００が実装されている。

ＬＣフィルタ２５０は、上述したように、金属シールドとして、１枚の金属板を加工して作製した金属構造体２４を備えている。金属構造体２４は、はんだ２２によって、基板２７の上側主面に形成された接続電極２０に接合されている。

ＬＣフィルタ２５０は、積層型素子１００の天面に形成されたキャパシタ電極４と、金属構造体２４との間が、空間（空気）になっている。本実施形態においては、キャパシタ電極４と金属構造体２４との間の距離を、第１実施形態にかかるＬＣフィルタ１５０のキャパシタ電極４と金属シールド１４との間の封止樹脂１３の厚みと同じ、５０μｍにした。

ＬＣフィルタ２５０は、キャパシタ電極４と金属構造体２４との間に発生する容量によりキャパシタＣ１が構成されている。ＬＣフィルタ２５０の等価回路は、図４（Ｂ）に示したＬＣフィルタ１５０の等価回路と同じである。ただし、ＬＣフィルタ２５０は、キャパシタ電極４と金属構造体２４との間に存在する空気（誘電率＝１）をキャパシタＣ１の誘電体として使用しているため、キャパシタ電極４と金属シールド１４との間の封止樹脂１３（誘電率＝３．５〜５．０）をキャパシタＣ１の誘電体として使用したＬＣフィルタ１５０に比べて、キャパシタＣ１のキャパシタンス値が小さくなっている。

［第３実施形態；積層型素子３００］
図７、図８（Ａ）、（Ｂ）に、第３実施形態にかかる積層型素子３００を示す。ただし、図７は、積層型素子３００の分解斜視図である。図８（Ａ）は、積層型素子３００の断面図である。図８（Ｂ）は、積層型素子３００の等価回路図である。

積層型素子３００は、第１実施形態にかかる積層型素子１００の構成の一部に変更を加えた。具体的には、積層型素子１００では、図２、図３（Ａ）に示すように、ビア電極５ａ、インダクタ電極６ａ、ビア電極５ｂ、インダクタ電極６ｂ、ビア電極５ｃ、インダクタ電極６ｃ、ビア電極５ｄ、インダクタ電極６ｄ、ビア電極５ｅで構成されるインダクタＬ１と、ビア電極５ｆ、インダクタ電極６ｅ、ビア電極５ｇ、インダクタ電極６ｆ、ビア電極５ｈ、インダクタ電極６ｇ、ビア電極５ｉ、インダクタ電極６ｈ、ビア電極５ｊで構成されるインダクタＬ２とを、別々にキャパシタ電極４に接続していた。これに対し、積層型素子３００は、図７、図８（Ａ）に示すように、基材層１ｄの上側主面にそれぞれ形成された、インダクタＬ１のインダクタ電極６ｄと、インダクタＬ２のインダクタ電極６ｈとを、接続点Ｙで相互に接続したうえで、基材層１ｅ、１ｆを貫通して形成されたビア電極３５ｋを経由させて、キャパシタ電極４に接続した。

積層型素子３００は、図８（Ｂ）に示すように、インダクタＬ１とインダクタＬ２との接続点Ｙと、キャパシタ電極４との間に、ビア電極３５ｋによってインダクタＬ３が構成されている。なお、積層型素子３００のインダクタＬ１、Ｌ２のインダクタンス値は、インダクタ長が短くなった分、積層型素子１００のインダクタＬ１、Ｌ２のインダクタンス値よりも、それぞれ小さくなっている。

積層型素子３００を使って、第１実施形態にかかるＬＣフィルタ１５０と同様の方法や、第２実施形態にかかるＬＣフィルタ２５０と同様の方法によって、ＬＣローパスフィルタを構成した場合、図８（Ｂ）に示すように、インダクタＬ３とキャパシタＣ１とで、ＬＣ直列共振器が構成される。積層型素子３００を使って構成したＬＣローパスフィルタは、このＬＣ直列共振器を設けたことにより、通過域よりも高周波側の減衰が強化されている。

［第４実施形態；積層型素子４００］
図９に、第４実施形態にかかる積層型素子４００を示す。ただし、図９は、積層型素子４００の断面図である。

積層型素子４００は、第１実施形態にかかる積層型素子１００の構成の一部に変更を加えた。具体的には、積層型素子１００では、積層体２の天面Ｕに、キャパシタ電極４が形成されていた。積層型素子４００は、これに代えて、積層体２の側面Ｓに、キャパシタ電極４４を形成した。そして、インダクタＬ１のインダクタ電極６ｄ、および、インダクタＬ２のインダクタ電極６ｈを、それぞれ、ビア電極や、基材層の層間に形成した層間電極を経由させて、キャパシタ電極４４に接続した。

このように、キャパシタ電極４４を、積層体２の側面Ｓに形成してもよい。積層型素子４００を使用して、第１実施形態にかかるＬＣフィルタ１５０と同様の方法や、第２実施形態にかかるＬＣフィルタ２５０と同様の方法によって、ＬＣフィルタを作製することができる。

［第５実施形態；積層型素子５００］
図１０に、第５実施形態にかかる積層型素子５００を示す。ただし、図１０は、積層型素子５００の断面図である。

積層型素子５００は、積層体２の天面Ｕにキャパシタ電極４を形成するとともに、積層体２の側面Ｓにキャパシタ電極４４を形成した。そして、インダクタＬ１のインダクタ電極６ｄ、および、インダクタＬ２のインダクタ電極６ｈを、それぞれ、ビア電極や、基材層の層間に形成した層間電極を経由させて、キャパシタ電極４およびキャパシタ電極４４に接続した。

このように、積層体２の外表面に、複数のキャパシタ電極４、４４を形成してもよい。積層型素子５００を使用して、第１実施形態にかかるＬＣフィルタ１５０と同様の方法や、第２実施形態にかかるＬＣフィルタ２５０と同様の方法によって、ＬＣフィルタを作製することができる。

［第６実施形態；積層型素子６００］
図１１（Ａ）、（Ｂ）に、第６実施形態にかかる積層型素子６００を示す。ただし、図１１（Ａ）は、積層型素子６００の断面図である。図１１（Ｂ）は、積層型素子６００の等価回路図である。

積層型素子６００は、積層体２の内部に、ビア電極と、インダクタ電極とを使って、１つのインダクタＬ６１が形成されている。そして、インダクタＬ６１は、一方の端部が外部端子３ａに接続され、他方の端部が外部端子３ｂに接続されている。また、外部端子３ａが、ビア電極を使って、積層体２の天面Ｕに形成されたキャパシタ電極４に接続されている。

積層型素子６００は、第１実施形態にかかるＬＣフィルタ１５０と同様の方法や、第２実施形態にかかるＬＣフィルタ２５０と同様の方法によって、ＬＣフィルタを構成した場合、図１１（Ｂ）に示すように、Ｌ型フィルタが構成される。

［第７実施形態；積層型素子７００］
図１２（Ａ）、（Ｂ）に、第７実施形態にかかる積層型素子７００を示す。ただし、図１２（Ａ）は、積層型素子７００の断面図である。図１２（Ｂ）は、積層型素子７００の等価回路図である。

積層型素子７００は、積層体２の内部に、ビア電極と、インダクタ電極とを使って、１つのインダクタＬ７１が形成されている。そして、インダクタＬ７１は、一方の端部が外部端子３ａに接続され、他方の端部が外部端子３ｂに接続されている。また、積層体２の天面Ｕに、２つのキャパシタ電極７４ａ、７４ｂが形成されている。そして、外部端子３ａがビア電極を使ってキャパシタ電極７４ａに接続され、外部端子３ｂがビア電極を使ってキャパシタ電極７４ｂに接続されている。

積層型素子７００は、第１実施形態にかかるＬＣフィルタ１５０と同様の方法や、第２実施形態にかかるＬＣフィルタ２５０と同様の方法によって、ＬＣフィルタを構成した場合、図１２（Ｂ）に示すように、π型フィルタが構成される。

［第８実施形態；積層型素子８００］
図１３に、第８実施形態にかかる積層型素子８００を示す。ただし、図１３は、積層型素子８００の断面図である。

積層型素子８００は、第１実施形態にかかる積層型素子１００の構成の一部に変更を加えた。具体的には、積層型素子１００では、積層体２を構成する基材層１ａ〜１ｆの全てを、磁性体セラミックで作製していた。積層型素子８００は、これに代えて、基材層１ｃのみを非磁性体セラミックで作製した。

積層型素子８００は、基材層１ｃを非磁性体セラミックで作製したことにより、インダクタＬ１およびインダクタＬ２の直流重畳特性が、それぞれ改善されている。積層型素子８００を使用して、第１実施形態にかかるＬＣフィルタ１５０と同様の方法や、第２実施形態にかかるＬＣフィルタ２５０と同様の方法によって、ＬＣフィルタを作製することができる。

［第９実施形態；積層型素子９００］
図１４に、第９実施形態にかかる積層型素子９００を示す。ただし、図１４は、積層型素子９００の断面図である。

積層型素子９００は、第１実施形態にかかる積層型素子１００に、構成を追加した。具体的には、積層型素子９００は、積層体２の天面Ｕに形成されたキャパシタ電極４を覆うように、積層体２（基材層１ａ〜１ｆ）よりも誘電率の高い材質によって高誘電率層９１を形成した。本実施形態においては、高誘電率層９１に、誘電率が５０以上の誘電体材料を使用し、積層体２を焼成によって作製した後に、積層体２の天面Ｕに誘電体材料を塗布して形成した。なお、磁性体セラミックの積層体２（基材層１ａ〜１ｆ）の誘電率は、おおよそ、 １０〜１５程度である。

積層型素子９００は、積層体２の天面Ｕにキャパシタ電極４を覆う高誘電率層９１を形成したことにより、第１実施形態にかかるＬＣフィルタ１５０と同様の方法や、第２実施形態にかかるＬＣフィルタ２５０と同様の方法によって、ＬＣフィルタを構成した場合、キャパシタＣ１が大きなキャパシタンス値をもつ。

［第１０実施形態；積層型素子１０００］
図１５に、第１０実施形態にかかる積層型素子１０００を示す。ただし、図１５は、積層型素子１０００の断面図である。

積層型素子１０００は、第１実施形態にかかる積層型素子１００の構成の一部に変更を加えた。具体的には、積層型素子１００では、積層体２を、６層の磁性体セラミックの基材層１ａ〜１ｆで構成していた。積層型素子１０００は、これに代えて、積層体２の基材層１ｆの上に、さらに、１層の高誘電率セラミックからなる基材層１ｇを設けた。７層の基材層１ａ〜１ｇは、焼成されて一体化され、積層体２を構成している。なお、キャパシタ電極４は、基材層１ｆと基材層１ｇとの層間に形成される。

基材層１ｇの高誘電率セラミックには、たとえば、誘電率２０以上のものを使用することが好ましい。なお、磁性体セラミックの基材層１ａ〜１ｆの誘電率は、おおよそ、１０〜１５程度である。

積層型素子１０００は、積層体２に高誘電率セラミックからなる基材層１ｇを追加したことにより、第１実施形態にかかるＬＣフィルタ１５０と同様の方法や、第２実施形態にかかるＬＣフィルタ２５０と同様の方法によって、ＬＣフィルタを構成した場合、キャパシタＣ１が大きなキャパシタンス値をもつ。

以上、第１実施形態〜第１０実施形態にかかる積層型素子１００、３００、４００、５００、６００、７００、８００、９００、１０００、および、第１実施形態にかかるＬＣフィルタ１５０、第２実施形態にかかるＬＣフィルタ２５０について説明した。しかしながら、本発明が上述した内容に限定されることはなく、発明の趣旨に沿って、種々の変更をなすことができる。

たとえば、積層型素子１００等の積層体２の内部に形成されるインダクタの個数、形成位置、接続方法などは任意であり、上述した内容には限定されない。また、積層体２に形成されるキャパシタ電極の個数、形成位置なども任意であり、上述した内容には限定されない。

また、積層型素子１００等の積層体２を構成する基材層の層数、材質なども任意であり、上述した内容には限定されない。

また、本発明の積層型素子を使用して、第１実施形態にかかるＬＣフィルタ１５０で示した方法や、第２実施形態にかかるＬＣフィルタ２５０で示した方法とは異なった方法によって、ＬＣフィルタを作製してもよい。

１ａ〜１ｇ・・・基材層
２・・・積層体
３ａ、３ｂ・・・外部端子
４、４４、７４ａ、７４ｂ・・・キャパシタ電極
５ａ〜５ｊ、３５ｋ・・・ビア電極
６ａ〜６ｈ・・・インダクタ電極
７、１７、２７・・・基板
８ａ、８ｂ・・・外部端子（入出力端子）
８ｃ・・・外部端子（グランド端子）
９ａ、９ｂ・・・ランド電極
１０、２０・・・接続電極
１１・・・配線電極
１２・・・はんだ
１３・・・封止樹脂
１４・・・金属シールド
２４・・・金属構造体（金属シールド）
９１・・・高誘電率層
１００、３００、４００、５００、６００、７００、８００、９００、１０００・・・積層型素子
１５０、２５０・・・ＬＣフィルタ

Claims (4)

1. 複数の基材層が積層され、実装面と、天面と、前記実装面と前記天面とを繋ぐ複数の側面とを含む外表面を有する積層体と、前記基材層の層間に形成された、少なくとも１つのインダクタ電極と、前記外表面に形成された、少なくとも１つのキャパシタ電極と、前記外表面に形成された、外部に接続するための少なくとも２つの外部端子と、を備え、前記インダクタ電極を使って、少なくとも１つのインダクタが構成され、２つの前記外部端子の間に前記インダクタが接続され、かつ、少なくとも１つの前記インダクタと前記キャパシタ電極とが接続された積層型素子と、
   金属シールドと、を備え、
   前記金属シールドは、前記積層型素子を覆うように配置され、
   前記金属シールドと、前記積層型素子の前記キャパシタ電極との間に発生する容量によりキャパシタが構成され、
   前記金属シールドと前記キャパシタ電極との間に、さらに樹脂が設けられた、
   ＬＣフィルタ。
2. 複数の基材層が積層され、実装面と、天面と、前記実装面と前記天面とを繋ぐ複数の側面とを含む外表面を有する積層体と、前記基材層の層間に形成された、少なくとも１つのインダクタ電極と、前記外表面に形成された、または、前記インダクタ電極よりも前記天面側の前記基材層の層間に形成された、少なくとも１つのキャパシタ電極と、前記外表面に形成された、外部に接続するための少なくとも２つの外部端子と、を備え、前記インダクタ電極を使って、少なくとも１つのインダクタが構成され、２つの前記外部端子の間に前記インダクタが接続され、かつ、少なくとも１つの前記インダクタと前記キャパシタ電極とが接続された積層型素子と、
   金属シールドと、を備え、
   前記金属シールドは、前記積層型素子を覆うように配置され、
   前記金属シールドと、前記積層型素子の前記キャパシタ電極との間に発生する容量によりキャパシタが構成され、
   前記金属シールドと前記キャパシタ電極との間が空間である、
   ＬＣフィルタ。
3. さらに基板を備え、
   前記積層型素子が前記基板に実装された、
   請求項１または２に記載されたＬＣフィルタ。
4. 前記基板の下側主面にグランド端子が形成され、
   前記金属シールドが前記グランド端子に接続された、
   請求項３に記載されたＬＣフィルタ。

Images