JP2017092177A - 半導体デバイスのシールド構造およびシールドカバーデバイスの製造方法 - Google Patents

Abstract

【課題】薄型で且つ機械的強度を確保した半導体デバイスのシールド構造を提供する。
【解決手段】プリント配線板１０と、プリント配線板１０に接続される半導体デバイス２０と、半導体デバイス２０をシールドするシールドカバー３０と、を有して半導体デバイスのシールド構造２０１が構成される。シールドカバー３０とその内面に形成された受動素子４０とでシールドカバーデバイス１０１が構成される。受動素子４０は、半導体デバイス２０に直接的にまたは間接的に接続される。
【選択図】図１

Description

本発明は、プリント基板に実装される半導体デバイスのシールド構造に関する。また、本発明は、プリント基板上で半導体デバイスをシールドするシールドカバーデバイスの製造方法に関する。

半導体デバイスを備える電子機器の動作周波数が高周波数化すると、それに伴い、高周波ノイズの不要輻射対策が重要になる。プリント配線板に実装された半導体デバイスから輻射される高周波ノイズの影響を低減するため、または、半導体デバイスが外部からの高周波ノイズの影響を受けないように、半導体デバイスに金属製のシールドカバーが被せられることがある。シールドカバーはプリント配線板のグランドに接続され、これによって、半導体デバイスがシールドされる（例えば、特許文献１，２）。

特開２００３−７８３０４号公報 特開２０１０−２０５７９７号公報

各種電子機器の回路に用いられる半導体デバイスは、例えば電源回路系のインダクタやキャパシタ等のように、素子値の大きなリアクタンス素子を集積回路内に含めることはできず、通常は、プリント配線板上に半導体デバイスと共にキャパシタ素子やインダクタ素子が実装される。また、さらにはＬＣ複合素子等の複合受動素子が半導体デバイスに接続されることがある。これら受動素子は、通常、チップ型部品として構成されており、プリント配線板上の半導体デバイスの近傍に表面実装される。

図９は従来の半導体デバイスのシールド構造を示す図である。プリント配線板１０には半導体デバイス２０とともにチップ型受動素子５１，５２が実装されていて、半導体デバイス２０および複数のチップ型受動素子５１，５２の実装領域全体がシールドカバー３０で覆われている。

このように、半導体素子の外部に接続される素子（外付け素子）が電源系の回路素子である場合、その素子の配線部からのノイズ輻射もある。そのため、半導体デバイスと共に外付け素子をシールドカバーで覆うことが有効である。

しかし、その場合には、シールドカバーの面積が必然的に大きくなってしまう。そして、シールドカバーの大型化にともない、シールドカバー自体の機械的強度が不足したり、何らかの衝撃に対してシールドカバーが撓んだりする虞がある。この傾向は、薄型化が求められるモバイル端末に特に顕著である。

本発明の目的は、薄型で且つ機械的強度を確保した半導体デバイスのシールド構造および、プリント基板上で半導体デバイスをシールドするシールドカバーデバイスの製造方法を提供することにある。

（１）本発明の半導体デバイスのシールド構造は、
プリント配線板と、前記プリント配線板に接続される半導体デバイスと、前記半導体デバイスをシールドするシールドカバーと、を有する、半導体デバイスのシールド構造であって、
前記シールドカバーの内面に形成された受動素子を備え、
前記受動素子は、前記半導体デバイスに（直接的にまたは間接的に）接続されている、
ことを特徴とする。

上記構成により、半導体デバイスの実装スペース以外に、平面上の受動素子の実装スペースは不要となって、シールドカバー面積が縮小化され、機械的強度が確保される。

（２）前記受動素子はキャパシタ素子を含み、前記キャパシタ素子は、前記シールドカバーの内面と当該シールドカバーの内面と対向するキャパシタ電極および前記シールドカバーと前記キャパシタ電極との間に介在する誘電体層によって構成されていることが好ましい。これにより、半導体デバイスとシールドカバーの内面との間の限られた空間にキャパシタが構成され、薄型化を図ることができる。

（３）上記（２）において、前記受動素子は、前記キャパシタ素子に接続されたインダクタ素子をさらに含むことが好ましい。これにより、半導体デバイスと外付けのＬＣ回路で構成される電子回路をプリント配線板上の限られたスペースに構成できる。

（４）上記（１）から（３）にいずれかにおいて、前記半導体デバイスは、前記プリント配線板への実装面とは反対側の面に入出力電極を有し、前記受動素子は、前記入出力電極に接続される接続部を有し、前記半導体デバイスの前記入出力電極に前記受動素子の接続部が接続されていることが好ましい。これにより、半導体デバイスと受動素子とをプリント配線板を介さずに接続できるので、より省スペース化される。

（５）上記（１）から（３）にいずれかにおいて、前記プリント配線板は前記受動素子の接続電極を有し、前記受動素子は前記プリント配線板に接続される接続部を有し、前記プリント配線板の前記接続電極に前記受動素子の接続部が接続されていることが好ましい。これにより、半導体デバイスを介さずに、受動素子をプリント配線板の回路に接続することができるので、実装面にのみ入出力電極を備える通常の半導体デバイスにも適用できる。

（６）上記（１）から（５）にいずれかにおいて、前記受動素子は、基材、前記基材の表面に形成された薄膜導体層および薄膜絶縁体層で構成された薄膜受動素子であることが好ましい。これにより、半導体デバイスとシールドカバーの内面との限られた空間に受動素子を配置され、薄型化を図ることができる。

（７）上記（１）から（６）にいずれかにおいて、前記半導体デバイスはＤＣ−ＤＣコンバータのスイッチング回路部を備え、前記受動素子は、前記ＤＣ−ＤＣコンバータに接続される平滑回路であることが好ましい。これにより、ＤＣ−ＤＣコンバータを含む小型化された電子機器を構成できる。

（８）本発明のシールドカバーデバイスの製造方法は、プリント配線板に接続される半導体デバイスをシールドするシールドカバーデバイスの製造方法であって、
金属板の第１面に受動素子を形成する受動素子形成工程と、前記金属板の前記第１面を内側にして屈曲させ、前記第１面側を開口とするシールドカバーを形成する屈曲工程とを、この順に処理することを特徴とする。

上記方法によって、平板状の金属板を基材として、通常の素子形成方法によって受動素子を容易に形成できる。

（９）上記（８）において、前記受動素子は可撓性のある層で構成され、前記屈曲工程で前記受動素子は前記金属板と共に屈曲される、ことが好ましい。これにより、シールドカバーの開口部にまで受動素子が延在する構造が得られる。

（１０）上記（８）において、前記受動素子はシールドカバーの天井となる領域に形成され、前記屈曲工程で、前記金属板は、前記天井となる領域の周囲が屈曲される、ことが好ましい。これにより、平板状の金属板を基材として、硬質の受動素子を形成しながらも、屈曲部を有するシールドカバーデバイスが得られる。

本発明によれば、シールドカバー面積が縮小化され、機械的強度が確保された、半導体デバイスのシールド構造およびシールドカバーデバイスが得られる。

図１は第１の実施形態に係る半導体デバイスのシールド構造２０１を示す断面図である。 図２は受動素子および半導体デバイスの構成を示す部分分解斜視図である。 図３は受動素子およびシールドカバーにより構成されるＬＣ回路の回路図である。 図４は、半導体デバイス２０とＬＣ回路との接続状態を示す回路図である。 図５（Ａ）（Ｂ）は、シールドカバーデバイス１０１の製造方法を示す図である。 図６（Ａ）は、第２の実施形態に係る半導体デバイスのシールド構造２０２におけるシールドカバーデバイス１０２の下面図である。図６（Ｂ）は半導体デバイスのシールド構造２０２を示す断面図である。図６（Ｃ）は半導体デバイスのシールド構造２０２の右側面図である。 図７（Ａ）は第３の実施形態に係る半導体デバイスのシールド構造２０３におけるシールドカバーデバイス１０３の下面図である。図７（Ｂ）は半導体デバイスのシールド構造２０３を示す断面図である。図７（Ｃ）は半導体デバイスのシールド構造２０３の右側面図である。 図８（Ａ）（Ｂ）は、シールドカバーデバイス１０３の製造方法を示す図である。 図９は従来の半導体デバイスのシールド構造を示す図である。

以降、図を参照して幾つかの具体的な例を挙げて、本発明を実施するための複数の形態を示す。各図中には同一箇所に同一符号を付している。要点の説明または理解の容易性を考慮して、便宜上実施形態を分けて示すが、異なる実施形態で示した構成の部分的な置換または組み合わせが可能である。第２の実施形態以降では第１の実施形態と共通の事柄についての記述を省略し、異なる点についてのみ説明する。特に、同様の構成による同様の作用効果については実施形態毎には逐次言及しない。

《第１の実施形態》
図１は第１の実施形態に係る半導体デバイスのシールド構造２０１を示す断面図である。この半導体デバイスのシールド構造２０１は、プリント配線板１０と、プリント配線板１０に接続される半導体デバイス２０と、半導体デバイス２０をシールドするシールドカバー３０と、を有する。シールドカバー３０の内面には受動素子４０を備える。そして、受動素子４０は半導体デバイス２０に接続されている。より具体的には次のとおりである。

半導体デバイス２０は、下面（実装面）にＢＧＡ（Ball grid array）型端子を有し、プリント配線板１０にはんだバンプを介して表面実装される。半導体デバイス２０はその上面（実装面とは反対側の面）に入出力電極２０Ｐ１，２０Ｐ２等が形成されている。

受動素子４０はシールドカバー３０の内面に配置され、受動素子４０とシールドカバー３０とは一体化されて、シールドカバーデバイス１０１が構成されている。

受動素子４０は、誘電体層４０Ｄ、キャパシタ電極ＥＣ１，ＥＣ２およびインダクタ素子Ｌ１，Ｌ２を備える。キャパシタ電極ＥＣ１，ＥＣ２とシールドカバー３０との対向部にキャパシタＣ１，Ｃ２が構成される。受動素子４０の下面には接続部Ｌ１Ｐ１，Ｌ１Ｐ２等が形成されている。

シールドカバー３０のフランジ部３０Ｆはプリント配線板１０上のランド（グランド電極）にはんだ付けされる。このシールドカバー３０のプリント配線板１０への実装時に、受動素子４０の接続部Ｌ１Ｐ１，Ｌ１Ｐ２等は半導体デバイス２０の入出力電極２０Ｐ１，２０Ｐ２等に接続される。

図２は上記受動素子および半導体デバイスの構成を示す部分分解斜視図である。図２においては、誘電体層４０Ｄの図示を省略している。キャパシタ電極ＥＣ１はシールドカバー３０と対向する面状薄膜電極である。このキャパシタ電極ＥＣ１とは異なる層にスパイラル状の薄膜導体パターンによりインダクタ素子Ｌ１が形成されている。このスパイラル状の薄膜導体パターンの内終端は接続部Ｌ１Ｐ２およびキャパシタ電極ＥＣ１に接続されている。また、スパイラル状の薄膜導体パターンの外終端は接続部Ｌ１Ｐ１に接続されている。

図３は上記受動素子およびシールドカバーにより構成されるＬＣ回路の回路図である。このように、２つの接続部Ｌ１Ｐ１−Ｌ１Ｐ２間にインダクタ素子Ｌ１が接続され、一方の接続部Ｌ１Ｐ２とグランドとの間にキャパシタ素子Ｃ１が接続された回路が構成される。本実施形態では、図１に表れているように、インダクタ素子Ｌ１およびキャパシタ素子Ｃ１による第１のＬＣ回路と、インダクタ素子Ｌ２およびキャパシタ素子Ｃ２による第２のＬＣ回路と、を備えている。

図４は、半導体デバイス２０と上記ＬＣ回路との接続状態を示す回路図である。半導体デバイス２０は例えばアプリケーションプロセッサのチップであり、スイッチング電源回路のスイッチング回路２０Ｄ１，２０Ｄ２を備えている。スイッチング回路２０Ｄ１，２０Ｄ２は、ＤＣ／ＤＣコンバータのスイッチング素子およびそのスイッチング制御回路を含む。これらスイッチング回路２０Ｄ１，２０Ｄ２にＬＣ回路がそれぞれ接続されることで、ＬＣ回路はスイッチング電源回路の平滑回路またはローパスフィルタとして作用する。

図５（Ａ）（Ｂ）は、シールドカバーデバイス１０１の製造方法を示す図である。このシールドカバーデバイス１０１は次の工程で製造される。

（１）受動素子形成工程
図５（Ａ）に示すように、先ず、平板状金属板３０Ｍの第１面Ｓ１に、薄膜プロセスによって受動素子４０を形成する。

（２）屈曲工程
その後、図５（Ｂ）に示すように、金属板３０Ｍの第１面Ｓ１を内側にして屈曲させ、第１面Ｓ１側を開口とするシールドカバー３０を形成する。

このようにして、屈曲されたシールドカバー３０と受動素子４０とが一体化されたシールドカバーデバイス１０１を得る。

上記「受動素子形成工程」では、基材に対する一般的な薄膜層の成膜およびパターンニングによる薄膜プロセスで実現できる。

本実施形態によれば、次のような効果を奏する。

（ａ）シールドカバー３０内に、半導体デバイス２０と受動素子４０とが積層配置されるので、シールドカバー３０の平面サイズ（面積）が縮小化され、そのことでシールドカバー３０の強度を確保できる。また、シールドカバー３０の天井部分に、必要な受動素子４０を薄膜プロセスによって形成しているので、シールドカバー３０の高さ寸法を大きく増やすことなく、高周波特性に優れた半導体デバイスのシールド構造を実現できる。

（ｂ）キャパシタ電極ＥＣ１とシールドカバー３０との対向位置にキャパシタを構成することで、一端が接地されたキャパシタ素子を容易に構成できる。特に、キャパシタ電極ＥＣ１と接地されたシールドカバー３０とでキャパシタ素子が構成されているので、キャパシタ素子とグランドとの間に生じる寄生インダクタンスを最小限に抑制できる。

（ｃ）平滑回路またはローパスフィルタを備えるシールドカバーデバイス１０１が構成されるので、半導体デバイス２０にこのシールドカバーデバイス１０１を被せるだけで、平滑回路またはローパスフィルタを付与できる。

（ｄ）両面に入出力電極を有する半導体デバイス２０を用い、その天面側の端子を受動素子４０に接続すれば、半導体デバイス２０と受動素子４０との接続距離を短縮化でき、配線部に生じる寄生インピーダンスをさらに低減でき、高い高周波特性が得られる。

《第２の実施形態》
第２の実施形態では、シールドカバーのキャパシタを一方の電極として用いないで、受動素子に薄膜キャパシタを設けた例を示す。

図６（Ａ）は、第２の実施形態に係る半導体デバイスのシールド構造２０２におけるシールドカバーデバイス１０２の下面図である。図６（Ｂ）は半導体デバイスのシールド構造２０２を示す断面図である。図６（Ｃ）は半導体デバイスのシールド構造２０２の右側面図である。

この半導体デバイスのシールド構造２０２は、プリント配線板１０と、プリント配線板１０に接続される半導体デバイス２０と、半導体デバイス２０をシールドするシールドカバー３０と、を有する。シールドカバー３０の内面には受動素子４０を備える。そして、受動素子４０は、半導体デバイス２０に接続されている。より具体的には次のとおりである。

受動素子４０は、誘電体層４０Ｄ、キャパシタ素子Ｃ１およびインダクタ素子Ｌ１を備える。受動素子４０の下面には接続部Ｌ１Ｐ，Ｃ１Ｐが形成されている。

受動素子４０はシールドカバー３０の内面に配置され、受動素子４０とシールドカバー３０とは一体化されて、シールドカバーデバイス１０２が構成されている。

半導体デバイス２０はその上面（実装面とは反対側の面）に入出力電極２０Ｐ１，２０Ｐ２が形成されている。

シールドカバー３０のフランジ部３０Ｆはプリント配線板１０上に接合される。このシールドカバー３０のプリント配線板１０への接合時に、受動素子４０の接続部Ｌ１Ｐ，Ｃ１Ｐは半導体デバイス２０の入出力電極２０Ｐ１，２０Ｐ２に接続される。

その他の構成は第１の実施形態で示したものと同様である。

なお、本実施形態では、半導体デバイス２０の上面の入出力電極２０Ｐ１，２０Ｐ２は下面の端子に導通している。このことにより、受動素子４０に構成されたＬＣ回路はプリント配線板１０に形成されている回路に接続される。

《第３の実施形態》
第３の実施形態では、受動素子をシールドカバーの天井だけでなく、プリント配線板に接する位置まで形成した例を示す。

図７（Ａ）は第３の実施形態に係る半導体デバイスのシールド構造２０３におけるシールドカバーデバイス１０３の下面図である。図７（Ｂ）は半導体デバイスのシールド構造２０３を示す断面図である。図７（Ｃ）は半導体デバイスのシールド構造２０３の右側面図である。

この半導体デバイスのシールド構造２０３は、プリント配線板１０と、プリント配線板１０に接続される半導体デバイス２０と、半導体デバイス２０をシールドするシールドカバー３０と、を有する。シールドカバー３０の内面には受動素子４０を備える。そして、受動素子４０は、プリント配線板１０に接続されている。より具体的には次のとおりである。

受動素子４０は、誘電体層４０Ｄ、キャパシタ電極ＥＣ１およびインダクタ素子Ｌ１を備える。

受動素子４０はシールドカバー３０の内面に配置され、受動素子４０とシールドカバー３０とは一体化されて、シールドカバーデバイス１０３が構成されている。

受動素子４０はシールドカバー３０の天井だけでなく、フランジ部３０Ｆに達する位置まで形成されている。また、受動素子４０にはインダクタ素子Ｌ１から延伸する導体パターンの先端に接続部Ｌ１Ｐが形成されている。さらに、受動素子４０にはキャパシタ電極ＥＣ１から延伸する導体パターンの先端に接続部Ｃ１Ｐが形成されている。

シールドカバー３０のフランジ部３０Ｆはプリント配線板１０上のランド（グランド電極）にはんだ付けされる。このシールドカバー３０のプリント配線板１０への実装時に、受動素子４０の接続部Ｌ１Ｐ，Ｃ１Ｐはプリント配線板１０に形成されているランドにはんだ付けされる。

図８（Ａ）（Ｂ）は、シールドカバーデバイス１０３の製造方法を示す図である。このシールドカバーデバイス１０３は次の工程で製造される。

（１）受動素子形成工程
図８（Ａ）に示すように、先ず、平板状金属板３０Ｍの第１面Ｓ１に受動素子４０を形成する。この受動素子４０は例えば樹脂多層基板による素子形成方法によるものである。そのため受動素子４０には可撓性がある。

（２）屈曲工程
その後、図８（Ｂ）に示すように、金属板３０Ｍの第１面Ｓ１を内側にして屈曲させ、第１面Ｓ１側を開口とするシールドカバー３０を形成する。

このようにして、屈曲されたシールドカバー３０と受動素子４０とが一体化されたシールドカバーデバイス１０３を得る。

本実施形態によれば、半導体デバイスを介さずに、受動素子をプリント配線板の回路に接続することができるので、図７（Ｂ）に示すように、実装面にのみ入出力電極を備える通常の半導体デバイスにも適用できる。

《他の実施形態》
以上に示した実施形態以外に、プリント配線板１０上の配線と受動素子４０との接続は、プリント配線板１０に搭載したスプリングピン等を介して接続してもよい。

また、例えば図１に示した例では、プリント配線板１０に半導体デバイス２０を実装し、この半導体デバイス２０の上部にシールドカバーデバイス１０１を被せるように、シールドカバーデバイス１０１をプリント配線板１０に実装する例を示したが、シールドカバー３０、受動素子４０および半導体デバイス２０を一体化したデバイスを先に構成し、この一体化したデバイスをプリント配線板１０に実装するようにしてもよい。その場合には、シールドカバー３０の内部に絶縁樹脂を充填することが好ましい。そのことで、受動素子４０と半導体デバイス２０との接続部に掛かる応力が緩和され、外部応力に対する耐性が高まる。

最後に、上述の実施形態の説明は、すべての点で例示であって、制限的なものではない。当業者にとって変形および変更が適宜可能である。本発明の範囲は、上述の実施形態ではなく、特許請求の範囲によって示される。さらに、本発明の範囲には、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

Ｃ１，Ｃ２…キャパシタ素子
ＥＣ１，ＥＣ２…キャパシタ電極
Ｌ１，Ｌ２…インダクタ素子
Ｌ１Ｐ，Ｃ１Ｐ…接続部
Ｌ１Ｐ１，Ｌ１Ｐ２…接続部
Ｓ１…第１面
１０…プリント配線板
２０…半導体デバイス
２０Ｄ１，２０Ｄ２…スイッチング回路
２０Ｐ１，２０Ｐ２…入出力電極
３０…シールドカバー
３０Ｆ…フランジ部
３０Ｍ…金属板
４０…受動素子
４０Ｄ…誘電体層
５１，５２…チップ型受動素子
１０１，１０２，１０３…シールドカバーデバイス
２０１，２０２，２０３…半導体デバイスのシールド構造

Claims (10)

1. プリント配線板と、
   前記プリント配線板に接続される半導体デバイスと、
   前記半導体デバイスをシールドするシールドカバーと、
   を有する、半導体デバイスのシールド構造であって、
   前記シールドカバーの内面に形成された受動素子を備え、
   前記受動素子は、前記半導体デバイスに接続されている、
   ことを特徴とする半導体デバイスのシールド構造。
2. 前記受動素子はキャパシタ素子を含み、前記キャパシタ素子は、前記シールドカバーの内面と当該シールドカバーの内面と対向するキャパシタ電極および前記シールドカバーと前記キャパシタ電極との間に介在する誘電体層によって構成されている、請求項１に記載の半導体デバイスのシールド構造。
3. 前記受動素子は、前記キャパシタ素子に接続されたインダクタ素子をさらに含む、請求項２に記載の半導体デバイスのシールド構造。
4. 前記半導体デバイスは、前記プリント配線板への実装面とは反対側の面に入出力電極を有し、
   前記受動素子は、前記入出力電極に接続される接続部を有し、前記半導体デバイスの前記入出力電極に前記受動素子の接続部が接続された、請求項１から３のいずれかに記載の半導体デバイスのシールド構造。
5. 前記プリント配線板は前記受動素子の接続電極を有し、
   前記受動素子は前記プリント配線板に接続される接続部を有し、前記プリント配線板の前記接続電極に前記受動素子の接続部が接続された、請求項１から３のいずれかに記載の半導体デバイスのシールド構造。
6. 前記受動素子は、基材、前記基材の表面に形成された薄膜導体層および薄膜絶縁体層で構成された薄膜受動素子である、請求項１から５のいずれかに記載の半導体デバイスのシールド構造。
7. 前記半導体デバイスはＤＣ−ＤＣコンバータのスイッチング回路部を備え、
   前記受動素子は、前記ＤＣ−ＤＣコンバータに接続される平滑回路である、請求項１から６のいずれかに記載の半導体デバイスのシールド構造。
8. プリント配線板に接続される半導体デバイスをシールドするシールドカバーデバイスの製造方法であって、
   金属板の第１面に受動素子を形成する、受動素子形成工程と、
   前記金属板の前記第１面を内側にして屈曲させ、前記第１面側を開口とするシールドカバーを形成する、屈曲工程と、
   を、この順に処理することを特徴とするシールドカバーデバイスの製造方法。
9. 前記受動素子は可撓性のある層で構成され、前記屈曲工程で前記受動素子は前記金属板と共に屈曲される、請求項８に記載のシールドカバーデバイスの製造方法。
10. 前記受動素子はシールドカバーの天井となる領域に形成され、前記屈曲工程で、前記金属板は、前記天井となる領域の周囲が屈曲される、請求項８に記載のシールドカバーデバイスの製造方法。

Images