JP6460290B2 - Ｄｃ／ｄｃコンバータモジュール - Google Patents

Description

本発明は、基板とシールドカバーとを備えるＤＣ／ＤＣコンバータモジュールに関する。

従来、スイッチング素子が内蔵されたＩＣ（以下、スイッチ素子内蔵ＩＣ）、コイルおよびコンデンサ（入力コンデンサまたは出力コンデンサ）等を基板に実装した構造のＤＣ／ＤＣコンバータモジュールが知られている。

例えば、特許文献１には、上記スイッチ素子内蔵ＩＣやコイル等がシールドカバーで覆われたＤＣ／ＤＣコンバータモジュールが開示されている。上記ＤＣ／ＤＣコンバータモジュールでは、シールドカバーがスイッチ素子内蔵ＩＣ等から放射されるノイズを遮蔽するシールドとして機能するため、ＤＣ／ＤＣコンバータモジュールから放射されるノイズを低減できる。

そして、このようなシールドカバーはノイズの除去効果を高めるため、グランドに接地されるのが一般的である。

特開２０１１−１９３７２４号公報

しかし、コンデンサのグランドにシールドカバーを接地した場合、シールドカバーに誘導されたノイズが、グランドおよびコンデンサを介して、ＤＣ／ＤＣコンバータモジュールの入力側または出力側に流出することがある。したがって、シールドカバーを単にグランドに接地するだけでは、シールドカバーのノイズ除去効果が十分に得られない場合や、ＤＣ／ＤＣコンバータモジュールの入力側または出力側へのノイズの影響が大きくなる場合がある。

本発明の目的は、接地されたシールドカバーを有する構成において、入力側または出力側へのノイズの流出を抑制したＤＣ／ＤＣコンバータモジュールを提供することにある。

（１）本発明のＤＣ／ＤＣコンバータモジュールは、
基板と、
前記基板に形成される第１グランド電極および第２グランド電極と、
入力端、出力端、および第１接地端を有するスイッチ素子内蔵ＩＣと、
前記入力端または前記出力端に接続されるコイル素子と、
前記入力端または前記出力端に接続される第１端、および前記第１グランド電極に接続される第２端を有するコンデンサ素子と、
前記スイッチ素子内蔵ＩＣ、前記コイル素子または前記コンデンサ素子のうち、前記基板に表面実装されたいずれかを覆い、前記第２グランド電極に接続されるシールドカバーと、
を備えることを特徴とする。

この構成により、互いにグランドに接続されるシールドカバーとコンデンサ素子との間は分離されている。そのため、シールドカバーに誘導されたノイズの、コンデンサ素子を介した、ＤＣ／ＤＣコンバータモジュールの入力側または出力側への流出は抑制される。したがって、入力側または出力側へのノイズの流出を抑制したＤＣ／ＤＣコンバータモジュールを実現できる。

（２）本発明のＤＣ／ＤＣコンバータモジュールは、
基板と、
前記基板に形成されるグランド電極と、
入力端、出力端および第１接地端を有するスイッチ素子内蔵ＩＣと、
前記入力端または前記出力端に接続されるコイル素子と、
前記入力端または前記出力端に接続される第１端、および前記グランド電極に接続される第２端を有するコンデンサ素子と、
前記スイッチ素子内蔵ＩＣ、前記コイル素子または前記コンデンサ素子のうち、前記基板に表面実装されたいずれかを覆い、前記グランド電極に接続されるシールドカバーと、
を備え、
前記第２端と前記シールドカバーとの間は、物理的に接続され、所定周波数以上で電気的に遮断されることを特徴とする。

この構成により、コンデンサ素子の第２端とシールドカバーとの間が物理的に接続されていたとしても、シールドカバーは、所定周波数において、コンデンサ素子が接続される第１グランド電極とは電気的に異なる第２グランド電極に接続される。そのため、シールドカバーに誘導されたノイズの、ＤＣ／ＤＣコンバータモジュールの入力側または出力側への流出は抑制される。したがって、入力側または出力側へのノイズの流出を抑制したＤＣ／ＤＣコンバータモジュールを実現できる。

（３）上記（２）において、前記第２端と前記シールドカバーとの間には、前記所定周波数で所定のインダクタンス成分を有するインダクタが接続されていてもよい。

（４）上記（３）において、前記インダクタは、前記基板に形成される導体パターンで構成されていることが好ましい。この構成では、基板に形成される導体パターンを利用してインダクタを構成するため、素子を別途用意する必要がなく、製造が容易で低コスト化が図れる。

（５）上記（３）において、前記インダクタは、前記基板に形成される層間接続導体で構成されることが好ましい。この構成では、基板に形成される層間接続導体を利用してインダクタを構成するため、素子を別途用意する必要がなく、製造が容易で低コスト化が図れる。

（６）上記（１）から（５）のいずれかにおいて、前記第１接地端および前記シールドカバーは、電気的に接続されていてもよい。

（７）上記（１）から（６）のいずれかにおいて、前記基板の表面に形成され、前記スイッチ素子内蔵ＩＣ、前記コイル素子または前記コンデンサ素子のうち、前記基板に表面実装されたいずれかを覆う保護部材を備え、前記シールドカバーは、前記保護部材の表面に形成された導体からなることが好ましい。この構成では、コイル素子やコンデンサ素子が保護部材で保護されるので、ＤＣ／ＤＣコンバータモジュール全体が堅牢となり、ＤＣ／ＤＣコンバータモジュール自体の機械的強度や外力等に対する耐久性が高まる。また、この構成により、はんだ付けだけでコイル素子等を基板に実装した場合に比べて、基板に対するコイル素子等の実装強度を高めることができ、コイル素子等と基板との電気的な接続信頼性が向上する。

（８）上記（１）から（７）のいずれかにおいて、前記基板は樹脂基板であり、前記スイッチ素子内蔵ＩＣは、前記基板に埋設されることが好ましい。この構成では、スイッチ素子内蔵ＩＣが基板で保護されるので、スイッチ素子内蔵ＩＣの機械的強度や外力等に対する耐久性が高まる。

（９）上記（１）から（７）のいずれかにおいて、前記基板はフェライト基板であり、前記コイル素子は、前記基板に形成された導体で構成されていてもよい。

本発明によれば、接地されたシールドカバーを有する構成において、入力側または出力側へのノイズの流出を抑制したＤＣ／ＤＣコンバータモジュールを実現できる。

図１は第１の実施形態に係るＤＣ／ＤＣコンバータモジュール１０１の主要部の断面図である。 図２はＤＣ／ＤＣコンバータモジュール１０１の回路図である。 図３は、第１の実施形態に係る電子機器３０１の主要部を示す断面図である。 図４（Ａ）は第２の実施形態に係るＤＣ／ＤＣコンバータモジュール１０２の主要部の断面図であり、図４（Ｂ）は図４（Ａ）におけるＡ−Ａ断面図である。 図５はＤＣ／ＤＣコンバータモジュール１０２の回路図である。 図６（Ａ）は第３の実施形態に係るＤＣ／ＤＣコンバータモジュール１０３の主要部の断面図であり、図６（Ｂ）は図６（Ａ）におけるＢ−Ｂ断面図である。 図７はＤＣ／ＤＣコンバータモジュール１０３の回路図である。 図８（Ａ）は図７におけるＣ−Ｃ断面図であり、図８（Ｂ）は図７におけるＤ−Ｄ断面図である。 図９（Ａ）は第４の実施形態に係る別のＤＣ／ＤＣコンバータモジュール１０４Ｂの主要部の断面図であり、図９（Ｂ）は図９（Ａ）におけるＥ−Ｅ断面図である。 図１０は、第５の実施形態に係るＤＣ／ＤＣコンバータモジュール１０５Ａの主要部の断面図である。 図１１は第５の実施形態に係る別のＤＣ／ＤＣコンバータモジュール１０５Ｂの主要部の断面図である。 図１２は、第６の実施形態に係るＤＣ／ＤＣコンバータモジュール１０６の主要部の断面図である。 図１３（Ａ）は第７の実施形態に係るＤＣ／ＤＣコンバータモジュール１０７Ａの回路図であり、図１３（Ｂ）は第７の実施形態に係る別のＤＣ／ＤＣコンバータモジュール１０７Ｂの回路図であり、図１３（Ｃ）は第７の実施形態に係る別のＤＣ／ＤＣコンバータモジュール１０７Ｃの回路図である。

以降、図を参照して幾つかの具体的な例を挙げて、本発明を実施するための複数の形態を示す。各図中には同一箇所に同一符号を付している。要点の説明または理解の容易性を考慮して、便宜上実施形態を分けて示すが、異なる実施形態で示した構成の部分的な置換または組み合わせが可能である。第２の実施形態以降では第１の実施形態と共通の事柄についての記述を省略し、異なる点についてのみ説明する。特に、同様の構成による同様の作用効果については実施形態毎には逐次言及しない。

《第１の実施形態》
図１は第１の実施形態に係るＤＣ／ＤＣコンバータモジュール１０１の主要部の断面図である。

ＤＣ／ＤＣコンバータモジュール１０１は、基板１、第１グランド電極Ｇ１１，Ｇ１２，Ｇ１３、第２グランド電極Ｇ２、コイル素子３、コンデンサ素子２１，２２、スイッチ素子内蔵ＩＣ４およびシールドカバー２等を備える。

基板１は、第１主面Ｓ１および第２主面Ｓ２を有する直方体状の絶縁性平板である。基板１は、例えばポリイミド（ＰＩ）または液晶ポリマー（ＬＣＰ）等の熱可塑性樹脂基板（シート）である。

第１グランド電極Ｇ１１，Ｇ１２，Ｇ１３および第２グランド電極Ｇ２は、基板１の第１主面Ｓ１に形成される導体である。基板１の第２主面Ｓ２には、導体１１，１２，１３，１４，１５および導体１６が形成されている。導体１３は、基板１の内部に形成される層間接続導体Ｖ１を介して、第１グランド電極Ｇ１１に接続される。また、導体１６は、基板１の内部に形成される層間接続導体Ｖ２を介して、第１グランド電極Ｇ１２に接続される。第１グランド電極Ｇ１１，Ｇ１２，Ｇ１３、第２グランド電極Ｇ２、導体１１，１２，１３，１４，１５および導体１６は、例えばＣｕ箔等の導体パターンである。

スイッチ素子内蔵ＩＣ４は基板１の内部に埋設されている。後に詳述するように、スイッチ素子内蔵ＩＣ４は、入力端、出力端および第１接地端を有し、コイル素子３に流れる電流をスイッチングするスイッチ素子が内蔵されたＩＣである。スイッチ素子内蔵ＩＣ４の第１接地端は、基板１の内部に形成される層間接続導体Ｖ３を介して、第１グランド電極Ｇ１３に接続される。スイッチ素子内蔵ＩＣは、例えばマイクロプロセッサチップやＩＣチップである。スイッチ素子内蔵ＩＣ４は、例えば熱可塑性樹脂からなる複数の絶縁基材層の積層体内にキャビティを形成し、このキャビティにスイッチ素子内蔵ＩＣ４を収納した積層体を加熱加圧することによって、基板１の内部に埋設される。

コイル素子３、コンデンサ素子２１およびコンデンサ素子２２は、基板１の第２主面Ｓ２に表面実装されている。コイル素子３、コンデンサ素子２１およびコンデンサ素子２２は、例えばはんだ等の導電性接合材を介して第２主面Ｓ２に実装される。より具体的には、コイル素子３は導体１１と導体１２との間に接合（接続）され、コンデンサ素子２１は導体１３と導体１４との間に接合（接続）され、コンデンサ素子２２は導体１５と導体１６との間に接合（接続）される。コイル素子３は例えばチップインダクタである。コンデンサ素子２１，２２は入力コンデンサおよび出力コンデンサであり、例えばチップコンデンサである。

シールドカバー２は、基板１の第２主面Ｓ２に実装されたコイル素子３、コンデンサ素子２１およびコンデンサ素子２２等を覆う金属製のカバーである。図１に示すように、シールドカバー２は、基板１の第１主面Ｓ１に形成される第２グランド電極Ｇ２に接続されている。

図２はＤＣ／ＤＣコンバータモジュール１０１の回路図である。図２では、コイル素子３をコイルＬで表し、コンデンサ素子２１を入力コンデンサＣ１で表し、コンデンサ素子２２を出力コンデンサＣ２で表している。なお、図２に示す電圧入力部Ｖｉｎおよび電圧出力部Ｖｏｕｔの電極は、図１において図示を省略している。

スイッチ素子内蔵ＩＣ４およびコイルＬは、ＤＣ電圧を受ける電圧入力部Ｖｉｎと、電圧出力部Ｖｏｕｔとの間に接続されている。スイッチ素子内蔵ＩＣ４には、コイルＬに流れる電流をスイッチングする素子が内蔵されている。スイッチ素子内蔵ＩＣ４は、電圧入力部Ｖｉｎ、コイルＬおよび第１グランド電極Ｇ１３にそれぞれ接続されている。コイルＬはスイッチ素子内蔵ＩＣ４と電圧出力部Ｖｏｕｔとの間に接続され、入力コンデンサＣ１は電圧入力部Ｖｉｎと第１グランド電極Ｇ１１との間に接続され、出力コンデンサＣ２は電圧出力部Ｖｏｕｔと第１グランド電極Ｇ１２との間に接続されている。シールドカバー２は、第２グランド電極Ｇ２に接続されている。

具体的には、スイッチ素子内蔵ＩＣ４の入力端ＩＰは、電圧入力部Ｖｉｎに接続されている。スイッチ素子内蔵ＩＣ４の第１接地端ＧＰは、第１グランド電極Ｇ１３に接続されている。スイッチ素子内蔵ＩＣ４の出力端ＯＰは、コイルＬの第１端に接続されている。コイルＬの第２端は、電圧出力部Ｖｏｕｔに接続されている。入力コンデンサＣ１の第１端Ｅ１ａは電圧入力部Ｖｉｎに接続され、入力コンデンサＣ１の第２端Ｅ２ａは第１グランド電極Ｇ１１に接続されている。出力コンデンサＣ２の第１端Ｅ１ｂは電圧出力部Ｖｏｕｔに接続され、出力コンデンサＣ２の第２端Ｅ２ｂは第１グランド電極Ｇ１２に接続されている。シールドカバー２は、第２グランド電極Ｇ２に接続されている。

このように、ＤＣ／ＤＣコンバータモジュール１０１は降圧型ＤＣ／ＤＣコンバータモジュールを構成する。

次に、導電性接合材を用いて、ＤＣ／ＤＣコンバータモジュール１０１を実装基板に実装した状態について、図を参照して説明する。図３は、第１の実施形態に係る電子機器３０１の主要部を示す断面図である。

なお、電子機器３０１は、ＤＣ／ＤＣコンバータモジュールおよび実装基板等を備える装置であり、例えば携帯電話端末、いわゆるスマートフォン、タブレット端末、ノートＰＣやＰＤＡ、ウェアラブル端末（いわゆるスマートウォッチやスマートグラス等）、カメラ、ゲーム機、または玩具等である。

電子機器３０１は、ＤＣ／ＤＣコンバータモジュール１０１、実装基板２０１および表面実装部品６等を備える。実装基板２０１は例えばプリント配線基板である。

実装基板２０１の主面には、ＤＣ／ＤＣコンバータモジュール１０１および表面実装部品６が実装される。表面実装部品６は例えばチップインダクタである。

実装基板２０１の主面には導体６１，６２，６３，６４，６５および導体６６等が形成され、実装基板２０１の内部には導体６７が形成されている。第１グランド電極Ｇ１１は導電性接合材５を介して導体６１に接続され、第１グランド電極Ｇ１２は導電性接合材５を介して導体６２に接続され、第１グランド電極Ｇ１３は導電性接合材５を介して導体６３に接続される。第２グランド電極Ｇ２は導電性接合材５を介して導体６４に接続される。また、図示しないＤＣ／ＤＣコンバータモジュールの電圧入力部および電圧出力部の電極は、実装基板２０１に形成される導体（図示省略）に接続される。導電性接合材５は例えばはんだである。導体６１，６２，６３および導体６４は、互いに異なる実装基板２０１のグランドにそれぞれ接続され、導体６５および導体６６は、実装基板２０１に構成される回路にそれぞれ接続されている。

本実施形態に係るＤＣ／ＤＣコンバータモジュール１０１によれば、次のような効果を奏する。

（ａ）ＤＣ／ＤＣコンバータモジュール１０１は、基板１の第２主面Ｓ２に実装されたコイル素子３、コンデンサ素子２１，２２等が、シールドカバー２によって覆われる構成である。この構成により、コイル素子３またはスイッチ素子内蔵ＩＣ等から放射される、スイッチングによるノイズがシールドカバー２によって遮蔽されるため、ＤＣ／ＤＣコンバータモジュールから放射されるノイズを低減できる。

（ｂ）また、本実施形態では、シールドカバー２が、コンデンサ素子２１，２２が接続される第１グランド電極Ｇ１１，Ｇ１２とは異なる第２グランド電極Ｇ２に接続される。この構成により、互いにグランドに接続されるシールドカバー２とコンデンサ素子２１，２２との間は分離されている。そのため、シールドカバー２に誘導されたノイズ（シールドカバー２によって遮蔽された、コイル素子３またはスイッチ素子内蔵ＩＣ４等から放射されるスイッチングノイズ）の、コンデンサ素子２１，２２を介した、ＤＣ／ＤＣコンバータモジュールの入力側または出力側への流出は抑制される。したがって、入力側または出力側へのノイズの流出を抑制したＤＣ／ＤＣコンバータモジュールを実現できる。

（ｃ）本実施形態では、スイッチ素子内蔵ＩＣ４が基板１に埋設されている。この構成では、スイッチ素子内蔵ＩＣ４が基板１で保護されるので、スイッチ素子内蔵ＩＣ４の機械的強度や外力等に対する耐久性が高まる。

《第２の実施形態》
第２の実施形態では、スイッチ素子内蔵ＩＣの第１接地端とシールドカバーとが電気的に接続された例を示す。

図４（Ａ）は第２の実施形態に係るＤＣ／ＤＣコンバータモジュール１０２の主要部の断面図であり、図４（Ｂ）は図４（Ａ）におけるＡ−Ａ断面図である。図５はＤＣ／ＤＣコンバータモジュール１０２の回路図である。

ＤＣ／ＤＣコンバータモジュール１０２は、基板１、第１グランド電極Ｇ１１，Ｇ１２、第２グランド電極Ｇ２、コイル素子３、コンデンサ素子２１，２２、スイッチ素子内蔵ＩＣ４およびシールドカバー２等を備える。

ＤＣ／ＤＣコンバータモジュール１０２は、基板１の内部にグランド導体３１が形成されている点で、第１の実施形態に係るＤＣ／ＤＣコンバータモジュール１０１と異なる。その他の構成については、ＤＣ／ＤＣコンバータモジュール１０１と実質的に同じである。以下、第１の実施形態と異なる部分について説明する。

グランド導体３１は、図４（Ｂ）に示すように、基板１の内部に形成される矩形の導体パターンである。グランド導体３１は、例えばＣｕ箔等の導体パターンである。

グランド導体３１の一部（図４（Ｂ）におけるグランド導体３１の上辺および下辺）は、基板１の端面から露出しており、シールドカバー２に接続されている。図４（Ａ）に示すように、グランド導体３１は、基板１の内部に形成される層間接続導体Ｖ３Ａを介して、スイッチ素子内蔵ＩＣ４の第１接地端に接続されている。また、グランド導体３１は、基板１の内部に形成される層間接続導体Ｖ３Ｂを介して、第２グランド電極Ｇ２に接続されている。

すなわち、図５に示すように、スイッチ素子内蔵ＩＣ４の第１接地端ＧＰおよびシールドカバー２は、ともに第２グランド電極Ｇ２に接続されており、互いに電気的に接続されている。

この構成では、シールドカバー２がコンデンサ素子２１，２２の第２端に電気的に接続される場合に比べて、シールドカバー２に誘導されたノイズ（シールドカバー２によって遮蔽された、コイル素子３またはスイッチ素子内蔵ＩＣ４等から放射されるスイッチングノイズ）の、コンデンサ素子２１，２２を介した、ＤＣ／ＤＣコンバータモジュールの入力側または出力側への流出は生じ難い。したがって、本実施形態で示したように、スイッチ素子内蔵ＩＣ４の第１接地端ＧＰおよびシールドカバー２は、互いに電気的に接続されていてもよい。

《第３の実施形態》
第３の実施形態では、コンデンサ素子およびシールドカバーが物理的に接続されている例を示す。

図６（Ａ）は第３の実施形態に係るＤＣ／ＤＣコンバータモジュール１０３の主要部の断面図であり、図６（Ｂ）は図６（Ａ）におけるＢ−Ｂ断面図である。図７はＤＣ／ＤＣコンバータモジュール１０３の回路図である。

ＤＣ／ＤＣコンバータモジュール１０３は、基板１の内部にグランド導体３２が形成されている点で、第２の実施形態に係るＤＣ／ＤＣコンバータモジュール１０２と異なる。その他の構成については、ＤＣ／ＤＣコンバータモジュール１０２と実質的に同じである。以下、第２の実施形態と異なる部分について説明する。

グランド導体３２は、基板１の内部に形成される導体パターンである。グランド導体３２の一部（図６（Ｂ）におけるグランド導体３２の上辺および下辺の一部）は、基板１の端面から露出しており、シールドカバー２に接続されている。また、グランド導体３２は、図６（Ａ）に示すように、基板１の内部に形成される層間接続導体Ｖ１Ａ，Ｖ２Ａ，Ｖ３Ａを介して、スイッチ素子内蔵ＩＣ４の第１接地端およびコンデンサ素子２１，２２の第２端にそれぞれ接続されている。グランド導体３２は、基板１の内部に形成される層間接続導体Ｖ１Ｂ，Ｖ２Ｂ，Ｖ３Ｂを介して、第１グランド電極Ｇ１１，Ｇ１２および第２グランド電極Ｇ２にそれぞれ接続されている。

すなわち、スイッチ素子内蔵ＩＣ４の第１接地端、コンデンサ素子２１，２２の第２端およびシールドカバー２は、物理的に接続されている。

また、グランド導体３２は、図６（Ｂ）に示すように、幅狭部ＧＬ１ａ，ＧＬ１ｂ，ＧＬ２ａおよび幅狭部ＧＬ２ｂを有する。幅狭部ＧＬ１ａは、第２グランド電極Ｇ２と第１グランド電極Ｇ１１との電気的経路に形成される、導体幅が狭い部分である（導体幅Ｙ１）。幅狭部ＧＬ１ｂは、第２グランド電極Ｇ２と第１グランド電極Ｇ１２との電気的経路に形成される、導体幅が狭い部分である（導体幅Ｙ１）。幅狭部ＧＬ２ａは、第１グランド電極Ｇ１１とシールドカバー２との電気的経路に形成される、導体幅が狭い部分である（導体幅Ｘ１）。幅狭部ＧＬ２ｂは、第１グランド電極Ｇ１２とシールドカバー２との電気的経路に形成される、導体幅が狭い部分である（導体幅Ｘ１）。幅狭部ＧＬ１ａ，ＧＬ１ｂ，ＧＬ２ａ，ＧＬ２ｂの導体幅は、他の部分の導体幅Ｘ０よりも相対的に狭い（Ｘ０＞Ｘ１、Ｘ０＞Ｙ１）。

これら幅狭部ＧＬ１ａ，ＧＬ１ｂ，ＧＬ２ａおよび幅狭部ＧＬ２ｂは、所定周波数以上で電気的に遮断される。具体的には、幅狭部ＧＬ１ａ，ＧＬ１ｂ，ＧＬ２ａ，ＧＬ２ｂの導体幅および導体長さが、所定周波数で所定のインダクタンス成分を持つように形成されている。そのため、コンデンサ素子２１，２２の第２端とシールドカバー２との間には、所定周波数で所定のインダクタンス成分を有するインダクタ（幅狭部ＧＬ１ａ，ＧＬ１ｂ，ＧＬ２ａ，ＧＬ２ｂ）が接続される。

なお、本発明における「所定周波数」とは、スイッチ素子内蔵ＩＣ４のスイッチング周波数によって決まる。また、本発明における「所定のインダクタンス成分」は上記「所定周波数」によって異なる。本発明における「所定のインダクタンス成分」は、例えば「所定周波数」が１ＭＨｚ以上１００ＭＨｚ未満の場合に５μＨ以下のインダクタンス値であり、例えば「所定周波数」が１００ＭＨｚ以上１ＧＨｚ未満の場合に５ｎＨ以下のインダクタンス値であり、例えば「所定周波数」が１ＧＨｚ以上２ＧＨｚ以下の場合に０．５ｎＨ以下のインダクタンス値である。

本実施形態に係るＤＣ／ＤＣコンバータモジュール１０３によれば、次のような効果を奏する。

（ｄ）本実施形態では、コンデンサ素子２１，２２の第２端とシールドカバー２との間は、所定周波数以上で電気的に遮断される。そのため、コンデンサ素子２１，２２とシールドカバー２との間が物理的に接続されていたとしても、シールドカバー２が、所定周波数以上において、コンデンサ素子２１，２２が接続される第１グランド電極Ｇ１１，Ｇ１２とは電気的に異なる第２グランド電極Ｇ２に接続される。そのため、第１の実施形態と同様に、シールドカバーに誘導されたノイズの、ＤＣ／ＤＣコンバータモジュールの入力側または出力側への流出は抑制される。したがって、入力側または出力側へのノイズの流出を抑制したＤＣ／ＤＣコンバータモジュールを実現できる。

（ｅ）本実施形態では、スイッチ素子内蔵ＩＣ４の第１接地端およびコンデンサ素子２１，２２の第２端が、グランド導体３２等を介して物理的に接続されている。この構成により、スイッチ素子内蔵ＩＣ４の第１接地端とコンデンサ素子２１，２２の第２端との間の、直流における電気的経路は短くなる。そのため、スイッチ素子内蔵ＩＣ４の第１接地端およびコンデンサ素子２１，２２の第２端をそれぞれ異なるグランドに接続した場合に比べて、ＤＣ／ＤＣコンバータモジュールの電力変換効率は向上する。

（ｆ）また、本実施形態では、基板１に形成されるグランド導体３２（導体パターン）を利用してインダクタを構成するため、素子を別途用意する必要がなく、製造が容易で低コスト化が図れる。

《第４の実施形態》
第４の実施形態では、コンデンサ素子およびシールドカバーが物理的に接続される構成において、第３の実施形態とは異なる例を示す。

図７は第４の実施形態に係るＤＣ／ＤＣコンバータモジュール１０４Ａの主要部の断面図を示す。図８（Ａ）は図７におけるＣ−Ｃ断面図であり、図８（Ｂ）は図７におけるＤ−Ｄ断面図である。

ＤＣ／ＤＣコンバータモジュール１０４Ａは、基板１の内部にグランド導体３３Ａ，３３Ｂが形成されている点で、第２の実施形態に係るＤＣ／ＤＣコンバータモジュール１０２と異なる。その他の構成については、ＤＣ／ＤＣコンバータモジュール１０２と実質的に同じである。以下、第２の実施形態と異なる部分について説明する。

グランド導体３３Ａ，３３Ｂは、基板１の内部に形成される矩形の導体パターンである。グランド導体３３Ａの一部（図８（Ａ）におけるグランド導体３３Ａの上辺および下辺）は、基板１の端面から露出しており、シールドカバー２に接続されている。グランド導体３３Ａは、図７に示すように、基板１の内部に形成される層間接続導体Ｖ１Ａ，Ｖ１Ｂを介して、コンデンサ素子２１の第２端および第１グランド電極Ｇ１１にそれぞれ接続されている。グランド導体３３Ｂの一部（図８（Ａ）におけるグランド導体３３Ｂの上辺および下辺）は、基板１の端面から露出しており、シールドカバー２に接続されている。グランド導体３３Ｂは、基板１の内部に形成される層間接続導体Ｖ２Ａ，Ｖ２Ｂを介して、コンデンサ素子２２の第２端および第１グランド電極Ｇ１２にそれぞれ接続されている。

すなわち、コンデンサ素子２１，２２の第２端およびシールドカバー２は、物理的に接続されている。

また、図８（Ａ）に示すように、グランド導体３３Ａは、第１グランド電極Ｇ１１とシールドカバー２との電気的経路の導体幅Ｘ１が、第２グランド電極Ｇ２とシールドカバー２との電気的経路の導体幅（グランド導体３１の導体幅Ｘ０）よりも相対的に狭い（Ｘ０＞Ｘ１）。また、グランド導体３３Ｂは、第１グランド電極Ｇ１２とシールドカバー２との電気的経路の導体幅Ｘ１が、第２グランド電極Ｇ２とシールドカバー２との電気的経路の導体幅（グランド導体３１の導体幅Ｘ０）よりも相対的に狭い（Ｘ０＞Ｘ１）。

そのため、コンデンサ素子２１，２２の第２端とシールドカバー２との間には、所定の周波数で所定のインダクタンス成分を有するインダクタが接続される。

次に、本実施形態に係る別のＤＣ／ＤＣコンバータモジュールの例を示す。図９（Ａ）は第４の実施形態に係る別のＤＣ／ＤＣコンバータモジュール１０４Ｂの主要部の断面図であり、図９（Ｂ）は図９（Ａ）におけるＥ−Ｅ断面図である。

ＤＣ／ＤＣコンバータモジュール１０４Ｂは、基板１の内部にグランド導体３４Ａ，３４Ｂおよび層間接続導体Ｖ４，Ｖ５が形成されている点で、第２の実施形態に係るＤＣ／ＤＣコンバータモジュール１０２と異なる。その他の構成については、ＤＣ／ＤＣコンバータモジュール１０２と実質的に同じである。以下、第２の実施形態と異なる部分について説明する。

グランド導体３４Ａ，３４Ｂは、基板１の内部に形成される矩形の導体パターンである。グランド導体３４Ａの一部（図９（Ｂ）におけるグランド導体３４Ａの左辺）は、基板１の端面から露出しており、シールドカバー２に接続されている。グランド導体３４Ａは、図９（Ａ）に示すように、基板１の内部に形成される層間接続導体Ｖ４を介して、第１グランド電極Ｇ１１に接続されている。グランド導体３４Ｂの一部（図９（Ｂ）におけるグランド導体３４Ｂの右辺）は、基板１の端面から露出しており、シールドカバー２に接続されている。グランド導体３４Ｂは、基板１の内部に形成される層間接続導体Ｖ５を介して、第１グランド電極Ｇ１２に接続されている。

すなわち、コンデンサ素子２１，２２の第２端およびシールドカバー２は、物理的に接続されている。

本実施形態では、層間接続導体Ｖ４，Ｖ５の導体径および導体長が所定周波数で所定のインダクタンス成分を有するように形成されている。そのため、コンデンサ素子２１，２２の第２端とシールドカバー２との間には、所定の周波数で所定のインダクタンス成分を有するインダクタが接続される。

《第５の実施形態》
第５の実施形態では、スイッチ素子内蔵ＩＣが基板に表面実装されたＤＣ／ＤＣコンバータモジュールの例を示す。

図１０は、第５の実施形態に係るＤＣ／ＤＣコンバータモジュール１０５Ａの主要部の断面図である。

ＤＣ／ＤＣコンバータモジュール１０５Ａは、基板１Ａ、実装電極Ｐ１，Ｐ２、第１グランド電極Ｇ１、第２グランド電極Ｇ２、コイル３Ａ、コンデンサ素子２１，２２、スイッチ素子内蔵ＩＣ４およびシールドカバー２等を備える。

ＤＣ／ＤＣコンバータモジュール１０５Ａは、基板１Ａを備える点で、第１の実施形態に係るＤＣ／ＤＣコンバータモジュール１０１と異なる。また、ＤＣ／ＤＣコンバータモジュール１０５Ａは、スイッチ素子内蔵ＩＣ４が基板１Ａの第２主面Ｓ２に実装されている点で、ＤＣ／ＤＣコンバータモジュール１０１と異なる。以下、第１の実施形態と異なる部分について説明する。

基板１Ａは、磁性体層５１および非磁性体層５２，５３の積層体であり、第１主面Ｓ１および第２主面Ｓ２を有する直方体状の絶縁性平板である。基板１Ａは、磁性体層５１が非磁性体層５２，５３で挟まれた構成である。基板１Ａは例えばフェライト基板である。磁性体層５１は例えば磁性体フェライトシートであり、非磁性体層５２，５３は例えば非磁性体フェライトシートである。

実装電極Ｐ１，Ｐ２、第１グランド電極Ｇ１および第２グランド電極Ｇ２は、基板１Ａの第１主面Ｓ１に形成される導体である。基板１Ａの第２主面Ｓ２には、導体１１，１２，１３，１４，１５および導体１６が形成されている。導体１１，１３および導体１５は、層間接続導体を介して、非磁性体層５３に形成されるグランド導体３５に接続される。グランド導体３５は、磁性体層５１の端面に形成される端面導体４１の一端に接続される。端面導体４１の他端は、非磁性体層５２に形成されるグランド導体３６に接続される。グランド導体３６は、層間接続導体を介して第１グランド電極Ｇ１に接続される。

スイッチ素子内蔵ＩＣ４、コイル素子３およびコンデンサ素子２１，２２は、基板１Ａの第２主面Ｓ２に表面実装されている。スイッチ素子内蔵ＩＣ４、コイル素子３およびコンデンサ素子２１，２２は、例えばはんだ等の導電性接合材５を介して第２主面Ｓ２に実装される。より具体的には、スイッチ素子内蔵ＩＣ４は導体１１と導体１２との間に接合（接続）され、コンデンサ素子２１は導体１３と導体１４との間に接合（接続）され、コンデンサ素子２２は導体１５と導体１６との間に接合（接続）される。そのため、スイッチ素子内蔵ＩＣ４の第１接地端、コンデンサ素子２１，２２の第２端は、第１グランド電極Ｇ１に接続される。

コイル３Ａは、磁性体層５１の内部に形成されるコイル導体７１，７２，７３で構成されるヘリカル状のコイルである。コイル導体７１，７２，７３は、ループ状またはスパイラル状の導体パターンである。

シールドカバー２は、基板１の第２主面Ｓ２に実装されたスイッチ素子内蔵ＩＣ４およびコンデンサ素子２１，２２等を覆う金属製のカバーである。シールドカバー２は、基板１Ａの内部に形成されるグランド導体３７および層間接続導体を介して、第２グランド電極Ｇ２に接続されている。

本実施形態で示したように、スイッチ素子内蔵ＩＣ４は、基板１Ａに表面実装されていてもよい。また、本実施形態で示したように、コイルは、基板１に形成された導体で構成されていてもよい。また、本実施形態で示したように、ＤＣ／ＤＣコンバータモジュールは、グランド電極以外の実装電極を備えていてもよい。

次に、本実施形態に係る別のＤＣ／ＤＣコンバータモジュールの例を示す。図１１は第５の実施形態に係る別のＤＣ／ＤＣコンバータモジュール１０５Ｂの主要部の断面図である。

ＤＣ／ＤＣコンバータモジュール１０５Ｂは、基板１Ｂ、実装電極Ｐ１、第１グランド電極Ｇ１１，Ｇ１２、第２グランド電極Ｇ２、コイル素子３、コンデンサ素子２１，２２、スイッチ素子内蔵ＩＣ４およびシールドカバー２等を備える。

ＤＣ／ＤＣコンバータモジュール１０５Ｂは、基板１Ｂを備える点で、第１の実施形態に係るＤＣ／ＤＣコンバータモジュール１０１と異なる。また、ＤＣ／ＤＣコンバータモジュール１０５Ｂは、スイッチ素子内蔵ＩＣ４が基板１Ｂの第２主面Ｓ２に実装されている点で、ＤＣ／ＤＣコンバータモジュール１０１と異なる。以下、第１の実施形態と異なる部分について説明する。

基板１Ｂは、第１主面Ｓ１および第２主面Ｓ２を有する直方体状の絶縁性平板である。基板１Ｂは、例えばプリント配線板である。

実装電極Ｐ１、第１グランド電極Ｇ１１，Ｇ１２および第２グランド電極Ｇ２は、基板１Ｂの第１主面Ｓ１に形成される導体である。基板１Ａの第２主面Ｓ２には、導体１１，１２，１３，１４，１５，１６および導体１７が形成されている。導体１４は、他の導体および層間接続導体を介して、第１グランド電極Ｇ１１に接続される。導体１５は、他の導体および層間接続導体を介して、第１グランド電極Ｇ１２に接続される。導体１７は、他の導体および層間接続導体を介して、第２グランド電極Ｇ２に接続される。

スイッチ素子内蔵ＩＣ４、コイル素子３およびコンデンサ素子２１，２２は、基板１Ｂの第２主面Ｓ２に表面実装されている。スイッチ素子内蔵ＩＣ４、コイル素子３およびコンデンサ素子２１，２２は、例えばはんだ等の導電性接合材５を介して第２主面Ｓ２に実装される。より具体的には、コイル素子３は導体１１と導体１２との間に接合（接続）され、スイッチ素子内蔵ＩＣ４は導体１２と導体１７との間に接合（接続）され、コンデンサ素子２１は導体１３と導体１４との間に接合（接続）され、コンデンサ素子２２は導体１５と導体１６との間に接合（接続）される。そのため、コンデンサ素子２１の第２端は第１グランド電極Ｇ１１に接続され、コンデンサ素子２２の第２端は第１グランド電極Ｇ１２に接続される。スイッチ素子内蔵ＩＣ４の第１接地端は第２グランド電極Ｇ２に接続される。

シールドカバー２は、基板１Ｂの第２主面Ｓ２に表面実装され、スイッチ素子内蔵ＩＣ４、コイル素子３およびコンデンサ素子２１，２２等を覆う金属製のカバーである。シールドカバー２の外縁は導電性接合材等で接合され、基板１Ｂの第２主面Ｓ２に形成される導体１７に電気的に接続されている。したがって、シールドカバー２は第２グランド電極Ｇ２に接続される。また、スイッチ素子内蔵ＩＣ４の第１接地端およびシールドカバー２は、電気的に接続される。

《第６の実施形態》
第６の実施形態では、シールドカバーの構造が他の実施形態と異なる例について示す。

図１２は、第６の実施形態に係るＤＣ／ＤＣコンバータモジュール１０６の主要部の断面図である。

ＤＣ／ＤＣコンバータモジュール１０６は、基板１、実装電極Ｐ１、第１グランド電極Ｇ１１，Ｇ１２、第２グランド電極Ｇ２、コイル素子３、コンデンサ素子２１，２２、スイッチ素子内蔵ＩＣ４、保護部材７およびシールドカバー２Ａ等を備える。

ＤＣ／ＤＣコンバータモジュール１０６は、保護部材７を備える点で、第２の実施形態に係るＤＣ／ＤＣコンバータモジュール１０２と異なる。また、ＤＣ／ＤＣコンバータモジュール１０６は、シールドカバー２Ａの構成がＤＣ／ＤＣコンバータモジュール１０２と異なる。以下、第２の実施形態と異なる部分について説明する。

実装電極Ｐ１、第１グランド電極Ｇ１１，Ｇ１２および第２グランド電極Ｇ２は、基板１の第１主面Ｓ１に形成される導体である。基板１の第２主面Ｓ２には、導体１１，１２，１３，１４，１５および導体１６が形成されている。導体１４，１５は、層間接続導体を介して、基板１の内部に形成されるグランド導体３１に接続される。グランド導体３１は、層間接続導体を介して第１グランド電極Ｇ１１，Ｇ１２に接続される。

スイッチ素子内蔵ＩＣ４は基板１の内部に埋設されている。スイッチ素子内蔵ＩＣ４の第１接地端は、層間接続導体を介して、グランド導体３１に接続される。

コイル素子３およびコンデンサ素子２１，２２は、基板１の第２主面Ｓ２に表面実装されている。コイル素子３およびコンデンサ素子２１，２２は、例えばはんだ等の導電性接合材を介して第２主面Ｓ２に実装される。より具体的には、コイル素子３は導体１１と導体１２との間に接合（接続）され、コンデンサ素子２１は導体１３と導体１４との間に接合（接続）され、コンデンサ素子２２は導体１５と導体１６との間に接合（接続）される。そのため、スイッチ素子内蔵ＩＣ４の第１接地端、コンデンサ素子２１，２２の第２端は、第１グランド電極Ｇ１１，Ｇ１２に接続される。

保護部材７は、基板１の第２主面Ｓ２に形成され、第２主面Ｓ２に実装（搭載）されたコイル素子３およびコンデンサ素子２１，２２を覆うブロックである。言い換えると、コイル素子３およびコンデンサ素子２１，２２は、基板１の第２主面Ｓ２上に形成される保護部材７に埋設されている。保護部材７は例えばエポキシ樹脂等の熱硬化性樹脂である。

シールドカバー２Ａは、保護部材７の表面および基板１の一部（端面）に形成される導体である。シールドカバー２Ａは、コイル素子３およびコンデンサ素子２１，２２等を覆う導体パターンである。シールドカバー２Ａは、基板１の内部に形成されるグランド導体３８および層間接続導体を介して、第２グランド電極Ｇ２に接続される。シールドカバー２Ａは、例えば保護部材７の表面への導電性材料の印刷やスパッタリングにより付与された金属膜である。

本実施形態では、基板１の第２主面Ｓ２に実装（搭載）されるコイル素子３およびコンデンサ素子２１，２２が保護部材７で覆われている（封止されている）。この構成では、コイル素子３やコンデンサ素子２１，２２が保護部材７で保護されるので、ＤＣ／ＤＣコンバータモジュール全体が堅牢となり、ＤＣ／ＤＣコンバータモジュール自体の機械的強度や外力等に対する耐久性が高まる。また、この構成により、はんだ付けだけでコイル素子３等を基板１に実装した場合に比べて、基板１に対するコイル素子等の実装強度を高めることができ、コイル素子等と基板との電気的な接続信頼性が向上する。

《第７の実施形態》
第７の実施形態では、第１の実施形態に係るＤＣ／ＤＣコンバータモジュール１０１と回路構成が異なる例について示す。

図１３（Ａ）は第７の実施形態に係るＤＣ／ＤＣコンバータモジュール１０７Ａの回路図であり、図１３（Ｂ）は第７の実施形態に係る別のＤＣ／ＤＣコンバータモジュール１０７Ｂの回路図であり、図１３（Ｃ）は第７の実施形態に係る別のＤＣ／ＤＣコンバータモジュール１０７Ｃの回路図である。

図１３（Ａ）に示すＤＣ／ＤＣコンバータモジュール１０７Ａは、第１グランド電極Ｇ１１および入力コンデンサＣ１を備えていない点で、第１の実施形態に係るＤＣ／ＤＣコンバータモジュール１０１と異なる。その他の構成については、図２に示すＤＣ／ＤＣコンバータモジュール１０１と同じである。

本実施形態に示すように、本発明におけるＤＣ／ＤＣコンバータモジュールは、出力コンデンサＣ２のみ備える構成であってもよい。また、本発明におけるＤＣ／ＤＣコンバータモジュールは入力コンデンサのみ備える構成であってもよい。

図１３（Ｂ）に示すＤＣ／ＤＣコンバータモジュール１０７Ｂは、昇圧型ＤＣ／ＤＣコンバータモジュールの一例である。ＤＣ／ＤＣコンバータモジュール１０７Ｂの基本的な構成については、図２に示すＤＣ／ＤＣコンバータモジュール１０１と同じである。

コイルＬは電圧入力部Ｖｉｎとスイッチ素子内蔵ＩＣ４との間に接続され、スイッチ素子内蔵ＩＣ４は、コイルＬ、電圧出力部Ｖｏｕｔおよび第１グランド電極Ｇ１３にそれぞれ接続されている。

具体的には、コイルＬの第１端は電圧入力部Ｖｉｎに接続され、コイルＬの第２端はスイッチ素子内蔵ＩＣ４の入力端ＩＰに接続されている。スイッチ素子内蔵ＩＣ４の出力端ＯＰは電圧出力部Ｖｏｕｔに接続され、スイッチ素子内蔵ＩＣ４の第１接地端ＧＰは、第１グランド電極Ｇ１３に接続されている。入力コンデンサＣ１の第１端Ｅ１ａは電圧入力部Ｖｉｎに接続され、入力コンデンサＣ１の第２端Ｅ２ａは第１グランド電極Ｇ１１に接続されている。出力コンデンサＣ２の第１端Ｅ１ｂは電圧出力部Ｖｏｕｔに接続され、出力コンデンサＣ２の第２端Ｅ２ｂは第１グランド電極Ｇ１２に接続されている。シールドカバー２は、第２グランド電極Ｇ２に接続されている。

図１３（Ｃ）に示すＤＣ／ＤＣコンバータモジュール１０７Ｃは、昇降圧型ＤＣ／ＤＣコンバータモジュールの一例である。ＤＣ／ＤＣコンバータモジュール１０７Ｃは第１グランド電極Ｇ１４を備える点で、第１の実施形態に係るＤＣ／ＤＣコンバータモジュール１０１と異なる。その他の構成については、図２に示すＤＣ／ＤＣコンバータモジュール１０１と同じである。

スイッチ素子内蔵ＩＣ４は、電圧入力部Ｖｉｎと電圧出力部Ｖｏｕｔとの間に接続されている。コイルＬは電圧入力部Ｖｉｎの出力端ＯＰと第１グランド電極Ｇ１４にそれぞれ接続されている。

具体的には、スイッチ素子内蔵ＩＣ４の入力端ＩＰは電圧入力部Ｖｉｎに接続され、スイッチ素子内蔵ＩＣ４の出力端ＯＰは電圧出力部Ｖｏｕｔに接続され、スイッチ素子内蔵ＩＣ４の第１接地端ＧＰは第１グランド電極Ｇ１３に接続されている。コイルＬの第１端はスイッチ素子内蔵ＩＣ４の出力端ＯＰに接続され、コイルＬの第２端は第１グランド電極Ｇ１４に接続されている。入力コンデンサＣ１の第１端Ｅ１ａは電圧入力部Ｖｉｎに接続され、入力コンデンサＣ１の第２端Ｅ２ａは第１グランド電極Ｇ１１に接続されている。出力コンデンサＣ２の第１端Ｅ１ｂは電圧出力部Ｖｏｕｔに接続され、出力コンデンサＣ２の第２端Ｅ２ｂは第１グランド電極Ｇ１２に接続されている。シールドカバー２は、第２グランド電極Ｇ２に接続されている。

《その他の実施形態》
以上に示した各実施形態では、基板１の平面形状が矩形である例を示したが、この構成に限定されるものではない。基板１の平面形状は本発明の作用・効果を奏する範囲において適宜変更可能であり、例えば円形、楕円形、多角形等であってもよい。また、以上に示した各実施形態では、直方体状のＤＣ／ＤＣコンバータモジュールを示したが、この構成に限定されるものではない。ＤＣ／ＤＣコンバータモジュールの形状は本発明の作用・効果を奏する範囲において適宜変更可能である。

また、以上に示した各実施形態では、コイル素子３、スイッチ素子内蔵ＩＣ４、コンデンサ素子２１，２２を備えるＤＣ／ＤＣコンバータモジュールの例を示したが、ＤＣ／ＤＣコンバータモジュールが備える電子部品はこれらに限定されるものではない。ＤＣ／ＤＣコンバータモジュールが備える電子部品の個数・種類・配置等は、本発明の作用・効果を奏する範囲において適宜変更可能である。

最後に、上述の実施形態の説明は、すべての点で例示であって、制限的なものではない。当業者にとって変形および変更が適宜可能である。本発明の範囲は、上述の実施形態ではなく、特許請求の範囲によって示される。さらに、本発明の範囲には、特許請求の範囲内と均等の範囲内での実施形態からの変更が含まれる。

Ｌ…コイル
Ｃ１…入力コンデンサ
Ｃ２…出力コンデンサ
Ｖｉｎ…電圧入力部
Ｖｏｕｔ…電圧出力部
Ｅ１ａ，Ｅ１ｂ…コンデンサ素子の第１端
Ｅ２ａ，Ｅ２ｂ…コンデンサ素子の第２端
Ｇ１，Ｇ１１，Ｇ１２，Ｇ１３，Ｇ１４…第１グランド電極
Ｇ２…第２グランド電極
ＧＬ１ａ…幅狭部
ＧＬ１ａ，ＧＬ１ｂ，ＧＬ２ａ，ＧＬ２ｂ…幅狭部
ＧＰ…スイッチ素子内蔵ＩＣの第１接地端
ＩＰ…スイッチ素子内蔵ＩＣの入力端
ＯＰ…スイッチ素子内蔵ＩＣの出力端
Ｐ１，Ｐ２…実装電極
ＰＣ…ノート
Ｓ１…基板の第１主面
Ｓ２…基板の第２主面
Ｖ１，Ｖ１Ａ，Ｖ１Ｂ，Ｖ２，Ｖ２Ａ，Ｖ２Ｂ，Ｖ３，Ｖ３Ａ，Ｖ３Ｂ，Ｖ４，Ｖ５…層間接続導体
１，１Ａ，１Ｂ…基板
２，２Ａ…シールドカバー
３…コイル素子
３Ａ…コイル
５…導電性接合材
６…表面実装部品
７…保護部材
１１，１２，１３，１４，１５，１６，１７…導体
２１，２２…コンデンサ素子
３１，３２，３３Ａ，３３Ｂ，３４Ａ，３４Ｂ，３５，３６，３７，３８…グランド導体
４１…端面導体
５１…磁性体層
５２，５３…非磁性体層
６１，６２，６３，６４，６５，６６，６７…導体
７１，７２，７３…コイル導体
１０１，１０２，１０３，１０４Ａ，１０４Ｂ，１０５Ａ，１０５Ｂ，１０６，１０７Ａ，１０７Ｂ，１０７Ｃ…ＤＣ／ＤＣコンバータモジュール
２０１…実装基板
３０１…電子機器

Claims (9)

1. 基板と、
   前記基板に形成される第１グランド電極および第２グランド電極と、
   入力端、出力端、および第１接地端を有するスイッチ素子内蔵ＩＣと、
   前記入力端または前記出力端に接続されるコイル素子と、
   前記入力端または前記出力端に接続される第１端、および前記第１グランド電極に接続される第２端を有するコンデンサ素子と、
   前記スイッチ素子内蔵ＩＣ、前記コイル素子または前記コンデンサ素子のうち、前記基板に表面実装されたいずれかを覆い、前記第２グランド電極に接続されるシールドカバーと、
   を備える、ＤＣ／ＤＣコンバータモジュール。
2. 基板と、
   前記基板に形成されるグランド電極と、
   入力端、出力端および第１接地端を有するスイッチ素子内蔵ＩＣと、
   前記入力端または前記出力端に接続されるコイル素子と、
   前記入力端または前記出力端に接続される第１端、および前記グランド電極に接続される第２端を有するコンデンサ素子と、
   前記スイッチ素子内蔵ＩＣ、前記コイル素子または前記コンデンサ素子のうち、前記基板に表面実装されたいずれかを覆い、前記グランド電極に接続されるシールドカバーと、
   を備え、
   前記第２端と前記シールドカバーとの間は、物理的に接続され、所定周波数以上で電気的に遮断される、ＤＣ／ＤＣコンバータモジュール。
3. 前記第２端と前記シールドカバーとの間には、前記所定周波数で所定のインダクタンス成分を有するインダクタが接続される、請求項２に記載のＤＣ／ＤＣコンバータモジュール。
4. 前記インダクタは、前記基板に形成される導体パターンで構成される、請求項３に記載のＤＣ／ＤＣコンバータモジュール。
5. 前記インダクタは、前記基板に形成される層間接続導体で構成される、請求項３に記載のＤＣ／ＤＣコンバータモジュール。
6. 前記第１接地端および前記シールドカバーは、電気的に接続される、請求項１から５のいずれかに記載のＤＣ／ＤＣコンバータモジュール。
7. 前記基板の表面に形成され、前記スイッチ素子内蔵ＩＣ、前記コイル素子または前記コンデンサ素子のうち、前記基板に表面実装されたいずれかを覆う保護部材を備え、
   前記シールドカバーは、前記保護部材の表面に形成された導体からなる、請求項１から６のいずれかに記載のＤＣ／ＤＣコンバータモジュール。
8. 前記基板は樹脂基板であり、
   前記スイッチ素子内蔵ＩＣは、前記基板に埋設される、請求項１から７のいずれかに記載のＤＣ／ＤＣコンバータモジュール。
9. 前記基板はフェライト基板であり、
   前記コイル素子は、前記基板に形成された導体で構成される、請求項１から７のいずれかに記載のＤＣ／ＤＣコンバータモジュール。

Images