KR101811370B1

KR101811370B1 - 복합 전자 부품 및 저항 소자

Info

Publication number: KR101811370B1
Application number: KR1020160086605A
Authority: KR
Inventors: 카즈오 하토리; 이사무 후지모토; 신이치로 쿠로이와
Original assignee: 가부시키가이샤 무라타 세이사쿠쇼
Priority date: 2015-07-10
Filing date: 2016-07-08
Publication date: 2017-12-22
Also published as: US10299383B2; CN106340362A; US20170013718A1; JP2017022257A; JP6503943B2; CN106340362B; KR20170007170A

Abstract

제조 시의 전자 소자 간의 접합 불량의 발생을 억제할 수 있는 복합 전자 부품을 제공한다.
복합 전자 부품(1A)은 높이 방향(H)에서 전자 소자(10)와 저항 소자(20A)를 포함한다. 전자 소자(10)는 전자 소자 본체(11)와, 길이 방향(L)으로 이격되는 제1 및 제2 외부전극(14A, 14B)을 포함한다. 저항 소자(20A)는 기부(21)와, 기부(21)의 상면(21a)에 마련된 저항체(22), 보호막(23) 및 제1에서 제3 상면 도체(24A~24C)를 포함한다. 제1 및 제2 상면 도체(24A, 24B)는 길이 방향(L)으로 이격되고, 저항체(22) 및 이에 접속된 제3 상면 도체(24C)는 제1 및 제2 상면 도체(24A, 24B) 사이에 위치한다. 기부(21)의 상면(21a)으로부터 제1 및 제2 상면 도체(24A, 24B)의 표면까지의 높이 방향의 치수(H1, H2)는 기부(21)의 상면(21a)으로부터 제3 상면 도체(24C)의 높이 방향(H)에서 보호막(23)과 겹치는 부분의 표면까지의 높이 방향의 치수(H3)보다 크다.

Description

복합 전자 부품 및 저항 소자{COMPOSITE ELECTRONIC COMPONENT AND RESISTANCE ELEMENT}

본 발명은 저항 소자와 다른 전자 소자를 포함하는 복합 전자 부품 및 복합 전자 부품에 이용되는 저항 소자에 관한 것이다.

종래, 복수의 전자 소자로 이루어지는 복합 전자 부품의 발명이, 각 전자 부품을 고밀도로 집적하는 관점에서 제안되고 있다.

예를 들면, 일본 공개특허공보 2001-338838호(특허문헌 1)에는, 콘덴서 소자와 저항 소자로 이루어지는 복합 전자 부품이 개시되어 있다. 이 복합 전자 부품에서는, 칩형 콘덴서의 콘덴서 본체의 표면에 저항체만으로 이루어지는 저항 소자가 마련되어 있다. 이 콘덴서 본체의 표면에는 한 쌍의 외부전극이 마련되어 있고, 이들 외부전극과 그 저항체가 접속되어 있다.

또한 일본 공개특허공보 평6-283301호(특허문헌 2)에는, 칩형 저항, 칩형 서미스터, 칩형 콘덴서 및 칩형 배리스터 등과 같은 복수의 종류의 전자 소자 중에서 선택된 2종 이상의 전자 소자에 대해, 동일한 형태이면서 동일한 치수의 전자 소자가 복수, 집적된 복합 전자 부품이 개시되어 있다. 이 복합 전자 부품에서는, 각 전자 소자가 두께 방향을 따라 서로 겹치고, 또한 각각의 전자 소자에 마련된 단자전극이 일괄적으로 리드프레임으로 덮여 일체화되어 있다.

일본 공개특허공보 2001-338838호 일본 공개특허공보 평6-283301호

본 발명자들은 일본 특허출원 2015-049457에서, 상술한 특허문헌 1 및 특허문헌 2에 개시된 것보다, 회로 설계의 자유도를 높일 수 있는 복합 전자 부품을 제안했다. 이 복합 전자 부품은, 기판으로서의 역할을 다하는 절연성의 기부(基部)에 저항 기능이 마련된 1개의 기판형의 전자 소자와, 이 기판형의 전자 소자에 접합된 다른 1개의 전자 소자를 포함하는 신규 복합 전자 부품이다.

이 신규 복합 전자 부품에서는, 기판형의 전자 소자의 절연성의 기부의 상면이, 다른 1개의 전자 소자에 대향하는 면이 된다. 이 상면에 상면 도체가 마련되어, 상면 도체와 다른 1개의 전자 소자의 외부전극이 접합재를 통해 접속된다. 또한 이 신규 구성의 복합 전자 부품의 어느 실시예에서는, 기판형의 전자 소자의 절연성의 기부의 상면에, 전술한 상면 도체 외에도 기능부가 더 마련되어 있다. 이 기능부는, 저항체와, 저항체에 접속된 다른 상면 도체와 저항체를 보호하는 보호막을 갖는다.

이 기판형의 전자 소자가 상면에 기능부를 갖는 경우는, 이 기판형의 전자 소자에 전술한 다른 전자 소자가 실장될 때에, 기능부가 다른 전자 소자에 접촉될 가능성이 있다. 기능부가 다른 전자 소자에 접촉함으로써, 그 밖의 전자 소자의 외부전극이, 기판형의 전자 소자의 상면 도체로부터 멀어지고, 결과적으로 기판형의 전자 소자와 다른 전자 소자 사이의 접합이 불충분해지는, 이른바 접합 불량이 발생할 우려가 있다.

따라서 본 발명은, 제조 시의 전자 소자 간의 접합 불량의 발생을 억제할 수 있는 복합 전자 부품 및 이에 이용되는 저항 소자를 제공하는 것을 목적으로 한다.

본 발명에 기초하는 복합 전자 부품은, 저항 소자와, 높이 방향에서 상기 저항 소자에 실장된 전자 소자를 포함하고 있다. 상기 저항 소자는, 상기 높이 방향과 교차하는 상면 및 하면을 갖는 절연성의 기부와, 상기 기부의 상기 상면에 마련되어 상기 높이 방향과 직교하는 길이 방향에서 서로 이격되는 제1 상면 도체 및 제2 상면 도체와, 상기 기부의 상기 상면에 마련되어 상기 제1 상면 도체와 상기 제2 상면 도체 사이에 위치하는 저항체와, 상기 기부의 상기 상면에 마련되어 상기 제1 상면 도체와 상기 제2 상면 도체 사이에 위치함과 함께, 상기 저항체에 접속된 제3 상면 도체와, 상기 저항체, 상기 기부의 일부 및 상기 제3 상면 도체의 적어도 일부를 덮는 보호막을 포함하고 있다. 상기 전자 소자는, 상기 높이 방향과 교차하는 하면을 갖는 전자 소자 본체와, 상기 전자 소자 본체의 상기 하면에 적어도 마련되어 상기 길이 방향에서 서로 이격되는 제1 외부전극 및 제2 외부전극을 포함하고 있다. 상기 기부의 상기 상면과 상기 전자 소자 본체의 상기 하면은, 상기 높이 방향에서 대향하고 있다. 상기 제1 상면 도체와 상기 제1 외부전극은 전기적으로 접속되어 있고, 상기 제2 상면 도체와 상기 제2 외부전극은 전기적으로 접속되어 있다. 상기 기부의 상기 상면으로부터 상기 제1 상면 도체의 표면까지의 상기 높이 방향의 치수 및 상기 기부의 상기 상면으로부터 상기 제2 상면 도체의 표면까지의 상기 높이 방향의 치수는, 모두 상기 기부의 상기 상면으로부터 상기 제3 상면 도체의 상기 높이 방향에서 상기 보호막과 겹치는 부분의 표면까지의 상기 높이 방향의 치수보다도 크다.

상기 본 발명에 기초하는 복합 전자 부품에서는, 상기 제1 상면 도체 및 상기 제2 상면 도체의 각각이, 도금층을 포함하고 있어도 되고, 그 경우에 상기 제3 상면 도체의 상기 높이 방향에서 상기 보호막과 겹치는 부분이, 상기 보호막에 의해 직접 덮인 소결 금속층 또는 박막인 것이 바람직하다.

상기 본 발명에 기초하는 복합 전자 부품에서는, 상기 제1 상면 도체, 상기 제2 상면 도체 및 상기 제3 상면 도체의 각각이 소결 금속층을 포함하고 있어도 되고, 그 경우에 상기 제1 상면 도체 및 상기 제2 상면 도체의 각각에 포함되는 상기 소결 금속층의 상기 높이 방향의 치수가, 상기 제3 상면 도체에 포함되는 상기 소결 금속층의 상기 높이 방향에서 상기 보호막과 겹치는 부분의 상기 높이 방향의 치수보다도 큰 것이 바람직하다.

상기 본 발명에 기초하는 복합 전자 부품에서는, 상기 제1 상면 도체 및 상기 제2 상면 도체의 각각이, 소결 금속층을 포함하고 있어도 되고, 그 경우에 상기 제3 상면 도체의 상기 높이 방향에서 상기 보호막과 겹치는 부분이 스퍼터막(sputtered film)인 것이 바람직하다.

상기 본 발명에 기초하는 복합 전자 부품에서는, 상기 저항 소자가 상기 기부의 상기 하면에 마련되어 상기 길이 방향에서 서로 이격되는 제1 하면 도체 및 제2 하면 도체와, 상기 기부의 상기 하면에 마련되어 상기 제1 하면 도체와 상기 제2 하면 도체 사이에 위치하는 제3 하면 도체와, 상기 제1 상면 도체 및 상기 제1 하면 도체를 접속하는 제1 접속 도체와, 상기 제2 상면 도체 및 상기 제2 하면 도체를 접속하는 제2 접속 도체와, 상기 제3 상면 도체 및 상기 제3 하면 도체를 접속하는 제3 접속 도체를 더 포함하고 있어도 된다.

상기 본 발명에 기초하는 복합 전자 부품에서는, 상기 저항 소자가 상기 기부의 상기 상면에 마련되어 상기 제1 상면 도체와 상기 제2 상면 도체 사이에 위치함과 함께, 상기 저항체에 접속된 제4 상면 도체를 더 포함하고 있어도 되고, 그 경우에 상기 제3 상면 도체 및 상기 제4 상면 도체가 서로 이격되어 있어도 된다. 또한 상기 보호막이, 상기 제4 상면 도체의 적어도 일부를 덮고 있어도 된다. 또한 그 경우에는, 상기 기부의 상기 상면으로부터 상기 제1 상면 도체의 표면까지의 상기 높이 방향의 치수 및 상기 기부의 상기 상면으로부터 상기 제2 상면 도체의 표면까지의 상기 높이 방향의 치수가, 모두 상기 기부의 상기 상면으로부터 상기 제4 상면 도체의 상기 높이 방향에서 상기 보호막과 겹치는 부분의 표면까지의 상기 높이 방향의 치수보다도 커도 된다.

상기 본 발명에 기초하는 복합 전자 부품에서는, 상기 제1 상면 도체 및 상기 제2 상면 도체의 각각이 도금층을 포함하고 있어도 되고, 그 경우에 상기 제3 상면 도체의 상기 높이 방향에서 상기 보호막과 겹치는 부분 및 상기 제4 상면 도체의 상기 높이 방향에서 상기 보호막과 겹치는 부분의 각각이, 상기 보호막에 의해 직접 덮인 소결 금속층 또는 박막인 것이 바람직하다.

상기 본 발명에 기초하는 복합 전자 부품에서는, 상기 제1 상면 도체, 상기 제2 상면 도체, 상기 제3 상면 도체 및 상기 제4 상면 도체의 각각이 소결 금속층을 포함하고 있어도 되고, 그 경우에 상기 제1 상면 도체 및 상기 제2 상면 도체의 각각에 포함되는 상기 소결 금속층의 상기 높이 방향의 치수가, 상기 제3 상면 도체에 포함되는 상기 소결 금속층의 상기 높이 방향에서 상기 보호막과 겹치는 부분의 상기 높이 방향의 치수 및 상기 제4 상면 도체에 포함되는 상기 소결 금속층의 상기 높이 방향에서 상기 보호막과 겹치는 부분의 상기 높이 방향의 치수의 어느 것보다도 큰 것이 바람직하다.

상기 본 발명에 기초하는 복합 전자 부품에서는, 상기 제1 상면 도체 및 상기 제2 상면 도체의 각각이 소결 금속층을 포함하고 있어도 되고, 그 경우에 상기 제3 상면 도체의 상기 높이 방향에서 상기 보호막과 겹치는 부분 및 상기 제4 상면 도체의 상기 높이 방향에서 상기 보호막과 겹치는 부분의 각각이 스퍼터막인 것이 바람직하다.

상기 본 발명에 기초하는 복합 전자 부품에서는, 상기 저항 소자가 상기 기부의 상기 하면에 마련되어 상기 길이 방향에서 서로 이격되는 제1 하면 도체 및 제2 하면 도체와, 상기 기부의 상기 하면에 마련되어 서로 이격됨과 함께 상기 제1 하면 도체와 상기 제2 하면 도체 사이에 위치하는 제3 하면 도체 및 제4 하면 도체와, 상기 제1 상면 도체 및 상기 제1 하면 도체를 접속하는 제1 접속 도체와, 상기 제2 상면 도체 및 상기 제2 하면 도체를 접속하는 제2 접속 도체와, 상기 제3 상면 도체 및 상기 제3 하면 도체를 접속하는 제3 접속 도체와, 상기 제4 상면 도체 및 상기 제4 하면 도체를 접속하는 제4 접속 도체를 더 포함하고 있어도 된다.

본 발명에 기초하는 저항 소자는, 높이 방향과 교차하는 상면 및 하면을 갖는 절연성의 기부와, 상기 기부의 상기 상면에 마련되어 상기 높이 방향과 직교하는 길이 방향에서 서로 이격되는 제1 상면 도체 및 제2 상면 도체와, 상기 기부의 상기 상면에 마련되어 상기 제1 상면 도체와 상기 제2 상면 도체 사이에 위치하는 저항체와, 상기 기부의 상기 상면에 마련되어 상기 제1 상면 도체와 상기 제2 상면 도체 사이에 위치함과 함께, 상기 저항체에 접속된 제3 상면 도체와, 상기 저항체, 상기 기부의 일부 및 상기 제3 상면 도체의 적어도 일부를 덮는 보호막을 포함하고 있다. 상기 기부의 상기 상면으로부터 상기 제1 상면 도체의 표면까지의 상기 높이 방향의 치수 및 상기 기부의 상기 상면으로부터 상기 제2 상면 도체의 표면까지의 상기 높이 방향의 치수는, 모두 상기 기부의 상기 상면으로부터 상기 제3 상면 도체의 상기 높이 방향에서 상기 보호막과 겹치는 부분의 표면까지의 상기 높이 방향의 치수보다도 크다.

상기 본 발명에 기초하는 저항 소자에서는, 상기 제1 상면 도체 및 상기 제2 상면 도체의 각각이 도금층을 포함하고 있어도 되고, 그 경우에 상기 제3 상면 도체의 상기 높이 방향에서 상기 보호막과 겹치는 부분이, 상기 보호막에 의해 직접 덮인 소결 금속층 또는 박막인 것이 바람직하다.

상기 본 발명에 기초하는 저항 소자에서는, 상기 제1 상면 도체, 상기 제2 상면 도체 및 상기 제3 상면 도체의 각각이 소결 금속층을 포함하고 있어도 되고, 그 경우에 상기 제1 상면 도체 및 상기 제2 상면 도체의 각각에 포함되는 상기 소결 금속층의 상기 높이 방향의 치수가, 상기 제3 상면 도체에 포함되는 상기 소결 금속층의 상기 높이 방향에서 상기 보호막과 겹치는 부분의 상기 높이 방향의 치수보다도 큰 것이 바람직하다.

상기 본 발명에 기초하는 저항 소자에서는, 상기 제1 상면 도체 및 상기 제2 상면 도체의 각각이 소결 금속층을 포함하고 있어도 되고, 그 경우에 상기 제3 상면 도체의 상기 높이 방향에서 상기 보호막과 겹치는 부분이 스퍼터막인 것이 바람직하다.

상기 본 발명에 기초하는 저항 소자는, 상기 기부의 상기 하면에 마련되어 상기 길이 방향에서 서로 이격되는 제1 하면 도체 및 제2 하면 도체와, 상기 기부의 상기 하면에 마련되어 상기 제1 하면 도체와 상기 제2 하면 도체 사이에 위치하는 제3 하면 도체와, 상기 제1 상면 도체 및 상기 제1 하면 도체를 접속하는 제1 접속 도체와, 상기 제2 상면 도체 및 상기 제2 하면 도체를 접속하는 제2 접속 도체와, 상기 제3 상면 도체 및 상기 제3 하면 도체를 접속하는 제3 접속 도체를 더 포함하고 있어도 된다.

상기 본 발명에 기초하는 저항 소자는, 상기 기부의 상기 상면에 마련되어 상기 제1 상면 도체와 상기 제2 상면 도체 사이에 위치함과 함께, 상기 저항체에 접속된 제4 상면 도체를 더 포함하고 있어도 되고, 그 경우에 상기 제3 상면 도체 및 상기 제4 상면 도체가 서로 이격되어 있어도 된다. 또한 상기 보호막이, 상기 제4 상면 도체의 적어도 일부를 덮고 있어도 된다. 또한 그 경우에는, 상기 기부의 상기 상면으로부터 상기 제1 상면 도체의 표면까지의 상기 높이 방향의 치수 및 상기 기부의 상기 상면으로부터 상기 제2 상면 도체의 표면까지의 상기 높이 방향의 치수가, 모두 상기 기부의 상기 상면으로부터 상기 제4 상면 도체의 상기 높이 방향에서 상기 보호막과 겹치는 부분의 표면까지의 상기 높이 방향의 치수보다도 커도 된다.

상기 본 발명에 기초하는 저항 소자에서는, 상기 제1 상면 도체 및 상기 제2 상면 도체의 각각이 도금층을 포함하고 있어도 되고, 그 경우에 상기 제3 상면 도체의 상기 높이 방향에서 상기 보호막과 겹치는 부분 및 상기 제4 상면 도체의 상기 높이 방향에서 상기 보호막과 겹치는 부분의 각각이, 상기 보호막에 의해 직접 덮인 소결 금속층 또는 박막인 것이 바람직하다.

상기 본 발명에 기초하는 저항 소자에서는, 상기 제1 상면 도체, 상기 제2 상면 도체, 상기 제3 상면 도체 및 상기 제4 상면 도체의 각각이 소결 금속층을 포함하고 있어도 되고, 그 경우에 상기 제1 상면 도체 및 상기 제2 상면 도체의 각각에 포함되는 상기 소결 금속층의 상기 높이 방향의 치수가, 상기 제3 상면 도체에 포함되는 상기 소결 금속층의 상기 높이 방향에서 상기 보호막과 겹치는 부분의 상기 높이 방향의 치수 및 상기 제4 상면 도체에 포함되는 상기 소결 금속층의 상기 높이 방향에서 상기 보호막과 겹치는 부분의 상기 높이 방향의 치수의 어느 것보다도 큰 것이 바람직하다.

상기 본 발명에 기초하는 저항 소자에서는, 상기 제1 상면 도체 및 상기 제2 상면 도체의 각각이 소결 금속층을 포함하고 있어도 되고, 그 경우에 상기 제3 상면 도체의 상기 높이 방향에서 상기 보호막과 겹치는 부분 및 상기 제4 상면 도체의 상기 높이 방향에서 상기 보호막과 겹치는 부분의 각각이 스퍼터막인 것이 바람직하다.

상기 본 발명에 기초하는 저항 소자는, 상기 기부의 상기 하면에 마련되어 상기 길이 방향에서 서로 이격되는 제1 하면 도체 및 제2 하면 도체와, 상기 기부의 상기 하면에 마련되어 서로 이격됨과 함께 상기 제1 하면 도체와 상기 제2 하면 도체 사이에 위치하는 제3 하면 도체 및 제4 하면 도체와, 상기 제1 상면 도체 및 상기 제1 하면 도체를 접속하는 제1 접속 도체와, 상기 제2 상면 도체 및 상기 제2 하면 도체를 접속하는 제2 접속 도체와, 상기 제3 상면 도체 및 상기 제3 하면 도체를 접속하는 제3 접속 도체와, 상기 제4 상면 도체 및 상기 제4 하면 도체를 접속하는 제4 접속 도체를 더 포함하고 있어도 된다.

본 발명에 따르면, 제조 시의 전자 소자 간의 접합 불량의 발생을 억제할 수 있는 복합 전자 부품 및 이에 이용되는 저항 소자를 제공할 수 있다.

도 1은 본 발명의 실시형태 1에 따른 복합 전자 부품의 개략적인 사시도이다.
도 2는 도 1에 나타내는 복합 전자 부품의 모식적인 단면도이다.
도 3은 도 1에 나타내는 저항 소자의 모식적인 상면도 및 하면도이다.
도 4는 도 1에 나타내는 복합 전자 부품이 분해된 모식적인 사시도이다.
도 5는 도 1에 나타내는 복합 전자 부품의 제조 플로를 나타내는 도면이다.
도 6은 도 1에 나타내는 복합 전자 부품의 요부를 확대한 모식적인 단면도이다.
도 7은 제1 및 제2 변형예에 따른 복합 전자 부품의 요부를 확대한 모식적인 단면도이다.
도 8은 본 발명의 실시형태 2에 따른 복합 전자 부품의 모식적인 단면도이다.
도 9는 도 8에 나타내는 저항 소자의 모식적인 상면도, 단면도 및 하면도이다.
도 10은 도 8에 나타내는 저항 소자의 요부를 확대한 모식적인 단면도이다.
도 11은 제3 변형예에 따른 복합 전자 부품의 요부를 확대한 모식적인 단면도이다.
도 12는 본 발명의 실시형태 3에 따른 복합 전자 부품의 요부를 확대한 모식적인 단면도이다.
도 13은 제4 변형예에 따른 복합 전자 부품의 요부를 확대한 모식적인 단면도이다.
도 14는 본 발명의 실시형태 4에 따른 복합 전자 부품의 요부를 확대한 모식적인 단면도이다.
도 15는 제5 변형예에 따른 복합 전자 부품의 요부를 확대한 모식적인 단면도이다.

이하, 본 발명의 실시형태에 대해, 도를 참조하여 상세하게 설명한다. 또한 이하의 기재에서는, 동일하거나 또는 공통되는 부분에 대해서는, 본 명세서 중 및 도면 중에서 동일한 부호를 붙이고 원칙적으로 그 설명은 반복하지 않는다.

또한 이에, 본원의 일부를 구성하는 것으로서, 본 발명자들에 의한 일본 특허출원 2015-049457의 내용을 인용한다.

(실시형태 1)

도 1은 본 발명의 실시형태 1에 따른 복합 전자 부품(1A)의 개략적인 사시도이다. 도 2(A) 및 도 2(B)는, 각각 도 1 중에 나타내는 IIA-IIA선 및 IIB-IIB선을 따라 본 실시형태에 따른 복합 전자 부품(1A)이 절단된 경우의 모식적인 단면도이다. 도 3(A) 및 도 3(B)는, 각각 도 1에 나타내는 저항 소자(20A)의 모식적인 상면도 및 하면도이다. 또한 도 4는, 도 1에 나타내는 본 실시형태에 따른 복합 전자 부품(1A)이 분해된 모식적인 사시도이다. 우선, 이들 도 1에서 도 4를 참조하여, 본 실시형태에 따른 복합 전자 부품(1A) 및 저항 소자(20A)의 구성에 대해 설명한다.

도 1, 도 2 및 도 4에 나타내는 바와 같이, 본 실시형태에 따른 복합 전자 부품(1A)은, 2개의 전자 부품을 포함하고 있다. 즉, 복합 전자 부품(1A)은, 제1 전자 소자로서 콘덴서 소자(10)와, 제2 전자 소자로서 저항 소자(20A)를 포함하고 있다. 콘덴서 소자는 콘덴서 요소(C)를 포함하는 전자 부품이다. 저항 소자(20A)는 저항 요소(R)를 포함하는 전자 부품이다.

주로 도 1 및 도 4에 나타내는 바와 같이, 콘덴서 소자(10)는 대략 직방체 형상을 가지며, 길이 방향(L)을 따른 4변의 치수가, 폭 방향(W)을 따른 4변의 치수보다 크다. 여기서 말하는 대략 직방체 형상에는, 직방체의 각부(角部) 및 모서리부의 일부 또는 모두에 둥근 부분 등이 마련된 것이나, 직방체의 표면, 즉 6면의 일부 또는 모두에 단차나 요철 등이 마련된 것 등이 포함된다.

마찬가지로, 주로 도 1 및 도 4에 나타내는 바와 같이, 저항 소자(20A)는, 소정 두께를 갖는 대략 평판 형상을 가지며, 길이 방향(L)을 따른 4변의 치수가 폭 방향(W)을 따른 4변의 치수보다 크다. 여기서 말하는 대략 평판 형상에는, 저항 소자(20A)의 각부 및 모서리부의 일부 또는 모두에 둥근 부분 등이 마련된 것이나, 저항 소자(20A)의 표면, 즉 6면의 일부 또는 모두에 단차나 요철 등이 마련된 것 등이 포함된다.

도 1, 도 2 및 도 4에 나타내는 바와 같이, 콘덴서 소자(10)는 저항 소자(20A) 상에 배치되어 있다. 이 배치에서는, 콘덴서 소자(10)의 하면(11a)과, 저항 소자(20A)의 상면(21a)이 대향하고 있다. 그리고 도 1 및 도 2에 나타내는 바와 같이, 콘덴서 소자(10)가 제1 접합재(31) 및 제2 접합재(32)를 통해 저항 소자(20A)에 접합되어 있다.

본 발명의 실시형태의 설명에서는, 복합 전자 부품(1A)의 구성을 구체적으로 설명하기 위해, 콘덴서 소자(10)와 저항 소자(20A)가 나란한 방향을 높이 방향(H)이라고 부른다. 그리고 이 높이 방향(H)에 직교하는 방향 중 콘덴서 소자(10)의 제1 외부전극(14A) 및 제2 외부전극(14B)이 나란한 방향을 길이 방향(L)이라고 부른다. 또한 이 높이 방향(H) 및 길이 방향(L) 모두에 직교하는 방향을 폭 방향(W)이라고 부른다. 제1 외부전극(14A) 및 제2 외부전극(14B)에 대해서는, 뒤에 상술한다.

도 1, 도 2 및 도 4에 나타내는 바와 같이, 콘덴서 소자(10)는, 예를 들면 적층 세라믹 콘덴서이며, 콘덴서 본체(11)와, 이 콘덴서 본체(11)의 표면에 마련된 제1 외부전극(14A) 및 제2 외부전극(14B)을 갖고 있다. 콘덴서 본체(11)는 대략 직방체 형상을 갖고 있고, 그 표면의 소정 영역에 마련된 제1 외부전극(14A) 및 제2 외부전극(14B)은 길이 방향(L)에서 서로 이격되어 있다.

도 2에 나타내는 바와 같이, 콘덴서 본체(11)는 복수의 유전체층(12) 및 복수의 내부전극층(13)으로 이루어지고, 복수의 유전체층(12) 중 각 일층과 복수의 내부전극층(13) 중 각 일층이 교대로 적층되어 구성되어 있다. 본 실시형태에 따른 복합 전자 부품(1A)에서는, 복수의 유전체층(12) 및 복수의 내부전극층(13)의 적층방향이 높이 방향(H)과 대체로 일치하고 있다. 단, 이것은 일례에 불과하며, 복수의 유전체층(12) 및 복수의 내부전극층(13)의 적층방향은 폭 방향(W)으로 대체로 일치하고 있어도 된다.

복수의 유전체층(12)은, 예를 들면 티탄산바륨(BaTiO3), 티탄산칼슘(CaTiO3), 티탄산스트론튬(SrTiO3), 또는 지르콘산칼슘(CaZrO3) 등을 주성분으로 하는 세라믹 재료를 포함하는 재료로 이루어진다. 또한 복수의 유전체층(12)은 주성분보다 함유량이 적은 부성분으로서, Mn, Mg, Si, Co, Ni, 또는 희토류 등을 포함하고 있어도 된다. 또한 복수의 내부전극층(13)은, 예를 들면 Ni, Cu, Ag, Pd, Ag-Pd 합금, 또는 Au 등의 금속재료를 포함하는 재료로 이루어진다.

제1 외부전극(14A) 및 제2 외부전극(14B)은, 모두 하지 도전층 및 피복 도전층을 포함하는 복수의 도전층으로 구성되어 있다. 하지 도전층은 콘덴서 본체(11)의 표면의 일부에 직접 마련된 도전층을 의미하고, 피복 도전층은 하지 전극층을 덮는 도전층을 의미한다. 하지 도전층은, 예를 들면 소결 금속층이며, 소결 금속층이란, Cu, Ni, Ag, Pd, Ag-Pd 합금, 또는 Au 등과 유리를 포함하는 페이스트를 베이킹함으로써 형성된 층을 의미한다. 본 실시형태의 하지 도전층은, Cu를 포함하는 페이스트로 베이킹된 Cu층이다. 피복 도전층은, 예를 들면 도금층이며, 도금층이란, 도금 처리로 형성된 층이다. 본 실시형태의 피복 도전층은, Ni를 포함하는 도금층 및 Sn을 포함하는 도금층을 포함한다. 피복 도전층은 Ni층 및 Sn층을 대신하여 Cu를 포함하는 도금층이나 Au를 포함하는 도금층이어도 된다.

또한 제1 외부전극(14A) 및 제2 외부전극(14B)은, 하지 도전층을 생략하고 도금층으로만 구성되어 있어도 된다. 또한 하지 도전층은, 금속 성분과 수지 성분을 포함하는 도전성 수지 페이스트를 경화시킨 도전성의 수지층으로 구성되어 있어도 된다.

도 1 및 도 2에 나타내는 바와 같이, 콘덴서 본체(11)는 길이 방향(L)에서 마주 보는 한 쌍의 단면과, 폭 방향(W)에서 마주 보는 한 쌍의 측면과, 높이 방향(H)에서 마주 보는 한 쌍의 주면을 갖고 있다. 이 중, 높이 방향(H)에서 마주 보는 한 쌍의 주면 중 한쪽인 하면(11a)이 저항 소자(20A)에 대향하고 있다.

또한 제1 외부전극(14A)은, 콘덴서 본체(11)의 한쪽의 단면과, 상기 한 쌍의 측면 및 상기 한 쌍의 주면의 각각의 일부에 이어져 마련되어 있고, 제2 외부전극(14B)은 콘덴서 본체(11)의 다른 쪽의 단면과, 상기 한 쌍의 측면 및 상기 한 쌍의 주면의 각각의 일부에 이어져 마련되어 있다. 이로써, 콘덴서 본체(11)의 하면(11A)은, 제1 외부전극(14A)이 마련된 영역과, 제2 외부전극(14B)이 마련된 영역과, 그들이 마련되어 있지 않고 콘덴서 본체(11)의 일부가 노출된 영역으로 나눌 수 있다.

도 2에 나타내는 바와 같이, 높이 방향(H)을 따라 복수의 유전체층(12) 중 1층을 끼고 이웃하는, 복수의 내부전극층(13)의 2층 중 한쪽은, 콘덴서 본체(11)의 한쪽의 단면에 인출되어 제1 외부전극(14A)에 접속된 제1 내부전극층이다. 그리고 다른 쪽은, 콘덴서 본체(11)의 다른 쪽의 단면에 인출되어 제2 외부전극(14B)에 접속된 제2 내부전극층이다. 이로써, 제1 외부전극(14A) 및 제2 외부전극(14B)은, 복수의 콘덴서가 전기적으로 병렬로 접속된 상태를 구성한다.

상술한 콘덴서 소자(10)는 예를 들면, 이하의 순서로 제조된다. 우선, 유전체층(12)이 되는 세라믹 그린 시트의 표면에 내부전극층(13)이 되는 도전성 페이스트가 인쇄되어 이루어지는 복수의 소재 시트를 교대로 적층하여 압착함으로써 적층 칩이 얻어진다. 여기서, 복수의 적층 칩이 일체화된 적층 블록이 처음에 제작되고, 그 후 이 적층 블록이 분리되어 적층 칩이 제작되어도 된다. 다음으로, 이 적층 칩이 소성되어 콘덴서 본체(11)가 얻어진다. 그리고 그 후, 콘덴서 본체(11)의 표면에 제1 외부전극(14A) 및 제2 외부전극(14B)이 형성되어, 상술한 콘덴서 소자(10)가 제조된다.

또한 본 실시형태에 따른 콘덴서 소자(10)의 크기는, 특별히 제한되는 것이 아니지만, 일례로는 그 길이 방향(L)의 치수가 0.60[㎜]이고, 그 폭 방향(W)의 치수가 0.30[㎜]이며, 그 높이 방향(H)의 치수가 0.30[㎜]이다.

도 1에서 도 4에 나타내는 바와 같이, 본 실시형태에 따른 저항 소자(20A)는, 절연성의 기부(21)와 저항체(22)와 보호막(23)과, 제1 상면 도체(24A), 제2 상면 도체(24B), 제3 상면 도체(24C) 및 제4 상면 도체(24D)(이하, 일반적으로 "제1 상면 도체(24A)에서 제4 상면 도체(24D)"라고 기재하는 경우도 있음.)와, 제1 하면 도체(25A), 제2 하면 도체(25B), 제3 하면 도체(25C) 및 제4 하면 도체(25D)(이하, 일반적으로 "제1 하면 도체(25A)에서 제4 하면 도체(25D)"라고 기재하는 경우도 있음.)와, 제1 접속 도체(26A), 제2 접속 도체(26B), 제3 접속 도체(26C) 및 제4 접속 도체(26D)(이하, 일반적으로 "제1 접속 도체(26A)에서 제4 접속 도체(26D)"라고 기재하는 경우도 있음.)를 갖고 있다. 제1 접속 도체(26A)에서 제4 접속 도체(26D)가, 각각 기부(21)의 후술하는 제1 측면으로부터 제4 측면에 마련되어 있는 경우에는, 이들을 제1 측면 도체(26A)에서 제4 측면 도체(26D)라고 부르는 경우도 있다.

주로 도 1 및 도 4에 나타내는 바와 같이, 기부(21)는, 소정 두께를 갖는 대략 평판 형상을 갖고 있으며, 예를 들면 에폭시 수지 등의 수지 재료나 산화 알미늄 등의 세라믹 재료, 혹은 이들에 무기재료 또는 유기재료로 이루어지는 필러나 직포 등이 첨가된 것 등으로 구성된다. 보다 바람직하게는, 산화 알미늄 기판이나, 저온 동시 소성 세라믹(LTCC) 기판을 포함하는 세라믹 기판이 기부(21)로서 이용된다. 또한 본 실시형태에서는, 기부(21)로서 산화 알미늄 기판이 이용되고 있다.

기부(21)는, 길이 방향(L)에서 마주 보는 한 쌍의 측면인 제1 측면 및 제2 측면과, 폭 방향(W)에서 마주 보는 한 쌍의 측면인 제3 측면 및 제4 측면과, 높이 방향(H)에서 마주 보는 한 쌍의 주면을 갖고 있다. 도 2 및 도 4에 나타내는 바와 같이, 한 쌍의 주면 중 한쪽인 상면(21a)이 콘덴서 소자(10)의 하면(11a)과 마주 보고, 한 쌍의 주면 중 다른 쪽인 하면(21b)이, 복합 전자 부품(1A)이 실장되는, 도시가 생략된 배선 기판과 대향한다.

도 2 및 도 3에 나타내는 바와 같이, 저항체(22)는 기부(21)의 상면(21a)의 소정 위치에 마련되어 있다. 높이 방향(H)을 따라 저항 소자(20A)의 주면을 본 경우에, 저항체(22)는, 예를 들면 직사각형 또는 원형의 막형상을 갖고 있다. 저항체(22)로는, 용도에 따라 다양한 재료를 이용할 수 있지만, 예를 들면 금속 피막, 산화 금속 피막, 또는 산화 금속 피막과 유리의 혼합물인 메탈 글레이즈 피막 등을 이용할 수 있다. 온도 특성 등의 관점에서는, 저항체(22)는 금속재료로 구성되어 있는 것이 바람직하다. 또한 본 실시형태에서는, 저항체(22)는 페이스트가 도포되고, 도포된 페이스트가 베이킹되는, 이른바 후막(厚膜) 형성 프로세스에 의해 형성되는 후막으로 구성되며, 그 두께는 예를 들면, 5[㎛] 이상 30[㎛] 이하이다.

보호막(23)은 기부(21)의 상면(21a) 상에서 저항체(22)를 덮고 있으며, 예를 들면 유리 또는 SiO2 등의 무기재료나, 에폭시 수지 또는 폴리이미드 수지 등의 수지 재료, 혹은 이들 복합 막 등으로 이루어지는 절연성의 막으로 구성되어 있다. 보호막(23)의 두께는, 예를 들면 5[㎛] 이상 30[㎛] 이하이며, 본 실시형태에서는, 보호막(23)이, 두께가 2[㎛]인 무기재료로 이루어지는 막과, 그 위에 마련된 두께가 10[㎛]인 수지 재료로 이루어지는 막의 복합 막으로 구성되어 있다. 여기서, 보호막(23)은, 저항체(22)가 노출되지 않도록 저항체(22)를 완전히 덮고 있는 것이 바람직하다.

주로 도 2(A) 및 도 4에 나타내는 바와 같이, 제1 상면 도체(24A) 및 제2 상면 도체(24B)는, 기부(21)의 상면(21a)에 마련되어 있다. 제1 상면 도체(24A) 및 제2 상면 도체(24B)는, 높이 방향(H)을 따라 저항 소자(20A)의 주면을 봤을 때에, 대략 직사각형상을 갖는 복수의 도전층으로 구성되어 있다. 제1 상면 도체(24A)는, 길이 방향(L)에서 기부(21)의 중심과 제1 측면 사이에 배치되고, 제2 상면 도체(24B)는, 길이 방향(L)에서 기부(21)의 중심과 제2 측면 사이에 배치되어 있다. 제1 상면 도체(24A) 및 제2 상면 도체(24B)는, 길이 방향(L)에서, 예를 들면 0.35[㎜]의 거리로 서로 이격되어 있다.

주로 도 2(B) 및 도 4에 나타내는 바와 같이, 제3 상면 도체(24C) 및 제4 상면 도체(24D)는, 기부(21)의 상면(21a)에 마련되어 있다. 제3 상면 도체(24C) 및 제4 상면 도체(24D)는, 높이 방향(H)을 따라 저항 소자(20A)의 주면을 봤을 때에, 대략 직사각형상을 갖는 1개 또는 복수의 도전층으로 구성되어 있다. 제3 상면 도체(24C) 및 제4 상면 도체(24D)는, 길이 방향(L)에서 제1 상면 도체(24A)와 제2 상면 도체(24B) 사이에 위치하고 있다. 제1 상면 도체(24A)와 제2 상면 도체(24B)는, 폭 방향(W)에서 제1 상면 도체(24A) 및 제2 상면 도체(24B)보다 짧다. 제3 상면 도체(24C)는, 폭 방향(W)에서 기부(21)의 중심과 제3 측면 사이에 배치되고, 제4 상면 도체(24D)는, 폭 방향(W)에서 기부(21)의 중심과 제4 측면 사이에 배치되어 있다. 제3 상면 도체(24C) 및 제4 상면 도체(24D)는, 폭 방향(W)에서, 예를 들면 0.12[㎜]의 거리로 서로 이격되어 있다. 제3 상면 도체(24C) 및 제4 상면 도체(24D)의 배치는, 이에 한정되지 않고, 예를 들면 도 9에 나타내는 배치여도 된다. 도 9에 나타내는 배치에 대해서는, 다른 실시형태에서 상술한다.

주로 도 2(A)에 나타내는 바와 같이, 제1 하면 도체(25A) 및 제2 하면 도체(25B)는, 기부(21)의 하면(21b)에 마련되어 있다. 제1 하면 도체(25A) 및 제2 하면 도체(25B)는, 높이 방향(H)을 따라 저항 소자(20A)의 주면을 봤을 때, 대략 직사각형상을 갖는 복수의 도전층으로 구성되어 있다. 제1 하면 도체(25A)는, 길이 방향(L)에서 기부(21)의 중심과 제1 측면 사이에 배치되고, 제2 하면 도체(25B)는, 길이 방향(L)에서 기부(21)의 중심과 제2 측면 사이에 배치되어 있다. 제1 하면 도체(25A) 및 제2 하면 도체(25B)는, 길이 방향(L)에서 서로 이격되어 있다. 제1 하면 도체(25A)는 기부(21)를 끼고 제1 상면 도체(24A)와 마주 보고 있고, 제2 하면 도체(25B)는 기부(21)를 끼고 제2 상면 도체(24B)와 마주 보고 있다.

주로 도 2(B)에 나타내는 바와 같이, 제3 하면 도체(25C) 및 제4 하면 도체(25D)는, 기부(21)의 하면(21b)에 마련되어 있다. 제3 하면 도체(25C) 및 제4 하면 도체(25D)는, 높이 방향(H)을 따라 저항 소자(20A)의 주면을 봤을 때에, 대략 직사각형상을 갖는 복수의 도전층으로 구성되어 있다. 제3 하면 도체(25C) 및 제4 하면 도체(25D)는, 길이 방향(L)에서 제1 하면 도체(25A)와 제2 하면 도체(25B) 사이에 위치하고 있다. 제3 하면 도체(25C)는, 폭 방향(W)에서 기부(21)의 중심과 제3 측면 사이에 배치되고, 제4 하면 도체(25D)는, 폭 방향(W)에서 기부(21)의 중심과 제4 측면 사이에 배치되어 있다. 제3 하면 도체(25C) 및 제4 하면 도체(25D)는 폭 방향(W)에서 서로 이격되어 있다. 제3 하면 도체(25C)는 기부(21)를 끼고 제3 상면 도체(24C)와 마주 보고 있고, 제4 하면 도체(25D)는 기부(21)를 끼고 제4 상면 도체(24D)와 마주 보고 있다. 제3 하면 도체(25C) 및 제4 하면 도체(25D)의 배치는, 이에 한정되지 않고, 예를 들면 도 9에 나타내는 배치여도 된다. 도 9에 나타내는 배치에 대해서는, 다른 실시형태에서 상술한다.

주로 도 2(A) 및 도 4에 나타내는 바와 같이, 제1 접속 도체(26A) 및 제2 접속 도체(26B)는 각각 기부(21)의 길이 방향(L)에서 마주 보는 한 쌍의 측면인 제1 측면을 덮는 제1 측면 도체(26A) 및 제2 측면을 덮는 제2 측면 도체(26B)이며, 각각 복수의 도전층으로 구성되어 있다. 제1 측면 도체(26A)는, 기부(21)의 제1 측면에서 제1 상면 도체(24A) 및 제1 하면 도체(25A)에 접속되어 있다. 제2 측면 도체(26B)는 기부(21)의 제2 측면에서 제2 상면 도체(24B) 및 제2 하면 도체(25B)에 접속되어 있다.

주로 도 2(B) 및 도 4에 나타내는 바와 같이, 제3 접속 도체(26C) 및 제4 접속 도체(26D)는, 각각 기부(21)의 폭 방향(W)에서 마주 보는 한 쌍의 측면인 제3 측면을 덮는 제3 측면 도체(26C) 및 제4 측면을 덮는 제4 측면 도체(26D)이며, 각각 복수의 도전층으로 구성되어 있다. 제3 측면 도체(26C)는 기부(21)의 제3 측면에서 제3 상면 도체(24C) 및 제3 하면 도체(25C)에 접속되어 있다. 제4 측면 도체(26D)는, 기부(21)의 제4 측면에서 제4 상면 도체(24D) 및 제4 하면 도체(25D)에 접속되어 있다.

또한 제1 접속 도체(26A)에서 제4 접속 도체(26D)는, 기부(21)의 표면에 마련되지 않고, 기부(21)의 내부를 높이 방향(H)을 따라 관통하는 비어 도체(via conductor)로 구성되어 있어도 된다. 이 경우에는, 복합 전자 부품(1A)의 실장 면적을 삭감할 수 있다.

여기서, 제1 상면 도체(24A) 및 제2 상면 도체(24B)와, 제3 상면 도체(24C) 및 제4 상면 도체(24D) 중 어느 하나의 상면 도체도, 보호막(23)에 의해 덮여 있지 않은 부분과 보호막(23)에 의해 덮여 있는 부분으로 나눌 수 있다. 각 상면 도체의 보호막(23)에 의해 덮여 있지 않은 부분은, 하지 도전층 및 2층의 피복 도전층을 포함하는 복수의 도전층으로 구성되어 있다. 제1 하면 도체(25A)에서 제4 하면 도체(25D)와, 제1 측면 도체(26A)에서 제4 측면 도체(26D)는, 모두 하지 도전층 및 2층의 피복 도전층을 포함하는 복수의 도전층으로 구성되어 있다. 하지 도전층은 소결 금속층이며, 구체적으로는 Cu와 유리를 포함하는 페이스트를 베이킹함으로써 형성된 Cu를 포함하는 소결 금속층이다. 2층의 피복 도전층은, 각각 도금 처리로 형성된 Ni를 포함하는 도금층 및 이를 덮는 Sn을 포함하는 도금층이다.

한편, 각 상면 도체의 보호막(23)에 의해 덮여 있는 부분은 2층의 피복 도전층을 포함하고 있지 않고, 하지 도전층으로만 구성되어 있다. 이는, 후술하는 바와 같이, 하지 도전층이 형성된 후로서 피복 도전층이 형성되기 전에, 각 상면 도체의 일부가 보호막(23)에 의해 덮임으로써 실현된다.

Cu를 포함하는 소결 금속층은, Cu와 유리를 포함하는 페이스트를 베이킹하는, 이른바 후막 형성 프로세스에 의해 형성되는 후막이며, 그 두께는, 예를 들면 10[㎛] 이상 30[㎛] 이하 정도가 된다. 또한 Ni를 포함하는 도금층 및 Sn을 포함하는 도금층의 총두께는, 예를 들면 3[㎛] 이상 30[㎛] 이하가 된다. 또한 하지 도전층에는, Cu를 포함하는 소결 금속층 외에도, Ag를 포함하는 소결 금속층 등을 이용할 수 있다. 한편, 피복 도전층의 재질로는, 접합재에 따라 적절히 선택할 수 있고, 예를 들면 Cu, Ag, Au, Ni 또는 Sn 등으로부터 선택된다.

상술한 저항체(22)는, 길이 방향(L)에서 제1 상면 도체(24A)가 마련된 영역과 제2 상면 도체(24B)가 마련된 영역 사이에 위치하고 있고, 높이 방향(H)으로부터 저항 소자(20A)의 주면을 본 경우에, 저항체(22)의 폭 방향(W)에서의 일단이 제3 상면 도체(24C)의 일부와 겹쳐 있음과 함께, 저항체(22)의 폭 방향(W)에서의 타단이 제4 상면 도체(24D)의 일부와 겹쳐 있다. 이로써, 제3 상면 도체(24C) 및 제4 상면 도체(24D)가 저항체(22)에 접속된다.

또한 본 실시형태에 따른 저항 소자(20A)의 크기는, 특별히 제한되는 것이 아니지만, 일례로는, 그 길이 방향(L)의 치수가 0.60[㎜]이고, 그 폭 방향(W)의 치수가 0.30[㎜]이며, 그 높이 방향(H)의 치수가 0.14[㎜]이다.

또한 저항 소자(20A)는, 제4 상면 도체(24D)를 포함하지 않고, 기부(21)의 상면에 제1 상면 도체(24A)에서 제3 상면 도체(24C) 중 3개의 상면 도체만을 가져도 된다. 이 경우에는, 저항체(22)는, 제4 상면 도체(24D)를 대신하여, 제1 상면 도체(24A) 또는 제2 상면 도체(24B)에 접속된다. 또한 이 경우에는, 저항 소자(20A)는, 제4 하면 도체(25D) 및 제4 측면 도체(26D)를 포함하지 않아도 된다.

도 5는, 도 1에 나타낸 복합 전자 부품(1A)의 제조 공정을 설명하기 위한 플로 차트이다. 이하, 이 도 5를 참조하여, 본 실시형태에 따른 복합 전자 부품(1A)의 제조 공정에 대해 설명한다.

이하의 제조 공정의 각 공정 중 저항 소자(20A)의 제작 공정은, 복수의 저항 소자(20A)가 일체화된 집합체가 미리 준비되고 그 집합체가 분리됨으로써, 복수의 저항 소자(20A)가 일괄적으로 제작되는 경우의 것이다. 또한 저항 소자(20A)의 제작 플로는, 이에 한정되는 것이 아니다.

도 5에 나타내는 바와 같이, 우선 세라믹 그린 시트가 제작된다(공정ST1). 구체적으로는, 세라믹 분말, 바인더 수지 및 용매 등이 소정 배합 비율로 혼합됨으로써 세라믹 슬러리가 조제된다. 이 세라믹 슬러리가 캐리어 필름 상에서, 다이 코팅, 그라비어 코팅, 마이크로그라비어 코팅, 스크린 인쇄, 또는 스프레이 코팅 등에 의해 시트 상에 도포됨으로써 세라믹 그린 시트가 형성된다. 형성된 세라믹 그린 시트는, 저항 소자(20A)의 집합체인 머더 기판이 되는 것이며, 또한 저항 소자(20A)의 기부(21)가 되는 것이다.

다음으로, 도전성 페이스트가 인쇄된다(공정ST2). 구체적으로는, 세라믹 그린 시트의 상면 및 하면에, 도전성 페이스트로서 Cu 페이스트가 스크린 인쇄법 또는 그라비어 인쇄법 등에 의해 인쇄된다. 이로써, 세라믹 그린 시트의 상면에 제1 상면 도체(24A)에서 제4 상면 도체(24D)의 하지 도전층이 되는 Cu 페이스트로 이루어지는 소정 형상의 도전 패턴이 형성되고, 또한 세라믹 그린 시트의 하면에 제1 하면 도체(25A)에서 제4 하면 도체(25D)의 하지 도전층이 되는 Cu 페이스트로 이루어지는 소정 형상의 도전 패턴이 형성되게 된다.

다음으로, 소성이 실시된다(공정ST3). 구체적으로는, 지금까지 제작된 것이 소정 온도로 가열되고, 이로써 세라믹 그린 시트 및 이 세라믹 그린 시트 상에 인쇄된 Cu 페이스트로 이루어지는 도전 패턴의 소결 처리가 실시된다. 그 결과, 세라믹 그린 시트가 경질의 머더 기판으로 변화되고, 도전 패턴이 소결 금속층으로 변화된다. 이로써, 머더 기판에는, 제1 상면 도체(24A)에서 제4 상면 도체(24D), 및 제1 하면 도체(25A)에서 제4 하면 도체(25D)의 일부가 되는 하지 도전층이 형성되게 된다.

다음으로, 저항체 페이스트가 인쇄된다(공정ST4). 구체적으로는, 머더 기판의 상면에, 저항체 페이스트가 스크린 인쇄법 또는 그라비어 인쇄법 등을 이용하여 인쇄된다. 이로써, 머더 기판의 상면에 저항체 페이스트로 이루어지는 저항체 패턴이 형성되게 된다. 또한 그 때, 제3 상면 도체(24C) 및 제4 상면 도체(24D)가 되는 하지 도전층의 일부에 이들 저항체 패턴이 겹치도록 인쇄가 실시된다.

다음으로, 저항체 페이스트가 베이킹된다(공정ST5). 구체적으로는, 지금까지 제작된 것이 소정 온도로 가열되어, 머더 기판 상에 인쇄된 저항체 페이스트의 소결 처리가 실시된다. 그 결과, 저항체 패턴이 머더 기판에 베이킹되고, 머더 기판에는 저항체(22)가 형성되게 된다.

다음으로, 저항체의 트리밍이 실시된다(공정ST6). 구체적으로는, 저항체(22)에 레이저광이 조사되어 그 일부가 제거됨으로써 해당 저항체(22)의 저항값의 조정이 실시된다.

다음으로, 보호막이 도포되고(공정ST7), 이어서 도포된 보호막의 경화 처리가 실시된다(공정ST8). 구체적으로는, 저항체(22)와, 이 저항체(22)에 접속된 제3 상면 도체(24C) 및 제4 상면 도체(24D)가 되는 하지 도전층의 일부를 덮도록 보호막(23)이 도포된다. 그 후, 지금까지 제작된 것이 소정 온도로 가열되어, 해당 보호막(23)이 머더 기판에 부착된 상태로 경화된다.

다음으로, 머더 기판이 절단된다(공정ST9). 구체적으로는, 이른바 프레스 커팅(press-cutting)이나 다이싱(dicing) 등의 방법에 의해 머더 기판이 소정 절단 라인을 따라 절단됨으로써 각각의 저항 소자(20A)가 절단된다.

다음으로, 도전성 페이스트가 도포되고(공정ST10), 이어서 도포된 도전성 페이스트가 베이킹된다(공정ST11). 구체적으로는, 절단된 각각의 저항 소자(20A)의 기부(21)의 제1 측면 및 제2 측면의 각각의 전면(全面)과 제3 측면 및 제4 측면의 각각의 일부의 영역에 도전성 페이스트로서 Cu 페이스트가 도포된다. 그 후, 지금까지 제작된 것이 소정 온도로 가열되어 도전 패턴의 소결 처리가 실시된다. 그 결과, 도전 패턴이 소결 금속층으로 변화된다. 이로써, 머더 기판에는, 제1 측면 도체(26A)에서 제4 측면 도체(26D)의 일부가 되는 하지 도전층이 형성된다.

다음으로, 도금 처리가 실시된다(공정ST12). 구체적으로는, 지금까지 제작된 것이 Ni 도금조 및 Sn 도금조에 순차 침지됨으로써, 저항 소자(20A)에 마련된 하지 도전층에 대한 도금 처리가 실시되어 피복 도전층이 형성된다. 이로써, 이들 하지 도전층이 Ni를 포함하는 도금층에 의해 덮이고, Ni를 포함하는 도금층이 Sn을 포함하는 도금층에 의해 덮인다. 그 결과, 제1 상면 도체(24A)에서 제4 상면 도체(24D), 제1 하면 도체(25A)에서 제4 하면 도체(25D) 및 제1 측면 도체(26A)에서 제4 측면 도체(26D)가 각각 형성된다. 이상으로써, 저항 소자(20A)의 제작이 완료된다.

다음으로, 저항 소자(20A)에 접합재가 인쇄되고(공정ST13), 이어서 콘덴서 소자(10)가 배치된다(공정ST14). 구체적으로는, 제1 상면 도체(24A) 및 제2 상면 도체(24B)를 덮도록, 솔더 페이스트로 이루어지는 제1 접합재(31) 및 제2 접합재(32)가 각각 스크린 인쇄법 등에 의해 인쇄되고, 이들 제1 접합재(31) 및 제2 접합재(32) 상에 각각 제1 외부전극(14A) 및 제2 외부전극(14B)이 배치되는 바와 같이, 콘덴서 소자(10)가 배치된다.

다음으로, 리플로가 실시된다(공정ST15). 구체적으로는, 지금까지 제작된 것이 리플로 오븐 등에 투입됨으로써 솔더링이 실시되어, 제1 상면 도체(24A)와 제1 외부전극(14A)이 제1 접합재(31)에 의해 접합되고, 제2 상면 도체(24B)와 제2 외부전극(14B)이 제2 접합재(32)에 의해 접합된다. 이로써, 콘덴서 소자(10)가 저항 소자(20A)에 대하여 실장되게 되어, 본 실시형태에 따른 복합 전자 부품(1A)의 제조가 완료된다.

또한 이상에서 설명한 복합 전자 부품(1A)의 제조 공정은 일례에 불과하며, 다른 제조 공정에 의해, 본 실시형태에 따른 복합 전자 부품(1A)을 제조하는 것도 가능하다.

이상에서 설명한 바와 같이, 본 실시형태에 따른 복합 전자 부품(1A)은, 저항 소자(20A)의 기부(21)의 상면(21a)에, 콘덴서 소자(10)와의 접합에 이용되는 제1 상면 도체(24A) 및 제2 상면 도체(24B)를 포함하고 있을 뿐만 아니라, 저항체(22), 보호막(23) 및 제3 상면 도체(24C) 및 제4 상면 도체(24D)로 이루어지는 기능부가, 이들 제1 상면 도체(24A) 및 제2 상면 도체(24B) 사이에 마련되어 있다. 따라서 어떠한 대책을 실시하고 있지 않는 경우에는, 전술한 바와 같이, 콘덴서 소자(10)가 저항 소자(20A)에 실장될 때에 기능부가 콘덴서 소자(10)에 접촉될 가능성이 있다. 이 접촉이 생긴 경우에는, 전술한 바와 같은 접속 불량이 발생할 우려가 있다.

그 때문에, 본 실시형태에 따른 복합 전자 부품(1A)에서는, 이하에 설명하는 바와 같은 구성을 채용함으로써, 이 접속 불량이 발생하는 것이 억제되고 있다. 도 6(A)는 도 2(A) 중에 파선으로 나타내는 영역(VIA)을 확대한 모식적인 단면도이며, 도 6(B)는 도 2(B) 중에 파선으로 나타내는 영역(VIB)을 확대한 모식적인 단면도이다.

도 6(A)에 나타내는 바와 같이, 본 실시형태에 따른 복합 전자 부품(1A)에서는, 저항 소자(20A)의 기부(21)의 상면(21a)으로부터 보호막(23)의 길이 방향(L)에서의 한 쌍의 단부의 한쪽인 단부(23a)의 노출 표면까지의 높이 방향(H)의 치수(높이)(h1)가, 저항 소자(20A)의 기부(21)의 상면(21a)으로부터 보호막(23)의 중앙부(23c)에서의 노출 표면까지의 높이 방향(H)의 치수(높이)(h0)보다 작다. 또한 저항 소자(20A)의 기부(21)의 상면(21a)으로부터 보호막(23)의 길이 방향(L)에서의 한 쌍의 단부의 다른 쪽인 단부(23b)의 노출 표면까지의 높이 방향(H)의 치수(높이)(h2)가, 저항 소자(20A)의 기부(21)의 상면(21a)으로부터 보호막(23)의 중앙부(23c)에서의 노출 표면까지의 높이 방향(H)의 치수(높이)(h0)보다 작다. 즉, h1＜h0이면서 h2＜h0이 충족된다. 여기서, 보호막(23)의 단부(23a) 및 단부(23b)는, 보호막(23) 중 저항체(22)의 주위에 위치하는 부분, 즉 기부(21)의 상면(21a)에 접촉하여 기부(21)를 직접 덮는 부분, 경우에 따라서는 이 외에도 저항체(22)의 둘레 가장자리부를 덮는 부분을 의미한다. 또한 보호막(23)의 중앙부(23c)란, 높이 방향(H)으로부터 저항 소자(20A)의 주면을 본 경우의 보호막(23)의 중심을 의미한다.

저항 소자(20A)에 실장되는 콘덴서 소자(10)의 제1 외부전극(14A) 및 제2 외부전극(14B)은, 높이 방향(H)을 따라 콘덴서 본체(11)로부터 저항 소자(20A)를 향하여 확대되어 있다. 콘덴서 소자(10)가 저항 소자(20)에 실장될 때에, 높이 방향(H)으로부터 본, 길이 방향(L) 및 폭 방향(W)의 평면좌표에서, 콘덴서 소자(10)의 콘덴서 본체(11)의 하면(11a)에 마련된 제1 외부전극(14A)과 저항 소자(20A)의 기부(21)의 상면(21a)에 마련된 보호막(23)의 단부(23a)는 서로 겹친다. 마찬가지로, 콘덴서 소자(10)의 콘덴서 본체(11)의 하면(11a)에 마련된 제2 외부전극(14B)과 저항 소자(20A)의 기부(21)의 상면(21a)에 마련된 보호막(23)의 단부(23b)는 서로 겹친다.

따라서 보호막(23)의 각 부의 높이 방향(H)에서의 치수를 상기와 같은 구성으로 함으로써, 보호막(23)의 단부(23a)가 제1 외부전극(14A)에 접촉될 가능성을 경감할 수 있음과 함께, 보호막(23)의 단부(23b)가 제2 외부전극(14B)에 접촉될 가능성을 경감할 수 있다. 그 결과, 접속 불량의 발생을 효과적으로 억제할 수 있게 된다.

또한 보호막(23)은 일반적으로, 액상의 무기재료나 수지 재료가 저항체(22)를 덮도록 기부(21)의 상면(21a)에 도포되고, 그 후, 이 액상의 무기재료나 수지 재료가 경화됨으로써 형성된다. 그 때문에, 보호막(23)의 형성 시의 재료 선정이나 도포 방법, 경화 조건 등을 다양하게 변경함으로써, 단부(23a) 및 단부(23b)를 포함하는 보호막(23)의 둘레 가장자리부의 형상을 조정할 수 있다. 바꿔 말하면, 보호막(23)의 단부(23a) 및 단부(23b)를 포함하는 둘레 가장자리부의 형상을 조정함으로써 상술한 구성을 실현할 수 있다.

여기서, 보호막(23)의 단부(23a) 및 단부(23b)의 구체적인 형상은, 전술한 각 부의 높이 방향(H)에서의 치수의 구성을 충족시키는 한에서는 특별히 제한되지 않지만, 보호막(23)의 단부(23a)의 치수(h1) 및 단부(23b)의 치수(h2)가, 보호막(23)의 중앙부(23c)로부터 길이 방향(L)을 따른 거리가 커짐에 따라 작아지는 것이 바람직하다. 이 형상의 일례로는, 도 6(A)에 나타내는 바와 같이, 보호막(23)의 단부(23a)의 치수(h1) 및 단부(23b)의 치수(h2)가, 보호막(23)의 중앙부(23c)로부터 길이 방향(L)을 따라 멀어짐에 따라 서서히 작아지는 형상을 들 수 있다. 이 외에도, 후술하는 제1 변형예 및 제2 변형예와 같은 형상을 들 수 있다. 이들과 같은 형상을 채용함으로써, 더 효과적으로 접속 불량의 발생을 억제할 수 있다.

또한 도 6(A)에 나타내는 바와 같이, 본 실시형태에 따른 복합 전자 부품(1A)에서는, 저항체(22)의 높이 방향(H)의 치수(두께)(T0)가, 제1 외부전극(14A)의 콘덴서 본체(11)의 하면(11a)에 위치하는 부분의 높이 방향(H)의 치수(두께)(T1)보다 작고, 또한 제2 외부전극(14B)의 콘덴서 본체(11)의 하면(11a)에 위치하는 부분의 높이 방향(H)의 치수(두께)(T2)보다 작다. 즉, T0＜T1이면서 T0＜T2가 충족된다.

콘덴서 소자(10)가 저항 소자(20A)에 실장될 때에, 콘덴서 본체(11)의 하면(11a) 상에 마련된 제1 외부전극(14A) 및 제2 외부전극(14B)이 두꺼울수록, 또한 저항체(22)가 얇을수록, 하면(11a) 상에서 콘덴서 본체(11)가 노출된 영역과 보호막(23) 사이의 거리를 보다 크게 확보하는 것이 가능해진다. 그 때문에, 접속 불량의 발생을 효과적으로 억제할 수 있게 된다.

또한 상기와 같은 저항체(22)와 제1 외부전극(14A) 및 제2 외부전극(14B)의 높이 방향(H)의 치수 조건을 구체적으로 실현하는 구성으로는, 본 실시형태에서 나타낸 바와 같은 구성 외에도, 후술하는 실시형태 3과 같은 구성을 들 수 있다.

여기서, 보다 확실하게 콘덴서 소자(10)와 저항 소자(20A) 사이의 접속 불량의 발생을 억제하기 위해서는, 저항체(22)의 높이 방향(H)의 치수(T0)가, 도 6 중에서는 치수(H1)로서 나타내는 제1 상면 도체(24A)의 높이 방향(H)의 치수(두께), 및 도 6 중에서는 치수(H2)로서 나타내는 제2 상면 도체(24B)의 높이 방향(H)의 치수(두께)의 어느 것보다도 작은 것이 바람직하다.

또한 보다 확실하게 접속 불량의 발생을 억제하기 위해서는, 보호막(23)의 중앙부(23c)의 높이 방향(H)의 치수가, 제1 외부전극(14A)의 콘덴서 본체(11)의 하면(11a)을 덮는 부분의 높이 방향(H)의 치수(T1) 및 제2 외부전극(14B)의 콘덴서 본체(11)의 하면(11a)을 덮는 부분의 높이 방향(H)의 치수(T2)의 어느 것보다도 작은 것이 바람직하다.

콘덴서 소자(10)와 저항 소자(20A) 사이의 접속 불량의 발생을 보다 확실하게 억제하기 위해서는, 기부(21)의 상면(21a)으로부터 보호막(23)의 노출 표면까지의 높이 방향(H)의 최대 높이가, 제1 외부전극(14A)의 콘덴서 본체(11)의 하면(11a)을 덮는 부분의 높이 방향(H)의 치수(T1) 및 제2 외부전극(14B)의 콘덴서 본체(11)의 하면(11a)을 덮는 부분의 높이 방향(H)의 치수(T2)의 어느 것보다도 작은 것이 바람직하다.

또한 확실하게 접속 불량의 발생을 억제하기 위해서는, 폭 방향(W)에 직교하며 제3 상면 도체(24C) 또는 제4 상면 도체(24D)가 노출되는 저항 소자(20A)의 단면에서, 기부(21)의 상면(21a)으로부터 보호막(23)의 노출 표면까지의 높이 방향(H)의 최대 높이가, 콘덴서 본체(11)의 하면(11a) 상의 제1 외부전극(14A)과 제1 상면 도체(24A)의 총두께인, 도 6 중에 나타내는 치수(T1)와 치수(H1)의 합보다 작으면서 콘덴서 본체(11)의 하면(11a) 상의 제2 외부전극(14B)과 제2 상면 도체(24B)의 총두께인, 도 6 중에 나타내는 치수(T2)와 치수(H2)의 합보다 작은 것이 바람직하다.

또한 도 6(A) 및 도 6(B)에 나타내는 바와 같이, 본 실시형태에 따른 복합 전자 부품(1A)에서는, 기부(21)의 상면(21a)으로부터 제1 상면 도체(24A)의 표면까지의 높이 방향(H)의 치수(높이)(H1)가, 기부(21)의 상면(21a)으로부터 제3 상면 도체(24C)의 높이 방향(H)에서 보호막(23)과 겹치는 부분의 표면까지의 치수(높이) (H3)보다 높으면서 기부(21)의 상면(21a)으로부터 제4 상면 도체(24D)의 높이 방향(H)에서 보호막(23)과 겹치는 부분의 표면까지의 치수(높이)(H4)보다 높다. 즉, H3＜H1이면서 H4＜H1이 충족된다. 또한 기부(21)의 상면(21a)으로부터 제2 상면 도체(24B)의 표면까지의 높이 방향(H)의 치수(높이)(H2)가, 기부(21)의 상면(21a)으로부터 제3 상면 도체(24C)의 높이 방향(H)에서 보호막(23)과 겹치는 부분의 표면까지의 치수(높이)(H3)보다 높으면서 기부(21)의 상면(21a)으로부터 제4 상면 도체(24D)의 높이 방향(H)에서 보호막(23)과 겹치는 부분의 표면까지의 치수(높이) (H4)보다 높다. 즉, H3＜H2이면서 H4＜H2가 충족된다.

이는, 도 6을 참조하여, 상술한 바와 같이 제1 상면 도체(24A) 및 제2 상면 도체(24B)가 2층의 피복 도전층(24b 및 24c)을 포함하는 것에 반해, 제3 상면 도체(24C) 및 제4 상면 도체(24D)의 보호막(23)에 의해 덮인 부분이 피복 도전층을 포함하지 않기 때문이다. 즉, 2층의 피복 도전층(24b 및 24c)의 두께 만큼, 제3 상면 도체(24C) 및 제4 상면 도체(24D)의 보호막(23)에 의해 덮인 부분이 제1 상면 도체(24A) 및 제2 상면 도체(24B)보다 얇아진다.

이와 같이 구성한 경우에는, 제3 상면 도체(24C) 및 제4 상면 도체(24D)의 보호막(23)에 의해 덮인 부분이 얇은 만큼 상기 기능부의 전체로서의 높이가 낮게 억제된다. 또한 제1 상면 도체(24A) 및 제2 상면 도체(24B)가 두꺼운 만큼, 상기 기능부와 콘덴서 소자(10)의 콘덴서 본체(11) 사이의 거리를 크게 하는 것이 가능해진다. 그 때문에, 저항 소자(20A)의 기능부가 콘덴서 소자(10)에 접촉될 가능성을 경감할 수 있고 접속 불량의 발생을 효과적으로 억제할 수 있다.

또한 상기와 같은 제1 상면 도체(24A)에서 제4 상면 도체(24D)의 높이 방향(H)의 치수 조건을 구체적으로 실현하는 구성으로는, 본 실시형태의 구성 외에도, 예를 들면 후술하는 실시형태 3 및 4 및 제3 변형예의 구성을 들 수 있다.

또한 도 6(A)에 나타내는 바와 같이, 본 실시형태에 따른 복합 전자 부품(1A)에서는, 길이 방향(L)에서의 제1 외부전극(14A)의 내측단과 제2 외부전극(14B)의 내측단 사이의 거리를 L1이라고 하고, 길이 방향(L)에서의 제1 상면 도체(24A)의 내측단과 제2 상면 도체(24B)의 내측단 사이의 거리를 L2라고 하며, 길이 방향(L)에서의 저항체(22)의 치수를 L3이라고 하고, 길이 방향(L)에서의 보호막(23)의 치수를 L4라고 한다. 이 때, 거리(L1)가 거리(L2)보다 작으면서 치수(L3) 및 치수(L4)가 거리(L1)보다 큰 경우에는, 높이 방향(H)에서 제1 외부전극(14A)과 제3 상면 도체(24C) 및 제4 상면 도체(24D)가 겹치는 경우가 있고, 또는 제2 외부전극(14B)과 제3 상면 도체(24C) 및 제4 상면 도체(24D)가 겹치는 경우가 있다. 즉, L1＜L2, L1＜L3이면서 L1＜L4가 충족된다. 이러한 경우에도, 특히 상술한 h1＜h0이면서 h2＜h0의 조건을 충족함으로써, 저항 소자(20A)의 기능부가 콘덴서 소자(10)의 제1 외부전극(14A) 또는 제2 외부전극(14B)에 접촉될 가능성을 경감할 수 있다.

저항 소자(20A)의 기능부가 콘덴서 소자(10)의 제1 외부전극(14A) 및 제2 외부전극(14B)에 접촉될 가능성을 보다 경감하기 위해서는, 거리(L1)를 거리(L2)보다 크게 하는 것이 바람직하면서/또는 치수(L3) 및 치수(L4)를 거리(L1)보다 작게 하는 것이 바람직하다.

(제1 및 제2 변형예)

도 7 중 도 7(A)는, 제1 변형예에 따른 복합 전자 부품(1A1)의 요부를 확대한 모식적인 단면도이며, 도 7(B)는 제2 변형예에 따른 복합 전자 부품(1A2)의 요부를 확대한 모식적인 단면도이다. 이하, 이 도 7을 참조하여, 본 실시형태에 기초한 제1 변형예에 따른 복합 전자 부품(1A1) 및 제2 변형예에 따른 복합 전자 부품(1A2)에 대해 설명한다.

도 7(A)에 나타내는 바와 같이, 제1 변형예에 따른 복합 전자 부품(1A1)은, 상술한 복합 전자 부품(1A)과 비교한 경우에, 구성이 다른 저항 소자(20A1)를 포함하고 있다. 이 저항 소자(20A1)에서는, 길이 방향(L)에서의 보호막(23)의 한 쌍의 단부(23a 및 23b)의 형상이 상술한 저항 소자(20A)와 다르다.

구체적으로는, 보호막(23)의 단부(23a)의 치수(h1) 및 단부(23b)의 치수(h2)가, 보호막(23)의 중앙부(23c)로부터 길이 방향(L)을 따라 멀어짐에 따라 낮아짐과 함께, 이들 단부(23a) 및 단부(23b)의 단면 형상이, 각각 제1 외부전극(14A) 및 제2 외부전극(14B) 측을 향하여 볼록 형상으로 확대되어 있다.

이와 같이 구성한 경우에도, 상술한 복합 전자 부품(1A)의 경우와 마찬가지로, 콘덴서 소자(10)가 저항 소자(20A1)에 실장될 때에, 저항 소자(20A1)의 기능부가 콘덴서 소자(10)의 제1 외부전극(14A) 및 제2 외부전극(14B)에 접촉될 가능성을 경감할 수 있고 접속 불량의 발생을 효과적으로 억제할 수 있다.

도 7(B)에 나타내는 바와 같이, 제2 변형예에 따른 복합 전자 부품(1A2)은, 상술한 복합 전자 부품(1A)과 비교한 경우에, 구성이 다른 저항 소자(20A2)를 포함하고 있다. 이 저항 소자(20A2)에서는, 길이 방향(L)에서의 보호막(23)의 한 쌍의 단부(23a 및 23b)의 형상이 상술한 저항 소자(20A)와 다르다.

구체적으로는, 보호막(23)의 단부(23a)의 치수(h1) 및 단부(23b)의 치수(h2)가, 보호막(23)의 중앙부(23c)로부터 길이 방향(L)을 따라 멀어짐에 따라 낮아짐과 함께, 이들 단부(23a) 및 단부(23b)의 단면 형상이, 각각 제1 외부전극(14A) 및 제2 외부전극(14B) 측과는 반대측을 향하여 오목 형상으로 들어가 있다.

이와 같이 구성한 경우에도, 상술한 복합 전자 부품(1A)의 경우와 마찬가지로, 콘덴서 소자(10)가 저항 소자(20A2)에 실장될 때에, 저항 소자(20A2)의 기능부가 콘덴서 소자(10)의 제1 외부전극(14A) 및 제2 외부전극(14B)에 접촉될 가능성을 경감할 수 있고 접속 불량의 발생을 효과적으로 억제할 수 있다.

또한 제1 변형예와 제2 변형예를 비교한 경우에는, 접속 불량의 발생의 억제 효과는, 보호막(23)의 단부(23a)와 제1 외부전극(14A) 사이의 거리, 및 보호막(23)의 단부(23b)와 제2 외부전극(14B) 사이의 거리를 보다 크게 확보할 수 있는 제2 변형예 쪽이 크다.

(실시형태 2)

도 8(A) 및 도 8(B)는, 본 발명의 실시형태 2에 따른 복합 전자 부품(1B)의 모식적인 단면도이다. 도 9(A)에서 도 9(C)는 각각, 도 8에 나타내는 저항 소자(20B)의 모식적인 상면도, 단면도 및 하면도이다. 또한 도 10은, 도 8(A) 중에 파선으로 나타내는 영역(X)을 확대한 모식적인 단면도이다. 이하, 이들 도 8에서 도 10을 참조하여, 본 실시형태에 따른 복합 전자 부품(1B)에 대해 설명한다.

도 8 및 도 9에 나타내는 바와 같이, 본 실시형태에 따른 복합 전자 부품(1B)은, 상술한 복합 전자 부품(1A)과 비교한 경우에, 구성이 다른 저항 소자(20B)를 포함하고 있다. 이 저항 소자(20B)에서는, 전술한 저항 소자(20A)와 비교한 경우에, 제3 상면 도체(24C) 및 제4 상면 도체(24D)의 배치가 다르며, 이에 따라 제1 접속 도체(26A)에서 제4 접속 도체(26D)의 구성도 다르다.

구체적으로는, 본 실시형태에 따른 복합 전자 부품(1B)에서는, 저항 소자(20B)의 기부(21)가, 2층의 세라믹 그린 시트가 적층되고 일체화되어 이루어지는 LTCC 기판이 구성되고 있으며, 이로써 기부(21)의 내부에 내장형 배선층으로서 내부 접속 도체(27C1) 및 내부 접속 도체(27D1)가 형성되어 있다.

또한 저항 소자(20B)의 기부(21)의 제1 측면에서 제4 측면에는, 저항 소자(20A)와 같이 제1 측면 도체(26A)에서 제4 측면 도체(26D)는 마련되어 있지 않고, 그 대신에 기부(21)를 높이 방향(H)으로 관통하는 비어 도체가 마련되어 있다. 이들 비어 도체가, 주로 제1 접속 도체에서 제4 접속 도체를 구성한다.

제1 상면 도체(24A) 및 제1 하면 도체(25A)는, 기부(21)를 높이 방향(H)으로 관통하는 제1 비어 도체(27A)를 통해 접속되어 있고, 제2 상면 도체(24B) 및 제2 하면 도체(25B)는, 기부(21)를 높이 방향(H)으로 관통하는 제2 비어 도체(27B)를 통해 접속되어 있다.

제3 상면 도체(24C) 및 제4 상면 도체(24D)는, 길이 방향(L)에서 제1 상면 도체(24A) 및 제2 상면 도체(24B) 사이에 위치하고 있음과 함께, 길이 방향(L)에서, 예를 들면 0.14[㎜]의 거리로 서로 이격되어 있다. 여기서, 제3 상면 도체(24C) 및 제4 상면 도체(24D)는, 높이 방향(H)을 따라 저항 소자(20B)의 주면을 봤을 때에, 모두 길이 방향(L)의 치수가 폭 방향(W)의 치수보다 작은 직사각형상으로 구성되어 있다. 또한 제3 상면 도체(24C) 및 제4 상면 도체(24D)의 폭 방향(W)에서의 치수는, 제1 상면 도체(24A) 및 제2 상면 도체(24B)의 폭 방향(W)에서의 치수와 동일해도 되고 작아도 된다.

제1 상면 도체(24A) 및 제2 상면 도체(24B)의 각각의 길이 방향(L)의 치수는, 예를 들면 0.1[㎜]이며, 제3 상면 도체(24C) 및 제4 상면 도체(24D)의 길이 방향(L)의 치수는, 예를 들면 0.06[㎜]이다. 제1 상면 도체(24A) 및 제2 상면 도체(24B)의 길이 방향(L)의 치수는, 제3 상면 도체(24C) 및 제4 상면 도체(24D)의 길이 방향(L)의 치수보다 큰 것이 바람직하다. 이 경우에는, 콘덴서 소자(10)와 저항 소자(20B)의 접합 강도를 높임과 함께 저항체(22)의 면적이 넓어지므로, 저항체(22)의 전기 특성을 조정하기 위한 자유도를 높일 수 있다.

또한 제1 상면 도체(24A)와 제3 상면 도체(24C) 사이의 길이 방향(L)의 거리 및 제2 상면 도체(24B)와 제4 상면 도체(24D) 사이의 길이 방향(L)의 거리는, 각각 예를 들면 0.07[㎜]이며, 제3 상면 도체(24C)와 제4 상면 도체(24D) 사이의 길이 방향(L)의 거리는, 각각 예를 들면 0.14[㎜]이다. 제1 상면 도체(24A)와 제3 상면 도체(24C) 사이의 길이 방향(L)의 거리 및 제2 상면 도체(24B)와 제4 상면 도체(24D) 사이의 길이 방향(L)의 거리는, 제3 상면 도체(24C)와 제4 상면 도체(24D) 사이의 길이 방향(L)의 거리보다 작은 것이 바람직하다. 이 경우에는, 저항체(22)의 면적이 넓어지므로, 저항체(22)의 전기 특성을 조정하기 위한 자유도를 높일 수 있다.

저항체(22)는, 길이 방향(L)에서 제1 상면 도체(24A) 및 제2 상면 도체(24B) 사이에 위치하고 있으며, 길이 방향(L)에서의 일단이 제3 상면 도체(24C)의 일부를 덮고 있음과 함께 타단이 제4 상면 도체(24D)의 일부를 덮고 있다. 이로써, 제3 상면 도체(24C) 및 제4 상면 도체(24D)가 저항체(22)에 접속되어 있다.

또한 저항체(22) 및 제3 상면 도체(24C) 및 제4 상면 도체(24D)는, 모두 보호막(23)에 의해 완전히 덮여 있으며, 기부(21)의 상면(21a) 상에서 전혀 노출되어 있지 않다.

여기서, 본 실시형태에 따른 복합 전자 부품(1B)에서는, 상술한 실시형태 1에 따른 복합 전자 부품(1A)의 경우와 비교하여, 높이 방향(H)으로부터 저항 소자(20B)의 주면을 본 경우의 저항체(22)의 면적을 보다 크게 확보할 수 있기 때문에, 저항체(22)의 전기적인 특성 조정의 자유도가 보다 높아지게 된다.

제3 상면 도체(24C)와 제4 상면 도체(24D)를 길이 방향(L)에서 서로 보다 멀어지도록 구성한 경우에는, 높이 방향(H)으로부터 저항 소자(20B)의 주면을 봤을 때에, 제3 상면 도체(24C)와 제3 하면 도체(25C)가 겹치는 영역이 작고, 또한 제4 상면 도체(24D)와 제4 하면 도체(25D)가 겹치는 영역이 작다.

이러한 경우라도, 제3 접속 도체 및 제4 접속 도체를, 기부(21)의 내부에서 높이 방향(H)으로 연장되는 비어 도체와, 기부(21)의 내부에서 높이 방향(H)과 직교하는 방향으로 연장되는 내부 접속 도체에 의해 구성함으로써, 제3 상면 도체(24C)와 제3 하면 도체(25C)를 접속하고, 제4 상면 도체(24D)와 제4 하면 도체(25D)를 접속할 수 있다.

즉, 복합 전자 부품(1B)에서는, 제3 상면 도체(24C)와 제3 하면 도체(25C)를 접속하는 제3 비어 도체는, 내부 접속 도체(27C1), 상측 비어 도체(27C2) 및 하측 비어 도체(27C3)를 갖는다. 높이 방향(H)을 따라 저항 소자(20B)의 주면을 봤을 때에, 내부 접속 도체(27C1)는, 기부(21)의 내부에서 길이 방향(L) 및 폭 방향(W)으로 연장되는 L자 형상을 갖고 있다. 상측 비어 도체(27C2)는 내부 접속 도체(27C1)에 접속되고, 내부 접속 도체(27C1)로부터 기부(21)의 상면(21a)을 향하여 높이 방향(H)으로 연장된다. 하측 비어 도체(27C3)는 내부 접속 도체(27C1)에 접속되고, 내부 접속 도체(27C1)로부터 기부(21)의 하면(21b)을 향하여 높이 방향(H)으로 연장된다. 여기서, 높이 방향(H)으로부터 저항 소자(20B)의 주면을 보아, 상측 비어 도체(27C2)와 하측 비어 도체(27C3)는, 적어도 일부에서 겹쳐 있지 않다.

이와 같이 구성함으로써, 저항 소자(20B)의 주면을 보아 제3 상면 도체(24C)와 제3 하면 도체(25C)가 겹치는 영역이 작은 경우에도, 이들 제3 상면 도체(24C)와 제3 하면 도체(25C)를, 내부 접속 도체(27C1), 상측 비어 도체(27C2) 및 하측 비어 도체(27C3)를 통해 접속하는 것이 가능해진다.

또한 복합 전자 부품(1B)에서는, 제4 상면 도체(24D)와 제4 하면 도체(25D)를 접속하는 제4 비어 도체는, 내부 접속 도체(27D1), 상측 비어 도체(27D2) 및 하측 비어 도체(27D3)를 갖는다. 높이 방향(H)을 따라 저항 소자(20B)의 주면을 봤을 때에, 내부 접속 도체(27D1)는, 기부(21)의 내부에서 길이 방향(L) 및 폭 방향(W)으로 연장되는 L자 형상을 갖고 있다. 상측 비어 도체(27D2)는 내부 접속 도체(27D1)에 접속되고, 내부 접속 도체(27D1)로부터 기부(21)의 상면(21a)을 향하여 높이 방향(H)으로 연장된다. 하측 비어 도체(27D3)는 내부 접속 도체(27D1)에 접속되고, 내부 접속 도체(27D1)로부터 기부(21)의 하면(21b)을 향하여 높이 방향(H)으로 연장된다. 여기서, 높이 방향(H)으로부터 저항 소자(20B)의 주면을 보아, 상측 비어 도체(27D2)와 하측 비어 도체(27D3)는, 적어도 일부에서 겹쳐 있지 않다.

이와 같이 구성함으로써, 저항 소자(20B)의 주면을 보아 제4 상면 도체(24D)와 제4 하면 도체(25D)가 겹치는 영역이 작은 경우에도, 이들 제4 상면 도체(24D)와 제4 하면 도체(25D)를, 내부 접속 도체(27D1), 상측 비어 도체(27D2) 및 하측 비어 도체(27D3)를 통해 접속하는 것이 가능해진다.

따라서 상기 구성을 채용함으로써, 높이 방향(H)으로부터 저항 소자(20B)의 주면을 본 경우의 제3 상면 도체(24C) 및 제4 상면 도체(24D)의 배치와 제3 하면 도체(25C) 및 제4 하면 도체(25D)의 배치를 용이하게 다르게 하는 것이 가능해진다. 단, 설계가 허용되는 한에서는, 실장 안정성의 관점 및 쇼트 불량의 발생 방지의 관점에서, 기부의 상면 또는 하면에 도달하면서 저항 소자의 외표면에 노출되는 비어 도체는, 상면 도체 및 하면 도체와 완전히 겹치도록 하는 것이 바람직하다.

또한 높이 방향(H)으로부터 저항 소자(20B)의 주면을 본 경우에 상측 비어 도체와 하측 비어 도체가 겹치도록 배치할 수 있는 경우에는, 내부 접속 도체를 형성하지 않고 상측 비어 도체와 하측 비어 도체를 직접 접속하는 것으로 해도 된다.

본 실시형태에 따른 복합 전자 부품(1B)에서는, 제1 상면 도체(24A) 및 제2 상면 도체(24B) 및 제1 하면 도체(25A)에서 제4 하면 도체(25D)가, 모두 하지 도전층 및 2층의 피복 도전층을 포함하는 복수의 도전층으로 구성되어 있다. 하지 도전층은 Ag를 포함하는 소결 금속층이며, 2층의 피복 도전층은, 각각 Ni를 포함하는 도금층 및 이를 덮는 Au를 포함하는 도금층으로 구성되어 있다.

한편, 제3 상면 도체(24C) 및 제4 상면 도체(24D)는, 2층의 피복 도전층을 포함하고 있지 않고, 하지 도전층만, 즉 Ag를 포함하는 소결 금속층으로만 구성되어 있다.

여기서, 도 10에 나타내는 바와 같이, 본 실시형태에 따른 복합 전자 부품(1B)에서도, 상술한 실시형태 1에 따른 복합 전자 부품(1A)의 경우와 같이, 저항 소자(20B)의 기부(21)의 상면(21a)으로부터 보호막(23)의 길이 방향(L)에서의 한 쌍의 단부의 한쪽인 단부(23a)의 노출 표면까지의 높이 방향(H)의 치수(높이)(h1)가, 저항 소자(20B)의 기부(21)의 상면(21a)으로부터 보호막(23)의 중앙부(23c)에서의 노출 표면까지의 높이 방향(H)의 치수(높이)(h0)보다 작다. 또한 저항 소자(20B)의 기부(21)의 상면(21a)으로부터 보호막(23)의 길이 방향(L)에서의 한 쌍의 단부의 다른 쪽인 단부(23b)의 노출 표면까지의 높이 방향(H)의 치수(높이)(h2)가, 저항 소자(20B)의 기부(21)의 상면(21a)으로부터 보호막(23)의 중앙부(23c)에서의 노출 표면까지의 높이 방향(H)의 치수(높이)(h0)보다 작다. 즉, h1＜h0이면서 h2＜h0이 충족된다.

또한 저항체(22)의 높이 방향(H)의 치수(두께)(T0)가, 제1 외부전극(14A)의 콘덴서 본체(11)의 하면(11a)에 위치하는 부분의 높이 방향(H)의 치수(두께)(T1)보다 작고, 또한 제2 외부전극(14B)의 콘덴서 본체(11)의 하면(11a)에 위치하는 부분의 높이 방향(H)의 치수(두께)(T2)보다 작다. 즉, T0＜T1이면서 T0＜T2가 충족된다.

또한 기부(21)의 상면(21a)으로부터 제1 상면 도체(24A)의 표면까지의 높이 방향(H)의 치수(높이)(H1)가, 기부(21)의 상면(21a)으로부터 제3 상면 도체(24C)의 높이 방향(H)에서 보호막(23)과 겹치는 부분의 표면까지의 치수(높이)(H3)보다 높으면서, 기부(21)의 상면(21a)으로부터 제4 상면 도체(24D)의 높이 방향(H)에서 보호막(23)과 겹치는 부분의 표면까지의 치수(높이)(H4)보다 높다. 즉, H3＜H1이면서 H4＜H1이 충족된다. 또한 기부(21)의 상면(21a)으로부터 제2 상면 도체(24B)의 표면까지의 높이 방향(H)의 치수(높이)(H2)가, 기부(21)의 상면(21a)으로부터 제3 상면 도체(24C)의 높이 방향(H)에서 보호막(23)과 겹치는 부분의 표면까지의 치수(높이)(H3)보다 높으면서, 기부(21)의 상면(21a)으로부터 제4 상면 도체(24D)의 높이 방향(H)에서 보호막(23)과 겹치는 부분의 표면까지의 치수(높이)(H4)보다 높다. 즉, H3＜H2이면서 H4＜H2가 충족된다.

따라서 본 실시형태에 따른 복합 전자 부품(1B)에서도, 상술한 복합 전자 부품(1A)의 경우와 마찬가지로, 저항 소자(20B)의 저항체(22), 보호막(23) 및 제3 상면 도체(24C) 및 제4 상면 도체(24D)로 이루어지는 기능부가 콘덴서 소자(10)에 접촉될 가능성을 경감할 수 있고 접속 불량의 발생을 효과적으로 억제할 수 있다.

또한 본 실시형태에 따른 복합 전자 부품(1B)에서는, 상술한 L1에서 L4가 L3＜L1＜L4＜L2의 조건을 충족하도록 구성되고 있고, 이로써 저항체(22)가 높이 방향(H)에서 제1 외부전극(14A) 및 제2 외부전극(14B)에 겹쳐 있지 않다. 따라서 제1 외부전극(14A) 및 제2 외부전극(14B)과 제1 상면 도체(24A) 및 제2 상면 도체(24B)와의 접합 면적을 크게 할 수 있음과 함께, 저항 소자(20B)의 기능부가 콘덴서 소자(10)에 접촉될 가능성을 경감할 수 있다.

(제3 변형예)

도 11은, 제3 변형예에 따른 복합 전자 부품(1B1)의 요부를 확대한 모식적인 단면도이다. 이하, 이 도 11을 참조하여, 본 실시형태에 기초한 제3 변형예에 따른 복합 전자 부품(1B1)에 대해 설명한다.

도 11에 나타내는 바와 같이, 제3 변형예에 따른 복합 전자 부품(1B1)은, 상술한 복합 전자 부품(1B)과 비교한 경우에, 구성이 다른 저항 소자(20B1)를 포함하고 있다. 이 저항 소자(20B1)에서는, 제1 상면 도체(24A) 및 제2 상면 도체(24B)의 구성이 상술한 저항 소자(20B)와 다르다.

구체적으로는, 제1 상면 도체(24A)는 2층의 하지 도전층(24a1 및 24a2), 및 2층의 피복 도전층(24b 및 24c)을 포함하는 복수의 도전층으로 구성되어 있다. 제2 상면 도체(24B)도 제1 상면 도체(24A)와 동일한 복수의 도전층으로 구성되어 있다. 여기서, 2층의 하지 도전층(24a1 및 24a2)은 모두 Ag를 포함하는 소결 금속층이며, 2층의 피복 도전층(24b 및 24C)은, 각각 Ni를 포함하는 도금의 층, 및 이를 덮는 Au를 포함하는 도금의 층으로 구성되어 있다.

2층의 하지 도전층(24a1 및 24a2) 중 기부(21) 측에 위치하는 하지 도전층(24a1)은, 저항 소자(20B1)의 제작 시에 제3 상면 도체(24C) 및 제4 상면 도체(24D)가 되는 하지 도전층(24a1)과 동시에 기부(21)의 상면(21a)에 인쇄됨으로써 형성된다. 또한 이 하지 도전층(24a1)을 덮는 하지 도전층(24a2)은, 하지 도전층(24a1)의 인쇄 후에 다시 소정 페이스트가 인쇄됨으로써 형성되는 것이며, 제3 상면 도체(24C) 및 제4 상면 도체(24D)에는 형성되지 않는 것이다.

이와 같이 구성한 경우에는, 제3 상면 도체(24C) 및 제4 상면 도체(24D)가, 2층의 피복 도전층(24b 및 24c)의 두께와 하지 도전층(24a2)의 두께를 갖지 않은 만큼 제1 상면 도체(24A) 및 제2 상면 도체(24B)보다 얇아진다. 따라서 저항체(22), 보호막(23) 및 제3 상면 도체(24C) 및 제4 상면 도체(24D)로 이루어지는 기능부와 콘덴서 소자(10)의 콘덴서 본체(11) 사이의 거리를 크게 확보하는 것이 가능해지고, 접속 불량의 발생을 보다 효과적으로 억제할 수 있게 된다.

(실시형태 3)

도 12는, 본 발명의 실시형태 3에 따른 복합 전자 부품(1C)의 요부를 확대한 모식적인 단면도이다. 이하, 이 도 12를 참조하여, 본 실시형태에 따른 복합 전자 부품(1C)에 대해 설명한다.

도 12에 나타내는 바와 같이, 본 실시형태에 따른 복합 전자 부품(1C)은, 상술한 실시형태 2에 따른 복합 전자 부품(1B)과 비교한 경우에, 구성이 다른 저항 소자(20C)를 포함하고 있다. 해당 저항 소자(20C)에서는, 저항체의 구성과 제1 상면 도체(24A)에서 제4 상면 도체(24D)의 구성이 상술한 저항 소자(20B)와 다르다.

구체적으로는, 도 12에 나타내는 저항체(22)'는 기부(21)의 상면(21a)을 덮도록 형성된 박막의 저항체이며, 보다 구체적으로는, 예를 들면 10[㎚] 이상 30[㎚] 이하의 스퍼터막으로 구성되어 있다. 박막이란, 박막 형성 프로세스에서 형성된 막을 의미하며, 그 두께는 1[㎛] 미만이다. 박막 중 스퍼터링법으로 형성된 막을 스퍼터막, 금속 증착법으로 형성된 막을 증착막이라고 부른다.

또한 제1 상면 도체(24A) 및 제2 상면 도체(24B)는, 모두 하지 도전층(24a') 및 2층의 피복 도전층(24b 및 24c)을 포함하는 복수의 도전층으로 구성되어 있다. 하지 도전층(24a')은 박막이며, 구체적으로는, 예를 들면 10[㎚] 이상 30[㎚] 이하의 Cu 또는 Ag를 포함하는 스퍼터막이다. 2층의 피복 도전층은, 각각 도금층이다.

한편, 제3 상면 도체(24C) 및 제4 상면 도체(24D)는 모두, 제1 상면 도체(24A) 및 제2 상면 도체(24B)의 일부가 되는 하지 도전층(24a')과 동시에 스퍼터막으로 형성된 박막만으로 구성되고, 구체적으로는, 예를 들면 10[㎚] 이상 30[㎚] 이하의 Cu 또는 Ag를 포함하는 스퍼터막이며, 도금층인 2층의 피복 도전층을 포함하고 있지 않다.

여기서, 하지 도전층(24a')을 구성하는 박막도, 스퍼터막을 대신하여 증착 막이어도 된다.

도 12에 나타내고 있는 바와 같이, 저항체(22)'는 그 길이 방향(L)에서의 일단이 제3 상면 도체(24C)에 의해 덮여 있음과 함께, 타단이 제4 상면 도체(24D)에 의해 덮여 있다. 이로써, 제3 상면 도체(24C) 및 제4 상면 도체(24D)가 저항체(22)'에 접속되어 있다. 또한 제3 상면 도체(24C) 및 제4 상면 도체(24D)가 저항체(22)'를 덮는지, 혹은 저항체(22)'가 제3 상면 도체(24C) 및 제4 상면 도체(24D)를 덮는지는, 저항체(22)'를 제3 상면 도체(24C) 및 제4 상면 도체(24D)보다 먼저 형성하는지, 나중에 형성하는지로 결정되며, 어느 쪽의 구성을 채용해도 된다.

여기서, 본 실시형태에 따른 복합 전자 부품(1C)에서도, 상술한 실시형태 1의 경우와 마찬가지로, 저항 소자(20C)의 기부(21)의 상면(21a)으로부터 보호막(23)의 길이 방향(L)에서의 한 쌍의 단부의 한쪽인 단부(23a)의 노출 표면까지의 높이 방향(H)의 치수(높이)(h1)가, 저항 소자(20C)의 기부(21)의 상면(21a)으로부터 보호막(23)의 중앙부(23c)에서의 노출 표면까지의 높이 방향(H)의 치수(높이)(h0)보다 작다. 또한 저항 소자(20C)의 기부(21)의 상면(21a)으로부터 보호막(23)의 길이 방향(L)에서의 한 쌍의 단부의 다른 쪽인 단부(23b)의 노출 표면까지의 높이 방향(H)의 치수(높이)(h2)가, 저항 소자(20C)의 기부(21)의 상면(21a)으로부터 보호막(23)의 중앙부(23c)에서의 노출 표면까지의 높이 방향(H)의 치수(높이)(h0)보다 작다. 즉, h1＜h0이면서 h2＜h0이 충족된다.

또한 저항체(22)'의 높이 방향(H)의 치수(두께)(T0)가, 제1 외부전극(14A)의 콘덴서 본체(11)의 하면(11a)에 위치하는 부분의 높이 방향(H)의 치수(두께)(T1)보다 작고, 또한 제2 외부전극(14B)의 콘덴서 본체(11)의 하면(11a)에 위치하는 부분의 높이 방향(H)의 치수(두께)(T2)보다 작다. 즉, T0＜T1이면서 T0＜T2가 충족된다.

또한 기부(21)의 상면(21a)으로부터 제1 상면 도체(24A)의 표면까지의 높이 방향(H)의 치수(높이)(H1)가, 기부(21)의 상면(21a)으로부터 제3 상면 도체(24C)의 높이 방향(H)에서 보호막(23)과 겹치는 부분의 표면까지의 치수(높이)(H3)보다 높으면서 기부(21)의 상면(21a)으로부터 제4 상면 도체(24D)의 높이 방향(H)에서 보호막(23)과 겹치는 부분의 표면까지의 치수(높이)(H4)보다 높다. 즉, H3＜H1이면서 H4＜H1이 충족된다. 또한 기부(21)의 상면(21a)으로부터 제2 상면 도체(24B)의 표면까지의 높이 방향(H)의 치수(높이)(H2)가, 기부(21)의 상면(21a)으로부터 제3 상면 도체(24C)의 높이 방향(H)에서 보호막(23)과 겹치는 부분의 표면까지의 치수(높이)(H3)보다 높으면서, 기부(21)의 상면(21a)으로부터 제4 상면 도체(24D)의 높이 방향(H)에서 보호막(23)과 겹치는 부분의 표면까지의 치수(높이)(H4)보다 높다. 즉, H3＜H2이면서 H4＜H2가 충족된다.

따라서 본 실시형태에 따른 복합 전자 부품(1C)에서도, 상술한 복합 전자 부품(1A)의 경우와 마찬가지로, 저항 소자(20C)의 저항체(22)', 보호막(23), 그리고 제3 상면 도체(24C) 및 제4 상면 도체(24D)로 이루어지는 기능부가 콘덴서 소자(10)에 접촉될 가능성을 경감할 수 있고 접속 불량의 발생을 효과적으로 억제할 수 있다.

또한 본 실시형태와 같이, 박막의 저항체, 보다 특정적으로는 스퍼터막으로 저항체(22)'를 구성함과 함께, 제3 상면 도체(24C) 및 제4 상면 도체(24D)를 박막인 스퍼터막으로 구성함으로써, 상기 기능부의 두께를 비약적으로 박형화할 수 있다. 저항체(22)' 및 제3 상면 도체(24C), 그리고 제4 상면 도체(24D)의 박막은 제1 상면 도체(24A) 및 제2 상면 도체(24B)의 도금층보다 얇다. 이 때문에, 이 점에서도, 저항 소자(20C)의 기능부가 콘덴서 소자(10)에 접촉될 가능성을 경감할 수 있고 접속 불량의 발생을 현저하게 억제할 수 있다.

(제4 변형예)

도 13은, 제4 변형예에 따른 복합 전자 부품(1C1)의 요부를 확대한 모식적인 단면도이다. 이하, 이 도 13을 참조하여, 본 실시형태에 기초한 제4 변형예에 따른 복합 전자 부품(1C)에 대해 설명한다.

도 13에 나타내는 바와 같이, 제4 변형예에 따른 복합 전자 부품(1C1)은, 상술한 복합 전자 부품(1C)과 비교한 경우에, 구성이 다른 저항 소자(20C1)를 포함하고 있다. 해당 저항 소자(20C1)에서는, 보호막(23)의 구성이 상술한 저항 소자(20C)와 다르다.

구체적으로는, 복합 전자 부품(1C1)에서는, 보호막(23)이 길이 방향(L)에서보다 광범위에 걸쳐 형성되어 있고, 그 길이 방향(L)에서의 일단이 제1 상면 도체(24A)의 일부를 덮음과 함께, 타단이 제2 상면 도체(24B)의 일부를 덮고 있다. 따라서 저항 소자(20C1)에 콘덴서 소자(10)가 실장될 때에, 제1 상면 도체(24A) 및 제2 상면 도체(24B)가 기부(21)로부터 박리되는 것을 막는 것이 가능해진다.

이와 같이 구성한 경우에도, 상술한 복합 전자 부품(1C)의 경우와 동일한 효과를 얻을 수 있다.

(실시형태 4)

도 14는, 본 발명의 실시형태 4에 따른 복합 전자 부품(1D)의 요부를 확대한 모식적인 단면도이다. 이하, 이 도 14를 참조하여, 본 실시형태에 따른 복합 전자 부품(1D)에 대해 설명한다.

도 14에 나타내는 바와 같이, 본 실시형태에 따른 복합 전자 부품(1D)은, 상술한 실시형태 3에 따른 복합 전자 부품(1C)과 비교한 경우에, 구성이 다른 저항 소자(20D)를 포함하고 있다. 해당 저항 소자(20D)에서는, 제1 상면 도체(24A) 및 제2 상면 도체(24B)의 구성이 상술한 저항 소자(20C)와 다르다.

구체적으로는, 저항체(22)'가, 상술한 저항 소자(20C)와 마찬가지로, 박막, 예를 들면 스퍼터막으로 구성되어 있음과 함께, 제3 상면 도체(24C) 및 제4 상면 도체(24D)가 하지 도전층(24a')으로만 구성되며, 하지 도전층(24a')이 박막, 예를 들면 스퍼터막이다. 또한 제1 상면 도체(24A) 및 제2 상면 도체(24B)가, 상술한 저항 소자(20A)와 마찬가지로, 하지 도전층(24a)을 포함하는 복수의 도전층으로 구성되고, 하지 도전층(24a)은, 후막 프로세스에서 형성된 소결 금속층이다.

여기서, 본 실시형태에 따른 복합 전자 부품(1D)에서도, 상술한 실시형태 1의 경우와 마찬가지로, 저항 소자(20D)의 기부(21)의 상면(21a)으로부터 보호막(23)의 길이 방향(L)에서의 한 쌍의 단부의 한쪽인 단부(23a)의 노출 표면까지의 높이 방향(H)의 치수(높이)(h1)가, 저항 소자(20D)의 기부(21)의 상면(21a)으로부터 보호막(23)의 중앙부(23c)에서의 노출 표면까지의 높이 방향(H)의 치수(높이)(h0)보다 작다. 또한 저항 소자(20D)의 기부(21)의 상면(21a)으로부터 보호막(23)의 길이 방향(L)에서의 한 쌍의 단부의 다른 쪽인 단부(23b)의 노출 표면까지의 높이 방향(H)의 치수(높이)(h2)가, 저항 소자(20D)의 기부(21)의 상면(21a)으로부터 보호막(23)의 중앙부(23c)에서의 노출 표면까지의 높이 방향(H)의 치수(높이)(h0)보다 작다. 즉, h1＜h0이면서 h2＜h0이 충족된다.

따라서 본 실시형태에 따른 복합 전자 부품(1D)에서도, 상술한 복합 전자 부품(1A)의 경우와 마찬가지로, 저항 소자(20D)의 저항체(22)', 보호막(23), 그리고 제3 상면 도체(24C) 및 제4 상면 도체(24D)로 이루어지는 기능부가 콘덴서 소자(10)에 접촉될 가능성을 경감할 수 있고 접속 불량의 발생을 효과적으로 억제할 수 있다.

또한 본 실시형태와 같이, 저항체(22)'가 박막, 보다 특정적으로는 스퍼터막으로 구성됨과 함께, 제3 상면 도체(24C) 및 제4 상면 도체(24D)가 박막, 보다 특정적으로는 스퍼터막으로 구성됨으로써 상기 기능부의 두께를 비약적으로 박형화할 수 있다. 이 외에도, 제1 상면 도체(24A) 및 제2 상면 도체(24B)가 후막, 보다 특정적으로는 소결 금속층으로 구성됨으로써, 제1 상면 도체(24A) 및 제2 상면 도체(24B)와 제3 상면 도체(24C), 그리고 제4 상면 도체(24D)의 두께 차가 커지고, 상기 기능부와 콘덴서 소자(10)의 콘덴서 본체(11) 사이의 거리를 크게 확보하는 것이 가능해진다. 이들 점에서도, 콘덴서 소자(10)와 저항 소자(20D)의 기능부가 접촉될 가능성을 경감할 수 있고 접속 불량의 발생을 현저하게 억제할 수 있다.

(제5 변형예)

도 15는, 제5 변형예에 따른 복합 전자 부품(1D1)의 요부를 확대한 모식적인 단면도이다. 이하, 이 도 15를 참조하여, 본 실시형태에 기초한 제5 변형예에 따른 복합 전자 부품(1D1)에 대해 설명한다.

도 15에 나타내는 바와 같이, 제5 변형예에 따른 복합 전자 부품(1D1)은, 상술한 복합 전자 부품(1D)과 비교한 경우에, 구성이 다른 저항 소자(20D1)를 포함하고 있다. 이 저항 소자(20D1)에서는, 제3 접속 도체 및 제4 접속 도체와 저항체(22)'의 접속 구조가 상술한 저항 소자(20D)와 다르다.

구체적으로는, 복합 전자 부품(1D1)에서는, 저항 소자(20D1)가, 상술한 제3 상면 도체(24C) 및 제4 상면 도체(24D)를 포함하고 있지 않고, 기부(21)의 상면(21a)으로부터 노출되는 제3 접속 도체 및 제4 접속 도체의 상측 비어 도체(27C2) 및 상측 비어 도체(27D2)가, 각각 저항체(22)'에 의해 덮여 있다. 이로써, 제3 접속 도체 및 제4 접속 도체의 상측 비어 도체(27C2) 및 상측 비어 도체(27D2)가, 각각 저항체(22)'에 접속되게 된다.

이와 같이 구성한 경우에는, 저항체(22)' 및 보호막(23)으로 이루어지는 기능부가 더 얇아지고, 저항 소자(20D1)의 기능부가 콘덴서 소자(10)에 접촉될 가능성을 경감할 수 있고 접속 불량의 발생을 현저하게 억제할 수 있다. 또한 구성이 간소화되는 효과나 제조 비용을 삭감할 수 있는 효과 등을 얻을 수 있다.

상술한 본 발명의 실시형태 1에서 실시형태 4, 및 이들 중 어느 하나에 기초한 제1 변형예에서 제5 변형예에서는, 복합 전자 부품에 넣는 콘덴서 소자로서, 적층 세라믹 콘덴서를 이용한 경우를 예시하여 설명을 실시했지만, 적층 세라믹 콘덴서를 대신하여 다른 종류의 콘덴서 소자를 복합 전자 부품에 넣는 것으로 해도 된다.

또한 상술한 본 발명의 실시형태 1에서 실시형태 4, 및 이들 중 어느 하나에 기초한 제1 변형예에서 제5 변형예에서는, 저항 소자에 실장되는 전자 소자로서, 콘덴서 소자를 예시하여 설명을 실시했지만, 해당 저항 소자에 실장되는 전자 소자는, 콘덴서 소자 이외의 전자 소자여도 된다.

또한 상술한 본 발명의 실시형태 1에서 실시형태 4, 및 이들 중 어느 하나에 기초한 제1 변형예에서 제5 변형예로 나타낸 특징적인 구성은, 본 발명의 취지를 벗어나지 않는 한에서, 당연히 서로 그 조합이 가능하다.

이와 같이, 이번에 개시한 상기 실시형태 및 그 변형예는 모든 점에서 예시이다. 본 발명은, 상기 실시형태 및 그 변형예로 한정하여 해석되어야 하는 것이 아니라, 이른바 균등한 범위를 포함하는 것이다.

1A, 1A1, 1A2, 1B, 1B1, 1C, 1C1, 1D, 1D1: 복합 전자 부품
10: 콘덴서 소자
11: 콘덴서 본체
11a: 하면
12: 유전체층
13: 내부전극층
14A: 제1 외부전극
14B: 제2 외부전극
20A, 20A1, 20A2, 20B, 20B1, 20C, 20C1, 20D, 20D1: 저항 소자
21: 기부
21a: 상면
21b: 하면
22: 저항체(후막)
22': 저항체(박막)
23: 보호막
23a, 23b: 단부
23c: 중앙부
24A: 제1 상면 도체
24B: 제2 상면 도체
24C: 제3 상면 도체
24D: 제4 상면 도체
24a, 24a1, 24a2: 하지 도전층(후막)
24a': 하지 도전층(박막)
24b, 24c: 피복 도전층
25A: 제1 하면 도체
25B: 제2 하면 도체
25C: 제3 하면 도체
25D: 제4 하면 도체
26A: 제1 접속 도체(제1 측면 도체)
26B: 제2 접속 도체(제2 측면 도체)
26C: 제3 접속 도체(제3 측면 도체)
26D: 제4 접속 도체(제4 측면 도체)
27A: 제1 접속 도체(제1 비어 도체)
27B: 제2 접속 도체(제2 비어 도체)
27C1, 27D1: 내부 접속 도체
27C2, 27D2: 상측 비어 도체
27C3, 27D3: 하측 비어 도체
31: 제1 접합재
32: 제2 접합재

Claims

저항 소자와,
높이 방향에서 상기 저항 소자에 실장된 전자 소자를 포함하고,
상기 저항 소자는,
상기 높이 방향과 교차하는 상면 및 하면을 갖는 절연성의 기부와,
상기 기부의 상기 상면에 마련되어 상기 높이 방향과 직교하는 길이 방향에서 서로 이격되는 제1 상면 도체 및 제2 상면 도체와,
상기 기부의 상기 상면에 마련되어 상기 제1 상면 도체와 상기 제2 상면 도체 사이에 위치하는 저항체와,
상기 기부의 상기 상면에 마련되어 상기 제1 상면 도체와 상기 제2 상면 도체 사이에 위치함과 함께, 상기 저항체에 접속된 제3 상면 도체와,
상기 저항체, 상기 기부의 일부 및 상기 제3 상면 도체의 적어도 일부를 덮는 보호막을 포함하며,
상기 전자 소자는,
상기 높이 방향과 교차하는 하면을 갖는 전자 소자 본체와,
상기 전자 소자 본체의 상기 하면에 적어도 마련되어 상기 길이 방향에서 서로 이격되는 제1 외부전극 및 제2 외부전극을 포함하고,
상기 기부의 상기 상면과 상기 전자 소자 본체의 상기 하면이 상기 높이 방향에서 대향하며,
상기 제1 상면 도체와 상기 제1 외부전극이 전기적으로 접속되고,
상기 제2 상면 도체와 상기 제2 외부전극이 전기적으로 접속되며,
상기 저항체는 상기 제3 상면 도체의 일부를 덮고,
상기 기부의 상기 상면으로부터 상기 제1 상면 도체의 표면까지의 상기 높이 방향의 치수 및 상기 기부의 상기 상면으로부터 상기 제2 상면 도체의 표면까지의 상기 높이 방향의 치수가, 모두 상기 기부의 상기 상면으로부터 상기 제3 상면 도체의 상기 높이 방향에서 상기 보호막과 겹치는 부분의 표면까지의 상기 높이 방향의 치수보다도 크며,
상기 기부의 상기 상면으로부터 상기 제3 상면 도체의 상기 높이 방향에서 상기 보호막과 겹치는 부분의 표면까지의 상기 높이 방향의 치수는 상기 제3 상면 도체로 이루어지는 부분의 높이 방향의 치수인 것을 특징으로 하는 복합 전자 부품.
저항 소자와,
높이 방향에서 상기 저항 소자에 실장된 전자 소자를 포함하고,
상기 저항 소자는,
상기 높이 방향과 교차하는 상면 및 하면을 갖는 절연성의 기부와,
상기 기부의 상기 상면에 마련되어 상기 높이 방향과 직교하는 길이 방향에서 서로 이격되는 제1 상면 도체 및 제2 상면 도체와,
상기 기부의 상기 상면에 마련되어 상기 제1 상면 도체와 상기 제2 상면 도체 사이에 위치하는 저항체와,
상기 기부의 상기 상면에 마련되어 상기 제1 상면 도체와 상기 제2 상면 도체 사이에 위치함과 함께, 상기 저항체에 접속된 제3 상면 도체와,
상기 저항체, 상기 기부의 일부 및 상기 제3 상면 도체의 적어도 일부를 덮는 보호막을 포함하며,
상기 전자 소자는,
상기 높이 방향과 교차하는 하면을 갖는 전자 소자 본체와,
상기 전자 소자 본체의 상기 하면에 적어도 마련되어 상기 길이 방향에서 서로 이격되는 제1 외부전극 및 제2 외부전극을 포함하고,
상기 기부의 상기 상면과 상기 전자 소자 본체의 상기 하면이 상기 높이 방향에서 대향하며,
상기 제1 상면 도체와 상기 제1 외부전극이 전기적으로 접속되고,
상기 제2 상면 도체와 상기 제2 외부전극이 전기적으로 접속되며,
상기 제3 상면 도체는 상기 저항체의 일부를 덮고,
상기 기부의 상기 상면으로부터 상기 제1 상면 도체의 표면까지의 상기 높이 방향의 치수 및 상기 기부의 상기 상면으로부터 상기 제2 상면 도체의 표면까지의 상기 높이 방향의 치수가, 모두 상기 기부의 상기 상면으로부터 상기 제3 상면 도체의 상기 높이 방향에서 상기 보호막과 겹치는 부분의 표면까지의 상기 높이 방향의 치수보다도 크며,
상기 기부의 상기 상면으로부터 상기 제3 상면 도체의 상기 높이 방향에서 상기 보호막과 겹치는 부분의 표면까지의 상기 높이 방향의 치수는 상기 저항체의 높이 방향의 치수와 상기 제3 상면 도체의 높이 방향의 치수의 합인 것을 특징으로 하는 복합 전자 부품.
제1항 또는 제2항에 있어서,
상기 제1 상면 도체 및 상기 제2 상면 도체의 각각이 도금층을 포함하고,
상기 제3 상면 도체의 상기 높이 방향에서 상기 보호막과 겹치는 부분이 상기 보호막에 의해 직접 덮인 소결 금속층 또는 박막인 것을 특징으로 하는 복합 전자 부품.
제1항 또는 제2항에 있어서,
상기 제1 상면 도체, 상기 제2 상면 도체 및 상기 제3 상면 도체의 각각이 소결 금속층을 포함하고,
상기 제1 상면 도체 및 상기 제2 상면 도체의 각각에 포함되는 상기 소결 금속층의 상기 높이 방향의 치수가, 상기 제3 상면 도체에 포함되는 상기 소결 금속층의 상기 높이 방향에서 상기 보호막과 겹치는 부분의 상기 높이 방향의 치수보다도 큰 것을 특징으로 하는 복합 전자 부품.
제1항 또는 제2항에 있어서,
상기 제1 상면 도체 및 상기 제2 상면 도체의 각각이 소결 금속층을 포함하고,
상기 제3 상면 도체의 상기 높이 방향에서 상기 보호막과 겹치는 부분이 스퍼터막(sputtered film)인 것을 특징으로 하는 복합 전자 부품.
제1항 또는 제2항에 있어서,
상기 저항 소자가,
상기 기부의 상기 하면에 마련되어 상기 길이 방향에서 서로 이격되는 제1 하면 도체 및 제2 하면 도체와,
상기 기부의 상기 하면에 마련되어 상기 제1 하면 도체와 상기 제2 하면 도체 사이에 위치하는 제3 하면 도체와,
상기 제1 상면 도체 및 상기 제1 하면 도체를 접속하는 제1 접속 도체와,
상기 제2 상면 도체 및 상기 제2 하면 도체를 접속하는 제2 접속 도체와,
상기 제3 상면 도체 및 상기 제3 하면 도체를 접속하는 제3 접속 도체를 더 포함하고 있는 것을 특징으로 하는 복합 전자 부품.
제1항에 있어서,
상기 저항 소자가 상기 기부의 상기 상면에 마련되어 상기 제1 상면 도체와 상기 제2 상면 도체 사이에 위치함과 함께, 상기 저항체에 접속된 제4 상면 도체를 더 포함하고,
상기 제3 상면 도체 및 상기 제4 상면 도체가 서로 이격되며,
상기 보호막이 상기 제4 상면 도체의 적어도 일부를 덮고,
상기 저항체는 상기 제4 상면 도체의 일부를 덮으며,
상기 기부의 상기 상면으로부터 상기 제1 상면 도체의 표면까지의 상기 높이 방향의 치수 및 상기 기부의 상기 상면으로부터 상기 제2 상면 도체의 표면까지의 상기 높이 방향의 치수가, 모두 상기 기부의 상기 상면으로부터 상기 제4 상면 도체의 상기 높이 방향에서 상기 보호막과 겹치는 부분의 표면까지의 상기 높이 방향의 치수보다도 크고,
상기 기부의 상기 상면으로부터 상기 제4 상면 도체의 상기 높이 방향에서 상기 보호막과 겹치는 부분의 표면까지의 상기 높이 방향의 치수는 상기 제4 상면 도체로 이루어지는 부분의 높이 방향의 치수인 것을 특징으로 하는 복합 전자 부품.
제2항에 있어서,
상기 저항 소자가 상기 기부의 상기 상면에 마련되어 상기 제1 상면 도체와 상기 제2 상면 도체 사이에 위치함과 함께, 상기 저항체에 접속된 제4 상면 도체를 더 포함하고,
상기 제3 상면 도체 및 상기 제4 상면 도체가 서로 이격되며,
상기 보호막이 상기 제4 상면 도체의 적어도 일부를 덮고,
상기 제4 상면 도체는 상기 저항체의 일부를 덮으며,
상기 기부의 상기 상면으로부터 상기 제1 상면 도체의 표면까지의 상기 높이 방향의 치수 및 상기 기부의 상기 상면으로부터 상기 제2 상면 도체의 표면까지의 상기 높이 방향의 치수가, 모두 상기 기부의 상기 상면으로부터 상기 제4 상면 도체의 상기 높이 방향에서 상기 보호막과 겹치는 부분의 표면까지의 상기 높이 방향의 치수보다도 크고,
상기 기부의 상기 상면으로부터 상기 제4 상면 도체의 상기 높이 방향에서 상기 보호막과 겹치는 부분의 표면까지의 상기 높이 방향의 치수는 상기 저항체의 높이 방향의 치수와 상기 제4 상면 도체의 높이 방향의 치수의 합인 것을 특징으로 하는 복합 전자 부품.
제7항 또는 제8항에 있어서,
상기 제1 상면 도체 및 상기 제2 상면 도체의 각각이 도금층을 포함하고,
상기 제3 상면 도체의 상기 높이 방향에서 상기 보호막과 겹치는 부분 및 상기 제4 상면 도체의 상기 높이 방향에서 상기 보호막과 겹치는 부분의 각각이, 상기 보호막에 의해 직접 덮인 소결 금속층 또는 박막인 것을 특징으로 하는 복합 전자 부품.
제7항 또는 제8항에 있어서,
상기 제1 상면 도체, 상기 제2 상면 도체, 상기 제3 상면 도체 및 상기 제4 상면 도체의 각각이 소결 금속층을 포함하고,
상기 제1 상면 도체 및 상기 제2 상면 도체의 각각에 포함되는 상기 소결 금속층의 상기 높이 방향의 치수가, 상기 제3 상면 도체에 포함되는 상기 소결 금속층의 상기 높이 방향에서 상기 보호막과 겹치는 부분의 상기 높이 방향의 치수 및 상기 제4 상면 도체에 포함되는 상기 소결 금속층의 상기 높이 방향에서 상기 보호막과 겹치는 부분의 상기 높이 방향의 치수의 어느 것보다도 큰 것을 특징으로 하는 복합 전자 부품.
제7항 또는 제8항에 있어서,
상기 제1 상면 도체 및 상기 제2 상면 도체의 각각이 소결 금속층을 포함하고,
상기 제3 상면 도체의 상기 높이 방향에서 상기 보호막과 겹치는 부분 및 상기 제4 상면 도체의 상기 높이 방향에서 상기 보호막과 겹치는 부분의 각각이 스퍼터막인 것을 특징으로 하는 복합 전자 부품.
제7항 또는 제8항에 있어서,
상기 저항 소자가,
상기 기부의 상기 하면에 마련되어 상기 길이 방향에서 서로 이격되는 제1 하면 도체 및 제2 하면 도체와,
상기 기부의 상기 하면에 마련되어 서로 이격됨과 함께 상기 제1 하면 도체와 상기 제2 하면 도체 사이에 위치하는 제3 하면 도체 및 제4 하면 도체와,
상기 제1 상면 도체 및 상기 제1 하면 도체를 접속하는 제1 접속 도체와,
상기 제2 상면 도체 및 상기 제2 하면 도체를 접속하는 제2 접속 도체와,
상기 제3 상면 도체 및 상기 제3 하면 도체를 접속하는 제3 접속 도체와,
상기 제4 상면 도체 및 상기 제4 하면 도체를 접속하는 제4 접속 도체를 더 포함하고 있는 것을 특징으로 하는 복합 전자 부품.
높이 방향과 교차하는 상면 및 하면을 갖는 절연성의 기부와,
상기 기부의 상기 상면에 마련되어 상기 높이 방향과 직교하는 길이 방향에서 서로 이격되는 제1 상면 도체 및 제2 상면 도체와,
상기 기부의 상기 상면에 마련되어 상기 제1 상면 도체와 상기 제2 상면 도체 사이에 위치하는 저항체와,
상기 기부의 상기 상면에 마련되어 상기 제1 상면 도체와 상기 제2 상면 도체 사이에 위치함과 함께, 상기 저항체에 접속된 제3 상면 도체와,
상기 저항체, 상기 기부의 일부 및 상기 제3 상면 도체의 적어도 일부를 덮는 보호막을 포함하고,
상기 저항체는 상기 제3 상면 도체의 일부를 덮으며,
상기 기부의 상기 상면으로부터 상기 제1 상면 도체의 표면까지의 상기 높이 방향의 치수 및 상기 기부의 상기 상면으로부터 상기 제2 상면 도체의 표면까지의 상기 높이 방향의 치수가, 모두 상기 기부의 상기 상면으로부터 상기 제3 상면 도체의 상기 높이 방향에서 상기 보호막과 겹치는 부분의 표면까지의 상기 높이 방향의 치수보다도 크고,
상기 기부의 상기 상면으로부터 상기 제3 상면 도체의 상기 높이 방향에서 상기 보호막과 겹치는 부분의 표면까지의 상기 높이 방향의 치수는 상기 제3 상면 도체로 이루어지는 부분의 높이 방향의 치수인 것을 특징으로 하는 저항 소자.
높이 방향과 교차하는 상면 및 하면을 갖는 절연성의 기부와,
상기 기부의 상기 상면에 마련되어 상기 높이 방향과 직교하는 길이 방향에서 서로 이격되는 제1 상면 도체 및 제2 상면 도체와,
상기 기부의 상기 상면에 마련되어 상기 제1 상면 도체와 상기 제2 상면 도체 사이에 위치하는 저항체와,
상기 기부의 상기 상면에 마련되어 상기 제1 상면 도체와 상기 제2 상면 도체 사이에 위치함과 함께, 상기 저항체에 접속된 제3 상면 도체와,
상기 저항체, 상기 기부의 일부 및 상기 제3 상면 도체의 적어도 일부를 덮는 보호막을 포함하고,
상기 제3 상면 도체는 상기 저항체의 일부를 덮으며,
상기 기부의 상기 상면으로부터 상기 제1 상면 도체의 표면까지의 상기 높이 방향의 치수 및 상기 기부의 상기 상면으로부터 상기 제2 상면 도체의 표면까지의 상기 높이 방향의 치수가, 모두 상기 기부의 상기 상면으로부터 상기 제3 상면 도체의 상기 높이 방향에서 상기 보호막과 겹치는 부분의 표면까지의 상기 높이 방향의 치수보다도 크고,
상기 기부의 상기 상면으로부터 상기 제3 상면 도체의 상기 높이 방향에서 상기 보호막과 겹치는 부분의 표면까지의 상기 높이 방향의 치수는 상기 저항체의 높이 방향의 치수와 상기 제3 상면 도체의 높이 방향의 치수의 합인 것을 특징으로 하는 저항 소자.
제13항 또는 제14항에 있어서,
상기 제1 상면 도체 및 상기 제2 상면 도체의 각각이 도금층을 포함하고,
상기 제3 상면 도체의 상기 높이 방향에서 상기 보호막과 겹치는 부분이 상기 보호막에 의해 직접 덮인 소결 금속층 또는 박막인 것을 특징으로 하는 저항 소자.
제13항 또는 제14항에 있어서,
상기 제1 상면 도체, 상기 제2 상면 도체 및 상기 제3 상면 도체의 각각이 소결 금속층을 포함하고,
상기 제1 상면 도체 및 상기 제2 상면 도체의 각각에 포함되는 상기 소결 금속층의 상기 높이 방향의 치수가, 상기 제3 상면 도체에 포함되는 상기 소결 금속층의 상기 높이 방향에서 상기 보호막과 겹치는 부분의 상기 높이 방향의 치수보다도 큰 것을 특징으로 하는 저항 소자.
제13항 또는 제14항에 있어서,
상기 제1 상면 도체 및 상기 제2 상면 도체의 각각이 소결 금속층을 포함하고,
상기 제3 상면 도체의 상기 높이 방향에서 상기 보호막과 겹치는 부분이 스퍼터막인 것을 특징으로 하는 저항 소자.
제13항 또는 제14항에 있어서,
상기 기부의 상기 하면에 마련되어 상기 길이 방향에서 서로 이격되는 제1 하면 도체 및 제2 하면 도체와,
상기 기부의 상기 하면에 마련되어 상기 제1 하면 도체와 상기 제2 하면 도체 사이에 위치하는 제3 하면 도체와,
상기 제1 상면 도체 및 상기 제1 하면 도체를 접속하는 제1 접속 도체와,
상기 제2 상면 도체 및 상기 제2 하면 도체를 접속하는 제2 접속 도체와,
상기 제3 상면 도체 및 상기 제3 하면 도체를 접속하는 제3 접속 도체를 더 포함한 것을 특징으로 하는 저항 소자.
제13항에 있어서,
상기 기부의 상기 상면에 마련되어 상기 제1 상면 도체와 상기 제2 상면 도체 사이에 위치함과 함께, 상기 저항체에 접속된 제4 상면 도체를 더 포함하고,
상기 제3 상면 도체 및 상기 제4 상면 도체가 서로 이격되고,
상기 보호막이 상기 제4 상면 도체의 적어도 일부를 덮고,
상기 저항체는 상기 제4 상면 도체의 일부를 덮고,
상기 기부의 상기 상면으로부터 상기 제1 상면 도체의 표면까지의 상기 높이 방향의 치수 및 상기 기부의 상기 상면으로부터 상기 제2 상면 도체의 표면까지의 상기 높이 방향의 치수가, 모두 상기 기부의 상기 상면으로부터 상기 제4 상면 도체의 상기 높이 방향에서 상기 보호막과 겹치는 부분의 표면까지의 상기 높이 방향의 치수보다도 크고,
상기 기부의 상기 상면으로부터 상기 제4 상면 도체의 상기 높이 방향에서 상기 보호막과 겹치는 부분의 표면까지의 상기 높이 방향의 치수는 상기 제4 상면 도체로 이루어지는 부분의 높이 방향의 치수인 것을 특징으로 하는 저항 소자.
제14항에 있어서,
상기 기부의 상기 상면에 마련되어 상기 제1 상면 도체와 상기 제2 상면 도체 사이에 위치함과 함께, 상기 저항체에 접속된 제4 상면 도체를 더 포함하고,
상기 제3 상면 도체 및 상기 제4 상면 도체가 서로 이격되고,
상기 보호막이 상기 제4 상면 도체의 적어도 일부를 덮고,
상기 제4 상면 도체는 상기 저항체의 일부를 덮고,
상기 기부의 상기 상면으로부터 상기 제1 상면 도체의 표면까지의 상기 높이 방향의 치수 및 상기 기부의 상기 상면으로부터 상기 제2 상면 도체의 표면까지의 상기 높이 방향의 치수가, 모두 상기 기부의 상기 상면으로부터 상기 제4 상면 도체의 상기 높이 방향에서 상기 보호막과 겹치는 부분의 표면까지의 상기 높이 방향의 치수보다도 크고,
상기 기부의 상기 상면으로부터 상기 제4 상면 도체의 상기 높이 방향에서 상기 보호막과 겹치는 부분의 표면까지의 상기 높이 방향의 치수는 상기 저항체의 높이 방향의 치수와 상기 제4 상면 도체의 높이 방향의 치수의 합인 것을 특징으로 하는 저항 소자.
제19항 또는 제20항에 있어서,
상기 제1 상면 도체 및 상기 제2 상면 도체의 각각이 도금층을 포함하고,
상기 제3 상면 도체의 상기 높이 방향에서 상기 보호막과 겹치는 부분 및 상기 제4 상면 도체의 상기 높이 방향에서 상기 보호막과 겹치는 부분의 각각이 상기 보호막에 의해 직접 덮인 소결 금속층 또는 박막인 것을 특징으로 하는 저항 소자.
제19항 또는 제20항에 있어서,
상기 제1 상면 도체, 상기 제2 상면 도체, 상기 제3 상면 도체 및 상기 제4 상면 도체의 각각이 소결 금속층을 포함하고,
상기 제1 상면 도체 및 상기 제2 상면 도체의 각각에 포함되는 상기 소결 금속층의 상기 높이 방향의 치수가, 상기 제3 상면 도체에 포함되는 상기 소결 금속층의 상기 높이 방향에서 상기 보호막과 겹치는 부분의 상기 높이 방향의 치수 및 상기 제4 상면 도체에 포함되는 상기 소결 금속층의 상기 높이 방향에서 상기 보호막과 겹치는 부분의 상기 높이 방향의 치수의 어느 것보다도 큰 것을 특징으로 하는 저항 소자.
제19항 또는 제20항에 있어서,
상기 제1 상면 도체 및 상기 제2 상면 도체의 각각이 소결 금속층을 포함하고,
상기 제3 상면 도체의 상기 높이 방향에서 상기 보호막과 겹치는 부분 및 상기 제4 상면 도체의 상기 높이 방향에서 상기 보호막과 겹치는 부분의 각각이 스퍼터막인 것을 특징으로 하는 저항 소자.
제19항 또는 제20항에 있어서,
상기 기부의 상기 하면에 마련되어 상기 길이 방향에서 서로 이격되는 제1 하면 도체 및 제2 하면 도체와,
상기 기부의 상기 하면에 마련되어 서로 이격됨과 함께 상기 제1 하면 도체와 상기 제2 하면 도체 사이에 위치하는 제3 하면 도체 및 제4 하면 도체와,
상기 제1 상면 도체 및 상기 제1 하면 도체를 접속하는 제1 접속 도체와,
상기 제2 상면 도체 및 상기 제2 하면 도체를 접속하는 제2 접속 도체와,
상기 제3 상면 도체 및 상기 제3 하면 도체를 접속하는 제3 접속 도체와,
상기 제4 상면 도체 및 상기 제4 하면 도체를 접속하는 제4 접속 도체를 더 포함한 것을 특징으로 하는 저항 소자.