JPWO2013137338A1 - 基板内蔵用チップ抵抗器およびその製造方法 - Google Patents

基板内蔵用チップ抵抗器およびその製造方法 Download PDF

Info

Publication number
JPWO2013137338A1
JPWO2013137338A1 JP2014504972A JP2014504972A JPWO2013137338A1 JP WO2013137338 A1 JPWO2013137338 A1 JP WO2013137338A1 JP 2014504972 A JP2014504972 A JP 2014504972A JP 2014504972 A JP2014504972 A JP 2014504972A JP WO2013137338 A1 JPWO2013137338 A1 JP WO2013137338A1
Authority
JP
Japan
Prior art keywords
internal electrode
substrate
internal
electrode
pair
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014504972A
Other languages
English (en)
Inventor
素久 豊田
素久 豊田
前田 幸則
幸則 前田
秀和 唐澤
秀和 唐澤
克実 有賀
克実 有賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koa Corp
Original Assignee
Koa Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koa Corp filed Critical Koa Corp
Priority to JP2014504972A priority Critical patent/JPWO2013137338A1/ja
Publication of JPWO2013137338A1 publication Critical patent/JPWO2013137338A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C1/00Details
    • H01C1/14Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H01C1/148Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals embracing or surrounding the resistive element
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/006Apparatus or processes specially adapted for manufacturing resistors adapted for manufacturing resistor chips
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/28Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals
    • H01C17/281Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals by thick film techniques
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/003Thick film resistors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298Multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/097Alternating conductors, e.g. alternating different shaped pads, twisted pairs; Alternating components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09945Universal aspects, e.g. universal inner layers or via grid, or anisotropic interposer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007Types of components
    • H05K2201/10022Non-printed resistor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10636Leadless chip, e.g. chip capacitor or resistor
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Non-Adjustable Resistors (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)

Abstract

抵抗器表裏面の両面にビア経由で配線接続が可能な基板内蔵用チップ抵抗器を提供する。絶縁性基板(11)と、第1内部電極(12)と、抵抗膜(13)と、保護膜(14)と、第1内部電極の露出部と接続され、前記保護膜の端部を覆うように形成された一対の第2内部電極(15)と、基板の裏面に形成された、基板の表面に前記第1内部電極および前記第2内部電極により形成された内部電極と同じ大きさの第3内部電極(16)と、基板の端面に形成された端面導電層(17)と、基板の表面に形成された前記内部電極と、端面導電層と、基板の裏面に形成された第3内部電極を連続的に被覆する外部電極(18)を備え、基板の表面に形成された前記内部電極および基板の裏面に形成された第3内部電極は、基板の長手方向長さの1/3以上で1/2未満である。

Description

本発明は、積層回路基板等に内蔵して用いる基板内蔵用チップ抵抗器およびその製造方法に関する。
電子機器の軽薄短小化に伴い、チップ抵抗器等の電子部品も回路基板の表裏面に実装するばかりではなく、積層回路基板等の内層に実装する場合が生じ、その薄型化の要請に対応した構成例が提案されている(特開2011−91140号公報参照)。そして、基板内蔵用チップ抵抗器では、積層回路基板等の絶縁層内部に該抵抗器が埋め込まれ、レーザビーム照射によるエッチング等でビアが形成され、ビアに導体を充填することで、絶縁層表面に配置された回路配線層とビアを介して抵抗器が接続される。
上記公報に記載の抵抗器は表面に広い電極を有し、ビア経由での配線接続が可能であるが、裏面側には電極を備えておらず、裏面側にはビア経由での配線接続が困難であった。ところが、積層回路基板等では、高密度実装の観点から基板内蔵用チップ抵抗器においても、抵抗器表裏面の両面にビア経由で配線接続が可能なことが要請されている。
本発明は、上述の事情に基づいてなされたもので、抵抗器表裏面の両面にビア経由で配線接続が可能な基板内蔵用チップ抵抗器を提供することを目的とする。
本発明の基板内蔵用チップ抵抗器は、表面と裏面とを有する絶縁性基板と、該基板の表面に形成された一対の第1内部電極と、該一対の第1内部電極間に形成された抵抗膜と、該抵抗膜が形成された領域を覆い、前記第1内部電極の少なくとも一部が露出するように形成された保護膜と、前記第1内部電極の露出部と接続され、前記保護膜の端部を覆うように形成された一対の第2内部電極と、前記基板の裏面に形成され、前記基板の表面側において前記第1内部電極および前記第2内部電極により形成された内部電極と同じ大きさの第3内部電極と、前記基板の端面に形成された端面導電層と、前記第1内部電極と第2内部電極により形成された内部電極、前記端面導電層、および第3内部電極を連続的に被覆する外部電極とを備え、前記第1内部電極と前記第2内部電極とにより形成された基板表面側の内部電極および前記第3内部電極のそれぞれの基板長手方向長さは、前記基板の長手方向長さの1/3以上で1/2未満であることを特徴とする。
また、本発明の基板内蔵用チップ抵抗器の製造方法は、表面と裏面とを有する絶縁性の大判基板を準備し、該基板の表面の各区画に一対の第1内部電極を形成し、前記基板の裏面の各区画に、該区画の長手方向長さの1/3以上で1/2未満の長さの一対の第3内部電極を形成し、前記一対の第1内部電極を接続するように各区画に抵抗膜を形成し、該抵抗膜を覆い、該第1内部電極の少なくとも一部が露出するように保護膜を形成し、前記第1内部電極の露出部と接続し、前記保護膜の端部を覆うように、第2内部電極を形成し、前記基板の表面側に前記第1内部電極および前記第2内部電極により形成された内部電極は前記第3内部電極と同じ大きさを有し、前記大判基板を分割し、分割した端面に端面導電層を形成し、前記第1内部電極と第2内部電極により形成された内部電極、前記端面導電層、および第3内部電極を連続的に被覆する外部電極を形成することを特徴とする。
本発明によれば、基板の表裏面に同じ大きさの広い電極を備えるので、積層回路基板等の絶縁層の内部に本発明の抵抗器を埋込み、レーザビーム照射によるエッチング等でビアを形成し、ビアに導体を充填することで、絶縁層表裏面に配置した回路配線層と直接配線接続することが可能となる。これにより、基板内蔵用チップ抵抗器の積層回路基板等における高密度実装が可能となる。
本発明の第1実施例の基板内蔵用チップ抵抗器の断面図である。 本発明の第2実施例の基板内蔵用チップ抵抗器の断面図である。 前記抵抗器を積層回路基板に内装した状態の断面図である。 図3A−3Gは本発明の基板内蔵用チップ抵抗器の製造工程を示す図であり、(a)は大判基板の表面を示し、(b)は大判基板の裏面を示し、(c)は大判基板の一区画の長手方向に沿った断面を示す。図3Aは表面と裏面とを有する絶縁性の大判基板を準備する段階を示す。 大判基板の表面の各区画に第1内部電極を形成し、裏面の各区画に第3内部電極を形成する段階を示す。 一対の第1内部電極を接続するように各区画に抵抗膜を形成する段階を示す。 抵抗膜を覆う保護膜を形成する段階を示す。 第1内部電極の露出部と接続し、保護膜の端部を覆うように、第2内部電極を形成する段階を示す。 本発明の第2実施例の第2内部電極を形成する段階を示す。 大判基板を分割し、分割した端面に端面導電層を形成する段階を示す。 基板の表面側に形成された内部電極と、端面導電層と、基板の裏面側に形成された第3内部電極とを連続的に被覆する外部電極を形成する段階を示す。 従来の抵抗器と本発明の抵抗器を積層回路基板に実装した状態を対比して示す断面図である。 従来の抵抗器と本発明の抵抗器を複数個、積層回路基板の複数層に実装した状態を対比して示す断面図である。
以下、本発明の実施形態について、図1A乃至図5を参照して説明する。なお、各図中、同一または相当する部材または要素には、同一の符号を付して説明する。
図1Aは本発明の第1実施例の基板内蔵用チップ抵抗器を示す。この抵抗器10は積層回路基板等に内装することを前提としていて、極めて薄く、且つ基板の表裏面に広い電極領域を備えていることを特徴としている。例えば0603型(0.6mm×0.3mmサイズ)等の抵抗器で、全体の厚さ(高さ)0.15mm程度を実現している。
表面と裏面とを有する絶縁性基板11には、厚さ100μm程度のアルミナ等のセラミックス基板が用いられる。基板11の表面両側に一対のAg−Pd系導電体からなる第1内部電極12が形成されている。そして、基板11の裏面両側に一対のAg系導電体からなる第3内部電極16が形成されている。
一対の第1内部電極12間にはRuO等を主成分とした厚膜抵抗体からなる抵抗膜13が形成されている。そして、該抵抗膜13が形成された領域を覆い、第1内部電極12の少なくとも一部が露出するように保護膜14が形成されている。保護層14は、ガラスや樹脂等の絶縁層であり、単層若しくはガラス層や樹脂層を複数重ねた構造である。
この抵抗器では、第1内部電極12の露出部12aと接続され、保護膜14の端部を覆うように形成された一対の第2内部電極15を備える。第2内部電極15は導電材としてAg系材料を含む導電性樹脂を用いて形成されている。第1内部電極12と第2内部電極15により、基板11の表面側における内部電極を構成している。第2内部電極15の基板長手方向長さは、基板11の長手方向長さの1/3以上とし、例えば、0603型(0.6mm×0.3mmサイズ)では200μm以上、1005型(1.0mm×0.5mmサイズ)では333μm以上とする。
ここで図2に示すように、積層回路基板等の絶縁層20の内部にこの抵抗器10を埋込み、レーザビーム照射によるエッチング等でビアVを形成する場合、ビアVの直径は0603型で約100μm、1005型では約150μmとする。このため、ビアVを形成するときにビアVの直径の約2倍の位置ずれが生じても、本発明の抵抗器によれば、内部電極との接続において問題が発生しない。また第2内部電極15の基板長手方向長さの最大は、基板11の長手方向長さの1/2未満に大きく形成されている。ここで最大1/2未満としたが、第2内部電極15を覆う外部電極18を形成後、短絡しない程度の隙間を形成することが必要である。そして、抵抗器表面における第2内部電極15の幅は基板11の全幅とすることが好ましい。なお、本実施例において基板11は、一対の電極の配置方向が長く、一対の電極の配置方向と直交する方向が短い、長方形である。
樹脂からなるAg系のペースト(導電性樹脂ペースト)はペーストを塗布した時に柔らかく、表面に形成した第1内部電極12、抵抗膜13、保護膜14よりできた段差を吸収し、これにより広く平坦なビア接続用の電極15が得られる。なお、基板11の裏面に形成された第3内部電極16も、その幅は絶縁性基板11の全幅とすることが好ましく、基板長手方向長さは第2内部電極15と同じ大きさで、基板11の長手方向長さの1/3以上で1/2未満であるので、ビア接続用に好ましい広い電極16が得られる。
そして、基板11の端面側には、第1内部電極12および第2内部電極15からなる基板表面側の内部電極と、第3内部電極16とを導通するように、スパッタリングによるNi-Cr薄膜からなる端面導電層17が形成される。さらに、基板の表面側に形成された第2内部電極15と、端面導電層17と、基板の裏面側に形成された第3内部電極16とを連続的に被覆する外部電極18が形成されている。外部電極18は、単層のCuメッキ層、またはNiメッキ層とCuメッキ層からなる。Cuメッキ層は積層回路基板等に内装する際に配線接続するCuメッキ充填材との良好な接合性が得られる。
次に、図1Bに示す本発明の第2実施例の抵抗器について説明する。基本的な構成は第1実施例の抵抗器と同じであるが、第2内部電極15aを実施例1の第2内部電極15よりも僅かに小さくし、第1内部電極12の基板エッジ部分(符号Aで示す)を覆わないように作成している点で相違する。第1内部電極12と第2内部電極15aとにより形成される内部電極の長さが基板裏面の第3電極の長さと同じになることは第1実施例と同様である。第2内部電極15aを第1内部電極の基板エッジ部分が露出するように作ることで、後述の基板ブレーク時に、第2内部電極15aがブレークの邪魔をしないため、ブレーク性が改善される。
次に、本発明の抵抗器の製造方法について、図3A−3Hを参照して説明する。まず、表面と裏面とを有する絶縁性の大判のアルミナ等のセラミックス基板110を準備する(図3A参照)。この基板は多数個取りで、縦溝Xおよび横溝Yを備え、後に縦溝Xおよび横溝Yに沿って各区画に分割され、一区画が基板11となる。
次に、大判基板の表面の各区画に一対の第1内部電極12をAg−Pdペースト(Ag−Pd系金属材料とガラスを混合したペースト)のスクリーン印刷・焼成により形成する。同様に、該基板の裏面の各区画に一対の第3内部電極16をAgペースト(Ag系金属材料とガラスを混合したペースト)のスクリーン印刷・焼成により形成する(図3B参照)。ここで、第1内部電極12の区画の長手方向長さは後述の第2内部電極15よりも短く、第1内部電極12同士の間隔を広めに確保することで、広範囲の抵抗体抵抗値が得られるようにする。これに対し、第3内部電極16の長手方向長さは区画の長手方向長さXの1/3以上で1/2未満の長さに大きく形成する(図3B(c))。これは、第3内部電極16を、適切なビア接続を可能とするために、広い電極とするためである。
次に、一対の第1内部電極12を接続するように各区画に、RuO系抵抗ペースト(RuO系の抵抗材料とガラスを混合したペースト)のスクリーン印刷・焼成により抵抗膜13を形成する(図3C参照)。そして、該抵抗膜13を覆い、該内部電極12の少なくとも一部が露出するようにガラス層と樹脂層からなる保護膜14を形成する(図3D参照)。
次に、第1内部電極12の露出部12aと接続し、保護膜14の端部を覆うように、第2内部電極15を樹脂からなるAg系ペースト(Ag系導電材料と樹脂を混合した導電性樹脂ペースト)のスクリーン印刷および加温硬化により形成する(図3E参照)。第2内部電極15の長さDは第1実施例では第3内部電極16の長さDと同じ大きさにする。第2実施例では、第1内部電極の基板エッジ部分Aが露出するように第2内部電極15aを形成する。第1内部電極12の露出部分Aと第2内部電極15とからなる基板表面側の内部電極が長さDとなり、この長さを基板裏面側の第3内部電極16の長さDと同じ大きさにする(図3F参照)。ビア接続が可能な広い外部電極18を基板11の表裏面に対称に形成するためである。
次に、大判基板を横溝Y(図3A参照)に沿って短冊状に分割し、分割した端面にNi-Crのスパッタリングにより端面導電層17を形成する(図3G参照)。なお、端面導電層17は厚膜導電ペーストの塗布により形成してもよい。そして、縦溝X(図3A参照)に沿って分割し、個片化したあとで、基板の表面側に形成された内部電極の露出部分と、端面導電層17と、基板の裏面に形成された第3内部電極16とを連続的に被覆する外部電極18を形成する(図3H参照)。外部電極18は、単層のCuメッキ層、または下層にNiメッキ層と上層にCuメッキ層等からなる複層のメッキ層を形成することが好ましい。これにより、本発明の抵抗器10,10aが完成する。
係る抵抗器10、10aでは、全体厚さが150μm程度と極めて薄く、積層回路基板の一枚の絶縁層に十分に埋込むことが可能である。そして、抵抗器10の表裏面に同じ大きさの大きな電極を備えるので、図2に示すように、積層回路基板等の一絶縁層20の内部に該抵抗器10を埋込み、レーザビーム照射によるエッチング等でビアVを形成し、ビアVに導体を充填することで、絶縁層表裏面に配置された回路配線とビアVを介して抵抗器10が表裏面から配線接続可能である。
次に、基板内蔵用チップ抵抗器が表裏面からビアを介して配線接続が可能なことから生じるメリットについて、図4および図5を参照して説明する。図4(a)は表面側からのみ配線接続が可能な従来の抵抗器1を絶縁層20に埋め込んだ例を示す。この場合、絶縁層表面に配置された回路配線21とビアを介して接続するには、領域Laが必要である。
しかしながら、抵抗器1の一方の端子を絶縁層20の裏面側の回路配線21aに接続するには、図4(b)に示すように、連結用ビア22が必要となり、より大きな領域Lbが必要となる。ところが、本発明の抵抗器10を採用することで、図4(c)に示すように、裏面側の電極から回路配線21aへの直接接続が可能となり、連結用ビア22に要する領域が不要となる。すなわち、基板11の表裏面にビア接続が可能な大きな電極を備えることで、チップ抵抗器の積層回路基板内蔵における高密度実装が可能となる。
図5(a)は3層の絶縁層20、20a、20bに従来の抵抗器1を3個直列接続した例を示す。この場合、連結用ビア22が必要となるため、実装領域Lcが大きくなる。これに対し、図5(b)は本発明の抵抗器10を同様に接続した例を示す。図示するように、連結用ビア22が不要となり、実装領域Ldの大幅な低減が可能となる。
これまで本発明の一実施形態について説明したが、本発明は上述の実施例に限定されず、その技術的思想の範囲内において種々異なる形態にて実施されてよいことは言うまでもない。
本発明は、積層回路基板等に内蔵して用いる基板内蔵用チップ抵抗器に好適に利用可能である。

Claims (5)

  1. 表面と裏面とを有する絶縁性基板と、
    該基板の表面に形成された一対の第1内部電極と、
    該一対の第1内部電極間に形成された抵抗膜と、
    該抵抗膜が形成された領域を覆い、前記第1内部電極の少なくとも一部が露出するように形成された保護膜と、
    前記第1内部電極の露出部と接続され、前記保護膜の端部を覆うように形成された一対の第2内部電極と、
    前記基板の裏面に形成され、前記基板の表面側において前記第1内部電極および前記第2内部電極により形成された内部電極と同じ大きさの第3内部電極と、
    前記基板の端面に形成された端面導電層と、
    前記第1内部電極と第2内部電極により形成された内部電極、前記端面導電層、および第3内部電極を連続的に被覆する外部電極とを備え、
    前記第1内部電極と前記第2内部電極とにより形成された基板表面側の内部電極および前記第3内部電極のそれぞれの基板長手方向長さは、前記基板の長手方向長さの1/3以上で1/2未満であることを特徴とする基板内蔵用チップ抵抗器。
  2. 前記外部電極は、Cuメッキ層、またはNiメッキ層とCuメッキ層とからなることを特徴とする請求項1に記載の基板内蔵用チップ抵抗器。
  3. 表面と裏面とを有する絶縁性の大判基板を準備し、
    該基板の表面の各区画に一対の第1内部電極を形成し、
    前記基板の裏面の各区画に、該区画の長手方向長さの1/3以上で1/2未満の長さの一対の第3内部電極を形成し、
    前記一対の第1内部電極を接続するように各区画に抵抗膜を形成し、
    該抵抗膜を覆い、該第1内部電極の少なくとも一部が露出するように保護膜を形成し、
    前記第1内部電極の露出部と接続し、前記保護膜の端部を覆うように、第2内部電極を形成し、前記基板の表面側に前記第1内部電極および前記第2内部電極により形成された内部電極は前記第3内部電極と同じ大きさを有し、
    前記大判基板を分割し、分割した端面に端面導電層を形成し、
    前記第1内部電極と第2内部電極により形成された内部電極、前記端面導電層、および第3内部電極を連続的に被覆する外部電極を形成することを特徴とする基板内蔵用チップ抵抗器の製造方法。
  4. 前記第2内部電極は、樹脂からなるAg系ペーストをスクリーン印刷し、加温硬化して形成することを特徴とする請求項3に記載の基板内蔵用チップ抵抗器の製造方法。
  5. 前記外部電極は、Cuメッキ層、または下層にNiメッキ層と上層にCuメッキ層を形成することを特徴とする請求項3に記載の基板内蔵用チップ抵抗器の製造方法。
JP2014504972A 2012-03-16 2013-03-13 基板内蔵用チップ抵抗器およびその製造方法 Pending JPWO2013137338A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014504972A JPWO2013137338A1 (ja) 2012-03-16 2013-03-13 基板内蔵用チップ抵抗器およびその製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012059919 2012-03-16
JP2012059919 2012-03-16
JP2014504972A JPWO2013137338A1 (ja) 2012-03-16 2013-03-13 基板内蔵用チップ抵抗器およびその製造方法

Publications (1)

Publication Number Publication Date
JPWO2013137338A1 true JPWO2013137338A1 (ja) 2015-08-03

Family

ID=49161243

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014504972A Pending JPWO2013137338A1 (ja) 2012-03-16 2013-03-13 基板内蔵用チップ抵抗器およびその製造方法

Country Status (4)

Country Link
JP (1) JPWO2013137338A1 (ja)
CN (1) CN104160459A (ja)
DE (1) DE112013001486T5 (ja)
WO (1) WO2013137338A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6503943B2 (ja) * 2015-07-10 2019-04-24 株式会社村田製作所 複合電子部品および抵抗素子
US10083781B2 (en) 2015-10-30 2018-09-25 Vishay Dale Electronics, Llc Surface mount resistors and methods of manufacturing same
US10839989B2 (en) * 2016-09-27 2020-11-17 Panasonic Intellectual Property Management Co., Ltd. Chip resistor
US10438729B2 (en) 2017-11-10 2019-10-08 Vishay Dale Electronics, Llc Resistor with upper surface heat dissipation
JP7209140B2 (ja) * 2018-07-05 2023-01-20 パナソニックIpマネジメント株式会社 チップ抵抗器
JP7407132B2 (ja) * 2019-02-07 2023-12-28 ローム株式会社 抵抗器

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01189102A (ja) * 1988-01-25 1989-07-28 Tdk Corp 回路部品の電極製造方法
JPH07169601A (ja) * 1993-12-16 1995-07-04 Matsushita Electric Ind Co Ltd 角形チップ抵抗器およびその製造方法
JP2006156851A (ja) * 2004-11-30 2006-06-15 Taiyosha Electric Co Ltd チップ部品及びチップ部品の製造方法
JP2006186064A (ja) * 2004-12-27 2006-07-13 Koa Corp チップ抵抗器
JP2007305674A (ja) * 2006-05-09 2007-11-22 Denso Corp 部品内蔵基板及びその配線不良検査方法
JP2008218619A (ja) * 2007-03-02 2008-09-18 Matsushita Electric Ind Co Ltd 低抵抗チップ抵抗器およびその製造方法
JP2011091140A (ja) * 2009-10-21 2011-05-06 Koa Corp 基板内蔵用チップ抵抗器およびその製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2545077Y2 (ja) * 1991-08-09 1997-08-25 コーア株式会社 チツプ形抵抗器
JP3967272B2 (ja) * 2003-02-25 2007-08-29 ローム株式会社 チップ抵抗器

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01189102A (ja) * 1988-01-25 1989-07-28 Tdk Corp 回路部品の電極製造方法
JPH07169601A (ja) * 1993-12-16 1995-07-04 Matsushita Electric Ind Co Ltd 角形チップ抵抗器およびその製造方法
JP2006156851A (ja) * 2004-11-30 2006-06-15 Taiyosha Electric Co Ltd チップ部品及びチップ部品の製造方法
JP2006186064A (ja) * 2004-12-27 2006-07-13 Koa Corp チップ抵抗器
JP2007305674A (ja) * 2006-05-09 2007-11-22 Denso Corp 部品内蔵基板及びその配線不良検査方法
JP2008218619A (ja) * 2007-03-02 2008-09-18 Matsushita Electric Ind Co Ltd 低抵抗チップ抵抗器およびその製造方法
JP2011091140A (ja) * 2009-10-21 2011-05-06 Koa Corp 基板内蔵用チップ抵抗器およびその製造方法

Also Published As

Publication number Publication date
WO2013137338A1 (ja) 2013-09-19
CN104160459A (zh) 2014-11-19
DE112013001486T5 (de) 2014-11-27

Similar Documents

Publication Publication Date Title
WO2013137338A1 (ja) 基板内蔵用チップ抵抗器およびその製造方法
JP5503034B2 (ja) チップ抵抗器
JP6496026B2 (ja) 配線基板および電子装置
JP2010161135A (ja) チップ抵抗器およびその製造方法
JP2011165752A (ja) チップ抵抗器
JP6227877B2 (ja) チップ抵抗器、およびチップ抵抗器の製造方法
JP2016192509A (ja) チップ抵抗器
JP5706186B2 (ja) チップ抵抗器およびその製造方法
WO2015104868A1 (ja) 温度センサ
JP2006310277A (ja) チップ型ヒューズ
WO2017033793A1 (ja) チップ抵抗器およびチップ抵抗器の製造方法
JP4564820B2 (ja) 多数個取り配線基板およびその製造方法
JP2017123408A (ja) 配線基板およびその製造方法
WO2017057248A1 (ja) チップ抵抗器
JP2017228701A (ja) チップ抵抗器およびチップ抵抗器の実装構造
JP4898937B2 (ja) 多数個取り配線基板およびその製造方法
JP6118170B2 (ja) 多層セラミック基板およびその製造方法
JP5956185B2 (ja) 多数個取り配線基板
JP2006196840A (ja) 配線基板およびその製造方法
WO2016031441A1 (ja) 基板内層用チップ部品および部品内蔵型回路基板
JP2005108865A (ja) チップ抵抗器及びチップ抵抗器の製造方法
JP6695415B2 (ja) チップ抵抗器
JP2019082926A (ja) タッチパネル及びタッチパネルの生産方法
JP6175435B2 (ja) ジャンパチップ部品の製造方法
JP2018078152A (ja) チップ抵抗器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161025

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170418