JP2016192509A - チップ抵抗器 - Google Patents

チップ抵抗器 Download PDF

Info

Publication number
JP2016192509A
JP2016192509A JP2015072214A JP2015072214A JP2016192509A JP 2016192509 A JP2016192509 A JP 2016192509A JP 2015072214 A JP2015072214 A JP 2015072214A JP 2015072214 A JP2015072214 A JP 2015072214A JP 2016192509 A JP2016192509 A JP 2016192509A
Authority
JP
Japan
Prior art keywords
electrode
insulating substrate
resistor
chip resistor
electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015072214A
Other languages
English (en)
Inventor
松本 健太郎
Kentaro Matsumoto
健太郎 松本
浩太郎 柏木
Kotaro Kashiwagi
浩太郎 柏木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koa Corp
Original Assignee
Koa Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koa Corp filed Critical Koa Corp
Priority to JP2015072214A priority Critical patent/JP2016192509A/ja
Priority to PCT/JP2016/057142 priority patent/WO2016158240A1/ja
Priority to US15/562,046 priority patent/US10192658B2/en
Priority to DE112016001501.1T priority patent/DE112016001501T5/de
Priority to CN201680018608.4A priority patent/CN107408432B/zh
Publication of JP2016192509A publication Critical patent/JP2016192509A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C1/00Details
    • H01C1/14Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H01C1/148Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals embracing or surrounding the resistive element
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C1/00Details
    • H01C1/01Mounting; Supporting
    • H01C1/012Mounting; Supporting the base extending along and imparting rigidity or reinforcement to the resistive element
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/006Apparatus or processes specially adapted for manufacturing resistors adapted for manufacturing resistor chips
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/06Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base
    • H01C17/065Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base by thick film techniques, e.g. serigraphy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/22Apparatus or processes specially adapted for manufacturing resistors adapted for trimming
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/28Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals
    • H01C17/281Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals by thick film techniques
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/003Thick film resistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Non-Adjustable Resistors (AREA)
  • Details Of Resistors (AREA)

Abstract

【課題】表面に広く且つ平坦な端子電極を有すると共に、表電極と端子電極との接続信頼性が高いチップ抵抗器を提供する。【解決手段】本発明のチップ抵抗器は、直方体形状の絶縁基板1と、絶縁基板1の表面における長手方向両端部に設けられた一対の表電極2と、両表電極2間に設けられた抵抗体3と、両表電極2と抵抗体3の全面を覆う絶縁性の保護層4と、絶縁基板1の長手方向両端面に設けられた一対の端子電極5とを備えており、絶縁基板1と保護層4とで挟まれた表電極2が絶縁基板1の短辺側と長辺側の各端面からそれぞれ露出していると共に、端子電極5が絶縁基板1の短手方向両端面まで回り込んで表電極2の露出部に接続しているという構成にした。【選択図】図1

Description

本発明は、基板内層型部品として用いて好適なチップ抵抗器に関するものである。
一般的にチップ抵抗器は、直方体形状の絶縁基板と、絶縁基板の表面における長手方向両端部に設けられた一対の表電極と、これら両表電極間に設けられた抵抗体と、抵抗体を覆う絶縁性の保護層と、前記絶縁基板の裏面における長手方向両端部に設けられた一対の裏電極と、表電極と裏電極を導通する一対の端子電極等によって主に構成されており、抵抗体には抵抗値調整のためのトリミングが施されている。
近年、電子機器の小型・軽量化や回路構成の複雑化に伴って、このようなチップ抵抗器を回路基板上に面実装して使用するだけでなく、積層回路基板等の樹脂層の内部に埋め込んで内層型のチップ抵抗器として使用する場合が生じている。その場合、樹脂層表面の配線パターンと内部のチップ抵抗器はビアを介して接続されるため、ビアに接続される端子電極の表面は広く且つ平坦であることが望ましく、かかる要望に対応した構成例として、表面に広く且つ平坦な端子電極を有するようにしたチップ抵抗器が知られている(例えば、特許文献1参照)。
特許文献1に開示されたチップ抵抗器では、端子電極を表電極から保護層の上面に達する位置まで延ばすことにより、表面を広く且つ平坦にした端子電極を形成するようにしているが、端子電極が表電極と抵抗体の重なり部分(凸形状)を覆うように形成されるため、端子電極の表面は必ずしも平坦になるとは限らず、なだらかな凹凸ができてしまう虞がある。
そこで従来より、特許文献2に記載されているように、保護層を表電極と抵抗体の全面を覆うように形成すると共に、この保護層の平坦化された上面まで端子電極を回り込んで形成することにより、端子電極の表面の平坦化を図るようにしたチップ抵抗器が提案されている。
特開2011−91140号公報 特開2005−268302号公報
しかしながら、特許文献2に記載されたチップ抵抗器のように、平坦化された保護層の上面に端子電極を形成した場合、絶縁基板と保護層間に露出する表電極、すなわち表電極の厚み相当分の露出端面としか端子電極が接続されなくなるため、表電極と端子電極との接続信頼性が低下してしまうという問題が発生する。特に、チップ抵抗器の外形寸法が小型化されていくと、表電極の厚みを非常に薄く形成する必要があるため、表電極と端子電極との接続信頼性が極端に悪くなってしまう。
本発明は、上記した従来技術の実情に鑑みてなされたものであり、その目的は、表面に広く且つ平坦な端子電極を有すると共に、表電極と端子電極との接続信頼性が高いチップ抵抗器を提供することにある。
上記目的を達成するために、本発明のチップ抵抗器は、直方体形状の絶縁基板と、この絶縁基板の表面における長手方向両端部に設けられた一対の表電極と、これら両表電極間に設けられた抵抗体と、この抵抗体と前記両表電極の全面を覆う絶縁性の保護層と、前記絶縁基板の長手方向両端面に設けられた一対の端子電極とを備え、前記表電極が前記絶縁基板の短辺側と長辺側の各端面からそれぞれ露出していると共に、前記端子電極が前記絶縁基板の短手方向両端面まで回り込んで前記表電極の露出部に接続しているという構成にした。
このように構成されたチップ抵抗器では、保護層によって覆われた表電極が絶縁基板の短辺側と長辺側の各端面からそれぞれ露出していると共に、端子電極が絶縁基板の長手方向端面だけでなく短手方向両端面まで回り込んで表電極の露出部に接続されているため、保護層の上面に広くて平坦な端子電極を形成した上で、表電極と端子電極との接続信頼性を高めることができる。
上記の構成において、表電極が部分的に厚く形成された膜厚部を有しており、この膜厚部の端面に端子電極が接続されていると、表電極と端子電極との接続信頼性をより一層高めることができる。
この場合において、表電極の一部のみを積層構造となし、この積層部分の表電極を膜厚部にするという構成を採用することができる。あるいは、絶縁基板の表面に長手方向端面と短手方向端面の少なくとも一方に繋がる凹部が形成されており、この凹部内に形成された部分の表電極を膜厚部にするという構成を採用することも可能である。
本発明によれば、保護層によって覆われた表電極が絶縁基板の短辺側と長辺側の各端面からそれぞれ露出しており、端子電極が絶縁基板の長手方向端面だけでなく短手方向両端面まで回り込んで表電極の露出部に接続されているため、表面に広く且つ平坦な端子電極を有すると共に、表電極と端子電極との接続信頼性が高いチップ抵抗器を提供することができる。
本発明の第1実施形態例に係るチップ抵抗器の平面図である。 該チップ抵抗器の側面図である。 図1のIII−III線に沿う断面図である。 該チップ抵抗器の製造工程を示す平面図である。 該チップ抵抗器の製造工程を示す側面図である。 該チップ抵抗器の製造工程を示す断面図である。 本発明の第2実施形態例に係るチップ抵抗器の平面図である。 図7のVIII−VIII線に沿う断面図である。 本発明の第3実施形態例に係るチップ抵抗器の平面図である。 図9のX−X線に沿う断面図である。 絶縁基板の変形例を示し、同図(a)は平面図、同図(b)は側面図である。 絶縁基板の他の変形例を示し、同図(a)は平面図、同図(b)は断面図である。
以下、発明の実施の形態について図面を参照しながら説明する。本発明の第1実施形態例に係るチップ抵抗器は、図示せぬ積層回路基板の樹脂層の内部に埋め込まれて使用される基板内層型部品であり、図1〜図3に示すように、直方体形状の絶縁基板1と、絶縁基板1の表面における長手方向両端部に設けられた一対の表電極2と、これら表電極2に接続するように設けられた長方形状の抵抗体3と、両表電極2と抵抗体3の全面を被覆する絶縁性の保護層4と、絶縁基板1の長手方向両端部に設けられた一対の端子電極5とによって主に構成されている。
絶縁基板1はセラミックス等からなり、この絶縁基板1は後述する大判基板を縦横に延びる一次分割溝と二次分割溝に沿って分割することにより多数個取りされたものである。
一対の表電極2はAg系ペーストをスクリーン印刷して乾燥・焼成させたものであり、図示左側の表電極2は絶縁基板1の左側の短辺とそれに隣接する両長辺で規定される矩形状の領域に形成され、図示右側の表電極2は絶縁基板1の右側の短辺とそれに隣接する両長辺で規定される矩形状の領域に形成されている。
抵抗体3は酸化ルテニウム等の抵抗ペーストをスクリーン印刷して乾燥・焼成させたものであり、この抵抗体3の長手方向の両端部はそれぞれ表電極2に重なっている。なお、図示省略されているが、抵抗体3には抵抗値を調整するためのトリミング溝が形成されている。
保護層4は両表電極2と抵抗体3の全面を覆うように形成されているため、図1中で左側に位置する表電極2の左端面と上下両端面の計3端面が絶縁基板1と保護層4間から露出し、右側に位置する表電極2の右端面と上下両端面の計3端面が絶縁基板1と保護層4間から露出した状態となる。
一対の端子電極5はAgペーストやCuペーストをディップして乾燥・焼成させたものであり、これら端子電極5は絶縁基板1の長手方向両端面から短手方向両端面の所定位置まで回り込んで形成されている。これにより、図1中で左側に位置する端子電極5は絶縁基板1と保護層4間から露出する左側表電極2の3端面(左端面と上下両端面)と接続され、右側に位置する端子電極5は絶縁基板1と保護層4間から露出する右側表電極2の3端面(右端面と上下両端面)と接続される。なお、図示省略されているが、端子電極5の表面にはNiメッキやCuメッキ等が施されている。
次に、上記の如く構成されたチップ抵抗器の製造方法について、図4〜図6を参照しながら説明する。
まず、絶縁基板1が多数個取りされる大判基板1Aを準備する。この大判基板1Aには予め一次分割溝と二次分割溝(いずれも図示省略)が格子状に設けられており、両分割溝によって区切られたマス目の1つ1つが1個分のチップ形成領域となる。なお、図4〜図6では1個分のチップ形成領域が代表的に示されているが、実際は多数個分のチップ形成領域に相当する大判基板1Aに対して以下に説明する各工程が一括して行われる。
すなわち、図4(a)と図5(a)および図6(a)に示すように、大判基板1Aの表面に酸化ルテニウム等の抵抗体ペーストをスクリーン印刷した後、これを乾燥・焼成することにより、大判基板1Aの表面中央部に長方形状の抵抗体3を形成する。
次に、大判基板1Aの表面にAg系ペーストを印刷して乾燥・焼成させることにより、図4(b)と図5(b)および図6(b)に示すように、大判基板1Aの表面に抵抗体3の長手方向両端部と重なる一対の表電極2を形成する。その際、一方の表電極2は絶縁基板1の左側短辺とそれに隣接する両長辺で囲まれる矩形状領域に形成され、他方の表電極2は絶縁基板1の右側短辺とそれに隣接する両長辺で囲まれる矩形状領域に形成される。なお、表電極2と抵抗体3の形成順序は上記と逆であっても良く、具体的には、一対の表電極2を形成した後に、これら表電極2に長手方向両端部が重なるように抵抗体3を形成しても良い。
次に、トリミング溝形成時の抵抗体へのダメージを軽減するものとして、図示せぬガラスペーストをスクリーン印刷して乾燥・焼成することにより、抵抗体3を覆うアンダーコート層を形成した後、このアンダーコート層の上から抵抗体3にトリミング溝を形成して抵抗値を調整する。しかる後、アンダーコート層を覆うようにエポキシ樹脂系ペーストをスクリーン印刷して加熱硬化することにより、図4(c)と図5(c)および図6(c)に示すように、両表電極2と抵抗体3の全面を覆う保護層4を形成する。
これまでの工程は大判基板1Aに対する一括処理であるが、次なる工程では、ダイシングにより大判基板1Aを一次分割溝と二次分割溝に沿って分割することにより、チップ抵抗器と同等の大きさのチップ単体(個片)を得る。前述したように、大判基板1Aの各チップ形成領域がそれぞれ1個分の絶縁基板1となる。
そして、各チップ単体の長手方向両端部にAgペーストやCuペーストをディップして乾燥・焼成することにより、図4(d)と図5(d)および図6(d)に示すように、絶縁基板1の長手方向両端部に一対の端子電極5を形成する。最後に、これら端子電極5に対してNiメッキやCuメッキ等を施すことにより、図1〜図3に示したようなチップ抵抗器が完成する。その際、一対の端子電極5は絶縁基板1の長手方向両端面から短手方向両端面の所定位置まで回り込んで形成されるため、一方の端子電極5は絶縁基板1と保護層4間から露出する図示左側の表電極2の3端面(左端面と上下両端面)と接続され、他方の端子電極5は絶縁基板1と保護層4間から露出する図示右側の表電極2の3端面(右端面と上下両端面)と接続される。したがって、保護層4の平坦化された上面に広くて平坦な端子電極5を形成した上で、端子電極5と表電極2との接続信頼性を大幅に高めることができる。
図7は本発明の第2実施形態例に係るチップ抵抗器の平面図、図8は図7のVIII−VIII線に沿う断面図であり、図1〜図3に対応する部分には同一符号を付してある。
第2実施形態例に係るチップ抵抗器が第1実施形態例に係るチップ抵抗器と相違する点は、表電極2のエッジ部分を他の部分に比べて厚い2層構造の膜厚部6となし、この膜厚部6の端面に端子電極5を接続させたことにあり、それ以外の構成は基本的に同じである。
すなわち、図7と図8に示すように、抵抗体3に接続する一対の表電極2を形成した後、これら表電極2の端部にAg系ペーストをスクリーン印刷して乾燥・焼成させることにより、表電極2のエッジ部分にのみ補助電極2aを形成し、当該部分の表電極2を2層構造の膜厚部6としている。保護層4は補助電極2aを含む表電極2と抵抗体3の全面を覆うように形成されているため、図7中で左側に位置する表電極2の膜厚部6の左端面と上下両端面の計3端面が絶縁基板1と保護層4間から露出し、右側に位置する表電極2の膜厚部6の右端面と上下両端面の計3端面が絶縁基板1と保護層4間から露出した状態となる。したがって、このように露出面積が増えた表電極2の膜厚部6に対して端子電極5を接続させることにより、表電極2と端子電極5との接続信頼性をより一層高めることができる。
図9は本発明の第3実施形態例に係るチップ抵抗器の平面図、図10は図9のX−X線に沿う断面図であり、図1〜図3に対応する部分には同一符号を付してある。
第3実施形態例に係るチップ抵抗器が第1実施形態例に係るチップ抵抗器と相違する点は、絶縁基板1の長手方向両端部に段落ち状の凹部1aを形成し、表電極2の一部を凹部1a内に形成して膜厚部となしたことにあり、それ以外の構成は基本的に同じである。
すなわち、図9と図10に示すように、絶縁基板1の表面における長手方向端部には凹部1aが形成されており、この凹部1aは絶縁基板1の短辺とそれに隣接する両長辺に繋がっている。表電極2は凹部1aを含む絶縁基板1の長手方向両端部に形成されているため、表電極2の膜厚は均一とならず、凹部1aに形成された部分が他の部分に比べて厚い膜厚部となっている。つまり、前述した第2実施形態例では補助電極2aによって表電極2を上側に突出させて膜厚部となしているが、第3実施形態例では絶縁基板1の凹部1aによって表電極2を下側に突出させて膜厚部となしている。
抵抗体3は長手方向両端部が表電極2に重なるように絶縁基板1の表面に形成されており、これら表電極2と抵抗体3の全面を覆うように保護層4が形成されているため、図9中で左側の凹部1aに位置する表電極2の膜厚部の左端面と上下両端面の計3端面が絶縁基板1と保護層4間から露出し、右側の凹部1aに位置する表電極2の膜厚部の右端面と上下両端面の計3端面が絶縁基板1と保護層4間から露出した状態となる。したがって、凹部1aによって露出面積が増えた表電極2の膜厚部に対して端子電極5を接続させることにより、第2実施形態例と同様に、表電極2と端子電極5との接続信頼性をより一層高めることができる。
なお、上記した第3実施形態例では、絶縁基板1の表面における長手方向端部に段落ち状の凹部1aを形成した場合について説明したが、図11に示す変形例のように、レーザ加工等により絶縁基板1の表面に短辺に沿って平行に延びるV溝状の凹部1bを形成するようにしても良い。この場合、図11(b)の側面図から明らかなように、凹部1bは絶縁基板1の短手方向両端面に繋がっており、この凹部1bを含む絶縁基板1の長手方向両端部に表電極2が形成されるため、凹部1b内に形成された表電極2の膜厚部は絶縁基板1の長手方向両端面から露出しないが、絶縁基板1の短手方向両端面から表電極2の膜厚部が露出することになる。したがって、第1実施形態例のように絶縁基板1の表面をフラットにした場合に比べると、凹部1bの断面形状に相当する分だけ表電極2の露出面積を増やすことができ、それに伴って表電極2と端子電極5との接続信頼性を高めることができる。
あるいは、図12に示す他の変形例のように、絶縁基板1の表面に短辺側から内方に向かって延びる複数の凹部1cを形成し、これら凹部1c内に形成された表電極2を膜厚部とすることも可能である。この場合、凹部1cは絶縁基板1の長手方向両端面に繋がっており、凹部1cを含む絶縁基板1の長手方向両端部に表電極2が形成されるため、凹部1c内に形成された表電極2の膜厚部は絶縁基板1の短手方向両端面から露出しないが、絶縁基板1の長手方向両端面から表電極2の膜厚部が露出することになる。したがって、第1実施形態例のように絶縁基板1の表面をフラットにした場合に比べると、凹部1cの断面形状に相当する分だけ表電極2の露出面積を増やすことができ、それに伴って表電極2と端子電極5との接続信頼性を高めることができる。
また、上記した各実施形態例では、絶縁基板の裏面に電極を有しないチップ抵抗器について説明したが、絶縁基板の裏面における長手方向端部に一対の裏電極を形成し、端子電極5を表電極と裏電極の両方に接続するようにしても良い。このようにすると、チップ抵抗器を積層回路基板の樹脂層に内層したとき、樹脂層の表面側の配線パターンだけでなく裏面側の配線パターンとも接続することが可能となる。
1 絶縁基板
1A 大判基板
1a,1b,1c 凹部
2 表電極
2a 補助電極
3 抵抗体
4 保護層
5 端子電極
6 膜厚部

Claims (4)

  1. 直方体形状の絶縁基板と、この絶縁基板の表面における長手方向両端部に設けられた一対の表電極と、これら両表電極間に設けられた抵抗体と、この抵抗体と前記両表電極の全面を覆う絶縁性の保護層と、前記絶縁基板の長手方向両端面に設けられた一対の端子電極とを備え、前記表電極が前記絶縁基板の短辺側と長辺側の各端面からそれぞれ露出していると共に、前記端子電極が前記絶縁基板の短手方向両端面まで回り込んで前記表電極の露出部に接続していることを特徴とするチップ抵抗器。
  2. 請求項1の記載において、前記表電極が部分的に厚く形成された膜厚部を有しており、この膜厚部の端面に前記端子電極が接続されていることを特徴とするチップ抵抗器。
  3. 請求項2の記載において、前記表電極の一部のみを積層構造となし、この積層部分の前記表電極が前記膜厚部となっていることを特徴とするチップ抵抗器。
  4. 請求項2の記載において、前記絶縁基板の表面に長手方向端面と短手方向端面の少なくとも一方に繋がる凹部が形成されており、この凹部内に形成された部分の前記表電極が前記膜厚部となっていることを特徴とするチップ抵抗器。
JP2015072214A 2015-03-31 2015-03-31 チップ抵抗器 Pending JP2016192509A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2015072214A JP2016192509A (ja) 2015-03-31 2015-03-31 チップ抵抗器
PCT/JP2016/057142 WO2016158240A1 (ja) 2015-03-31 2016-03-08 チップ抵抗器
US15/562,046 US10192658B2 (en) 2015-03-31 2016-03-08 Chip resistor
DE112016001501.1T DE112016001501T5 (de) 2015-03-31 2016-03-08 Chip-Widerstand
CN201680018608.4A CN107408432B (zh) 2015-03-31 2016-03-08 芯片电阻器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015072214A JP2016192509A (ja) 2015-03-31 2015-03-31 チップ抵抗器

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2018245190A Division JP6695415B2 (ja) 2018-12-27 2018-12-27 チップ抵抗器

Publications (1)

Publication Number Publication Date
JP2016192509A true JP2016192509A (ja) 2016-11-10

Family

ID=57006710

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015072214A Pending JP2016192509A (ja) 2015-03-31 2015-03-31 チップ抵抗器

Country Status (5)

Country Link
US (1) US10192658B2 (ja)
JP (1) JP2016192509A (ja)
CN (1) CN107408432B (ja)
DE (1) DE112016001501T5 (ja)
WO (1) WO2016158240A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE202018004354U1 (de) * 2018-09-19 2018-10-15 Heraeus Sensor Technology Gmbh Widerstandsbauelement zur Oberflächenmontage auf einer Leiterplatte und Leiterplatte mit zumindest einem darauf angeordneten Widerstandsbauelement
KR102231103B1 (ko) * 2019-12-10 2021-03-23 삼성전기주식회사 저항 소자
KR102231104B1 (ko) * 2019-12-27 2021-03-23 삼성전기주식회사 저항 부품
JP2022189028A (ja) * 2021-06-10 2022-12-22 Koa株式会社 チップ部品

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07183108A (ja) * 1993-12-24 1995-07-21 Rohm Co Ltd チップ抵抗器の製造方法
JPH10275702A (ja) * 1997-03-31 1998-10-13 Taiyo Yuden Co Ltd チップ抵抗器
JP2001351803A (ja) * 2000-06-05 2001-12-21 Rohm Co Ltd チップ抵抗器
JP2005268302A (ja) * 2004-03-16 2005-09-29 Koa Corp チップ抵抗器およびその製造方法
JP2015050234A (ja) * 2013-08-30 2015-03-16 ローム株式会社 チップ抵抗器

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5680092A (en) * 1993-11-11 1997-10-21 Matsushita Electric Industrial Co., Ltd. Chip resistor and method for producing the same
US6462304B2 (en) * 1997-07-22 2002-10-08 Rohm Co., Ltd. Method of laser-trimming for chip resistors
US6609292B2 (en) * 2000-08-10 2003-08-26 Rohm Co., Ltd. Method of making chip resistor
JP4050496B2 (ja) * 2001-11-06 2008-02-20 ローム株式会社 チップ抵抗器の製造方法
JP4204029B2 (ja) * 2001-11-30 2009-01-07 ローム株式会社 チップ抵抗器
JP4841914B2 (ja) * 2005-09-21 2011-12-21 コーア株式会社 チップ抵抗器
JP2007088161A (ja) * 2005-09-21 2007-04-05 Koa Corp チップ抵抗器
TWI395232B (zh) * 2009-02-06 2013-05-01 Yageo Corp 晶片電阻器及其製造方法
JP5543146B2 (ja) * 2009-07-27 2014-07-09 ローム株式会社 チップ抵抗器およびチップ抵抗器の製造方法
JP5481675B2 (ja) 2009-10-21 2014-04-23 コーア株式会社 基板内蔵用チップ抵抗器およびその製造方法
US9997281B2 (en) * 2015-02-19 2018-06-12 Rohm Co., Ltd. Chip resistor and method for manufacturing the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07183108A (ja) * 1993-12-24 1995-07-21 Rohm Co Ltd チップ抵抗器の製造方法
JPH10275702A (ja) * 1997-03-31 1998-10-13 Taiyo Yuden Co Ltd チップ抵抗器
JP2001351803A (ja) * 2000-06-05 2001-12-21 Rohm Co Ltd チップ抵抗器
JP2005268302A (ja) * 2004-03-16 2005-09-29 Koa Corp チップ抵抗器およびその製造方法
JP2015050234A (ja) * 2013-08-30 2015-03-16 ローム株式会社 チップ抵抗器

Also Published As

Publication number Publication date
US10192658B2 (en) 2019-01-29
US20180090247A1 (en) 2018-03-29
CN107408432B (zh) 2019-03-29
DE112016001501T5 (de) 2018-03-08
WO2016158240A1 (ja) 2016-10-06
CN107408432A (zh) 2017-11-28

Similar Documents

Publication Publication Date Title
US7782173B2 (en) Chip resistor
JP5503034B2 (ja) チップ抵抗器
WO2016158240A1 (ja) チップ抵抗器
US10299383B2 (en) Composite electronic component and resistance element
US10453617B2 (en) Composite electronic component and resistance element
JP2011165752A (ja) チップ抵抗器
US10186381B2 (en) Composite electronic component and resistance element
JP2016213352A (ja) チップ抵抗器
JP6181500B2 (ja) チップ抵抗器およびその製造方法
JP2002359103A (ja) チップ型サーミスタ
JP2015162648A (ja) 積層セラミックコンデンサ及び実装構造
WO2016167182A1 (ja) チップ抵抗器およびその製造方法
US10276285B2 (en) Chip resistor
JP6695415B2 (ja) チップ抵抗器
JP2017228701A (ja) チップ抵抗器およびチップ抵抗器の実装構造
WO2016121203A1 (ja) チップ抵抗器
JP6159286B2 (ja) チップ抵抗器及びチップ抵抗器の製造方法
JP2017045861A (ja) チップ抵抗器およびチップ抵抗器の製造方法
JP6577315B2 (ja) チップ抵抗器の製造方法
JP2019079835A (ja) セラミック基板
US9826642B1 (en) Circuit board structure and manufacturing method thereof
JP6674833B2 (ja) チップ抵抗器および部品内蔵型回路基板
JP6688035B2 (ja) チップ抵抗器
JP2002359102A (ja) 積層型チップサーミスタ及びその製造方法
JP2017195284A (ja) 多連チップ抵抗器およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180710

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180904

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20181009

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181227

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20190116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190305

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190319

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20190405