DE112016001501T5

DE112016001501T5 - Chip-Widerstand

Info

Publication number: DE112016001501T5
Application number: DE112016001501.1T
Authority: DE
Inventors: Kentaro Matsumoto; Kotaro Kashiwagi
Original assignee: Koa Corp
Current assignee: Koa Corp
Priority date: 2015-03-31
Filing date: 2016-03-08
Publication date: 2018-03-08
Also published as: CN107408432B; JP2016192509A; WO2016158240A1; US10192658B2; US20180090247A1; CN107408432A

Abstract

Um einen Chip-Widerstand zu schaffen, der breite und flache Anschlusselektroden an seiner Stirnfläche aufweist und der eine hohe Verbindungszuverlässigkeit zwischen den vorderen Elektroden und den Anschlusselektroden aufweist, enthält ein Chip-Widerstand gemäß der vorliegenden Erfindung: ein isolierendes Substrat 1, das wie ein Quader geformt ist; ein Paar vorderer Elektroden 2, die an gegenüberliegenden Randabschnitten in der Längsrichtung einer Stirnfläche des isolierenden Substrats 1 vorgesehen sind; einen Widerstandskörper 3, der zwischen den vorderen Elektroden 2 vorgesehen ist; eine isolierende Schutzschicht 4, die die gesamten Oberflächen der vorderen Elektroden 2 und des Widerstandskörpers 3 bedeckt; und ein Paar von Anschlusselektroden 5, die an gegenüberliegenden Endflächen in der Längsrichtung des isolierenden Substrats 1 vorgesehen sind. Der Chip-Widerstand ist so konfiguriert, dass die vorderen Elektroden 2, die zwischen dem isolierenden Substrat 1 und der Schutzschicht 4 eingelegt sind, von den Endflächen in der Breitenrichtung und den Endflächen in der Längsrichtung des isolierenden Substrats 1 freigelegt sind und die Anschlusselektroden 5 um die gegenüberliegenden Endflächen in der Breitenrichtung des isolierenden Substrats 1 gewickelt sind, um dadurch mit den freigelegten Abschnitten der vorderen Elektroden 2 verbunden zu sein.

Description

Technisches Gebiet
Die vorliegende Erfindung bezieht sich auf einen Chip-Widerstand, der geeignet ist, um als eine Komponente des Leiterplatteninnenschichttyps verwendet zu werden.
Technischer Hintergrund
Im Allgemeinen ist ein Chip-Widerstand hauptsächlich durch ein isolierendes Substrat, ein Paar vorderer Elektroden, einen Widerstandskörper, eine isolierende Schutzschicht, ein Paar hinterer Elektroden, ein Paar von Anschlusselektroden usw. gebildet. Das isolierende Substrat ist wie ein Quader geformt. Das Paar vorderer Elektroden ist an gegenüberliegenden Randabschnitten in der Längsrichtung einer Stirnfläche des isolierenden Substrats vorgesehen. Der Widerstandskörper ist zwischen den beiden vorderen Elektroden vorgesehen. Die isolierende Schutzschicht deckt den Widerstandskörper ab. Das Paar hinterer Elektroden ist an gegenüberliegenden Randabschnitten in der Längsrichtung einer Rückseite des isolierenden Substrats vorgesehen. Durch das Paar von Anschlusselektroden sind die vorderen Elektroden und die hinteren Elektroden jeweils elektrisch leitfähig miteinander verbunden. Auf den Widerstandskörper wird ein Abgleichen angewendet, um seinen Widerstandswert einzustellen.
In letzter Zeit hat sich ein Fall ergeben, in dem ein derartiger Chip-Widerstand nicht nur in einer auf der Oberfläche angebrachten Weise einer Leiterplatte verwendet wird, sondern außerdem als ein Chip-Widerstand des Innenschichttyps verwendet wird, der innerhalb einer Harzschicht einer Laminatleiterplatte usw. eingebettet ist, wenn die Größe und das Gewicht einer elektronischen Vorrichtung verringert sind oder die Konfiguration einer Schaltung kompliziert ist. In diesem Fall ist ein Verdrahtungsmuster in einer Stirnfläche der Harzschicht mit dem Chip-Widerstand innerhalb der Harzschicht durch Durchkontaktierungslöcher verbunden. Deshalb ist es erwünscht, dass die Stirnflächen der Anschlusselektroden, die mit den Durchkontaktierungslöchern verbunden sind, breit und flach sind. Ein Chip-Widerstand, der konfiguriert ist, so dass er breite und flache Anschlusselektroden in seiner Stirnfläche aufweist, ist als ein Konfigurationsbeispiel bekannt gewesen, das einen derartigen Bedarf deckt (siehe z. B. die Patentliteratur 1).
In der Konfiguration des in der Patentliteratur 1 offenbarten Chip-Widerstands sind die Anschlusselektroden von den vorderen Elektroden bis zu Positionen verlängert, die eine Oberseite einer Schutzschicht erreichen, so dass die Anschlusselektroden, deren Stirnflächen breit und flach hergestellt sind, gebildet werden können. Jede der Anschlusselektroden ist so ausgebildet, dass sie einen überlappenden Abschnitt (konvex) zwischen der entsprechenden vorderen Elektrode und dem Widerstandskörper bedeckt. Deshalb gibt es eine Befürchtung, dass die Stirnfläche der Anschlusselektrode nicht immer flach ist, sondern leicht uneben sein kann.
Um dieses Problem zu lösen, ist ein Chip-Widerstand, der die folgende Konfiguration aufweist, bisher vorgeschlagen worden, wie in der Patentliteratur 2 beschrieben ist. Das heißt, es ist eine Schutzschicht ausgebildet, um die gesamten Oberflächen der vorderen Elektroden und eines Widerstandskörpers zu bedecken, wobei die Anschlusselektroden so ausgebildet sind, dass sie um eine abgeflachte Oberseite der Schutzschicht gewickelt sind, so dass die Stirnflächen der Anschlusselektroden abgeflacht sein können.
Liste der Entgegenhaltungen
Patentliteratur

Patentliteratur 1: JP-A-2011-91140
Patentliteratur 2: JP-A-2005-268302

Zusammenfassung der Erfindung
Technisches Problem
Wenn jedoch die Anschlusselektroden auf der abgeflachten Oberseite der Schutzschicht ausgebildet sind, wie in dem in der Patentliteratur 2 beschriebenen Chip-Widerstand, können die Anschlusselektroden nur mit den vorderen Elektroden verbunden sein, die in einem Raum zwischen einem isolierenden Substrat und der Schutzschicht freigelegt sind, d. h., den freigelegten Endflächen, die den Dicken der vorderen Elektroden entsprechen. Entsprechend tritt ein Problem auf, dass sich die Verbindungszuverlässigkeit zwischen den vorderen Elektroden und den Anschlusselektroden verschlechtern kann. Insbesondere wenn die Größe der äußeren Form des Chip-Widerstands verringert ist, ist es notwendig, jede der vorderen Elektroden so zu bilden, dass sie eine sehr dünne Dicke aufweist. Aus diesem Grund verschlechtert sich die Verbindungszuverlässigkeit zwischen den vorderen Elektroden und den Anschlusselektroden übermäßig.
Die vorliegende Erfindung ist in Anbetracht der obenerwähnten tatsächlichen Umstände des Standes der Technik geschaffen worden. Es ist eine Aufgabe der vorliegenden Erfindung, einen Chip-Widerstand zu schaffen, der an seiner Stirnfläche breite und flache Anschlusselektroden aufweist und der zwischen den vorderen Elektroden und den Anschlusselektroden eine hohe Verbindungszuverlässigkeit aufweist.
Die Lösung für das Problem
Um die vorangehende Aufgabe zu lösen, enthält der Chip-Widerstand gemäß der vorliegenden Erfindung: ein isolierendes Substrat, das wie ein Quader geformt ist; ein Paar vorderer Elektroden, die an gegenüberliegenden Randabschnitten in der Längsrichtung einer Stirnfläche des isolierenden Substrats vorgesehen sind; einen Widerstandskörper, der zwischen den beiden vorderen Elektroden vorgesehen ist; eine isolierende Schutzschicht, die die gesamten Oberflächen des Widerstandskörpers und der beiden vorderen Elektroden bedeckt; und ein Paar von Anschlusselektroden, die an gegenüberliegenden Endflächen in der Längsrichtung des isolierenden Substrats vorgesehen sind. Der Chip-Widerstand ist so konfiguriert, dass die vorderen Elektroden von den Endflächen in der Breitenrichtung und den Endflächen in der Längsrichtung des isolierenden Substrats freigelegt sind und die Anschlusselektroden um die gegenüberliegenden Endflächen in der Breitenrichtung des isolierenden Substrats gewickelt sind, um dadurch mit den freigelegten Abschnitten der vorderen Elektroden verbunden zu sein.
In dem so konfigurierten Chip-Widerstand sind die mit der Schutzschicht bedeckten vorderen Elektroden von den Endflächen in der Breitenrichtung und den Endflächen in der Längsrichtung des isolierenden Substrats freigelegt, wobei sich jede der Anschlusselektroden nicht nur entlang der entsprechenden Endfläche in der Längsrichtung des isolierenden Substrats erstreckt, sondern außerdem um die gegenüberliegenden Endflächen in der Breitenrichtung des isolierenden Substrats gewickelt ist, um dadurch mit den freigelegten Abschnitten der entsprechenden vorderen Elektrode verbunden zu sein. Entsprechend kann die Verbindungszuverlässigkeit zwischen den vorderen Elektroden und den Anschlusselektroden verbessert werden, nachdem die flachen und breiten Anschlusselektroden auf einer Oberseite der Schutzschicht ausgebildet worden sind.
In der obenerwähnten Konfiguration sind Dickschichtabschnitte, in denen die vorderen Elektroden teilweise dick ausgebildet sind, vorgesehen und sind die Anschlusselektroden mit den Endflächen der Dickschichtabschnitte verbunden. In dieser Weise kann die Verbindungszuverlässigkeit zwischen den vorderen Elektroden und den Anschlusselektroden im höheren Maße verbessert werden.
In diesem Fall ist es möglich, eine Konfiguration zu verwenden, in der nur jeder der Abschnitte der vorderen Elektroden in einer Laminatstruktur ausgebildet ist, wobei die Laminatabschnitte der vorderen Elektroden als die Dickschichtabschnitte verwendet werden. Alternativ kann es möglich sein, eine Konfiguration zu verwenden, in der in der Stirnfläche des isolierenden Substrats Aussparungen ausgebildet sind, um mit den Endflächen in der Längsrichtung und/oder den Endflächen in der Breitenrichtung verbunden zu sein, wobei die Abschnitte der vorderen Elektroden, die in den Aussparungen ausgebildet sind, als die Dickschichtabschnitte verwendet werden.
Die vorteilhafte Wirkung der Erfindung
Gemäß der vorliegenden Erfindung sind die vorderen Elektroden, die mit der Schutzschicht bedeckt sind, von den Endflächen in der Breitenrichtung und den Endflächen in der Längsrichtung des isolierenden Substrats freigelegt, wobei sich jede der Anschlusselektroden nicht nur entlang der entsprechenden Endfläche in der Längsrichtung des isolierenden Substrats erstreckt, sondern außerdem um die gegenüberliegenden Endflächen in der Breitenrichtung des isolierenden Substrats gewickelt ist, um dadurch mit den freigelegten Abschnitten der vorderen Elektrode verbunden zu sein. Entsprechend ist es möglich, einen Chip-Widerstand zu schaffen, der an seiner Stirnfläche breite und flache Anschlusselektroden aufweist und der zwischen den vorderen Elektroden und den Anschlusselektroden eine hohe Verbindungszuverlässigkeit aufweist.
Kurzbeschreibung der Zeichnungen
1 ist ein Grundriss eines Chip-Widerstands gemäß einer ersten Ausführungsform der vorliegenden Erfindung.
2 ist eine Seitenansicht des Chip-Widerstands.
3 ist eine entlang einer Linie III-III nach 1 genommene Schnittansicht.
4 sind Grundrisse, die die Herstellungsschritte des Chip-Widerstands zeigen.
5 sind Seitenansichten, die die Herstellungsschritte des Chip-Widerstands zeigen.
6 sind Schnittansichten, die die Herstellungsschritte des Chip-Widerstands zeigen.
7 ist ein Grundriss eines Chip-Widerstands gemäß einer zweiten Ausführungsform der vorliegenden Erfindung.
8 ist eine entlang einer Linie VIII-VIII nach 7 genommene Schnittansicht.
9 ist ein Grundriss eines Chip-Widerstands gemäß einer dritten Ausführungsform der vorliegenden Erfindung.
10 ist eine entlang einer Linie X-X nach 9 genommene Schnittansicht.
11 sind Ansichten, die eine Modifikation eines isolierenden Substrats zeigen, 11(a) ist ein Grundriss, 11(b) ist eine Schnittansicht.
12 sind Ansichten, die eine weitere Modifikation des isolierenden Substrats zeigen, 12(a) ist ein Grundriss, 12(b) ist eine Schnittansicht.
Ausführliche Beschreibung der Ausführungsformen
Im Folgenden wird eine Art zum Ausführen der vorliegenden Erfindung bezüglich der Zeichnungen beschrieben. Ein Chip-Widerstand gemäß einer ersten Ausführungsform der vorliegenden Erfindung ist eine Komponente des Leiterplatteninnenschichttyps, die in einer eingebetteten Weise innerhalb einer Harzschicht einer nicht gezeigten Laminatleiterplatte verwendet wird. Wie in den 1 bis 3 gezeigt ist, ist der Chip-Widerstand hauptsächlich durch ein isolierendes Substrat 1, ein Paar vorderer Elektroden 2, einen Widerstandskörper 3, eine isolierende Schutzschicht 4 und ein Paar von Anschlusselektroden 5 ausgebildet. Das isolierende Substrat 1 ist wie ein Quader geformt. Das Paar vorderer Elektroden 2 ist an den gegenüberliegenden Randabschnitten in der Längsrichtung einer Stirnfläche des isolierenden Substrats 1 vorgesehen. Der Widerstandskörper 3 ist wie ein Rechteck geformt und so vorgesehen, dass er mit den vorderen Elektroden 2 verbunden ist. Die isolierende Schutzschicht 4 bedeckt die gesamten Oberflächen der beiden vorderen Elektroden 2 und des Widerstandskörpers 3. Das Paar von Anschlusselektroden 5 ist an den gegenüberliegenden Randabschnitten in der Längsrichtung des isolierenden Substrats 1 vorgesehen.
Das isolierende Substrat 1 ist aus Keramik usw. hergestellt. Ein großformatiges Substrat, das später beschrieben wird, ist entlang primärer Teilungsnuten und sekundärer Teilungsnuten, die sich horizontal und vertikal erstrecken, geteilt. Folglich wird eine große Anzahl der isolierenden Substrate 1 erhalten.
Das Paar vorderer Elektroden 2 wird durch Siebdruck, Trocknen und Sintern einer Ag-basierten Paste erhalten. Die auf der linken Seite veranschaulichte vordere Elektrode 2 ist in einem rechteckigen Bereich ausgebildet, der durch eine linke kurze Seite des isolierenden Substrats 1 und zwei ihr benachbarte lange Seiten definiert ist. Die auf der rechten Seite veranschaulichte vordere Elektrode 2 ist in einem rechteckigen Bereich ausgebildet, der durch eine rechte kurze Seite des isolierenden Substrats 1 und die ihr benachbarten gegenüberliegenden langen Seiten definiert ist.
Der Widerstandskörper 3 wird durch Siebdruck, Trocknen und Sintern einer Widerstandspaste aus Rutheniumoxid oder dergleichen erhalten. Die gegenüberliegenden Randabschnitte in der Längsrichtung des Widerstandskörpers 3 überlappen sich jeweils mit den vorderen Elektroden 2. Übrigens ist in dem Widerstandskörper 3 eine Abgleichnut ausgebildet, um seinen Widerstandswert einzustellen, obwohl dies nicht gezeigt ist.
Die Schutzschicht 4 ist ausgebildet, um die gesamten Oberflächen der beiden vorderen Elektroden 2 und des Widerstandskörpers 3 zu bedecken. In 1 sind eine linke Endfläche und die gegenüberliegenden oberen und unteren Endflächen, d. h., insgesamt drei Endflächen, der vorderen Elektrode 2, die auf der linken Seite positioniert ist, von einem Raum zwischen dem isolierenden Substrat 1 und der Schutzschicht 4 freigelegt, während eine rechte Endfläche und die gegenüberliegenden oberen und unteren Endflächen, insgesamt drei Endflächen, der vorderen Elektrode 2, die auf der rechten Seite positioniert ist, von dem Raum zwischen dem isolierenden Substrat 1 und der Schutzschicht 4 freigelegt sind.
Das Paar von Anschlusselektroden 5 wird durch Tauchbeschichtung, Trocknen und Sintern einer Ag-Paste oder einer Cu-Paste erhalten. Die Anschlusselektroden 5 sind so ausgebildet, dass sie sich entlang der gegenüberliegenden Endflächen in der Längsrichtung des isolierenden Substrats 1 erstrecken und um vorgegebene Positionen der gegenüberliegenden Endflächen in der Breitenrichtung des isolierenden Substrats 1 gewickelt sind. Folglich ist in 1 die auf der linken Seite positionierte Anschlusselektrode 5 mit den drei Endflächen (der linken Endfläche und den gegenüberliegenden oberen und unteren Endflächen) der linken vorderen Elektrode 2 verbunden, die von dem Raum zwischen dem isolierenden Substrat 1 und der Schutzschicht 4 freigelegt ist, während die auf der rechten Seite positionierte Anschlusselektrode 5 mit den drei Endflächen (der rechten Endfläche und den gegenüberliegenden oberen und unteren Endflächen) der rechten vorderen Elektrode 2 verbunden ist, die von dem Raum zwischen dem isolierenden Substrat 1 und der Schutzschicht 4 freigelegt ist. Übrigens sind die Stirnflächen der Anschlussanschlüsse 5 mit Ni, Cu oder der gleichen plattiert, obwohl dies nicht gezeigt ist.
Als Nächstes wird ein Herstellungsverfahren für den Chip-Widerstand, der konfiguriert ist, wie oben beschrieben worden ist, bezüglich der 4 bis 6 beschrieben.
Zuerst wird ein großformatiges Substrat 1A, von dem eine große Anzahl isolierender Substrate 1 erhalten werden kann, vorbereitet. Die primären Teilungsnuten und die sekundären Teilungsnuten (wobei beide von ihnen nicht gezeigt sind) sind in einem Gittermuster in dem großformatigen Substrat 1A vorgesehen. Jede der durch die beiden Teilungsnuten partitionierten Zellen dient als ein Chip-Bildungsbereich, in dem ein Chip-Widerstand gebildet werden kann. Der Chip-Bildungsbereich, in dem ein Chip-Widerstand gebildet werden kann, ist übrigens in den 4 bis 6 repräsentativ gezeigt. In der Praxis wird jedoch jeder Schritt, der im Folgenden beschrieben wird, gemeinsam an dem großformatigen Substrat 1A ausgeführt, das einer großen Anzahl von Chip-Bildungsbereichen entspricht, wobei in jedem von ihnen ein Chip-Widerstand gebildet werden kann.
Das heißt, wie in 4(a), 5(a) und 6(a) gezeigt ist, es wird eine Widerstandspaste aus Rutheniumoxid oder dergleichen durch Siebdruck auf eine Stirnfläche des großformatigen Substrats 1A gedruckt und dann getrocknet und gesintert. Folglich wird in einem zentralen Abschnitt der Stirnfläche des großformatigen Substrats 1A ein rechteckiger Widerstandskörper 3 gebildet.
Als Nächstes wird eine Ag-basierte Paste auf die Stirnfläche des großformatigen Substrats 1A gedruckt und dann getrocknet und gesintert. Folglich wird ein Paar vorderer Elektroden 2 auf der Stirnfläche des großformatigen Substrats 1A gebildet, so dass es die gegenüberliegenden Randabschnitte in der Längsrichtung des Widerstandskörpers 3 überlappt, wie in 4(b), 5(b) und 6(b) gezeigt ist. Bei dieser Gelegenheit wird eine der vorderen Elektroden 2 in einem rechteckigen Bereich gebildet, der von einer linken kurzen Seite eines isolierenden Substrats 1 und den ihr benachbarten gegenüberliegenden langen Seiten umgeben ist, während die andere vordere Elektrode 2 in einem rechteckigen Bereich gebildet wird, die von einer rechten kurzen Seite des isolierenden Substrats 1 und den ihr benachbarten gegenüberliegenden langen Seiten umgeben ist. Die Reihenfolge des Bildens der vorderen Elektroden 2 und des Widerstandskörpers 3 kann übrigens zu der obenerwähnten Reihenfolge umgekehrt sein. Nachdem das Paar vorderer Elektroden 2 gebildet worden ist, kann spezifisch der Widerstandskörper 3 gebildet werden, so dass sich die gegenüberliegenden Randabschnitte in der Längsrichtung des Widerstandskörpers 3 mit den vorderen Elektroden 2 überlappen können.
Als Nächstes wird als eine Zusammensetzung zum Verringern einer Beschädigung an dem Widerstandskörper während der Bildung einer Abgleichnut eine nicht gezeigte Glaspaste durch Siebdruck gedruckt, getrocknet und gesintert. Folglich wird eine Grundierungsschicht gebildet, um den Widerstandskörper 3 zu bedecken. Dann wird die Abgleichnut in dem Widerstandskörper 3 durch die Grundierungsschicht gebildet, um dadurch einen Widerstandswert des Widerstandskörpers 3 einzustellen. Danach wird eine epoxidharzbasierte Paste durch Siebdruck gedruckt und thermisch gehärtet, so dass sie die Grundierungsschicht bedeckt. Folglich wird eine Schutzschicht 4 gebildet, um die gesamten Oberflächen der beiden vorderen Elektroden 2 und des Widerstandskörpers 3 zu bedecken, wie in 4(c), 5(c) und 6(c) gezeigt ist.
Die bisher ausgeführten Schritte sind eine Chargenbearbeitung an dem großformatigen Substrat 1A. Das großformatige Substrat 1A wird in einem anschließenden Schritt entlang der primären Teilungsnuten und der sekundären Teilungsnuten geteilt, indem es in Chips zerschnitten wird. Folglich werden einzelne Chips (einzelne Stücke), jedes in zu dem Chip-Widerstand gleicher Größe, erhalten. Wie oben beschrieben worden ist, entspricht jeder der Chip-Bildungsbereiche des großformatigen Substrats 1A dem isolierenden Substrat 1, in dem ein Chip-Widerstand gebildet werden kann.
Auf den gegenüberliegenden Randabschnitten in der Längsrichtung jedes der einzelnen Chips wird eine Ag-Paste oder eine Cu-Paste durch Tauchbeschichtung aufgetragen und dann getrocknet und gesintert. Folglich wird ein Paar von Anschlusselektroden 5 an den gegenüberliegenden Randabschnitten in der Längsrichtung des isolierenden Substrats 1 gebildet, wie in 4(d), 5(d) und 6(d) gezeigt ist. Schließlich werden die Anschlusselektroden 5 mit Ni, Ci oder dergleichen plattiert. Folglich ist ein in den 1 bis 3 gezeigter Chip-Widerstand fertiggestellt. Bei dieser Gelegenheit wird das Paar der Anschlusselektroden 5 gebildet, so dass sie sich entlang der gegenüberliegenden Endflächen in der Längsrichtung des isolierenden Substrats 1 erstrecken und um vorgegebene Positionen der gegenüberliegenden Endflächen in der Breitenrichtung des isolierenden Substrats 1 gewickelt sind. Deshalb ist eine der Anschlusselektroden 5 mit drei Endflächen (einer linken Endfläche und den gegenüberliegenden oberen und unteren Endflächen) der veranschaulichten linken vorderen Elektrode 2 verbunden, die von einem Raum zwischen dem isolierenden Substrat 1 und der Schutzschicht 4 freigelegt ist, während die andere Anschlusselektrode 5 mit drei Endflächen (einer rechten Endfläche und den gegenüberliegenden oberen und unteren Endflächen) der veranschaulichten rechten vorderen Elektrode 2 verbunden ist, die von dem Raum zwischen dem isolierenden Substrat 1 und der Schutzschicht 4 freigelegt ist. Entsprechend kann die Verbindungszuverlässigkeit zwischen den Anschlusselektroden 5 und den vorderen Elektroden 2 im hohen Maße verbessert werden, nachdem die breiten und flachen Anschlusselektroden 5 auf einer abgeflachten Oberseite der Schutzschicht 4 gebildet worden sind.
7 ist ein Grundriss eines Chip-Widerstands gemäß einer zweiten Ausführungsform der vorliegenden Erfindung. 8 ist eine entlang einer Linie VIII-VIII nach 7 genommene Schnittansicht. In 7 und 8 wird auf die Komponenten, die jenen in den 1 bis 3 entsprechen, jeweils durch die gleichen Bezugszeichen verwiesen.
Der Chip-Widerstand gemäß der zweiten Ausführungsform ist von dem Chip-Widerstand gemäß der ersten Ausführungsform an einem Punkt verschieden, dass die Randabschnitte der vorderen Elektroden 2, die dicker als die anderen Abschnitte der vorderen Elektroden 2 sind, als die Dickschichtabschnitte 6 ausgebildet sind, die eine Zweischichtstruktur aufweisen, und dass die Anschlusselektroden 5 mit den Endflächen der Dickschichtabschnitte 6 verbunden sind. Bezüglich der anderen Konfiguration ist der Chip-Widerstand gemäß der zweiten Ausführungsform im Grunde der gleiche wie der Chip-Widerstand gemäß der ersten Ausführungsform.
Das heißt, nachdem ein Paar der vorderen Elektroden 2 gebildet worden ist, so dass es mit einem Widerstandskörper 3 verbunden ist, wird eine Ag-Paste durch Siebdruck auf die Randabschnitte der vorderen Elektroden 2 gedruckt und dann getrocknet und gesintert, wie in 7 und 8 gezeigt ist. Folglich werden die Hilfselektroden 2a nur auf den Randabschnitten der vorderen Elektroden 2 gebildet, so dass die Randabschnitte der vorderen Elektroden 2 als die Dickschichtabschnitte 6 verwendet werden können, von denen jeder eine Zweischichtstruktur aufweist. Eine Schutzschicht 4 wird gebildet, so dass sie die gesamten Oberflächen der vorderen Elektroden 2 einschließlich der Hilfselektroden 2a und des Widerstandskörpers 3 bedeckt. Entsprechend sind in 7 eine linke Endfläche und die gegenüberliegenden oberen und unteren Endflächen, d. h., insgesamt drei Endflächen, des Dickschichtabschnitts 6 der vorderen Elektrode 2, die auf einer linken Seite positioniert ist, von einem Raum zwischen einem isolierenden Substrat 1 und der Schutzschicht 4 freigelegt, während eine rechte Endfläche und die gegenüberliegenden oberen und unteren Endflächen, d. h., insgesamt drei Endflächen, des Dickschichtabschnitts 6 der vorderen Elektroden 2, die auf einer rechten Seite positioniert ist, von dem Raum zwischen dem isolierenden Substrat 1 und der Schutzschicht 4 freigelegt sind. Entsprechend sind die Anschlusselektroden 5 mit den Dickschichtabschnitten 6 der vorderen Elektroden 2 verbunden, deren freigelegte Bereiche in der obenerwähnten Weise vergrößert sind. Folglich kann die Verbindungszuverlässigkeit zwischen den vorderen Elektroden 2 und den Anschlusselektroden 5 im höheren Maße verbessert werden.
9 ist ein Grundriss eines Chip-Widerstands gemäß einer dritten Ausführungsform der vorliegenden Erfindung. 10 ist eine entlang einer Linie X-X nach 9 genommene Schnittansicht. In 9 und 10 wird auf die Abschnitte, die jenen in den 1 bis 3 entsprechen, jeweils durch die gleichen Bezugszeichen verwiesen.
Der Chip-Widerstand gemäß der dritten Ausführungsform ist von dem Chip-Widerstand gemäß der ersten Ausführungsform an einem Punkt verschieden, dass in den gegenüberliegenden Randabschnitten in der Längsrichtung eines isolierenden Substrats 1 gestufte Aussparungen 1a ausgebildet sind und in den Aussparungen 1a Abschnitte der vorderen Elektroden 2 ausgebildet sind, so dass sie als die Dickschichtabschnitte dienen. Bezüglich der anderen Konfiguration ist der Chip-Widerstand gemäß der dritten Ausführungsform im Grunde der gleiche wie der Chip-Widerstand gemäß der ersten Ausführungsform.
Das heißt, die Aussparungen 1a sind in den gegenüberliegenden Randabschnitten in der Längsrichtung einer Stirnfläche des isolierenden Substrats 1 ausgebildet, wobei jede der Aussparungen 1a mit einer entsprechenden kurzen Seite des isolierenden Substrats 1 und den ihr benachbarten gegenüberliegenden langen Seiten verbunden ist, wie in 9 und 10 gezeigt ist. Die vorderen Elektroden 2 sind an den gegenüberliegenden Randabschnitten in der Längsrichtung des isolierenden Substrats 1 einschließlich der Aussparungen 1a ausgebildet. Entsprechend sind die vorderen Elektroden 2 in der Schichtdicke nicht einheitlich, wobei aber die Abschnitte der in den Aussparungen 1a ausgebildeten vorderen Elektroden 2 als die Dickschichtabschnitte dienen, so dass sie dicker als jeder andere Abschnitt der vorderen Elektroden 2 sind. Das heißt, die aufgrund der Hilfselektroden 2a nach oben vorstehenden vorderen Elektroden 2 dienen als die Dickschichtabschnitte in der obenerwähnten zweiten Ausführungsform, wohingegen die aufgrund der Aussparungen 1a des isolierenden Substrats 1 nach unten vorstehenden vorderen Elektroden 2 als die Dickschichtabschnitte in der dritten Ausführungsform dienen.
Der Widerstandskörper 3 ist auf der Stirnfläche des isolierenden Substrats 1 ausgebildet, so dass sich die gegenüberliegenden Randabschnitte in der Längsrichtung des Widerstandskörpers 3 mit den vorderen Elektroden 2 überlappen können. Eine Schutzschicht 4 ist ausgebildet, um die gesamten Oberflächen der vorderen Elektroden 2 und des Widerstandskörpers 3 zu bedecken. Deshalb sind in 9 eine linke Endfläche und die gegenüberliegenden oberen und unteren Endflächen, d. h., insgesamt drei Endflächen, des Dickschichtabschnitts der vorderen Elektrode 2, die in der linken Aussparung 1a positioniert ist, von einem Raum zwischen dem isolierenden Substrat 1 und der Schutzschicht 4 freigelegt, während eine rechte Endfläche und die gegenüberliegenden oberen und unteren Endflächen, d. h., insgesamt drei Endflächen, des Dickschichtabschnitts der vorderen Elektrode 2, die in der rechten Aussparung 1a positioniert ist, von dem Raum zwischen dem isolierenden Substrat 1 und der Schutzschicht 4 freigelegt sind. Entsprechend sind die Anschlusselektroden 5 mit den Dickschichtabschnitten der vorderen Elektroden 2 verbunden, deren freigelegten Bereiche aufgrund der Aussparungen 1a vergrößert sind. Folglich kann die Verbindungszuverlässigkeit zwischen den vorderen Elektroden 2 und den Anschlusselektroden 5 in der gleichen Weise wie in der zweiten Ausführungsform im höheren Maße verbessert werden.
Die obenerwähnte dritte Ausführungsform ist übrigens in dem Fall beschrieben worden, in dem die abgestuften Aussparungen 1a in den Randabschnitten in der Längsrichtung der Stirnfläche des isolierenden Substrats 1 ausgebildet sind. Alternativ können in V-Form ausgekehlte Aussparungen 1b in der Stirnfläche des isolierenden Substrats 1 durch eine Laserbearbeitung oder dergleichen gebildet werden, so dass sie sich wie in einer in den 11 gezeigten Modifikation parallel und entlang den kurzen Seiten des isolierenden Substrats 1 erstrecken. In diesem Fall sind die Aussparungen 1b mit den gegenüberliegenden Endflächen in der Breitenrichtung des isolierenden Substrats 1 verbunden, wie aus der Seitenansicht nach 11(b) offensichtlich ist. Die vorderen Elektroden 2 sind in den gegenüberliegenden Randabschnitten in der Längsrichtung des isolierenden Substrats 1 einschließlich der Aussparungen 1b ausgebildet. Entsprechend sind die Dickschichtabschnitte der vorderen Elektroden 2, die in den Aussparungen 1b ausgebildet sind, von den gegenüberliegenden Endflächen in der Längsrichtung des isolierenden Substrats 1 nicht freigelegt, wobei aber die Dickschichtabschnitte der vorderen Elektroden 2 von den gegenüberliegenden Endflächen in der Breitenrichtung des isolierenden Substrats 1 freigelegt sind. Folglich kann im Vergleich zu einem Fall, in dem die Stirnfläche des isolierenden Substrats 1 wie in der ersten Ausführungsform flach ausgebildet ist, jeder der freigelegten Bereiche der vorderen Elektroden 2 um einen Betrag vergrößert sein, der zu der Schnittform jeder Aussparung 1b äquivalent ist, wobei die Verbindungszuverlässigkeit zwischen den vorderen Elektroden 2 und den Anschlusselektroden 5 entsprechend verbessert werden kann.
Alternativ können mehrere Aussparungen 1c, die sich von der kurzen Seite des isolierenden Substrats 1 nach innen erstrecken, in der Stirnfläche des isolierenden Substrats 1 ausgebildet sein, wobei die in den Aussparungen 1c ausgebildeten vorderen Elektroden 2 wie in einer in den 12 gezeigten weiteren Modifikation als die Dickschichtabschnitte verwendet werden können. In diesem Fall sind die Aussparungen 1c mit den gegenüberliegenden Endflächen in der Längsrichtung des isolierenden Substrats 1 verbunden, wobei die vorderen Elektroden 2 an den gegenüberliegenden Randabschnitten in der Längsrichtung des isolierenden Substrats 1 einschließlich der Aussparungen 1c ausgebildet sind. Entsprechend sind die Dickschichtabschnitte der vorderen Elektroden 2, die in den Aussparungen 1c ausgebildet sind, von den gegenüberliegenden Endflächen in der Breitenrichtung des isolierenden Substrats 1 nicht freigelegt, wobei aber die Dickschichtabschnitte der vorderen Elektroden 2 von den gegenüberliegenden Endflächen in der Längsrichtung des isolierenden Substrats 1 freigelegt sind. Folglich kann im Vergleich zu einem Fall, in dem die Stirnfläche des isolierenden Substrats 1 wie in der ersten Ausführungsform flach ausgebildet ist, jeder der freigelegten Bereiche der vorderen Elektroden 2 um einen zu der Schnittform jeder Aussparung 1c äquivalenten Betrag vergrößert sein, wobei die Verbindungszuverlässigkeit zwischen den vorderen Elektroden 2 und den Anschlusselektroden 5 entsprechend verbessert werden kann.
Obwohl ein Chip-Widerstand, in dem die Elektroden an einer Rückseite des isolierenden Substrats fehlen, in jeder der obenerwähnten Ausführungsformen beschrieben worden ist, kann zusätzlich ein Paar hinterer Elektroden an den Randabschnitten in der Längsrichtung der Rückseite des isolierenden Substrats ausgebildet sein, wobei die Anschlusselektroden 5 sowohl mit den vorderen Elektroden als auch mit den hinteren Elektroden verbunden sein können. In dieser Weise kann der Chip-Widerstand nicht nur mit einem Verdrahtungsmuster auf der Seite der Stirnfläche einer Harzschicht verbunden sein, sondern außerdem mit einem Verdrahtungsmuster auf der Seite der Rückseite der Harzschicht verbunden sein, wenn der Chip-Widerstand innerhalb der Harzschicht einer Laminatleiterplatte eingebettet ist.
Bezugszeichenliste

1: isolierendes Substrat
1A: großformatiges Substrat
1a, 1b, 1c: Aussparung
2: vordere Elektrode
2a: Hilfselektrode
3: Widerstandskörper
4: Schutzschicht
5: Anschlusselektrode
6: Dichtschichtabschnitt

Claims

Chip-Widerstand, der umfasst: ein isolierendes Substrat, das wie ein Quader geformt ist; ein Paar vorderer Elektroden, die an gegenüberliegenden Randabschnitten in der Längsrichtung einer Stirnfläche des isolierenden Substrats vorgesehen sind; einen Widerstandskörper, der zwischen den beiden vorderen Elektroden vorgesehen ist; eine isolierende Schutzschicht, die die gesamten Oberflächen des Widerstandskörpers und der beiden vorderen Elektroden bedeckt; und ein Paar von Anschlusselektroden, die an gegenüberliegenden Endflächen in der Längsrichtung des isolierenden Substrats vorgesehen sind; wobei: die vorderen Elektroden von den Endflächen in der Breitenrichtung und den Endflächen in der Längsrichtung des isolierenden Substrats freigelegt sind und die Anschlusselektroden um die gegenüberliegenden Endflächen in der Breitenrichtung des isolierenden Substrats gewickelt sind, um dadurch mit den freigelegten Abschnitten der vorderen Elektroden verbunden zu sein.
Chip-Widerstand nach Anspruch 1, wobei: Dickschichtabschnitte, in denen die vorderen Elektroden teilweise dick ausgebildet sind, vorgesehen sind und die Anschlusselektroden mit den Endflächen der Dickschichtabschnitte verbunden sind.
Chip-Widerstand nach Anspruch 2, wobei: nur jeder der Abschnitte der vorderen Elektroden in einer Laminatstruktur ausgebildet ist und die Laminatabschnitte der vorderen Elektroden als die Dickschichtabschnitte verwendet werden.
Chip-Widerstand nach Anspruch 2, wobei: in der Stirnfläche des isolierenden Substrats Aussparungen ausgebildet sind, so dass sie mit den Endflächen in der Längsrichtung und/oder den Endflächen in der Breitenrichtung verbunden sind, wobei die Abschnitte der in den Aussparungen ausgebildeten vorderen Elektroden als die Dickschichtabschnitte verwendet werden.