JP2022189028A - チップ部品 - Google Patents

チップ部品 Download PDF

Info

Publication number
JP2022189028A
JP2022189028A JP2021097359A JP2021097359A JP2022189028A JP 2022189028 A JP2022189028 A JP 2022189028A JP 2021097359 A JP2021097359 A JP 2021097359A JP 2021097359 A JP2021097359 A JP 2021097359A JP 2022189028 A JP2022189028 A JP 2022189028A
Authority
JP
Japan
Prior art keywords
electrodes
electrode
insulating substrate
resistor
coat layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021097359A
Other languages
English (en)
Inventor
直人 岡
Naoto Oka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koa Corp
Original Assignee
Koa Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koa Corp filed Critical Koa Corp
Priority to JP2021097359A priority Critical patent/JP2022189028A/ja
Priority to TW111116399A priority patent/TWI801227B/zh
Priority to US17/752,200 priority patent/US11657932B2/en
Priority to CN202210640729.XA priority patent/CN115472360A/zh
Publication of JP2022189028A publication Critical patent/JP2022189028A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C1/00Details
    • H01C1/02Housing; Enclosing; Embedding; Filling the housing or enclosure
    • H01C1/028Housing; Enclosing; Embedding; Filling the housing or enclosure the resistive element being embedded in insulation with outer enclosing sheath
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C1/00Details
    • H01C1/14Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/003Thick film resistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C1/00Details
    • H01C1/02Housing; Enclosing; Embedding; Filling the housing or enclosure
    • H01C1/032Housing; Enclosing; Embedding; Filling the housing or enclosure plural layers surrounding the resistive element
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C1/00Details
    • H01C1/14Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H01C1/142Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals or tapping points being coated on the resistive element
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C10/00Adjustable resistors
    • H01C10/005Surface mountable, e.g. chip trimmer potentiometer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/006Apparatus or processes specially adapted for manufacturing resistors adapted for manufacturing resistor chips

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Non-Adjustable Resistors (AREA)
  • Thermistors And Varistors (AREA)
  • Details Of Resistors (AREA)

Abstract

【課題】小型化に好適なチップ部品を提供する。【解決手段】チップ抵抗器は、直方体形状の絶縁基板1と、絶縁基板1の表面上に長手方向に沿って形成された帯状の抵抗体2と、抵抗体2の表面における長手方向両端部に形成された一対の表電極3と、これら抵抗体2と表電極3を含めて絶縁基板1の表面全体を覆う絶縁性の保護層4と、抵抗体2と表電極3および保護層4の各端面に接続するように絶縁基板1の長手方向両端部に形成された一対の端面電極5と、これら端面電極5の表面に被着された一対の外部電極6とを備えており、表電極3の断面形状が端面側を最大高さとする略三角形であると共に、端面電極5の端面形状が略正方形となっている。【選択図】図3

Description

本発明は、チップ抵抗器に代表される面実装タイプのチップ部品に関する。
チップ部品の一例であるチップ抵抗器は、直方体形状の絶縁基板と、絶縁基板の表面に所定間隔を存して対向配置された一対の表電極と、対をなす表電極どうしを橋絡する抵抗体と、抵抗体を覆う絶縁性の保護膜と、絶縁基板の裏面に所定間隔を存して対向配置された一対の裏電極と、表電極と裏電極を橋絡するように絶縁基板の両端部に形成された一対の端面電極とを備えて構成されており、端面電極の外表面はめっき処理により形成された外部電極で覆われている。
このように構成されたチップ抵抗器は、回路基板に設けられたランド上に半田ペーストを塗布した後、裏電極を下向きにした状態で外部電極をランド上に搭載し、この状態で半田ペーストを溶融・固化することによって回路基板上に面実装されるようになっている。
ここで、ランドに半田接合される外部電極と内部の端面電極は、通常、チップ抵抗器の両側面を除く3面(上面と端面および下面)に露出するようコ字状に形成されている。一方、特許文献1に開示されているように、端面電極を絶縁基板の両端部にキャップ状に形成することで、回路基板上に4面(上面と下面および両側面)いずれの姿勢でも搭載できるようにしたチップ抵抗器も知られている。
特開2017-45861号公報
特許文献1に記載されたチップ抵抗器は、抵抗体の両端部に接続する表電極を絶縁基板の短辺側と両長辺側の各端面から露出させ、これら3面から露出する表電極の端面にキャップ状の端面電極を接続することにより、表電極と端面電極との接続信頼性を高めるようにしている。しかしながら、チップ抵抗器に代表されるチップ部品の小型化は近年ますます促進されており、例えば、チップ抵抗器の外形寸法が0201サイズ(長辺0.250mm、短辺0.125mm)まで小型化されると、表電極と端面電極との接触面積が著しく減じられてしまい、抵抗体と表電極に対する端面電極の接続信頼性が低下してしまうという問題が発生する。
本発明は、このような従来技術の実情に鑑みてなされたもので、その目的は、小型化に好適なチップ部品を提供することにある。
上記の目的を達成するために、本発明のチップ部品は、直方体形状の絶縁基板と、前記絶縁基板の主面上に長手方向に沿って形成された帯状の導電膜と、前記導電膜の表面における長手方向両端部に形成された一対の電極と、前記導電膜と前記両電極を含めて前記絶縁基板の主面全体を覆う絶縁性の保護層と、前記絶縁基板の長手方向両端部に設けられ、前記導電膜と前記電極および前記保護膜の各端面に接続する一対のキャップ状の端面電極と、を備え、前記電極の断面形状が端面側を最大高さとする略三角形であると共に、前記端面電極の端面形状が略正方形である、ことを特徴としている。
このように構成されたチップ部品では、機能素子である導電膜が絶縁基板上に帯状に形成されていると共に、導電膜上に形成された電極の断面形状が端面側を最大高さとする略三角形となっているため、チップ部品の外形寸法が小型化された場合でも、キャップ状の端面電極を導電膜と電極の端面に確実に接続させることができる。また、導電膜と電極を含めた絶縁基板の主面全体を覆うように保護層が形成されており、この保護膜の端部を覆う端面電極の端面形状が略正方形となっているため、超小型で平面性に優れた略性四角柱状のチップ部品を実現することができる。
上記構成のチップ部品において、導電膜はジャンパーチップのように抵抗値がほぼゼロオームの導電体であっても良いが、導電膜が抵抗体であるチップ抵抗器の場合、保護層は、抵抗体を覆うガラスコート層と、このガラスコート層を覆う樹脂コート層とで構成されていることが好ましい。
この場合において、ガラスコート層の膜厚が電極の最大高さ寸法よりも薄く設定されていると、ガラスコート層の両端部から一対の電極が露出するため、チップ抵抗器の製造途中で抵抗体にトリミング溝を形成して抵抗値を調整する際に、一対の電極にプローブを当接させて抵抗体の抵抗値を測定しながら、ガラスコート層の上からレーザー光を照射して抵抗体にトリミング溝を形成することができる。
また、上記構成のチップ部品において、電極は少なくとも絶縁基板における長手方向の端面で端面電極と接続していれば良いが、電極が、絶縁基板における長手方向の端面と、該端面に隣接する両側面の計3面で端面電極に接続していると、電極と端面電極の接続信頼性がより高まって好ましい。
本発明によれば、端面電極の導電膜と電極に対する接続信頼性を確保した上で、チップ部品の外形寸法を小型化することができる。
本発明の実施形態に係るチップ抵抗器の斜視図である。 図1のチップ抵抗器を上から見た平面図である。 図2のIII-III線に沿う断面図である。 図3のA部詳細図である。 図2のV-V線に沿う断面図である。 該チップ抵抗器の製造工程を示す平面図である。 該チップ抵抗器の製造工程を示す断面図である。
以下、発明の実施の形態について図面を参照して説明する。
図1は実施形態に係るチップ抵抗器の斜視図、図2は図1のチップ抵抗器を上から見た平面図、図3は図2のIII-III線に沿う断面図、図4は図3のA部詳細図、図5は図2のV-V線に沿う断面図である。
図1~図5に示すように、本実施形態に係るチップ抵抗器は、直方体形状の絶縁基板1と、絶縁基板1の表面上に長手方向に沿って帯状に形成された抵抗体2と、抵抗体2の表面における長手方向両端部に形成された一対の表電極3と、抵抗体2と表電極3を含めて絶縁基板1の表面全体を覆う絶縁性の保護層4と、抵抗体2と表電極3および保護層4の各端面に接続するように絶縁基板1の長手方向両端部に形成された一対の端面電極5と、これら端面電極5の表面に被着された一対の外部電極6と、によって主に構成されている。なお、以下の説明において、絶縁基板1の長手方向をX方向、このX方向に直交する絶縁基板1の短手方向をY方向とする。
絶縁基板1はアルミナを主成分とするセラミックス基板であり、この絶縁基板1は後述する大判基板を格子状に延びる1次分割予想ラインと2次分割予想ラインに沿ってダイシングすることにより多数個取りされたものである。
抵抗体2は、絶縁基板1の表面に酸化ルテニウム等の抵抗ペーストをスクリーン印刷して乾燥・焼成させたものであり、この抵抗体2の長手方向の両端部は絶縁基板1のX方向両端面から露出している。なお、図示省略されているが、抵抗体2には抵抗値を調整するためのトリミング溝が形成されている。
一対の表電極3は、抵抗体2の上からAg系ペーストをスクリーン印刷して乾燥・焼成させたものであり、これら表電極3は抵抗体2の長手方向両端部に重なる位置に形成されている。図3および図4から明らかなように、表電極3の断面形状は絶縁基板1のX方向の端面側を最大高さとする略三角形となっている。なお、表電極3は、絶縁基板1におけるX方向の端面から露出するだけでなく、絶縁基板1におけるY方向の両端面からも露出している。
保護層4は、抵抗体2を覆うガラスコート層7と、ガラスコート層7を覆う樹脂コート層8との2層構造からなる。ガラスコート層7は、抵抗体2の上からガラスペーストをスクリーン印刷して乾燥・焼成させたものであり、このガラスコート層7は抵抗体2を覆って絶縁基板1におけるY方向の両端面から露出している。なお、ガラスコート層7の膜厚は表電極3の最大高さ寸法よりも薄く設定されており、ガラスコート層7は絶縁基板1のX方向両端部から露出しておらず、このガラスコート層7のX方向両端部から表電極3の傾斜面が露出している。
樹脂コート層8は、ガラスコート層7の上からエポキシ系樹脂ペーストをスクリーン印刷して加熱硬化させたものであり、この樹脂コート層8は透明または半透明な樹脂材料などで形成されている。樹脂コート層8は、表電極3とガラスコート層7を含めて絶縁基板1の表面全体を覆うように形成されているため、図1に示すように、樹脂コート層8のY方向両端部は、ガラスコート層7と共に絶縁基板1の両側面から露出している。
一対の端面電極5は、AgペーストやCuペーストをディップ塗布して加熱硬化させたものである。これら端面電極5は、絶縁基板1のX方向両端面から樹脂コート層8の上面と絶縁基板1の下面および両側面を覆うようにキャップ状に形成されている。これにより、端面電極5は、抵抗体2のX方向の端面と接続されていると共に、絶縁基板1の3端面から露出する表電極3と接続されている。なお、端面電極5が形成される前のチップ素体の外観形状は略正四角柱となっており、このような形状のチップ素体の長手方向両端部にキャップ状の端面電極5が形成されている。すなわち、絶縁基板1は幅寸法(Y方向の長さ)に比べて厚み寸法(図1における高さ方向の長さ)が短い直方体形状であるが、この絶縁基板1の表面全体を覆うように所定厚の保護層4(ガラスコート層7と樹脂コート層8)が積層されることにより、幅寸法と厚み寸法を等しくする正四角柱状のチップ素体が構成されるようになっている。
図示省略されているが、一対の端面電極5は外部電極によって覆われており、これら外部電極は端面電極5の表面にNi,Sn等を電解メッキして形成されたものである。
次に、上記の如く構成されたチップ抵抗器の製造方法について、図6と図7を参照しながら説明する。なお、図6は該チップ抵抗器の製造工程を示す平面図、図7は該チップ抵抗器の製造工程を示す断面図である。
まず、絶縁基板1が多数個取りされるセラミックスからなる大判基板10Aを準備する。この大判基板10Aに1次分割溝や2次分割溝は形成されていないが、大判基板10Aを後工程で多数のチップ素体に個片化する際のダイシング位置として、大判基板10Aには1次分割予想ラインL1と2次分割予想ラインL2が設定されている。すなわち、図6において、大判基板10Aの左右方向をX方向、上下方向をY方向とすると、大判基板10Aには、Y方向に延びる1次分割予想ラインL1とX方向に延びる2次分割予想ラインL2とが格子状に設定されており、これら両分割予想ラインL1,L2によって区切られたマス目の1つ1つが1個分のチップ形成領域となる。
そして、このような大判基板10Aの表面に酸化ルテニウム等の抵抗体ペーストをスクリーン印刷して乾燥・焼成することにより、図6(a)と図7(a)に示すように、2次分割予想ラインL2で挟まれた領域内に1次分割予想ラインL1を跨いでX方向へ帯状に延びる複数本の抵抗体2を形成する(抵抗体形成工程)。なお、図6は大判基板10Aを平面的に見た状態を示し、図7は図6中の1個分のチップ形成領域を抵抗体2の長手方向に沿って断面した状態を示している。
次に、大判基板10Aの表面にAg系ペーストを印刷して乾燥・焼成することにより、図6(b)と図7(b)に示すように、各抵抗体2上における1次分割予想ラインL1に重なる位置に、X方向に所定間隔を存して対向する複数の表電極3を形成する(表電極形成工程)。これら表電極3は、比較的厚膜(4μm以上)の矩形状に印刷されており、ペーストの粘性によって中央部からX方向の両端部に向かって徐々に膜厚が薄くなる形状となる。
次に、ガラスペーストをスクリーン印刷して乾燥・焼成することにより、図6(c)と図7(c)に示すように、一対の表電極3間に露出する抵抗体2を覆う透明なガラスコート層7を形成する(ガラスコート層形成工程)。このガラスコート層7は、2次分割予想ラインL2を跨いで抵抗体2の長手方向と交差するY方向へ帯状に延びるよう形成される。
次に、ガラスコート層7の両端部から露出する一対の表電極3に測定用のプローブ(不図示)を接触させ、この状態で両表電極3間の抵抗体2の抵抗値を測定しながら、ガラスコート層7の上からレーザー光を照射することにより、抵抗体2に図示せぬトリミング溝を形成して抵抗値を調整する(抵抗値調整工程)。
次に、表電極3とガラスコート層7の上から白色顔料を添加したエポキシ系樹脂ペーストをスクリーン印刷して加熱硬化することにより、図6(d)と図7(d)に示すように、表電極3とガラスコート層7を含めて大判基板10Aのチップ形成領域全体を覆う半透明な樹脂コート層8を形成する(樹脂コート層形成工程)。これらガラスコート層7と樹脂コート層8により2層構造の保護層4が形成され、この保護層4は透明なガラスコート層7と半透明な樹脂コート層8との積層体であるため、保護層4を透して内部の表電極3と抵抗体2の位置を目視することが可能となる。
次に、大判基板10Aをセラミックス等の硬質材料からなる固定基材11に接着剤12を介して固定した後、大判基板10Aを1次分割予想ラインL1と2次分割予想ラインL2とに沿ってダイシングブレード13で切断することにより、図6(e)と図7(e)に示すように、大判基板10Aを貫通して固定基材11の途中まで達する平面視格子状の貫通スリット14を形成する(ダイシング工程)。その際、1次分割予想ラインL1に跨るように形成された表電極3は、1次分割予想ラインL1に沿うダイシングによって分断されるため、短寸に印刷形成された表電極3の断面形状は、1次分割予想ラインL1に沿う切断面を最大高さとする略三角形となる。また、抵抗体2からY方向に延出する表電極3の両端部は、2次分割予想ラインL2に沿うダイシングによって切断されるため、貫通スリット14の3面から表電極3の切断面が露出することになる。
そして、かかるダイシング工程では、大判基板10Aの表面全体を覆う保護層4を透して内部の表電極3と抵抗体2の位置を目視することができるため、ダイシングの位置(1次分割予想ラインL1と2次分割予想ラインL2)を正確に決定することができる。なお、1次分割予想ラインL1と2次分割予想ラインL2は大判基板10Aに対して設定される仮想線であり、前述したように大判基板10Aに分割予想ラインに対応する1次分割溝や2次分割溝は形成されていない。
次に、接着剤12を洗浄して固定基材11を大判基板10Aから剥離することにより、図6(f)と図7(f)に示すように、チップ抵抗器と外形をほぼ同じくする多数のチップ素体10Bを得る。
以後の工程は図示省略するが、次に、チップ素体10Bの端面にAgペーストやCuペースト等の導電ペーストをディップ塗布して加熱硬化することにより、チップ素体10Bの長手方向両端面から短手方向両端面の所定位置まで回り込むキャップ状の端面電極を形成する(端面電極形成工程)。その際、チップ素体10Bの外観形状は略正四角柱となっているため、チップ素体10Bの4面に回り込んだ端面電極は、保護層4の表面と残り3つのセラミックス面で全て同じ大きさの矩形状となる。
最後に、個々のチップ素体10Bに対してNi,Sn等の電解メッキを施すことにより、端面電極を被覆する外部電極を形成(外部電極形成工程)し、図1~図5に示すようなチップ抵抗器が完成する。
以上説明したように、本実施形態に係るチップ抵抗器では、機能素子である抵抗体2が絶縁基板1上に帯状に形成されていると共に、抵抗体2の両端部上に形成された表電極3の断面形状が端面側を最大高さとする略三角形となっているため、チップ抵抗器の外形寸法が小型化された場合でも、キャップ状の端面電極5を抵抗体2と表電極3の端面に確実に接続させることができる。また、抵抗体2と表電極3を含めた絶縁基板1の表面全体を覆うように保護層4が形成されており、この保護層4の端部を覆う端面電極5の端面形状が略正方形となっているため、超小型で平面性に優れた略性四角柱状のチップ部品を実現することができる。
また、本実施形態に係るチップ抵抗器では、ガラスコート層7と樹脂コート層8の2層構造からなる保護層4のうち、ガラスコート層7の膜厚を表電極3の最大高さ寸法よりも薄く設定することで、ガラスコート層7の両端部から一対の表電極3が露出する構成となっているため、抵抗体2の抵抗値を調整する抵抗値調整工程において、一対の表電極3にプローブを当接させて抵抗体2の抵抗値を測定しながら、ガラスコート層7の上からレーザー光を照射して抵抗体2にトリミング溝を形成することができる。
さらに、本実施形態に係るチップ抵抗器では、表電極3が絶縁基板1における長手方向の端面から露出しているだけでなく、絶縁基板1における短手方向の両端面からも表電極3が露出しており、これら3面で表電極3に端面電極5が接続しているため、表電極3と端面電極5の接続信頼性を高めることができる。
なお、上記の実施形態では、機能素子としての導電膜が抵抗体であるチップ抵抗器に本発明を適用したものについて説明したが、導電膜が抵抗体以外のもの、例えばジャンパーチップのように抵抗値がほぼゼロオームの導電体であっても良く、その場合、導電膜の抵抗値調整が不要であるため、保護層を樹脂コート層のみの単層構造にしても良い。
1 絶縁基板
2 抵抗体
3 表電極
4 保護層
5 端面電極
6 外部電極
7 ガラスコート層
8 樹脂コート層
10A 大判基板
10B チップ素体
11 固定基材
12 接着剤
13 ダイシングブレード
14 貫通スリット

Claims (4)

  1. 直方体形状の絶縁基板と、
    前記絶縁基板の主面上に長手方向に沿って形成された帯状の導電膜と、
    前記導電膜の表面における長手方向両端部に形成された一対の電極と、
    前記導電膜と前記両電極を含めて前記絶縁基板の主面全体を覆う絶縁性の保護層と、
    前記絶縁基板の長手方向両端部に設けられ、前記導電膜と前記電極および前記保護膜の各端面に接続する一対のキャップ状の端面電極と、
    を備え、
    前記電極の断面形状が端面側を最大高さとする略三角形であると共に、前記端面電極の端面形状が略正方形である、ことを特徴とするチップ部品。
  2. 前記導電膜が抵抗体であると共に、前記保護層が、前記抵抗体を覆うガラスコート層と、このガラスコート層を覆う樹脂コート層とで構成されている、ことを特徴とする請求項1に記載のチップ部品。
  3. 前記ガラスコート層の膜厚が前記電極の最大高さ寸法よりも薄い、ことを特徴とする請求項2に記載のチップ部品。
  4. 前記電極は、前記絶縁基板における長手方向の端面と、該端面に隣接する両側面の計3面で前記端面電極に接続している、ことを特徴とする請求項1~3のいずれか1項に記載のチップ部品。
JP2021097359A 2021-06-10 2021-06-10 チップ部品 Pending JP2022189028A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2021097359A JP2022189028A (ja) 2021-06-10 2021-06-10 チップ部品
TW111116399A TWI801227B (zh) 2021-06-10 2022-04-29 晶片零件
US17/752,200 US11657932B2 (en) 2021-06-10 2022-05-24 Chip component
CN202210640729.XA CN115472360A (zh) 2021-06-10 2022-06-07 晶片零件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021097359A JP2022189028A (ja) 2021-06-10 2021-06-10 チップ部品

Publications (1)

Publication Number Publication Date
JP2022189028A true JP2022189028A (ja) 2022-12-22

Family

ID=84363736

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021097359A Pending JP2022189028A (ja) 2021-06-10 2021-06-10 チップ部品

Country Status (4)

Country Link
US (1) US11657932B2 (ja)
JP (1) JP2022189028A (ja)
CN (1) CN115472360A (ja)
TW (1) TWI801227B (ja)

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5907274A (en) * 1996-09-11 1999-05-25 Matsushita Electric Industrial Co., Ltd. Chip resistor
JP4204029B2 (ja) * 2001-11-30 2009-01-07 ローム株式会社 チップ抵抗器
KR20030052196A (ko) * 2001-12-20 2003-06-26 삼성전기주식회사 박막 칩 저항기 및 그 제조방법
JP3967272B2 (ja) * 2003-02-25 2007-08-29 ローム株式会社 チップ抵抗器
JP4498433B2 (ja) * 2008-06-05 2010-07-07 北陸電気工業株式会社 チップ状電気部品及びその製造方法
JP6285096B2 (ja) * 2011-12-26 2018-02-28 ローム株式会社 チップ抵抗器、および、電子デバイス
US9620267B2 (en) * 2013-04-18 2017-04-11 Panasonic Intellectual Property Management Co., Ltd. Resistor and manufacturing method for same
US10134510B2 (en) * 2014-04-24 2018-11-20 Panasonic Intellectual Property Management Co., Ltd. Chip resistor and method for manufacturing same
JP2016192509A (ja) * 2015-03-31 2016-11-10 Koa株式会社 チップ抵抗器
JP6495724B2 (ja) * 2015-04-15 2019-04-03 Koa株式会社 チップ抵抗器およびその製造方法
JP6688025B2 (ja) 2015-08-26 2020-04-28 Koa株式会社 チップ抵抗器およびチップ抵抗器の製造方法
US10083781B2 (en) * 2015-10-30 2018-09-25 Vishay Dale Electronics, Llc Surface mount resistors and methods of manufacturing same
KR101771818B1 (ko) * 2015-12-18 2017-08-25 삼성전기주식회사 저항 소자, 그 제조방법 및 저항 소자 실장 기판
WO2018061961A1 (ja) * 2016-09-27 2018-04-05 パナソニックIpマネジメント株式会社 チップ抵抗器
US10438729B2 (en) * 2017-11-10 2019-10-08 Vishay Dale Electronics, Llc Resistor with upper surface heat dissipation
JP7217419B2 (ja) * 2017-11-27 2023-02-03 パナソニックIpマネジメント株式会社 抵抗器
JP2020129602A (ja) * 2019-02-08 2020-08-27 パナソニックIpマネジメント株式会社 抵抗器

Also Published As

Publication number Publication date
TW202249038A (zh) 2022-12-16
CN115472360A (zh) 2022-12-13
US11657932B2 (en) 2023-05-23
US20220399140A1 (en) 2022-12-15
TWI801227B (zh) 2023-05-01

Similar Documents

Publication Publication Date Title
JP4909077B2 (ja) チップ抵抗器
US20090108986A1 (en) Chip Resistor
JP2007073693A (ja) チップ抵抗器とのその製造方法
US8854175B2 (en) Chip resistor device and method for fabricating the same
JP2000306711A (ja) 多連チップ抵抗器およびその製造方法
US10276285B2 (en) Chip resistor
JP4745027B2 (ja) チップ抵抗器の製造方法
JP2022189028A (ja) チップ部品
JP6688025B2 (ja) チップ抵抗器およびチップ抵抗器の製造方法
TWI817476B (zh) 晶片電阻器及晶片電阻器之製造方法
JP3447728B2 (ja) チップ抵抗器
JP6629013B2 (ja) チップ抵抗器およびチップ抵抗器の製造方法
JP3353037B2 (ja) チップ抵抗器
JPH0963805A (ja) 角形チップ抵抗器
JP2022109674A (ja) チップ抵抗器およびその製造方法
JP2003272901A (ja) 厚膜抵抗器およびその製造方法
JP2021061311A (ja) チップ部品
JPH07142203A (ja) チップ抵抗器
JP5166685B2 (ja) チップ抵抗器とのその製造方法
JP2000306701A (ja) 多連チップ抵抗器およびその製造方法
JP3323156B2 (ja) チップ抵抗器
JPH09120904A (ja) チップ抵抗器
JPH10321402A (ja) 抵抗器およびその製造方法
JP2000299213A (ja) 多連チップ抵抗器およびその製造方法
JP2000294402A (ja) 多連チップ抵抗器およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240510