JP2000299213A - 多連チップ抵抗器およびその製造方法 - Google Patents

多連チップ抵抗器およびその製造方法

Info

Publication number
JP2000299213A
JP2000299213A JP11107896A JP10789699A JP2000299213A JP 2000299213 A JP2000299213 A JP 2000299213A JP 11107896 A JP11107896 A JP 11107896A JP 10789699 A JP10789699 A JP 10789699A JP 2000299213 A JP2000299213 A JP 2000299213A
Authority
JP
Japan
Prior art keywords
pairs
electrode layers
upper electrode
layers
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11107896A
Other languages
English (en)
Inventor
Masato Hashimoto
正人 橋本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP11107896A priority Critical patent/JP2000299213A/ja
Publication of JP2000299213A publication Critical patent/JP2000299213A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Apparatuses And Processes For Manufacturing Resistors (AREA)

Abstract

(57)【要約】 【課題】 実装基板に実装した際の実装面積に占めるは
んだ付け面積を低減できる多連チップ抵抗器を提供する
ことを目的とする。 【解決手段】 基板21の上面の両端部および両側面の
一部に設けられた複数対の第1の上面電極層22と、前
記複数対の第1の上面電極層22に電気的に接続される
ように設けられた複数対の第2の上面電極層23と、前
記複数対の第2の上面電極層23に電気的に接続される
ように設けられた複数の抵抗層24と、少なくとも前記
複数対の第2の上面電極層23の上面の一部に設けられ
た複数対の第3の上面電極層26と、少なくとも前記複
数対の第3の上面電極層26の上面の一部に設けられた
複数対の第4の上面電極層27と、少なくとも前記複数
の抵抗層24を覆うように設けられた保護層25とによ
り構成したものである。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、各種電子機器に使
用される多連チップ抵抗器およびその製造方法に関する
ものである。
【0002】
【従来の技術】近年、電子機器の小型化に伴い、回路基
板に使用される電子部品に対しても実装密度を上げるた
め、ますます小型化への要求が高まっている。抵抗器に
対しても、実装基板上の実装面積を縮小化するため、小
形の抵抗器への要求や独立抵抗素子が一つのユニットと
なっている多連チップ抵抗器への要求が高まってきてい
る。
【0003】従来の技術としては、実願平2−7943
0号(実開平4−38001号)のマイクロフィルムに
開示されたものが知られている。
【0004】以下、従来の多連チップ抵抗器およびその
製造方法について、図面を参照しながら説明する。
【0005】図14(a)および図14(b)は従来の
多連チップ抵抗器の斜視図および断面図である。
【0006】図14(a),(b)において、1は絶縁
基板で、この絶縁基板1の上面の両端部には二対の上面
電極層2が設けられている。3は二対の上面電極層2に
一部が重なるように設けられた2つの抵抗層である。4
は2つの抵抗層3の全体を覆うように設けられた保護層
である。5aは絶縁基板1の両側面に設けられた二対の
側面電極層である。5bは二対の上面電極層2および二
対の側面電極層5aの表面に設けられたニッケルめっき
とはんだめっきからなるめっき層である。
【0007】以上のように構成された従来の多連チップ
抵抗器について、次にその製造方法を図面を参照しなが
ら説明する。
【0008】図15(a),(b)〜16(a),
(b)は従来の多連チップ抵抗器の製造方法を示す工程
図である。
【0009】まず、図15(a)に従来の多連チップ抵
抗器を製造する場合のシート状の絶縁基板6aを示す。
このシート状の絶縁基板6aにはスルーホール7および
縦方向の分割溝8aおよび横方向の分割溝8bが形成さ
れている。
【0010】次に、図15(b)に示すように、シート
状の絶縁基板6aの上面に、複数対の上面電極層2を印
刷形成し、さらにそれぞれの複数の対の上面電極層2の
一部に重なるように複数の抵抗層3を印刷形成する。
【0011】次に、図16(a)に示すように、複数の
抵抗層3の全体を覆うように複数の保護層4を印刷形成
した後、横方向の分割溝8b(図15(a),(b)に
図示)に沿って分割し、短冊状の絶縁基板6bを得る。
【0012】次に、図16(b)に示すように、短冊状
の絶縁基板6bの側面部に側面電極層5aを塗着形成す
る。
【0013】その後、短冊状の絶縁基板6bを縦方向の
分割溝8aに沿って分割し、個片状の絶縁基板(図示せ
ず)を得る。
【0014】最後に、図14(a)に示すように上面電
極層2および側面電極層5aの表面にニッケルめっきを
施した後、はんだめっきを施すことにより、めっき層5
bを形成し、従来の多連チップ抵抗器を製造していた。
【0015】
【発明が解決しようとする課題】しかしながら、上記従
来の構成および製造方法による多連チップ抵抗器では、
実装基板にはんだ付けをした場合、図17(a)の実装
状態の断面図に示すように、側面電極層(図示せず)と
下面電極層(図示せず)の双方ではんだ付けされ、フィ
レット9が形成されるフィレット実装構造となるため、
図17(b)の実装状態の上面図に示すように、部品面
積10に加えて側面をはんだ付けする面積11が必要で
あり、これらを合わせた実装面積12が必要となる。し
かも、実装密度を向上させるため、部品外形寸法を小さ
くすればするほど、実装面積に対するはんだ付け面積の
占める割合が大きくなり、その結果、電子機器を小型化
するための実装密度を向上させることには限界が生ずる
という課題を有していた。
【0016】本発明は上記従来の課題を解決するもの
で、実装基板に実装した際の実装面積に占めるはんだ付
け面積を低減できる多連チップ抵抗器を提供することを
目的とするものである。
【0017】
【課題を解決するための手段】上記目的を達成するため
に本発明の多連チップ抵抗器は、基板と、前記基板の上
面の両端部および両側面の一部に設けられた複数対の第
1の上面電極層と、前記複数対の第1の上面電極層に電
気的に接続されるように設けられた複数対の第2の上面
電極層と、前記複数対の第2の上面電極層に電気的に接
続されるように設けられた複数の抵抗層と、少なくとも
前記複数対の第2の上面電極層の上面の一部に設けられ
た複数対の第3の上面電極層と、少なくとも前記複数対
の第3の上面電極層の上面の一部に設けられた複数対の
第4の上面電極層と、少なくとも前記複数の抵抗層を覆
うように設けられた保護層とを備えたもので、この構成
によれば、実装基板に実装した際の実装面積に占めるは
んだ付け面積を低減できる多連チップ抵抗器を提供する
ことができるものである。
【0018】
【発明の実施の形態】本発明の請求項1に記載の発明
は、基板と、前記基板の上面の両端部および両側面の一
部に設けられた複数対の第1の上面電極層と、前記複数
対の第1の上面電極層に電気的に接続されるように設け
られた複数対の第2の上面電極層と、前記複数対の第2
の上面電極層に電気的に接続されるように設けられた複
数の抵抗層と、少なくとも前記複数対の第2の上面電極
層の上面の一部に設けられた複数対の第3の上面電極層
と、少なくとも前記複数対の第3の上面電極層の上面の
一部に設けられた複数対の第4の上面電極層と、少なく
とも前記複数の抵抗層を覆うように設けられた保護層と
を備えたもので、この構成によれば、複数対の第1の上
面電極層を、基板の上面の両端部および両側面の一部に
設けているため、実装基板にはんだ付けにより実装した
場合には、基板の上面側の両端部と基板の両側面の一部
のみがはんだ付けされることになり、これにより、実装
基板に実装した際のはんだ付けのフィレットを形成する
ための面積を小さくすることができるため、実装基板上
のはんだ付け部を含む実装面積を低減させることができ
る多連チップ抵抗器を提供することができるという作用
を有するものである。
【0019】請求項2に記載の発明は、基板と、前記基
板の上面に設けられた複数対の第1の上面電極層と、前
記複数対の第1の上面電極層に電気的に接続されるよう
に設けられた複数の抵抗層と、少なくとも前記複数対の
第1の上面電極層の上面および前記基板の両側面の一部
に設けられた複数対の第2の上面電極層と、少なくとも
前記複数の抵抗層を覆うように設けられた保護層と、少
なくとも前記複数対の第1の上面電極層の上面の一部に
重なる複数対の第3の上面電極層と、少なくとも前記複
数対の第3の上面電極層の上部に設けられた複数対の第
4の上面電極層とを備えたもので、この構成によれば、
複数対の第2の上面電極層を、基板の上面に設けられた
複数対の第1の上面電極層の上面および前記基板の両側
面の一部に設けているため、実装基板にはんだ付けによ
り実装した場合には、基板の上面側の両端部と基板の両
側面の一部のみがはんだ付けされることになり、これに
より、実装基板に実装した際のはんだ付けのフィレット
を形成するための面積を小さくすることができるため、
実装基板上のはんだ付け部を含む実装面積を低減させる
ことができる多連チップ抵抗器を提供することができる
という作用を有するものである。
【0020】請求項3に記載の発明は、請求項1または
2に記載の少なくとも複数対の第2、第3、第4の上面
電極層を複数対のめっき層により覆うとともに、前記複
数対のめっき層と保護層を面一または前記複数対のめっ
き層が保護層より高くなるように構成したもので、この
構成によれば、実装基板のランドパターンとめっき層と
が近接することになるため、はんだ付け時のはんだ付け
不良を低減させることができるという作用を有するもの
である。
【0021】請求項4に記載の発明は、請求項1または
2記載の複数対の第1の上面電極層または第2の上面電
極層を金系の有機金属化合物を焼成して構成したもの
で、この構成によれば、基板の両側面の一部に設けられ
た複数対の第1の上面電極層または第2の上面電極層の
厚みを薄くすることができるため、シート状基板の分割
溝でシート状基板を分割する際に、分割面で前記基板の
両側面の一部に設けられた複数対の第1の上面電極層ま
たは第2の上面電極層をきれいに分断することができる
という作用を有するものである。
【0022】請求項5に記載の発明は、請求項1または
2に記載の複数対の第1の上面電極層または第2の上面
電極層を金系のスパッタまたはニッケル系のスパッタに
より形成したもので、この構成によれば、基板の両側面
の一部に設けられた複数対の第1の上面電極層または第
2の上面電極層の厚みを薄くすることができるため、シ
ート状基板の分割溝でシート状基板を分割する際に、分
割面で前記基板の両側面の一部に設けられた複数対の第
1の上面電極層または第2の上面電極層をきれいに分断
することができるという作用を有するものである。
【0023】請求項6に記載の発明は、複数対の第4の
上面電極層の稜線に丸みをもたせたもので、この構成に
よれば、複数対の第4の上面電極層の稜線に丸みをもた
せているため、稜線部分の面積を拡大することができ、
これにより、実装基板に実装した後に熱衝撃等の温度変
化が加わって、実装基板と基板の熱膨張係数の違いによ
り応力がはんだ層の稜線に発生したとしても、この応力
を緩和することができるため、実装後のはんだ付け信頼
性を向上させることができるという作用を有するもので
ある。
【0024】請求項7に記載の発明は、分割溝を有する
シート状基板の上面における分割溝の上面を跨ぐように
して前記分割溝内に電極ペーストを印刷することにより
複数対の第1の上面電極層を設ける工程と、前記複数対
の第1の上面電極層と電気的に接続されるように複数対
の第2の上面電極層を設ける工程と、前記複数対の第2
の上面電極層間を電気的に接続するように複数の抵抗層
を設ける工程と、少なくとも前記複数の抵抗層を覆うよ
うに保護層を設ける工程と、少なくとも前記複数対の第
2の上面電極層の上面の一部に重なるように複数対の第
3の上面電極層を設ける工程と、少なくとも前記複数対
の第3の上面電極層の上面の一部に重なるように複数対
の第4の上面電極層を設ける工程と、前記複数対の第4
の上面電極層を形成してなる前記シート状基板の分割溝
で前記シート状基板を短冊状基板に分割する工程と、前
記短冊状基板を個片に分割する工程とを備えたもので、
この製造方法によれば、個片に分割した際に、基板の上
面の両端部および両側面の一部に複数対の第1の上面電
極層が設けられているため、実装基板にはんだ付けによ
り実装した場合には、基板の上面の両端部と基板の両側
面の一部のみがはんだ付けされることになり、これによ
り、実装基板に実装した際のはんだ付けのフィレットを
形成するための面積を小さくすることができるため、実
装基板上のはんだ付け部を含む実装面積を低減させるこ
とができる多連チップ抵抗器を製造することができると
いう作用を有するものである。
【0025】請求項8に記載の発明は、分割溝を有する
シート状基板の上面における分割溝の上面を跨ぐように
して前記分割溝内にスパッタにより複数対の第1の上面
電極層を設ける工程と、前記複数対の第1の上面電極層
と電気的に接続されるように複数対の第2の上面電極層
を設ける工程と、前記複数対の第2の上面電極層間を電
気的に接続するように複数の抵抗層を設ける工程と、少
なくとも前記複数の抵抗層を覆うように保護層を設ける
工程と、少なくとも前記複数対の第2の上面電極層の上
面の一部に重なるように複数対の第3の上面電極層を設
ける工程と、少なくとも前記複数対の第3の上面電極層
の上面の一部に重なるように複数対の第4の上面電極層
を設ける工程と、前記複数対の第4の上面電極層を形成
してなる前記シート状基板の分割溝で前記シート状基板
を短冊状基板に分割する工程と、前記短冊状基板を個片
に分割する工程とを備えたもので、この製造方法によれ
ば、個片に分割した際に、基板の上面の両端部および両
側面の一部に複数対の第1の上面電極層が設けられてい
るため、実装基板にはんだ付けにより実装した場合に
は、基板の上面の両端部と基板の両側面の一部のみがは
んだ付けされることになり、これにより、実装基板に実
装した際のはんだ付けのフィレットを形成するための面
積を小さくすることができるため、実装基板上のはんだ
付け部を含む実装面積を低減させることができる多連チ
ップ抵抗器を製造することができるという作用を有する
ものである。
【0026】請求項9に記載の発明は、分割溝を有する
シート状基板の上面に分割溝の上面を跨がないようにし
て複数対の第1の上面電極層を設ける工程と、前記複数
対の第1の上面電極層間を電気的に接続するように複数
の抵抗層を設ける工程と、少なくとも前記抵抗層を覆う
ように保護層を設ける工程と、少なくとも前記複数対の
第1の上面電極層と電気的に接続されるように、シート
状基板の上面における分割溝の上面を跨ぐようにして前
記分割溝内にスパッタにより複数対の第2の上面電極層
を設ける工程と、少なくとも前記複数対の第1の上面電
極層の上面の一部に重なるように複数対の第3の上面電
極層を設ける工程と、少なくとも前記複数対の第3の上
面電極層の上面の一部に重なるように複数対の第4の上
面電極層を設ける工程と、前記複数対の第4の上面電極
層を形成してなる前記シート状基板の分割溝で前記シー
ト状基板を短冊状基板に分割する工程と、前記短冊状基
板を個片に分割する工程とを備えたもので、この製造方
法によれば、個片に分割した際に、基板の上面の両端部
および両側面の一部に複数対の第2の上面電極層が設け
られているため、実装基板にはんだ付けにより実装した
場合には、基板の上面の両端部と基板の両側面の一部の
みがはんだ付けされることになり、これにより、実装基
板に実装した際のはんだ付けのフィレットを形成するた
めの面積を小さくすることができるため、実装基板上の
はんだ付け部を含む実装面積を低減させることができる
多連チップ抵抗器を製造することができるという作用を
有するものである。
【0027】(実施の形態1)以下、本発明の実施の形
態1における多連チップ抵抗器およびその製造方法につ
いて、図面を参照しながら説明する。
【0028】図1は本発明の実施の形態1における多連
チップ抵抗器の断面図である。
【0029】図1において、21は96%のアルミナを
含有してなる基板である。22は基板21の上面の両端
部および両側面の一部に設けられ、かつ金系の有機金属
化合物を焼成してなる複数対の第1の上面電極層であ
り、基板21の側面に位置する第1の上面電極層22の
面積は、基板21の側面の面積の半分以下となってい
る。23は前記複数対の第1の上面電極層22に電気的
に接続されるように設けられた銀系の導電粉体にガラス
を含有してなる複数対の第2の上面電極層である。24
は前記複数対の第2の上面電極層23に電気的に接続さ
れるように設けられた酸化ルテニウムを主成分とする複
数の抵抗層である。25は少なくとも前記複数の抵抗層
24の上面を覆うように設けられたガラスを主成分とす
る保護層である。26は少なくとも前記複数対の第2の
上面電極層23の上面の一部に設けられた銀系の導電粉
体にガラスを含有してなる複数対の第3の上面電極層で
ある。27は少なくとも前記複数対の第3の上面電極層
26の上面の一部に設けられた銀系の導電粉体にガラス
を含有してなる複数対の第4の上面電極層で、この複数
対の第4の上面電極層27の稜線には丸みをもたせてい
る。28,29は必要に応じてはんだ付け時の信頼性等
を確保するために前記複数対の第1、第2、第3、第4
の上面電極層22,23,26,27を覆うように設け
られた複数対のニッケルめっき層、はんだめっき層であ
る。
【0030】以上のように構成された本発明の実施の形
態1における多連チップ抵抗器について、次にその製造
方法を図面を参照しながら説明する。
【0031】図2(a)〜(c)、図3(a)〜(c)
および図4(a)〜(c)は本発明の実施の形態1にお
ける多連チップ抵抗器の製造方法を示す工程図である。
【0032】まず、図2(a)に示すように、表面に後
工程で短冊状および個片状に分割するために設けた複数
の縦方向および横方向の分割溝30,31を有する耐熱
性および絶縁性に優れた96%のアルミナを含有してな
るシート状基板32の横方向の分割溝31を跨ぐように
前記横方向の分割溝31内に金系の有機金属化合物を含
有してなる電極ペーストを流し込んで印刷することによ
り、シート状基板32の上面に複数対の第1の上面電極
層22を形成する。次にこの第1の上面電極層22を安
定な膜にするために約850℃の温度で焼成を行う。こ
のとき、前記電極ペーストは横方向の分割溝31内に入
り込むため、分割溝31の奥まで第1の上面電極層22
が形成される。また前記分割溝30,31のシート状基
板32の厚みに対する深さは、製造工程での取り扱い時
に割れないように、一般的にシート状基板32の厚みの
半分以下になるように形成されている。
【0033】次に、図2(b)に示すように、複数対の
第1の上面電極層22と電気的に接続されるように、銀
系の導電粉体とガラスを含有してなる電極ペーストを印
刷し、複数対の第2の上面電極層23を形成する。次に
この第2の上面電極層23を安定な膜とするために約8
50℃の温度で焼成を行う。
【0034】次に、図2(c)に示すように、複数対の
第2の上面電極層23と電気的に接続されるように、酸
化ルテニウムを主成分とする抵抗ペーストを印刷し、複
数の抵抗層24を形成する。次にこの抵抗層24を安定
な膜とするために約850℃の温度で焼成を行う。
【0035】次に、図3(a)に示すように、抵抗層2
4の抵抗値を所定の値に修正するために、YAGレーザ
ーでトリミング溝33を施してトリミングを行う。この
とき、抵抗値測定用のトリミングプローブは、第2の上
面電極層23上にセットしてトリミングを行う。
【0036】次に、図3(b)に示すように、抵抗値修
正済みの抵抗層24を保護するためにガラスを主成分と
するペーストを印刷し、保護層25を形成する。この場
合、横方向に並ぶ複数の抵抗層24を縦方向の分割溝3
0を跨いで連続して覆うように保護層25の印刷パター
ンを形成してもよい。次にこの保護層25を安定な膜と
するために約600℃の温度で焼成を行う。
【0037】次に、図3(c)に示すように、複数対の
第1の上面電極層22および第2の上面電極層23の上
面の一部に横方向の分割溝31を跨がないように銀系の
導電粉体とガラスを含有してなる電極ペーストを印刷す
ることにより、複数対の第3の上面電極層26を形成す
る。
【0038】次に、図4(a)に示すように、複数対の
第3の上面電極層26の上面の一部に横方向の分割溝3
1を跨がないように銀系の導電粉体とガラスを含有して
なる電極ペーストを印刷することにより、複数対の第4
の上面電極層27を形成する。次に前記第3の上面電極
層26および第4の上面電極層27を安定な膜とするた
めに約600℃の温度で焼成を行う。
【0039】次に、図4(b)に示すように、第1の上
面電極層22、第2の上面電極層23、抵抗層24、ト
リミング溝33、保護層25、第3の上面電極層26、
第4の上面電極層27を形成したシート状基板32を横
方向の分割溝31に沿って分割することにより、短冊状
基板34を得る。このとき、短冊状基板34の長手方向
の側面には、先に形成した第1の上面電極層22が横方
向の分割溝31の深さまで形成された状態になってい
る。
【0040】最後に、図4(c)に示すように、露出し
ている第1の上面電極層22、第2の上面電極層23、
第3の上面電極層26および第4の上面電極層27にめ
っきを施すための準備工程として、短冊状基板34を縦
方向の分割溝30に沿って分割することにより、個片状
基板35を得る。そして露出している第1の上面電極層
22、第2の上面電極層23、第3の上面電極層26お
よび第4の上面電極層27のはんだ付け時の電極食われ
を防止するとともに、はんだ付け時の信頼性を確保する
ために、電気めっきにより中間層となるニッケルめっき
層(図示せず)と、最外層となるはんだめっき層(図示
せず)を形成して、多連チップ抵抗器を製造するもので
ある。
【0041】以上のように構成、かつ製造された本発明
の実施の形態1における多連チップ抵抗器を実装基板に
はんだ付けする場合、図5(a)の実装状態の断面図に
示すように、保護層25を形成した面を下側にして実装
し、上面電極層(図示せず)と基板21の側面部分との
両方ではんだ付けされるが、側面電極の形成されている
面積が小さいため、わずかにフィレット36が形成され
るのみとなる。よって、図5(b)の実装状態の上面図
に示すように、部品面積37と側面をはんだ付けするた
めに必要となる面積38とを合わせた面積が実装面積3
9となる。1.0×1.0mmサイズの角チップ多連チッ
プ抵抗器で、従来構造の製品と実装面積を比較すると、
約20%の縮小化を図ることができた。
【0042】よって、本発明の実施の形態1における多
連チップ抵抗器の構成によれば、多連チップ抵抗器の側
面電極の面積が小さいため、実装基板上ではんだ付けの
フィレットを形成するための面積が小さくてすみ、実装
面積を縮小化することができるものである。
【0043】なお、上記本発明の実施の形態1におい
て、複数対のはんだめっき層29と保護層25とを面一
または複数対のはんだめっき層29が保護層25より高
くなるように構成すれば、はんだめっき層29と実装基
板のランドパターンとが近接して両者の隙間が生じにく
くなるため、はんだ付け時のはんだ付け不良を低減させ
ることができて実装品質をさらに向上させることができ
るものである。
【0044】また、本発明の実施の形態1において、第
2の上面電極層23、保護層25および第3の上面電極
層26および第4の上面電極層27を(表1)に示す組
み合わせとしたときには、(表1)に記載の他の特性を
向上させることができるものである。
【0045】
【表1】
【0046】そしてまた、本発明の実施の形態1におい
て、側面電極を形成しなかった場合は、実装面積をさら
に縮小化できるが、現状の電子機器の製造工程において
は、実装後のはんだ付け検査を画像認識により行ってい
るのが実状であり、したがって、側面電極を形成しない
場合、フィレットが全く形成されなくなるため、画像認
識による自動検査できなくなってしまうという不具合が
生ずることになる。
【0047】(実施の形態2)以下、本発明の実施の形
態2における多連チップ抵抗器およびその製造方法につ
いて、図面を参照しながら説明する。
【0048】図6は本発明の実施の形態2における多連
チップ抵抗器の断面図である。
【0049】図6において、41は96%のアルミナを
含有してなる基板である。42は基板41の上面の両端
部および両側面の一部に金系のスパッタにより設けられ
た複数対の第1の上面電極層であり、基板41の側面に
位置する第1の上面電極層42の面積は、基板41の側
面の面積の半分以下となっている。43は前記複数対の
第1の上面電極層42に電気的に接続されるように設け
られた銀系の導電粉体にガラスを含有してなる複数対の
第2の上面電極層である。44は前記複数対の第2の上
面電極層43に電気的に接続されるように設けられた酸
化ルテニウムを主成分とする複数の抵抗層である。45
は少なくとも前記複数の抵抗層44の上面に設けられた
ガラスを主成分とする保護層である。46は少なくとも
前記複数対の第2の上面電極層43の上面の一部に設け
られた銀系の導電粉体にガラスを含有してなる複数対の
第3の上面電極層である。47は少なくとも前記複数対
の第3の上面電極層46の上面の一部に設けられた銀系
の導電粉体にガラスを含有してなる複数対の第4の上面
電極層で、この複数対の第4の上面電極層47の稜線に
は丸みをもたせている。48,49は必要に応じてはん
だ付け時の信頼性等を確保するために前記複数対の第
1、第2、第3、第4の上面電極層42,43,46,
47を覆うように設けられた複数対のニッケルめっき
層、はんだめっき層である。
【0050】以上のように構成された本発明の実施の形
態2における多連チップ抵抗器について、次にその製造
方法を図面を参照しながら説明する。
【0051】図7(a)〜(c)、図8(a)〜(c)
および図9(a)〜(c)は本発明の実施の形態2にお
ける多連チップ抵抗器の製造方法を示す工程図である。
【0052】まず、図7(a)に示すように、表面に後
工程で短冊状および個片状に分割するために設けた複数
の縦方向および横方向の分割溝50,51を有する耐熱
性および絶縁性に優れた96%のアルミナを含有してな
るシート状基板52の上面全体にスパッタ工法により金
を着膜し、そしてLSI等で一般的に行われているフォ
トリソ法により、所望の電極パターンとした複数対の第
1の上面電極層42を形成する。次にこの第1の上面電
極層42を安定な膜にするために、約300〜400℃
の温度で熱処理を行う。このとき、第1の上面電極層4
2は横方向の分割溝51に入り込み分割溝51の奥まで
形成される。また前記分割溝50,51のシート状基板
52の厚みに対する深さは、製造工程での取り扱い時に
割れないように、一般的にシート状基板52の厚みの半
分以下になるように形成されている。
【0053】次に、図7(b)に示すように、複数対の
第1の上面電極層42と電気的に接続されるように、銀
系の導電粉体とガラスを含有してなる電極ペーストを印
刷し、複数対の第2の上面電極層43を形成する。次に
この第2の上面電極層43を安定な膜とするために約8
50℃の温度で焼成を行う。
【0054】次に、図7(c)に示すように、複数対の
第2の上面電極層43と電気的に接続されるように、酸
化ルテニウムを主成分とする抵抗ペーストを印刷し、複
数の抵抗層44を形成する。次にこの抵抗層44を安定
な膜とするために約850℃の温度で焼成を行う。
【0055】次に、図8(a)に示すように、抵抗層4
4の抵抗値を所定の値に修正するために、YAGレーザ
ーでトリミング溝53を施してトリミングを行う。この
とき、抵抗値測定用のトリミングプローブは、第2の上
面電極層43上にセットしてトリミングを行う。
【0056】次に、図8(b)に示すように、抵抗値修
正済みの抵抗層44を保護するためにガラスを主成分と
するペーストを印刷し、保護層45を形成する。この場
合、横方向に並ぶ複数の抵抗層44を縦方向の分割溝5
0を跨いで連続して覆うように保護層45の印刷パター
ンを形成してもよい。次にこの保護層45を安定な膜と
するために約600℃の温度で焼成を行う。
【0057】次に、図8(c)に示すように、複数対の
第1の上面電極層42および第2の上面電極層43の上
面の一部に横方向の分割溝51を跨がないように銀系の
導電粉体とガラスを含有してなる電極ペーストを印刷す
ることにより、複数対の第3の上面電極層46を形成す
る。
【0058】次に、図9(a)に示すように、複数対の
第3の上面電極層46の上面の一部に横方向の分割溝5
1を跨がないように銀系の導電粉体とガラスを含有して
なる電極ペーストを印刷することにより、複数対の第4
の上面電極層47を形成する。次に前記第3の上面電極
層46および第4の上面電極層47を安定な膜とするた
めに約600℃の温度で焼成を行う。
【0059】次に、図9(b)に示すように、第1の上
面電極層42、第2の上面電極層43、抵抗層44、ト
リミング溝53、保護層45、第3の上面電極層46、
第4の上面電極層47を形成したシート状基板52を横
方向の分割溝51に沿って分割することにより、短冊状
基板54を得る。このとき、短冊状基板54の長手方向
の側面には、先に形成した第1の上面電極層42が横方
向の分割溝51の深さまで形成された状態になってい
る。
【0060】最後に、図9(c)に示すように、露出し
ている第1の上面電極層42、第2の上面電極層43、
第3の上面電極層46および第4の上面電極層47にめ
っきを施すための準備工程として、短冊状基板54を縦
方向の分割溝50に沿って分割することにより、個片状
基板55を得る。そして露出している第1の上面電極層
42、第2の上面電極層43、第3の上面電極層46お
よび第4の上面電極層47のはんだ付け時の電極食われ
を防止するとともに、はんだ付け時の信頼性を確保する
ために、電気めっきにより中間層となるニッケルめっき
層(図示せず)と、最外層となるはんだめっき層(図示
せず)を形成して、多連チップ抵抗器を製造するもので
ある。
【0061】以上のように構成、かつ製造された本発明
の実施の形態2における多連チップ抵抗器を実装基板に
はんだ付けした場合の効果については、前述した本発明
の実施の形態1と同じであるため、その説明は省略す
る。
【0062】また本発明の実施の形態2において、第1
の上面電極層42、第2の上面電極層43、抵抗層4
4、保護層45、第3の上面電極層46および第4の上
面電極層47を(表2)に示す組み合わせとしたときに
は、(表2)に記載の他の特性を向上させることができ
るものである。
【0063】
【表2】
【0064】そしてまた、本発明の実施の形態2におい
て、側面電極を形成しなかった場合は、実装面積をさら
に縮小化できるが、現状の電子機器の製造工程において
は、実装後のはんだ付け検査を画像認識により行ってい
るのが実状であり、したがって、側面電極を形成しない
場合、フィレットが全く形成されなくなるため、画像認
識による自動検査ができなくなってしまうという不具合
が生ずることになる。
【0065】(実施の形態3)以下、本発明の実施の形
態3における多連チップ抵抗器およびその製造方法につ
いて、図面を参照しながら説明する。
【0066】図10は本発明の実施の形態3における多
連チップ抵抗器の断面図である。
【0067】図10において、61は96%のアルミナ
を含有してなる基板である。62は基板61の上面の両
端部に設けられた銀系の導電粉体にガラスを含有してな
る複数対の第1の上面電極層である。63は前記複数対
の第1の上面電極層62に電気的に接続されるように設
けられた酸化ルテニウムを主成分とする複数の抵抗層で
ある。64は少なくとも前記複数の抵抗層63上面に設
けられたガラスを主成分とする保護層である。65は少
なくとも前記複数対の第1の上面電極層62の上面およ
び前記基板61の両側面の一部に金系のスパッタにより
設けられた複数対の第2の上面電極層であり、基板61
の側面に位置する第2の上面電極層65の面積は、基板
61の側面の面積の半分以下となっている。66は前記
複数対の第1の上面電極層62および第2の上面電極層
65の上面の一部に重なるように設けられた銀系の導電
粉体にガラスを含有してなる複数対の第3の上面電極層
である。67は少なくとも前記複数対の第3の上面電極
層66の上面の一部に重なるように設けられた銀系の導
電粉体にガラスを含有してなる複数対の第4の上面電極
層で、この複数対の第4の上面電極層67の稜線には丸
みをもたせている。68,69は必要に応じてはんだ付
け時の信頼性等を確保するために前記複数対の第2、第
3、第4の上面電極層65,66,67を覆うように設
けられた複数対のニッケルめっき層、はんだめっき層で
ある。
【0068】以上のように構成された本発明の実施の形
態3における多連チップ抵抗器について、次にその製造
方法を図面を参照しながら説明する。
【0069】図11(a)〜(c)、図12(a)〜
(c)および図13(a)〜(c)は本発明の実施の形
態3における多連チップ抵抗器の製造方法を示す工程図
である。
【0070】まず、図11(a)に示すように、表面に
後工程で短冊状および個片状に分割するために設けた複
数の縦方向および横方向の分割溝70,71を有する耐
熱性および絶縁性に優れた96%のアルミナを含有して
なるシート状基板72の上面に、横方向の分割溝71を
跨がないようにして銀系の導電粉体とガラスを含有して
なる電極ペーストを印刷することにより、複数対の第1
の上面電極層62を形成する。
【0071】次に、図11(b)に示すように、複数対
の第1の上面電極層62と電気的に接続されるように、
酸化ルテニウムを主成分とする抵抗ペーストを印刷し、
複数の抵抗層63を形成する。次にこの抵抗層63を安
定な膜とするために約850℃の温度で焼成を行う。
【0072】次に、図11(c)に示すように、抵抗層
63の抵抗値を所定の値に修正するために、YAGレー
ザーでトリミング溝73を施してトリミングを行う。こ
のとき、抵抗値測定用のトリミングプローブは、第1の
上面電極層62上にセットしてトリミングを行う。
【0073】次に、図12(a)に示すように、抵抗値
修正済みの抵抗層63を保護するためにガラスを主成分
とするペーストを印刷し、保護層64を形成する。この
場合、横方向に並ぶ複数の抵抗層63を縦方向の分割溝
70を跨いで連続して覆うように保護層64の印刷パタ
ーンを形成してもよい。次にこの保護層64を安定な膜
とするために約600℃の温度で焼成を行う。
【0074】次に、図12(b)に示すように、基板6
1の上面全体に樹脂からなるレジスト材料を塗布し、か
つフォトリソ工法により前記レジスト材料に所望の第2
の上面電極層65の成膜パターンの穴を形成する。さら
に、基板61の上面全体にスパッタ工法により金を着膜
し、所望の第2の上面電極層65の成膜パターンを除く
部分のレジスト材料を取り除く。この工程により第2の
上面電極層65を形成する。このとき、第2の上面電極
層65は横方向の分割溝71に入り込み分割溝71の奥
まで形成される。また前記分割溝70,71のシート状
基板72の厚みに対する深さは、製造工程での取り扱い
時に割れないように、一般的にシート状基板72の厚み
の半分以下になるように形成されている。
【0075】次に、図12(c)に示すように、複数対
の第1の上面電極層62と第2の上面電極層65の上面
の一部に重なるように、銀系の導電粉体とガラスを含有
する電極ペーストを印刷し、複数対の第3の上面電極層
66を形成する。
【0076】次に、図13(a)に示すように、複数対
の第3の上面電極層66の上面の一部に重なるように、
銀系の導電粉体とガラスを含有する電極ペーストを印刷
し、複数対の第4の上面電極層67を形成する。次に前
記第3の上面電極層66および第4の上面電極層67を
安定な膜とするために約850℃の温度で焼成を行う。
【0077】次に、図13(b)に示すように、第1の
上面電極層62、第2の上面電極層65、第3の上面電
極層66、第4の上面電極層67、抵抗層63、トリミ
ング溝73、保護層64を形成したシート状基板72を
横方向の分割溝71に沿って分割することにより、短冊
状基板74を得る。このとき、短冊状基板74の長手方
向の側面には、先に形成した第2の上面電極層65が横
方向の分割溝71の深さまで形成された状態になってい
る。
【0078】最後に、図13(c)に示すように、露出
している第2の上面電極層65、第3の上面電極層66
および第4の上面電極層67にめっきを施すための準備
工程として、短冊状基板74を縦方向の分割溝70に沿
って分割することにより、個片状基板75を得る。そし
て露出している第2の上面電極層65、第3の上面電極
層66および第4の上面電極層67のはんだ付け時の電
極食われを防止するとともに、はんだ付け時の信頼性を
確保するために、電気めっきにより中間層となるニッケ
ルめっき層(図示せず)と、最外層となるはんだめっき
層(図示せず)を形成して、多連チップ抵抗器を製造す
るものである。
【0079】以上のように構成、かつ製造された本発明
の実施の形態3における多連チップ抵抗器を実装基板に
はんだ付けした場合の効果については、前述した本発明
の実施の形態1と同じであるため、その説明は省略す
る。
【0080】また本発明の実施の形態3において、第1
の上面電極層62、抵抗層63、保護層64、第2の上
面電極層65、第3の上面電極層66および第4の上面
電極層67を(表3)に示す組み合わせとしたときに
は、(表3)に記載の他の特性を向上させることができ
るものである。
【0081】
【表3】
【0082】また、本発明の実施の形態3において、側
面電極を形成しなかった場合は、実装面積をさらに縮小
化できるが、現状の電子機器の製造工程においては、実
装後のはんだ付け検査を画像認識により行っているのが
実状であり、したがって、側面電極を形成しない場合、
フィレットが全く形成されなくなるため、画像認識によ
る自動検査ができなくなってしまうという不具合が生ず
ることになる。
【0083】なお、上記本発明の実施の形態1,2にお
いては、複数対の第1の上面電極層22,42を金系の
有機金属化合物を焼成して構成するか、または金系のス
パッタにより形成し、そして本発明の実施の形態3にお
いては、複数対の第2の上面電極層65を金系のスパッ
タにより形成したものについて説明したが、これ以外に
ニッケル系のスパッタにより形成しても良いもので、こ
れらの構成においては、基板21,41の両側面の一部
に設けられた複数対の第1の上面電極層22,42また
は基板61の両側面の一部に設けられた複数対の第2の
上面電極層65の厚みを薄くすることができるため、シ
ート状基板の分割溝でシート状基板を分割する際に、分
割面で前記基板21,41の両側面の一部に設けられた
複数対の第1の上面電極層22,42または基板61の
両側面の一部に設けられた複数対の第2の上面電極層6
5をきれいに分断することができるという効果を有する
ものである。
【0084】
【発明の効果】以上のように本発明の多連チップ抵抗器
は、基板と、前記基板の上面の両端部および両側面の一
部に設けられた複数対の第1の上面電極層と、前記複数
対の第1の上面電極層に電気的に接続されるように設け
られた複数対の第2の上面電極層と、前記複数対の第2
の上面電極層に電気的に接続されるように設けられた複
数の抵抗層と、少なくとも前記複数対の第2の上面電極
層の上面の一部に設けられた複数対の第3の上面電極層
と、少なくとも前記複数対の第3の上面電極層の上面の
一部に設けられた複数対の第4の上面電極層と、少なく
とも前記複数の抵抗層を覆うように設けられた保護層と
を備えたもので、この構成によれば、複数対の第1の上
面電極層を、基板の上面の両端部および両側面の一部に
設けているため、実装基板にはんだ付けにより実装した
場合には、基板の上面側の両端部と基板の両側面との一
部のみがはんだ付けされることになり、これにより、実
装基板に実装した際のはんだ付けのフィレットを形成す
るための面積を小さくすることができるため、実装基板
上のはんだ付け部を含む実装面積を低減させることがで
きる多連チップ抵抗器を提供することができるという効
果を有するものである。
【図面の簡単な説明】
【図1】本発明の実施の形態1における多連チップ抵抗
器の断面図
【図2】(a)〜(c)同多連チップ抵抗器の製造方法
を示す工程図
【図3】(a)〜(c)同多連チップ抵抗器の製造方法
を示す工程図
【図4】(a)〜(c)同多連チップ抵抗器の製造方法
を示す工程図
【図5】(a)同多連チップ抵抗器を実装した状態の断
面図(b)同多連チップ抵抗器を実装した状態の上面図
【図6】本発明の実施の形態2における多連チップ抵抗
器の断面図
【図7】(a)〜(c)同多連チップ抵抗器の製造方法
を示す工程図
【図8】(a)〜(c)同多連チップ抵抗器の製造方法
を示す工程図
【図9】(a)〜(c)同多連チップ抵抗器の製造方法
を示す工程図
【図10】本発明の実施の形態3における多連チップ抵
抗器の断面図
【図11】(a)〜(c)同多連チップ抵抗器の製造方
法を示す工程図
【図12】(a)〜(c)同多連チップ抵抗器の製造方
法を示す工程図
【図13】(a)〜(c)同多連チップ抵抗器の製造方
法を示す工程図
【図14】(a)従来の多連チップ抵抗器の斜視図
(b)同多連チップ抵抗器の断面図
【図15】(a),(b)同多連チップ抵抗器の製造方
法を示す工程図
【図16】(a),(b)同多連チップ抵抗器の製造方
法を示す工程図
【図17】(a)同多連チップ抵抗器を実装した状態の
断面図 (b)同多連チップ抵抗器を実装した状態の上面図
【符号の説明】
21,41,61 基板 22,42,62 第1の上面電極層 23,43,65 第2の上面電極層 24,44,63 抵抗層 25,45,64 保護層 26,46,66 第3の上面電極層 27,47,67 第4の上面電極層 28,48,68 ニッケルめっき層 29,49,69 はんだめっき層 30,50,70 縦方向の分割溝 31,51,71 横方向の分割溝 32,52,72 シート状基板 34,54,74 短冊状基板

Claims (9)

    【特許請求の範囲】
  1. 【請求項1】 基板と、前記基板の上面の両端部および
    両側面の一部に設けられた複数対の第1の上面電極層
    と、前記複数対の第1の上面電極層に電気的に接続され
    るように設けられた複数対の第2の上面電極層と、前記
    複数対の第2の上面電極層に電気的に接続されるように
    設けられた複数の抵抗層と、少なくとも前記複数対の第
    2の上面電極層の上面の一部に設けられた複数対の第3
    の上面電極層と、少なくとも前記複数対の第3の上面電
    極層の上面の一部に設けられた複数対の第4の上面電極
    層と、少なくとも前記複数の抵抗層を覆うように設けら
    れた保護層とを備えた多連チップ抵抗器。
  2. 【請求項2】 基板と、前記基板の上面に設けられた複
    数対の第1の上面電極層と、前記複数対の第1の上面電
    極層に電気的に接続されるように設けられた複数の抵抗
    層と、少なくとも前記複数対の第1の上面電極層の上面
    および前記基板の両側面の一部に設けられた複数対の第
    2の上面電極層と、少なくとも前記複数の抵抗層を覆う
    ように設けられた保護層と、少なくとも前記複数対の第
    1の上面電極層の上面の一部に重なる複数対の第3の上
    面電極層と、少なくとも前記複数対の第3の上面電極層
    の上部に設けられた複数対の第4の上面電極層とを備え
    た多連チップ抵抗器。
  3. 【請求項3】 少なくとも複数対の第2、第3、第4の
    上面電極層を複数対のめっき層により覆うとともに、前
    記複数対のめっき層と保護層を面一または前記複数対の
    めっき層が保護層より高くなるように構成した請求項1
    または2記載の多連チップ抵抗器。
  4. 【請求項4】 複数対の第1の上面電極層または第2の
    上面電極層を金系の有機金属化合物を焼成して構成した
    請求項1または2記載の多連チップ抵抗器。
  5. 【請求項5】 複数対の第1の上面電極層または第2の
    上面電極層を金系のスパッタまたはニッケル系のスパッ
    タにより形成した請求項1または2記載の多連チップ抵
    抗器。
  6. 【請求項6】 複数対の第4の上面電極層の稜線に丸み
    をもたせた請求項1または2記載の多連チップ抵抗器。
  7. 【請求項7】 分割溝を有するシート状基板の上面にお
    ける分割溝の上面を跨ぐようにして前記分割溝内に電極
    ペーストを印刷することにより複数対の第1の上面電極
    層を設ける工程と、前記複数対の第1の上面電極層と電
    気的に接続されるように複数対の第2の上面電極層を設
    ける工程と、前記複数対の第2の上面電極層間を電気的
    に接続するように複数の抵抗層を設ける工程と、少なく
    とも前記複数の抵抗層を覆うように保護層を設ける工程
    と、少なくとも前記複数対の第2の上面電極層の上面の
    一部に重なるように複数対の第3の上面電極層を設ける
    工程と、少なくとも前記複数対の第3の上面電極層の上
    面の一部に重なるように複数対の第4の上面電極層を設
    ける工程と、前記複数対の第4の上面電極層を形成して
    なる前記シート状基板の分割溝で前記シート状基板を短
    冊状基板に分割する工程と、前記短冊状基板を個片に分
    割する工程とを備えた多連チップ抵抗器の製造方法。
  8. 【請求項8】 分割溝を有するシート状基板の上面にお
    ける分割溝の上面を跨ぐようにして前記分割溝内にスパ
    ッタにより複数対の第1の上面電極層を設ける工程と、
    前記複数対の第1の上面電極層と電気的に接続されるよ
    うに複数対の第2の上面電極層を設ける工程と、前記複
    数対の第2の上面電極層間を電気的に接続するように複
    数の抵抗層を設ける工程と、少なくとも前記複数の抵抗
    層を覆うように保護層を設ける工程と、少なくとも前記
    複数対の第2の上面電極層の上面の一部に重なるように
    複数対の第3の上面電極層を設ける工程と、少なくとも
    前記複数対の第3の上面電極層の上面の一部に重なるよ
    うに複数対の第4の上面電極層を設ける工程と、前記複
    数対の第4の上面電極層を形成してなる前記シート状基
    板の分割溝で前記シート状基板を短冊状基板に分割する
    工程と、前記短冊状基板を個片に分割する工程とを備え
    た多連チップ抵抗器の製造方法。
  9. 【請求項9】 分割溝を有するシート状基板の上面に分
    割溝の上面を跨がないようにして複数対の第1の上面電
    極層を設ける工程と、前記複数対の第1の上面電極層間
    を電気的に接続するように複数の抵抗層を設ける工程
    と、少なくとも前記抵抗層を覆うように保護層を設ける
    工程と、少なくとも前記複数対の第1の上面電極層と電
    気的に接続されるように、シート状基板の上面における
    分割溝の上面を跨ぐようにして前記分割溝内にスパッタ
    により複数対の第2の上面電極層を設ける工程と、少な
    くとも前記複数対の第1の上面電極層の上面の一部に重
    なるように複数対の第3の上面電極層を設ける工程と、
    少なくとも前記複数対の第3の上面電極層の上面の一部
    に重なるように複数対の第4の上面電極層を設ける工程
    と、前記複数対の第4の上面電極層を形成してなる前記
    シート状基板の分割溝で前記シート状基板を短冊状基板
    に分割する工程と、前記短冊状基板を個片に分割する工
    程とを備えた多連チップ抵抗器の製造方法。
JP11107896A 1999-04-15 1999-04-15 多連チップ抵抗器およびその製造方法 Pending JP2000299213A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11107896A JP2000299213A (ja) 1999-04-15 1999-04-15 多連チップ抵抗器およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11107896A JP2000299213A (ja) 1999-04-15 1999-04-15 多連チップ抵抗器およびその製造方法

Publications (1)

Publication Number Publication Date
JP2000299213A true JP2000299213A (ja) 2000-10-24

Family

ID=14470826

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11107896A Pending JP2000299213A (ja) 1999-04-15 1999-04-15 多連チップ抵抗器およびその製造方法

Country Status (1)

Country Link
JP (1) JP2000299213A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009088368A (ja) * 2007-10-02 2009-04-23 Kamaya Denki Kk 低抵抗チップ抵抗器の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009088368A (ja) * 2007-10-02 2009-04-23 Kamaya Denki Kk 低抵抗チップ抵抗器の製造方法

Similar Documents

Publication Publication Date Title
US7782173B2 (en) Chip resistor
US7782174B2 (en) Chip resistor
TW424245B (en) Resistor and its manufacturing method
JP2002270409A (ja) チップ型抵抗器の製造方法、およびチップ型抵抗器
JP2000306711A (ja) 多連チップ抵抗器およびその製造方法
JP2001143903A (ja) 抵抗器およびその製造方法
JP2000299213A (ja) 多連チップ抵抗器およびその製造方法
JP4081873B2 (ja) 抵抗器およびその製造方法
JP2000340413A5 (ja)
JP3134067B2 (ja) 低抵抗チップ抵抗器及びその製造方法
JP2000306701A (ja) 多連チップ抵抗器およびその製造方法
JP2000138102A (ja) 抵抗器およびその製造方法
JP2000294402A (ja) 多連チップ抵抗器およびその製造方法
JP2000340413A (ja) 多連チップ抵抗器およびその製造方法
JPH10321404A (ja) 抵抗器およびその製造方法
JPH0963805A (ja) 角形チップ抵抗器
JP3772270B2 (ja) 小型電子部品の製造方法およびチップ抵抗器
JP2000306712A (ja) 多連チップ抵抗器およびその製造方法
JP3353037B2 (ja) チップ抵抗器
JP3767084B2 (ja) 抵抗器の製造方法
JPH1126203A (ja) 抵抗器およびその製造方法
JPH0513201A (ja) 角形チツプ抵抗器
JP2003272901A (ja) 厚膜抵抗器およびその製造方法
JP3116579B2 (ja) 角形チップ抵抗器およびその製造方法
JPH11204303A (ja) 抵抗器およびその製造方法