JP2002270409A - チップ型抵抗器の製造方法、およびチップ型抵抗器 - Google Patents
チップ型抵抗器の製造方法、およびチップ型抵抗器Info
- Publication number
- JP2002270409A JP2002270409A JP2001066291A JP2001066291A JP2002270409A JP 2002270409 A JP2002270409 A JP 2002270409A JP 2001066291 A JP2001066291 A JP 2001066291A JP 2001066291 A JP2001066291 A JP 2001066291A JP 2002270409 A JP2002270409 A JP 2002270409A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- resistor
- electrode
- manufacturing
- thick
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/006—Apparatus or processes specially adapted for manufacturing resistors adapted for manufacturing resistor chips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C1/00—Details
- H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
- H01C1/148—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals embracing or surrounding the resistive element
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/28—Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals
- H01C17/281—Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals by thick film techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/003—Thick film resistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Details Of Resistors (AREA)
- Non-Adjustable Resistors (AREA)
Abstract
を防止することのできるチップ型抵抗器の製造方法を提
供する。 【解決手段】 平板状の集合基板11の上面において、
矩形状に区画された複数の領域12および各領域12の
間に設けられた余剰部分13に対し、この余剰部分13
を介して隣り合う領域12を繋ぐように上面電極3を形
成する工程と、各領域12において上面電極3同士を繋
げるように抵抗体6を形成する工程と、集合基板11
を、余剰部分13を切断箇所として、各領域12ごとに
縦横に切断する工程とを含み、上面電極3を形成する工
程では、領域12においてその境界から内側の所定部位
に形成される厚肉部31と、余剰部分13を介して隣り
合う厚肉部31に挟まれつつ余剰部分13を覆うように
形成される薄肉部32とから構成されるように上面電極
3を形成する。
Description
ト配線基板に対して表面実装が可能なチップ型抵抗器の
製造方法、およびチップ型抵抗器に関する。
度を向上させる目的で、種々の電子部品が表面実装可能
なチップ型に置き換えられつつある。上記チップ型電子
部品の代表的なものとしては、図13に示すようなチッ
プ型抵抗器21が挙げられる。
とえばアルミナセラミックからなる基板22と、その基
板22の上面22aに形成された第1上面電極23と、
基板22の両側面22bに形成された側面電極24と、
基板22の下面22cに形成された下面電極25と、基
板22の上面22aに第1上面電極23同士を繋げるよ
うに形成された抵抗体26と、抵抗体26を保護するた
めの第1オーバコート層27と、この第1オーバコート
層27の上面に形成された第2オーバコート層29と、
第1上面電極23の上面に形成された第2上面電極28
とを備えている。
4に示す製造工程によって製造される。すなわち、この
製造工程による製造方法では、図15に示すように、グ
リーンシートが所定の大きさに切断され焼成されてなる
アルミナセラミック製の集合基板11が用いられる。こ
の集合基板11においては、矩形状に区画された複数の
領域12が最終的にチップ型抵抗器21となる部分とさ
れる。なお、図中13,14は、集合基板11が縦横に
切断される際に切除される余剰部分を示し、たとえば切
断の際に用いられるブレードの幅に応じて設定されてい
る。
て、電極用ペーストを印刷焼成することにより下面電極
25および第1上面電極23を形成する(S1,S
2)。この場合、第1上面電極23は、図16に示すよ
うに、各領域12の両端部近傍にそれぞれ形成されると
ともに、余剰部分13を介して横方向に隣り合う領域1
2間において繋がれて形成される。すなわち、第1上面
電極23は、余剰部分13上にも形成される。次に、図
17に示すように、各領域12において第1上面電極2
3同士を掛け渡すように、抵抗体ペーストを印刷焼成す
ることによって抵抗体26を形成する(S3)。続い
て、上記抵抗体26の上面を覆うように第1オーバコー
ト層27(図13参照)を形成する(S4)。
設定する。具体的には、図18に示すように、抵抗体6
に対してレーザ加工等によるトリミングを施すことによ
ってトリミング溝30を形成する(S5)。続いて、ト
リミングによって生じる切り屑等を取り除くために洗浄
を行う(S6)。乾燥後、図19に示すように、第1オ
ーバコート層27の上面を覆うように第2オーバコート
層29を形成する(S7)。そして、図20に示すよう
に、第2オーバコート層29同士の間から外部に露出し
ていた第1上面電極23を覆うように、樹脂銀からなる
第2上面電極28を形成する(S8)。
切断線L1に沿って縦方向にダイシングし(S9)、細
幅帯状の中間基板材(図示せず)を得る。次に、この細
幅帯状の中間基板材の切断面である側面に対して電極ペ
ーストを印刷焼成して側面電極24を形成した後(S1
0)、中間基板材を図21に示す切断線L2に沿って横
方向にダイシングする(S11)。そして、露出した各
電極24,25,28に対してニッケルめっきおよび半
田めっきを施し(S12)、最終的にチップ型抵抗器2
1を得る(図13参照)。
造工程において、集合基板11を縦方向にダイシングす
るとき、図22に示すように、基板22の上面22a両
端部において、第2上面電極28がはね上がるように形
成され、そのはね上がり部分が第2オーバコート層29
より高くなることがある。詳細には、集合基板11の余
剰部分13において、層状になっている第1上面電極2
3および第2上面電極28は、ブレード(図示せず)に
よって切断されるが、第1上面電極23は、たとえば銀
等の金属からなるため、それ自身の展性によって切断方
向に延びるように変形して、その切断部分に多少はねが
生じる。一方、第2上面電極28は、その切除部分が、
本来ならばたとえば切り屑となって飛び散ってしまう
が、上記第1上面電極23のはねにより、ブレードとの
接触が阻止され、そのまま、上方へ押し上げられる。そ
のため、第2上面電極28には、図22に示したよう
に、はね上がりが生じる。
はね上がりがあると、その後のチップ型抵抗器21の取
り扱いが困難となる。たとえば、チップ型抵抗器21を
梱包する工程においてテーピング処理する場合に、チッ
プ型抵抗器21のはね上がり部分がテーピング装置等に
よってこすられて、第2上面電極28の上面に形成され
ている半田めっき層が消失してしまうといった問題点が
ある。また、上記のようなチップ型抵抗器1のはね上が
りがあると、外観上、好ましくない。
板11が縦方向に切断された後、側面電極24となる電
極ペーストが基板22の上面22a両端部に多少かぶる
ように印刷焼成される。しかし、基板22の上面22a
両端部において、第2上面電極28がはね上がるように
形成されたままの状態で側面電極4が形成されると、側
面電極24と第1上面電極23または第2上面電極28
との接触状態が不安定となるといった問題点がある。ま
た、その後、基板22の上面22a両端部がはね上がっ
たままの状態でたとえばニッケルめっきや半田めっきが
行われるが、この場合も半田が良好に第2上面電極28
に付着しにくいといったことがある。なお、上記した電
極のはね上がりによる問題点は、第2上面電極28が形
成されない場合において、第1上面電極23のみがはね
上がることによっても生じる。
出されたものであって、基板の上面端部における電極の
はね上がりを防止することのできるチップ型抵抗器の製
造方法を提供することを、その課題とする。
は、次の技術的手段を講じている。
チップ型抵抗器の製造方法は、平板状の集合基板の上面
において、矩形状に区画された複数の領域および各領域
の間に設けられた余剰部分に対し、この余剰部分を介し
て上記隣り合う領域を繋ぐように上面電極を形成する工
程と、上記各領域において上記上面電極同士を繋げるよ
うに抵抗体を形成する工程と、上記集合基板を、上記余
剰部分を切断箇所として、上記各領域ごとに縦横に切断
する工程とを含み、上記上面電極を形成する工程では、
上記領域においてその境界から内側の所定部位に形成さ
れる厚肉部と、上記余剰部分を介して隣り合う上記厚肉
部に挟まれつつ上記余剰部分を覆うように形成される薄
肉部とから構成されるように上記上面電極を形成するこ
とを特徴としている。具体的には、上記薄肉部は、その
厚みが0.1〜3μmに設定されて形成される。
は、領域においてその境界から内側の所定部位に形成さ
れる一方、薄肉部は、余剰部分を介して隣り合う厚肉部
に挟まれつつその余剰部分の上面において厚肉部より薄
く形成される。従来の製造方法では、集合基板を切断す
る際、その切断箇所において上面電極にはねが生じるこ
とがあったが、本願発明では、切断箇所としての余剰部
分に形成される薄肉部の厚みが薄く設定されているた
め、上面電極におけるはねの発生を防止することができ
る。なお、薄肉部の厚みは、たとえば0.1〜3μmに
設定され、この値は本願発明者らによる実験によって、
上面電極にはねを生じさせない厚みとして求められたも
のである。このように、上面電極にはねが生じない結
果、基板の上面をほぼ平滑にすることができ、このチッ
プ型抵抗器の取り扱いが容易なものとなる。たとえば、
従来のようにテーピング処理時において半田めっき層が
こすられて消失するといったこともなく、外観上好まし
くかつ品質的に良好な信頼性の高いチップ型抵抗器を提
供することができる。
上記厚肉部は、その厚みが5〜25μmに設定されて形
成される。すなわち、たとえば厚肉部の厚みを薄肉部の
それとほぼ同等とした場合、厚肉部と接する抵抗体の電
気的抵抗特性に影響を及ぼすことがある。そのため、本
願発明では、厚肉部の厚みを、薄肉部より比較的厚く形
成することにより、抵抗体の電気的抵抗特性を維持する
ことができる。
ば、上記上面電極を形成する工程では、上記厚肉部およ
び上記薄肉部は、所定の電極用ペーストをそれぞれ印刷
し乾燥させた後、同時に焼成することにより形成され
る。また、上記厚肉部および上記薄肉部は、同じ電極用
ペーストを用いて形成されてもよい。このように、厚肉
部および薄肉部の形成において、電極用ペーストをそれ
ぞれ印刷し乾燥させた後、同時に焼成するようにすれ
ば、製造時間を短縮することができる。また、厚肉部お
よび薄肉部が同じ電極用ペーストを用いて形成されれ
ば、両者の接合状態を良好にすることができる。
によれば、上記抵抗体に対してトリミング溝が形成され
ることにより、抵抗値の調整を行う抵抗値調整工程を含
み、上記抵抗値調整工程では、上記厚肉部または上記薄
肉部の上面に測定具を接触させて抵抗値の計測を行う。
上記したように、薄肉部は、切断箇所の上面に形成され
るので、上面電極が実質的に広範囲にわたり外部に露出
することになり、抵抗体に対してトリミング溝を形成し
て抵抗値調整を行うとき、たとえば測定プローブの接触
点を十分に確保することができる。そのため、抵抗値調
整を容易に行うことができる。
チップ型抵抗器は、上記第1の側面によって提供される
製造方法によって製造されたことを特徴としている。こ
の構成によれば、第1の側面に係る製造方法によって、
本願のチップ型抵抗器を容易に得ることができ、その結
果として上記第1の側面における作用効果と同様の作用
効果を奏することができる。
付図面を参照して以下に行う詳細な説明によって、より
明らかとなろう。
形態を、添付図面を参照して具体的に説明する。なお、
以下の説明では、従来の技術の欄で説明した図14およ
び図15を再び参照する。
形成されるチップ型抵抗器の内部構造を示す断面図であ
る。このチップ型抵抗器1は、プリント配線基板(図示
せず)に対して表面実装が可能なように略直方体形状に
形成されている。なお、図1では、各電極(後述)の最
外面に形成されるニッケルめっき層および半田めっき層
が省略されている。
ナセラミックからなる基板2の上面2a両端部に第1上
面電極3を備えている。第1上面電極3は、たとえば金
あるいは銀等の金属からなり、基板2の側面2b上縁か
ら所定の間隔を隔てた所定部位に形成された厚肉部31
と、この厚肉部31に接しかつ厚肉部31より側面2b
側に形成された薄肉部32とによって構成されている。
薄肉部32は、厚肉部31よりその厚みが薄く形成され
ており、たとえば厚肉部31の厚みは5〜25μm程度
に、薄肉部32の厚みは0.1〜3μm程度にそれぞれ
設定されている。
いは銀からなり、かつ所定の厚みを有する側面電極4が
形成され、基板2の下面2c両端部に形成された下面電
極5と、基板2の両端下縁において導通接続されてい
る。
厚肉部31同士を繋げるように抵抗体6が形成されてい
る。抵抗体6は、所定の電気的抵抗特性を有する金属あ
るいは酸化金属からなり、たとえばレーザ加工によるト
リミングによってトリミング溝(図示せず)が形成され
ることにより、所期の抵抗値を有するように調整され
る。
7が形成されている。第1オーバコート層7は、たとえ
ばガラスからなり、上記したトリミングの際に抵抗体6
の表面を保護するために形成されたものである。
ーバコート層9が形成されている。この第2オーバコー
ト層9も、たとえばガラスからなり、上記したトリミン
グ後の第1オーバコート層7を保護するために形成され
たものである。
ート層9の一部を覆うように、第2上面電極8が形成さ
れている。第2上面電極8は、たとえば銀の粒子が樹脂
で固められた、いわゆる樹脂銀からなり、抵抗体6と直
接的に接触する第1上面電極3(厚肉部31)の電気的
特性を維持するために形成される。また、第2上面電極
8は、製作後のチップ型抵抗器1の取り扱いが容易なよ
うに、第2オーバコート層9の形成高さに対して略フラ
ットにするために形成される。第2上面電極8は、基板
2の両端上縁において、側面電極4と導通接続されてい
る。なお、第2上面電極8、側面電極4および下面電極
5のうち、外部に露出している部分には、図示しないニ
ッケルめっき層および半田めっき層が形成されている。
に示した製造工程に沿って製造される。すなわち、この
製造工程による製造方法では、図15に示したように、
たとえばアルミナセラミックからなる平板状の集合基板
11が用いられる。この集合基板11は、グリーンシー
トを、チップ型抵抗器1が多数個配列できる程度の所定
の大きさに切断しかつ焼成することによりなる。集合基
板11は、その表裏面(裏面は図示せず)が矩形状の領
域12に区画されており、この領域12がチップ型抵抗
器1となる部分とされる。また、集合基板11の横方向
において、隣り合う領域12の間にある面積の狭い部分
13は、後述するように、この集合基板11を縦方向に
切断するときに切除される余剰部分である。なお、この
集合基板11では、横方向において一列おきにチップ型
抵抗器1が作製される。図15に示す、チップ型抵抗器
1が製作されない部分14は、この集合基板11を横方
向に切断するときに切除される余剰部分である。
面の領域12内に図1に示した下面電極5を形成する
(S1)。この下面電極5の形成には、たとえばスクリ
ーン印刷の工法が用いられる。具体的には、微細な粒径
を有する金属(たとえば金あるいは銀)の粉末にガラス
粉末を添加して有機溶剤で分散させた電極用ペーストが
所定の箇所に印刷され、その後、乾燥、焼成される。
電極3を形成する(S2)。第1上面電極3の形成工程
では、厚肉部31および薄肉部32がそれぞれ別個に形
成され、まず、薄肉部32が形成される。薄肉部32
は、図2に示すように、余剰部分13を介して隣り合う
領域12の両端部を繋ぐように形成される。すなわち、
薄肉部32は、最終的に切除される余剰部分13上およ
び領域12の一部に形成される。また、薄肉部32は、
その厚みが、上述したように0.1〜3μm程度に設定
される。この薄肉部32の形成にも、たとえばスクリー
ン印刷の工法が用いられ、金あるいは銀およびガラスを
含む電極用ペーストが上記した所定箇所に印刷され、そ
の後、乾燥される。
成する。厚肉部31は、図3に示すように、矩形状の領
域12においてその境界から内側の所定部位に、薄肉部
32の端部と接するようにして形成される。すなわち、
厚肉部31は、横方向に隣り合う領域12の厚肉部31
とは繋がれないように、領域12内であって最終的に切
除される余剰部分13から所定の間隔を隔てた部位に形
成される。また、厚肉部31は、その厚みが上述したよ
うに5〜25μm程度に設定され、薄肉部32に比べ多
少厚めに形成される。この薄肉部32の形成にも、たと
えばスクリーン印刷の工法が用いられ、金あるいは銀お
よびガラスを含む電極用ペーストを所定の箇所に印刷
し、乾燥させる。
32の電極用ペーストを、同時に、焼成炉においてたと
えば870℃で30分間焼成し、厚肉部31および薄肉
部32を形成する。このように、厚肉部31および薄肉
部32の電極用ペーストを同時に焼成すれば、製造時間
を短縮することができるといった利点がある。
製造方法によって形成された第1上面電極23の構成と
は異なり、領域12内に形成される厚肉部31と、主に
余剰部分13上に形成される薄肉部32とからなり、薄
肉部32は、その厚みが厚肉部31の厚みより充分薄く
なるように形成される。
らによる実験により求められたものである。すなわち、
集合基板11を切断したときに生じる第1上面電極23
のはねは(図22参照)、その厚みを所定の値にまで薄
くすれば抑えることができ、具体的には、薄肉部32の
厚みを0.1〜3μm程度、好ましくは2μm程度にす
れば、はねを抑制することができる。
比べ厚く設定されているが、厚肉部31は、抵抗体6と
接するため、たとえば、厚肉部31を薄肉部32と同等
な厚みにすると、抵抗体6の電気的抵抗特性に影響を及
ぼす可能性がある。そのため、厚肉部31は、抵抗体6
の電気的抵抗特性に影響を及ぼさない程度の厚みに形成
され、具体的には、5〜25μm程度、好ましくは10
μm程度とされている。
ペーストの材料に依存することが本願発明者らの実験に
より求められている。すなわち、第1上面電極23は、
導電物質とガラス成分とをペースト状にしたものを印刷
焼成することにより形成されるが、上記ガラス成分の配
合量が増えれば比抵抗の値が上がり、上記第1上面電極
23のはねを抑えることができる。ただし、上記ガラス
成分の配合量を極端に増大させると、電極としての機能
を果たせなくなることもある。よって、本実施形態の薄
肉部32は、はねの発生が抑制されかつ電極としての機
能を有するよう考慮された電極用ペーストを用いて形成
されている。
本的に同じ材料の電極ペーストを用いて形成されること
が望ましい。このようにすれば、厚肉部31および薄肉
部32の接合状態を良好にすることができる。また、厚
肉部31は、抵抗体6の電気的抵抗特性に影響を及ぼさ
ないこと、薄肉部32は、集合基板11の切断時にはね
を生じさせないことをそれぞれ条件として、異なる材料
からなる電極ペーストを用いるようにしてもよい。
では、その順序が入れ替えられてもよい。すなわち、先
に厚肉部31の電極用ペーストを印刷し、乾燥させ、続
いて薄肉部32の電極用ペーストを厚肉部31に接する
ようにして印刷し、乾燥させた後、同時に焼成するよう
にしてもよい。
においては、図4に示すように、薄肉部32を、余剰部
分13を介して隣り合う領域12を繋ぐようにして形成
し、その後、薄肉部32の両端部分に、電極用ペースト
を印刷して厚肉部31を形成するようにしてもよい。し
かしながら、この形成方法では、印刷ずれが生じると厚
肉部31が薄肉部32に対して適正に重なって形成され
ない可能性がある。また、厚肉部31が二重構造になる
ため、抵抗体6の電気的抵抗特性に影響を及ぼす可能性
もある。そのため、上述した形成方法がより好ましい。
いて厚肉部31同士を掛け渡すように、たとえばスクリ
ーン印刷の工法によって抵抗体6を形成する(S3)。
この場合、導電成分とガラスフリットとから構成される
抵抗体ペーストが、所定箇所に印刷焼成される。
に、第1オーバコート層7を形成する(S4)。第1オ
ーバコート層7は、ガラス成分を含んだ絶縁性ペースト
が印刷焼成されることによりなり、抵抗体6と平面視で
略同等の面積を有するように形成される。
器1の抵抗値を所期の値に設定するためにトリミングを
行う(S5)。具体的には、測定プローブ(図示せず)
を第1上面電極3(厚肉部31または薄肉部32)に接
触させて各抵抗体6の抵抗値を測定しながら、各抵抗体
6を第1オーバコート層7の上から、たとえばレーザ加
工によって切除する。この結果、抵抗体6および第1オ
ーバコート層7には、図6に示すように、略L字状のト
リミング溝15が形成される。このトリミングでは、上
記したように、薄肉部32が余剰部分13の上面に広が
って形成されているので、第1上面電極3が実質的に広
範囲にわたり外部に露出することになり、測定プローブ
の接触点の範囲を十分に確保することができる。そのた
め、抵抗値の計測を適正に実施することができる。
1全体に対して洗浄が行われ(S6)トリミングによっ
て生じた切り屑等が除去される。その後、図7に示すよ
うに、第2オーバコート層9を形成する(S7)。すな
わち、第2オーバコート層9は、集合基板11の縦方向
に並設された第1オーバコート層7の全上面を覆うよう
に形成される。第2オーバコート層9は、スクリーン印
刷の工法により絶縁性ペーストが印刷され、その後焼成
されることにより形成される。
を形成する(S8)。第2上面電極8は、集合基板11
の横方向に隣り合う領域12にそれぞれ形成された厚肉
部31同士を掛け渡すように形成される。すなわち、第
2上面電極8は、厚肉部31の一部および薄肉部32を
覆うように形成され、それらと互いに接触される。この
第2上面電極8もスクリーン印刷の工法によって形成さ
れ、電極ペーストとしては、微細な粒径を有する銀の粉
末にガラス粉末を添加して樹脂で分散させた、いわゆる
樹脂銀ペーストが用いられる。
(S9)。具体的には、図9に示す切断線L1に沿って
集合基板11を切断し、縦方向に延びた図10に示すよ
うな中間基板品16を得る。この切断には、図11およ
び図12に示すように、回転駆動可能な円板状のブレー
ド17が用いられ、このブレード17は、たとえば幅
0.1mm程度、直径50mm程度の大きさを有してい
る。
13)に形成されていた第1上面電極23の切断時に生
じるはねによって、第2上面電極28によるはね上がり
が生じていたが(図22参照)、本実施形態では、余剰
部分13において、薄肉部32を薄く設定して形成して
いるため、上記はね上がりの発生を確実に抑制すること
ができる。なお、第2上面電極8は、展性が比較的小さ
い樹脂銀によって構成されているため、そのはね上がり
が生じることはない。
に、それぞれ側面電極4を形成する(S10)。この場
合、側面電極4は、第2上面電極8を介して第1上面電
極3に確実に導通接続されるように、第2上面電極8に
対して多少覆いかぶさるようにして形成されることが望
ましい。本実施形態においては、基板2の上面2a端部
には、電極によるはね上がりがないため、側面電極4と
第2上面電極8とは良好に接することが可能となる。
切断線L2に沿って、横方向に切断され(S11)、角
型のチップ型抵抗器1の形状となる。次いで、第2上面
電極8、側面電極4、および下面電極5の露出した部分
に対して、ニッケルめっきおよび半田めっきが施される
ことにより(S12)、図示しないめっき層が形成さ
れ、図1に示すチップ型抵抗器1を得る。この場合、基
板2の上面2aは、略平滑に形成されているため、第2
上面電極8の露出部分に、上記めっきを良好に施すこと
ができる。
剰部分13に厚みの薄い薄肉部32が形成されることに
より、基板2の上面2a端部における電極のはね上がり
の発生を防止することができる。そのため、基板2の上
面2aを略平滑にすることができ、このチップ型抵抗器
1の取り扱いが容易なものとなる。すなわち、従来のよ
うにテーピング処理時において半田めっき層がこすられ
て消失するといったこともなく、品質的に良好な信頼性
の高いチップ型抵抗器1を提供することができる。
の形態に限定されるものではない。たとえば、第1上面
電極3の厚肉部31や薄肉部32の形状は、平面視で矩
形状に限らず他の形状に形成されていてもよく、また、
これらの材質も上記実施形態に限るものではない。
す断面図である。
合基板の一部拡大平面図、(b)は、(a)のII−II方向に
見る断面図である。
合基板の一部拡大平面図、(b)は、(a)のIII−III方向
に見る断面図である。
る。
合基板の一部拡大平面図、(b)は、(a)のIV−IV方向に
見る断面図である。
図である。
示す図である。
ある。
ある。
ある。
ある。
ある。
ある。
プ型抵抗器の内部構成を示す断面図である。
Claims (7)
- 【請求項1】 平板状の集合基板の上面において、矩形
状に区画された複数の領域および各領域の間に設けられ
た余剰部分に対し、この余剰部分を介して上記隣り合う
領域を繋ぐように上面電極を形成する工程と、 上記各領域において上記上面電極同士を繋げるように抵
抗体を形成する工程と、 上記集合基板を、上記余剰部分を切断箇所として、上記
各領域ごとに縦横に切断する工程とを含み、 上記上面電極を形成する工程では、上記領域においてそ
の境界から内側の所定部位に形成される厚肉部と、上記
余剰部分を介して隣り合う上記厚肉部に挟まれつつ上記
余剰部分を覆うように形成される薄肉部とから構成され
るように上記上面電極を形成することを特徴とする、チ
ップ型抵抗器の製造方法。 - 【請求項2】 上記薄肉部は、その厚みが0.1〜3μ
mに設定されて形成される、請求項1に記載のチップ型
抵抗器の製造方法。 - 【請求項3】 上記厚肉部は、その厚みが5〜25μm
に設定されて形成される、請求項1または2に記載のチ
ップ型抵抗器の製造方法。 - 【請求項4】 上記上面電極を形成する工程では、上記
厚肉部および上記薄肉部は、所定の電極用ペーストをそ
れぞれ印刷し乾燥させた後、同時に焼成することにより
形成される、請求項1ないし3のいずれかに記載のチッ
プ型抵抗器の製造方法。 - 【請求項5】 上記厚肉部および上記薄肉部は、同じ電
極用ペーストを用いて形成される、請求項4に記載のチ
ップ型抵抗器の製造方法。 - 【請求項6】 上記抵抗体に対してトリミング溝が形成
されることにより、抵抗値の調整を行う抵抗値調整工程
を含み、 上記抵抗値調整工程では、上記厚肉部または上記薄肉部
の上面に測定具を接触させて抵抗値の計測を行う、請求
項1ないし5のいずれかに記載のチップ型抵抗器の製造
方法。 - 【請求項7】 請求項1ないし6のいずれかに記載の製
造方法によって製造されることを特徴とする、チップ型
抵抗器。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001066291A JP3967553B2 (ja) | 2001-03-09 | 2001-03-09 | チップ型抵抗器の製造方法、およびチップ型抵抗器 |
US10/092,257 US6724295B2 (en) | 2001-03-09 | 2002-03-07 | Chip resistor with upper electrode having nonuniform thickness and method of making the resistor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001066291A JP3967553B2 (ja) | 2001-03-09 | 2001-03-09 | チップ型抵抗器の製造方法、およびチップ型抵抗器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002270409A true JP2002270409A (ja) | 2002-09-20 |
JP3967553B2 JP3967553B2 (ja) | 2007-08-29 |
Family
ID=18924802
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001066291A Expired - Fee Related JP3967553B2 (ja) | 2001-03-09 | 2001-03-09 | チップ型抵抗器の製造方法、およびチップ型抵抗器 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6724295B2 (ja) |
JP (1) | JP3967553B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007335488A (ja) * | 2006-06-13 | 2007-12-27 | Matsushita Electric Ind Co Ltd | チップ抵抗器の製造方法 |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10162276C5 (de) * | 2001-12-19 | 2019-03-14 | Watlow Electric Manufacturing Co. | Rohrförmiger Durchlauferhitzer und Heizplatte sowie Verfahren zu deren Herstellung |
JP3846312B2 (ja) * | 2002-01-15 | 2006-11-15 | 松下電器産業株式会社 | 多連チップ抵抗器の製造方法 |
AU2002324848A1 (en) * | 2002-09-03 | 2004-03-29 | Vishay Intertechnology, Inc. | Flip chip resistor and its manufacturing method |
JP3967272B2 (ja) * | 2003-02-25 | 2007-08-29 | ローム株式会社 | チップ抵抗器 |
JP2004259864A (ja) * | 2003-02-25 | 2004-09-16 | Rohm Co Ltd | チップ抵抗器 |
JP4358664B2 (ja) * | 2004-03-24 | 2009-11-04 | ローム株式会社 | チップ抵抗器およびその製造方法 |
JP3983264B2 (ja) * | 2005-09-27 | 2007-09-26 | 北陸電気工業株式会社 | チップ状電気部品の端子構造 |
JP5287154B2 (ja) * | 2007-11-08 | 2013-09-11 | パナソニック株式会社 | 回路保護素子およびその製造方法 |
IN2012DN01923A (ja) | 2009-09-04 | 2015-07-24 | Vishay Dale Electronics Inc | |
KR101537169B1 (ko) * | 2013-11-26 | 2015-07-22 | 스마트전자 주식회사 | 전류측정소자 어셈블리 |
US10083781B2 (en) | 2015-10-30 | 2018-09-25 | Vishay Dale Electronics, Llc | Surface mount resistors and methods of manufacturing same |
US10438729B2 (en) | 2017-11-10 | 2019-10-08 | Vishay Dale Electronics, Llc | Resistor with upper surface heat dissipation |
DE102018115205A1 (de) | 2018-06-25 | 2020-01-02 | Vishay Electronic Gmbh | Verfahren zur Herstellung einer Vielzahl von Widerstandsbaueinheiten |
CA3190079A1 (en) | 2020-08-20 | 2022-02-24 | Todd Wyatt | Resistors, current sense resistors, battery shunts, shunt resistors, and methods of making |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5379016A (en) * | 1993-06-03 | 1995-01-03 | E. I. Du Pont De Nemours And Company | Chip resistor |
JPH1126204A (ja) * | 1997-07-09 | 1999-01-29 | Matsushita Electric Ind Co Ltd | 抵抗器およびその製造方法 |
JPH11195505A (ja) * | 1997-12-26 | 1999-07-21 | E I Du Pont De Nemours & Co | 厚膜抵抗体及びその製造方法 |
JPH11204301A (ja) * | 1998-01-20 | 1999-07-30 | Matsushita Electric Ind Co Ltd | 抵抗器 |
JP3852649B2 (ja) | 1998-08-18 | 2006-12-06 | ローム株式会社 | チップ抵抗器の製造方法 |
-
2001
- 2001-03-09 JP JP2001066291A patent/JP3967553B2/ja not_active Expired - Fee Related
-
2002
- 2002-03-07 US US10/092,257 patent/US6724295B2/en not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007335488A (ja) * | 2006-06-13 | 2007-12-27 | Matsushita Electric Ind Co Ltd | チップ抵抗器の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP3967553B2 (ja) | 2007-08-29 |
US20020130761A1 (en) | 2002-09-19 |
US6724295B2 (en) | 2004-04-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW424245B (en) | Resistor and its manufacturing method | |
JP7382451B2 (ja) | チップ抵抗器 | |
JP2002270409A (ja) | チップ型抵抗器の製造方法、およびチップ型抵抗器 | |
JP2002064002A (ja) | チップ抵抗器およびその製法 | |
JP3958532B2 (ja) | チップ抵抗器の製造方法 | |
JP3846312B2 (ja) | 多連チップ抵抗器の製造方法 | |
JP2003124010A (ja) | チップ型電子部品の製造方法、およびチップ型電子部品 | |
JP2000306711A (ja) | 多連チップ抵抗器およびその製造方法 | |
JP2003209006A (ja) | チップ抵抗器の製造方法 | |
JP4295035B2 (ja) | チップ抵抗器の製造方法 | |
JP2001143903A (ja) | 抵抗器およびその製造方法 | |
JP2003272901A (ja) | 厚膜抵抗器およびその製造方法 | |
JP2003282303A (ja) | チップ抵抗器 | |
JP2000138102A (ja) | 抵抗器およびその製造方法 | |
JP2001118705A (ja) | チップ型抵抗器 | |
JP3772270B2 (ja) | 小型電子部品の製造方法およびチップ抵抗器 | |
JP2003068505A (ja) | チップ抵抗器およびその製造方法 | |
JP2939425B2 (ja) | 表面実装型抵抗器とその製造方法 | |
JP3353037B2 (ja) | チップ抵抗器 | |
JP2000306701A (ja) | 多連チップ抵抗器およびその製造方法 | |
JPH10321404A (ja) | 抵抗器およびその製造方法 | |
JP2000299213A (ja) | 多連チップ抵抗器およびその製造方法 | |
JP2000294402A (ja) | 多連チップ抵抗器およびその製造方法 | |
JP2000188204A (ja) | 抵抗器およびその製造方法 | |
JPH1126205A (ja) | 抵抗器およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041215 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061013 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061024 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061222 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070123 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070326 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070426 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070529 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070531 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3967553 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110608 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120608 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130608 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |