JP3958532B2 - チップ抵抗器の製造方法 - Google Patents
チップ抵抗器の製造方法 Download PDFInfo
- Publication number
- JP3958532B2 JP3958532B2 JP2001116511A JP2001116511A JP3958532B2 JP 3958532 B2 JP3958532 B2 JP 3958532B2 JP 2001116511 A JP2001116511 A JP 2001116511A JP 2001116511 A JP2001116511 A JP 2001116511A JP 3958532 B2 JP3958532 B2 JP 3958532B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- resistor
- chip resistor
- manufacturing
- cut
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/006—Apparatus or processes specially adapted for manufacturing resistors adapted for manufacturing resistor chips
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49082—Resistor making
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49126—Assembling bases
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49789—Obtaining plural product pieces from unitary workpiece
- Y10T29/49798—Dividing sequentially from leading end, e.g., by cutting or breaking
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Non-Adjustable Resistors (AREA)
Description
【０００１】
【発明の属する技術分野】
本願発明は、たとえばプリント配線基板に対して表面実装が可能なチップ型抵抗器の製造方法に関する。
【０００２】
【従来の技術】
近年、プリント配線基板に対する実装密度を向上させる目的で、種々の電子部品が表面実装可能なチップ型に置き換えられつつある。上記チップ型電子部品の代表的なものとしては、図１８に示すようなチップ型抵抗器が挙げられる。同図に示すように、このチップ型抵抗器１００は、平面視長矩形状の単位基板１と、この単位基板１の両端部に形成された電極２と、単位基板１の上面１１に形成された抵抗体３とを有している。電極２は、単位基板１の上面１１に形成された第１上面電極２１ａと、単位基板１の下面１２に形成された下面電極２２と、単位基板１の端面１３に形成された側面電極２３と、第１上面電極２１ａの上面に形成された第２上面電極２１ｂとからなり、上記抵抗体３は、第１上面電極２１ａ同士を繋げるように形成されている。また、抵抗体３の上面側には、抵抗体３を保護するためのオーバーコート層４が形成されている。なお、抵抗体３とオーバーコート層４との間には、抵抗体３の抵抗値を設定する際に抵抗体３を保護するアンダーコート層５が形成されている。
【０００３】
このようなチップ型抵抗器１００を製造する際には、図１９に示すように、単位基板１となる基板エリア１ａを複数有する集合基板１０が用いられる。この集合基板１０は、所定の厚みを有する平板状に形成されており、形成材料としては、一般的に、アルミナセラミックが用いられている。上記基板エリア１ａは、たとえば、マトリクス状に配列され、各基板エリア１ａ間には、縦切断線Ｌ１および横切断線Ｌ２に沿って集合基板１０を切断する際に除去される余剰部分１８，１９が設けられる。
【０００４】
この集合基板１０を用いてチップ型抵抗器１００を製造するには、まず、上記上面電極２１ａとなる上面導体パターン２０ａと、上記下面電極２１ｂとなる下面導体パターンとを形成する。上面導体パターン２０ａは、図２０に示すように、横方向に互いに隣り合う基板エリア１ａ間に跨るように形成される。上記下面導体パターンは、上面導体パターン２０ａと対応するように形成される。上面導体パターン２０ａおよび下面導体パターン２０ｂは、たとえば、銀などを含む電極用ペーストを印刷焼成するなどしてそれぞれ被膜状に一括形成される。
【０００５】
次いで、図２１に示すように、各基板エリア１ａに抵抗体３をそれぞれ形成する。抵抗体３は、各基板エリア１ａにおいて上記上面導体パターン２０ａ同士を掛け渡すように形成される。抵抗体３は、所定の電気特性を有する抵抗体ペーストを印刷焼成することによって一括形成される。
【０００６】
次いで、図２２に示すように、上記各抵抗体３の上面を覆うようにアンダーコート層５を形成する。続いて、各基板エリア１ａごとに所定の抵抗値を設定する。具体的には、図２３に示すように、抵抗体３に対してレーザ加工等によるトリミングを施すことによって、トリミング溝３１を形成する。
【０００７】
次いで、トリミングによって生じる切り屑等を取り除くために洗浄を行い、乾燥後、図２４に示すように、オーバーコート層４（図２４の斜線部分）を形成する。オーバーコート層４は、少なくとも上記抵抗体３の上面側が覆われるようにガラスなどにより形成される。そして、図２５に示すように、各基板エリア１ａにおいてオーバーコート層４間から外部に露出していた上面導体パターン２０ａ（第１上面電極２１ａ）を覆うように、樹脂銀などからなる第２上面電極２１ｂを形成する。
【０００８】
次いで、この集合基板１０を各基板エリア１ａの縦方向、すなわち切断線Ｌ１に沿って一次切断し、細幅帯状の中間体を得る。次に、この中間体の切断面に対して電極ペーストを印刷焼成して側面電極２３を形成した後、中間体を横切断線Ｌ２に沿って二次切断し、基板エリア１ａ（単位基板１）ごとに分割されたチップを得る。そして、各チップに対して、より詳細には、第２上面電極２１ｂ、下面電極２２および側面電極２３の表面に対して、ニッケルメッキおよび半田メッキを施し、最終的にチップ型抵抗器１００を得る。
【０００９】
【発明が解決しようとする課題】
ここで、平面視で０．６ｍｍ×０．３ｍｍ以下の小型のチップ型抵抗器１００を製造する場合においては、集合基板１０を精密に切断するために、上記一次切断および二次切断において、回転する円板状のブレードＤ（図２６（ａ）ないし図２６（ｃ）参照）を用いてダイシングを行うダイシングソー方式が採用される。
【００１０】
しかしながら、アルミナセラミックから形成された集合基板１０は、硬度が比較的大きく被削性が乏しいので、集合基板１０の切断時において、厚み方向に最後まで切断されずに不要部分として切断面に残る、いわゆるバリ生じることがあった。より詳細には、切断の際に、集合基板１０は、図２６（ａ）に示すように、シート状の基体９１に粘着層９２が形成されている粘着シート９上に、上記オーバーコート層４が上になるように載置される。ブレードＤとしては、たとえば厚みが４０μｍ程度、直径が５０ｍｍ程度のものが用いられ、集合基板１０の切断の際には、ブレードＤを所定の回転数で回転させつつ上方から下方に向けて移動させるようにして操作する。
【００１１】
集合基板１０は、ブレードＤの回転によって削られるようにして、上面から裏面にかけて順次切断されていく。このとき、図２６（ａ）に示すように、ブレードＤを下方に向けて移動させる力の一部がブレードＤの厚さ方向に働き、この力（以下、「分断力Ｆ」という）によって、集合基板１０は、ブレードＤをはさんで左右に押し広げられようとする。被削性が優れた部材を切断する場合、ブレードＤを下方に移動させる力の大部分がこの部材を切断しようとする力となるため、分断力Ｆは小となるが、被削性が乏しい集合基板１０を切断する場合、ブレードＤを移動させる力を大とする必要があるため、分断力Ｆは大きくなる。この分断力Ｆよりも、ブレードＤの先端から粘着シート９までの間の被切断部分１１１における結合力（引張り強さ）と、粘着シート９の粘着力との合計が小となる場合、図２６（ｂ）に示すように、切断の途中で被切断部分１１１が割れてしまう。
【００１２】
上記一次切断時には、切断するにつれて被切断部分１１１の厚みが薄くなり、その結合力が小さくなっていっても、中間体の平面視における面積が比較的大であるため、中間体と粘着シート９との間の粘着力が大となり、切断の途中で被切断部分１１１は割れることがない。
【００１３】
しかしながら、上記二次切断時には、切断により得られるチップ１００′の平面視における面積が比較的小であるため、粘着シート９との間の粘着力が小となり、切断の途中で被切断部分１１１が割れてしまうことがある。このとき、図２６（ｃ）に示すように、中間体１００″の位置は、粘着シート９上で維持されるため、ブレードＤをさらに下方に移動させることにより、中間体１００″における被切断部分１１１の切り残し部分１１１ａが切断され、切断面が平坦となるが、チップ１００′は、粘着シート９から一旦剥離してブレードＤから遠方に離れてしまう。したがって、チップ１００′における被切断部分１１１の切り残し部分１１１ｂは切断されず、これがバリＶとなる。
【００１４】
なお、切断途中における被切断部分１１１の割れは、被切断部分１１１の厚みｄが２５μｍ程度となった際に生じることが本願発明者らの実験により求められている。
【００１５】
本願発明は、上記した事情のもとで考え出されたものであって、集合基板を用いてチップ型抵抗器を製造する途中の過程において、集合基板を切断した切断面にバリが生じないチップ型抵抗器の製造方法を提供することをその課題とする。
【００１６】
【発明の開示】
上記課題を解決するため、本願発明では、次の技術的手段を講じている。
【００１７】
すなわち、本願発明の第１の側面により提供されるチップ型抵抗器の製造方法は、平面視長矩形状を呈した単位基板の上面に抵抗体が形成されているチップ型抵抗器の製造方法であって、上記単位基板となる複数の基板エリアがマトリクス状に配列されたアルミナセラミック製の集合基板に対して、各基板エリア上の所定領域に上記抵抗体をそれぞれ形成する工程と、上記抵抗体の上面側に、上記抵抗体を保護するための樹脂製のオーバーコート層を、厚みが２０μｍ〜１００μｍとなるようにかつ上記各基板エリアに対してそれぞれの幅方向にはみ出すようにして形成する工程と、上記集合基板を一次切断して、複数の基板エリアがそれらの幅方向に一列につながった中間体を得る工程と、上記中間体を上記オーバーコート層が下になるように設置し、上記基板エリアに沿って二次切断する工程と、
を含むことを特徴としている。
【００１８】
上記オーバーコート層の厚みは、より好ましくは、２５μｍ〜５０μｍとされる。
【００１９】
本願発明の第１の側面においては、上記中間体を二次切断する際に、中間体は、その下面から上面側に形成したオーバーコート層にかけて順次切断されていく。中間体の切断に際しては、回転する円板状のブレードを上方から下方に向って移動させるように操作する。このようなブレードを移動させる力は、その一部がブレードの厚み方向に作用し、切断すべき被切断部分を、ブレードを挟んで左右に押し広げようとする。これにより、従来では、集合基板の厚みが切断過程で薄く（２５μｍ程度）なったときに、切断途中で被切断部分が割れることがあった。しかしながら、本願発明の第１の側面においては、集合基板の厚みが２５μｍに達した際には、被切断部分の厚みは全体として、オーバーコート層を含めて２５μｍ以上となる。したがって、切断途中で集合基板が割れるのを防止することができる。
【００２０】
この後、切断が進行して、被切断部分の厚みが全体として２５μｍに達した際には、被切断部分は全てオーバーコート層ということになる。このオーバーコート層は、樹脂により形成されているので、集合基板よりも被削性が優れている。したがって、二次切断途中において、ブレードを下方に移動させる力は、その大部分がオーバーコート層を切断しようとする力となり、オーバーコート層は、最後までブレードによって切断される。
【００２１】
つまり、従来のように、二次切断により個片とされつつあるチップが、切断途中でブレードから遠方に離れてしまうことがなく、中間体をその厚み方向全体にわたってブレードにより切断することができる。したがって、チップの両切断面全域が平坦となる。その結果、得られたチップ型抵抗器の切断面にバリが生じるのを防止することができる。
【００２２】
本願発明の第２の側面により提供されるチップ型抵抗器の製造方法は、単位基板の上面に抵抗体が形成されているチップ型抵抗器の製造方法であって、上記単位基板の上面側となる複数の第１基板エリアがマトリクス状に配列されたアルミナセラミック製の第１原基板と、上記各第１基板エリアと対応する複数の第２基板エリアを有しかつ上記第１原基板よりもモース硬度が低い材料により厚みが２０μｍ〜１００μｍとなるように形成された第２原基板とを貼り合わせることにより集合基板を形成する工程と、上記集合基板に対して、上記各第１基板エリア上の所定領域に上記抵抗体をそれぞれ形成する工程と、上記集合基板を一次切断して、複数の第１基板エリアおよび第２基板エリアが一列につながった中間体を得る工程と、上記中間体を上記第２原基板が下になるように設置し、上記第１基板エリアおよび第２基板エリアに沿って二次切断する工程と、を含むことを特徴としている。
【００２３】
上記第２原基板の厚みは、より好ましくは、２５μｍ〜５０μｍとされる。
【００２４】
好ましい実施の形態においては、上記第２原基板は、窒化アルミニウムから形成されている。
【００２５】
好ましい実施の形態においてはまた、上記第２原基板は、ホルステライトから形成されている。
【００２６】
本願発明の第２の側面においては、上記第２原基板は、上記第１原基板よりもモース硬度が低い、被削性が優れた材料により厚みが２０μｍ〜１００μｍ（より好ましくは、２５μｍ〜５０μｍ）となるように形成されており、また、二次切断に際して中間体は、上記第２原基板が下になるように設置される。すなわち、本願発明の第２の側面においては、上記第１原基板が、本願発明の第１の側面に係るチップ型抵抗器の製造方法における集合基板に対応し、上記第２原基板が、本願発明の第１の側面に係るチップ型抵抗器の製造方法におけるオーバーコート層に対応しているとみなすことができる。したがって、第２原基板は、二次切断途中で上記第１原基板が割れるのを防止することができるとともに、厚み方向全体にわたってブレードによって切断され、二次切断途中でそれ自体が割れるのが防止されうる。その結果、得られたチップ型抵抗器の切断面にバリが生じるのを防止することができる。
【００２７】
本願発明の第３の側面により提供されるチップ型抵抗器の製造方法は、単位基板の上面に抵抗体が形成されているチップ型抵抗器の製造方法であって、上記単位基板となる複数の基板エリアがマトリクス状に配列されたアルミナセラミック製の集合基板に対して、各基板エリアの下面にチップ型抵抗器の電極の一部となる下面導体パターンを、厚みが２０μｍ〜１００μｍとなるようにかつ上記各基板エリアに対してその幅方向にはみ出すように形成する工程と、上記集合基板に対して、上記各基板エリア上の所定領域に上記抵抗体をそれぞれ形成する工程と、上記集合基板を一次切断して、複数の基板エリアがそれらの幅方向に一列につながった中間体を得る工程と、上記中間体を上記下面導体パターンが下になるように設置し、上記基板エリアに沿って二次切断する工程と、を含むことを特徴としている。
【００２８】
上記下面導体パターンの厚みは、より好ましくは、２５μｍ〜５０μｍとされる。
【００２９】
本願発明の第３の側面においては、チップ型抵抗器の電極の一部となる上記下面導体パターンは、その厚みが２０μｍ〜１００μｍ（より好ましくは、２５μｍ〜５０μｍ）となるように形成されており、また、二次切断に際して中間体は、上記下面導体パターンが下になるように設置される。一般に、チップ型抵抗器の電極を形成するための導体パターンは、金属を含んだ電極用ペーストを印刷焼成することにより形成されるので、集合基板よりも被削性が優れている。これらのことにより、本願発明の第３の側面においては、上記下面導体パターンが、本願発明の第１の側面に係るチップ型抵抗器の製造方法におけるオーバーコート層に対応するとみなすことができる。したがって、上記下面導体パターンは、二次切断途中で中間体が割れるのを防止することができるとともに、厚み方向全体にわたってブレードによって切断され、二次切断途中でそれ自体が割れるのが防止されうる。その結果、得られたチップ型抵抗器の切断面にバリが生じるのを防止することができる。
【００３３】
本願発明のその他の特徴および利点については、以下に行う発明の実施の形態の説明から、より明らかになるであろう。
【００３４】
【発明の実施の形態】
以下、本願発明の好ましい実施の形態について、図面を参照して具体的に説明する。なお、以下においては、平面視０．６ｍｍ×０．３ｍｍ以下の小型のチップ型抵抗器を製造するものとする。
【００３５】
図１は、本願発明に係るチップ型抵抗器の製造方法の第１の実施形態により製造されたチップ型抵抗器の内部構成を示す概略断面図である。なお、この図では、電極の露出表面に形成されるニッケルメッキ層および半田メッキ層が省略されている。図２ないし図１０（ｃ）は、本願発明に係るチップ型抵抗器の製造方法の第１の実施形態を説明するための図である。なお、これらの図において、従来例を示す図１８ないし図２６（ｃ）に表された部材、部分等と同等のものにはそれぞれ同一の符号を付してある。
【００３６】
図１に表れているように、チップ型抵抗器Ａは、表面実装部品として形成されたものであって、単位基板１と、この単位基板１の両端部に形成された一対の電極２と、単位基板１の上面に形成された抵抗体３とを備えている。
【００３７】
上記単位基板１は、平面視長矩形状を呈しており、アルミナセラミックから形成されている。単位基板１の厚みは、たとえば、平面視０．６ｍｍ×０．３ｍｍのチップ型抵抗器の場合、０．１８ｍｍ程度とされている。
【００３８】
上記電極２は、単位基板１の両端部上面１１に形成された第１上面電極２１ａと、単位基板１の下面１２に形成された下面電極２２と、第１上面電極２１ａの上面に形成された第２上面電極２１ｂと、単位基板１の端面１３に形成された側面電極２３とからなる。第１上面電極２１ａおよび下面電極２２は、たとえば金あるいは銀からなり、たとえば７μｍ〜１５μｍ程度の厚みを有している。第２上面電極２１ｂは、たとえば銀の粒子が樹脂で固められた、いわゆる樹脂銀からなり、抵抗体３と直接的に接触する第１上面電極２１ａの電気的特性を維持するために形成される。側面電極２３は、たとえば金あるいは銀からなり、第１上面電極２１ａおよび第２上面電極２１ｂと下面電極２２とを導通接続するように形成されている。なお、第２上面電極２１ｂ、下面電極２２および側面電極２３のうち、外部に露出している部分には、図示しないニッケルメッキ層および半田メッキ層が形成されている。
【００３９】
上記抵抗体３は、上記第１上面電極２１ａ同士を掛け渡すように形成されている。この抵抗体３は、所定の電気的抵抗特性を有する金属あるいは酸化金属などからなり、たとえばレーザ加工によるトリミングによってトリミング溝が形成されることにより、所定の抵抗値を有するように調整されている。
【００４０】
上記抵抗体３の上面には、アンダーコート層５が形成されている。このアンダーコート層５は、上記したトリミングの際に抵抗体３の表面を保護するためのものであり、たとえばガラスなどから形成される。なお、このアンダーコート層５は、たとえば抵抗体３が薄膜状とされている場合などでは、形成されない場合がある。
【００４１】
上記抵抗体３の上面側には、上記したトリミング後の抵抗体３を保護するためのオーバーコート層４Ａが形成されている。オーバーコート層４Ａは、樹脂により形成されているため、上記単位基板１よりも硬度が小さく被削性が優れている。また、オーバーコート層４Ａは、その厚みｔが、好ましくは、２０μｍ〜１００μｍ、より好ましくは、２５μｍ〜５０μｍとなるように形成されている。
【００４２】
次に、上記チップ型抵抗器Ａの製造方法について説明する。なお、以下において、チップ型抵抗器Ａには、上記したアンダーコート層５が形成されるものとする。
【００４３】
このチップ型抵抗器Ａを製造する際には、まず、単位基板１となる基板エリア１ａを複数有する集合基板１０を用意する。この集合基板１０は、上記単位基板１に対応して、アルミナセラミックにより所定の厚みを有する平板状に形成されている。この第１の実施形態では、集合基板１０は、図２に示すように、上記各基板エリア１ａがマトリクス状に配列されている。各基板エリア１ａ間には、縦切断線Ｌ１および横切断線Ｌ２に沿って集合基板１０を切断する際に除去される縦余剰部分１８および横余剰部分１９がそれぞれ設けられている。縦余剰部分１８および横余剰部分１９の幅は、後述するブレードＤの厚みに応じて設定される。
【００４４】
次いで、上記上面電極２１ａの原形となる上面導体パターン２０ａを集合基板１０の上面に、上記下面電極２１ｂの原形となる下面導体パターンを集合基板１０の下面に、それぞれ形成する。上面導体パターン２０ａおよび下面導体パターンは、たとえばスクリーン印刷法などを用いることによってそれぞれ一括形成される。すなわち、スクリーン印刷法によれば、まず、上面導体パターン２０ａ（下面導体パターン）に対応した印刷パターンが開口するように形成されているスクリーンを集合基板１０上に載置し、微細な粒径を有する金あるいは銀の粉末を含んだ電極用ペーストを、スキージなどによりスクリーンの開口部から押し込む。そして、スクリーンを集合基板１０上から取り除いて、電極用ペーストを乾燥させた後、塗布した電極用ペーストを炉内で焼成する。
【００４５】
上記上面導体パターン２０ａは、図３に示すように、各基板エリア１ａの両端部近傍にそれぞれ形成されるとともに、横方向に互いに隣り合う基板エリア１ａ間に跨るように形成される。すなわち、基板エリア１ａの幅方向に延びている縦余剰部分１８上にも形成される。上記下面導体パターンは、上面導体パターン２０ａと対応するように形成される。
【００４６】
次いで、図４に示すように、各基板エリア１ａの上面に上記抵抗体３をそれぞれ形成する。抵抗体３は、各基板エリア１ａにおいて上面導体パターン２０ａ同士を掛け渡すように形成される。この抵抗体３は、たとえばスクリーン印刷法などを用いて一括焼成される。この場合、たとえば金属などの導電成分をガラスフリットなどに混入させて、所定の電気的抵抗特性が得られるように形成された抵抗体ペーストが所定箇所に印刷焼成される。
【００４７】
次いで、図５に示すように、上記各抵抗体３の上面にそれを覆うように、アンダーコート層５を形成する。アンダーコート層５は、ガラス成分を含んだ絶縁性ペーストを印刷焼成することによって形成され、たとえば抵抗体３と平面視で略同等の面積を有するようにされる。
【００４８】
次いで、図６に示すように、チップ型抵抗器Ａの抵抗値を所定の値に設定するために、上記各抵抗体３に対してトリミングを行う。具体的には、測定プローブ（図示せず）を上記各上面導体パターン２０ａに接触させて各抵抗体３の抵抗値を測定しながら、各抵抗体３をアンダーコート層５の上から、たとえばレーザ加工によって切除する。この結果、抵抗体３およびアンダーコート層５には、たとえば略Ｌ字状のトリミング溝３１が形成される。トリミングを行った後、集合基板１０は、全体的に洗浄され、トリミングによって生じた切り屑などが除去される。
【００４９】
次いで、図７に示すように、各基板エリア１ａに対して、上記オーバーコート層４Ａの原形となる樹脂層４Ａａを形成する。この樹脂層４Ａａは、上記抵抗体３（アンダーコート層５）の全上面を覆うとともに、各基板エリア１ａに対してそれぞれの幅方向にはみ出すようにして形成され、この第１の実施形態では、縦方向に互いに隣り合う基板エリア１ａ間で連続した帯状に形成される。すなわち、基板エリア１ａの長手方向に延びている上記横余剰部分１９上にも形成される。
【００５０】
この樹脂層４Ａａは、スクリーン印刷法により一括形成される。より詳細には、まず、樹脂層４Ａａの形状に対応した印刷パターンが開口するように形成されているスクリーンを集合基板１０上に載置し、溶融した樹脂をスキージなどによりスクリーンの開口部から押し込む。そして、スクリーンを集合基板１０上から取り除いて、樹脂を乾燥させた後、塗布した樹脂を加熱硬化する。
【００５１】
また、樹脂層４Ａａは、オーバーコート層４Ａの厚みに対応して、その厚みｔが、好ましくは、２０μｍ〜１００μｍ、より好ましくは、２５μｍ〜５０μｍとなるように形成される。この場合、スクリーン印刷の際に、スクリーンとして、この値に応じた厚みを有するものを用いることによって、樹脂層４Ａａを所望の厚みとすることができる。
【００５２】
次いで、図８に示すように、各基板エリア１ａに対して上記第２上面電極２１ｂを形成する。第２上面電極２１ｂは、上記第１上面電極のうち、樹脂層４Ａａ間から露出している部分の上面を覆うように形成される。この第２上面電極２１ｂもスクリーン印刷法により形成され、電極用ペーストとしては、微細な粒径を有する銀の粉末にガラス粉末を添加して樹脂で分散させた、いわゆる樹脂銀ペーストが用いられる。
【００５３】
次いで、集合基板１０を縦方向に切断する一次切断を行う。すなわち、上記切断線Ｌ１に沿って集合基板１０を切断し、縦方向に延びた中間体Ａ″（図９参照）を得る。この切断工程では、チップ型抵抗器Ａが０．６ｍｍ×０．３ｍｍ以下の小型のチップ型抵抗器であるため、精密な切断を行うために、回転する円板状のブレードＤなどを用いてダイシングを行うダイシングソー方式が採用される。ブレードＤとしては、たとえば、ダイヤモンド片を含む砥石などからなり、厚みが４０μｍ程度、直径が５０ｍｍ程度のものが用いられる。切断の際には、ブレードＤを所定の回転数で回転させつつ上方から下方に向けて移動させるようにして操作する。
【００５４】
次いで、図９に示すように、上記中間体Ａ″における両切断面に、それぞれ側面電極２３を形成する。各側面電極２３は、上記第１上面電極２１ａおよび第２上面電極２１ｂと上記下面電極２２とを導通するように形成される。この側面電極２３は、電極用ペーストを印刷焼成することによって形成される。
【００５５】
次いで、上記中間体Ａ″を横方向に切断する二次切断を行う。すなわち、上記横切断線Ｌ２に沿って中間体Ａ″を切断し、基板エリア１ａ（単位基板１）ごとに分割されたチップＡ′を得る。そして、第２上面電極２１ｂ、下面電極２２、および側面電極２３の露出した部分に対して、ニッケルメッキおよび半田メッキを施すことにより、図示しないメッキ層を形成し、チップ型抵抗器Ａを得る。
【００５６】
以下、二次切断について詳細に説明する。なお、中間体Ａ″において、裏面側の層（集合基板がなす層）のことを、「アルミナ層」と表現する。
【００５７】
二次切断においては、図１０（ａ）に示すように、上記中間体Ａ″を上記樹脂層４Ａａ（オーバーコート層４Ａ）が下になるようにシート状の粘着シート９上に載置して、上記ブレードＤを用いたダイシングを行う。この粘着シート９は、シート状の基体９１の上面に粘着層９２を有してなり、この粘着層９２を上にして切断台Ｔ上に固定されている。粘着シート９としては、たとえば基体９１が５０μｍ厚、粘着層９２が８０μｍ厚程度のものが用いられ、この第１の実施形態では、常温においては粘着力が比較的大きく、かつ、加熱した際には粘着力が低下する熱剥離シートが用いられる。これにより、中間体Ａ″を切断する際には、これを比較的強固に仮固定することが可能となり、精密な切断を行うことが可能となる。また、切断した個々のチップＡ′を移動させる際には、粘着シート９を加熱して粘着力を低下させた後、吸着コレットなどを用いて各チップＡ′を容易に移動させることができる。
【００５８】
ブレードＤは、上記一次切断時と同様に、所定の回転数で回転しつつ上方から下方に向けて移動するように操作される。中間体Ａ″は、ブレードＤの回転によって削られるようにして、アルミナ層１０ａから樹脂層４Ａａにかけて順次切断されていく。このとき、ブレードＤを下方に向けて移動させる力の一部は、ブレードＤの厚さ方向に作用し、この力（以下、「分断力Ｆ」という）によって、中間体Ａ″は、ブレードＤをはさんで左右に押し広げられようとする。また、中間体Ａ″（および切断されつつあるチップＡ1′）は、粘着シート９の粘着力Ｎにより、位置がずれないようにされる。さらに、中間体Ａ″は、ブレードＤの先端から粘着シート９までの被切断部分１５Ａにおける結合力（引張り強さ）Ｍによって、ブレードＤをはさんだ左右の結合を維持しようとする。一般に、分断力Ｆよりも、粘着力Ｎと結合力Ｍとの合計が小さくなった場合、切断の途中で被切断部分１５Ａが割れてしまう。
【００５９】
アルミナ層１０ａは比較的硬く被削性が乏しいので、アルミナ層１０ａが切断されている間は、ブレードＤを下方に移動させる力を大とする必要があるため、分断力Ｆが大きくなってしまう。これにより、従来では、被切断部分１５Ａが切断するにつれて薄くなって被切断部分１５Ａの厚み、すなわちアルミナ層１０ａの厚みが２５μｍ程度に達した際に、結合力Ｍが小さくなることによって、被切断部分１５Ａが割れてしまうことがあった。しかしながら、この第１の実施形態では、アルミナ層１０ａの厚みが２５μｍに達した場合でも、被切断部分１５Ａの厚み全体としては、樹脂層４Ａａを含めて２５μｍ以上となる。したがって、アルミナ層１０ａには、樹脂層４Ａａの結合力が作用するため、アルミナ層１０ａは切断途中で割れることがない。
【００６０】
また、樹脂層４Ａａの厚みｔは、上述したように、好ましくは２０μｍ〜１００μｍ、より好ましくは２５μｍ〜５０μｍとされているので、切断が進行して、図１０（ｂ）に示すように、被切断部分１５Ａの厚みが全体として２５μｍに達した際には、被切断部分１５Ａは全て、樹脂層４Ａａということになる。樹脂層４Ａａは、上述したように、比較的被削性が優れているので、ブレードＤを下方に移動させる力の大部分が樹脂層４Ａａを切断しようとする力となるため、分断力Ｆは、小さくなる。これにより、樹脂層４Ａの切断途中においても、被切断部分１５Ａが割れるのを防止することができる。
【００６１】
したがって、切断されつつあるチップＡ1′が粘着シート９から一旦剥離してブレードＤから遠方に離れるのを防止することができるので、図６（ｃ）に示すように、ブレードＤをさらに下方に移動させれば、中間体Ａ″および切断されつつあるチップＡ1′をその厚み方向全体にわたって、ブレードＤによって切断することができる。その結果、得られたチップＡ′は、両切断面が全体にわたって平坦となる。すなわち、バリが生じるのを防止することができる。
【００６２】
次に、本願発明に係るチップ型抵抗器およびチップ型抵抗器における他の実施形態について説明する。
【００６３】
図１１は、本願発明に係るチップ型抵抗器の製造方法の第２の実施形態により製造されたチップ型抵抗器の内部構成を示す概略断面図である。なお、この図では、電極の露出表面に形成されるニッケルメッキ層および半田メッキ層が省略されている。図１２ないし図１４（ｃ）は、本願発明に係るチップ型抵抗器の製造方法の第２の実施形態を説明するための図である。なお、これらの図においては、上記実施形態と同一または類似の要素には、上記実施形態と同一符号を付している。
【００６４】
図１１に表われているように、この第２の実施形態により製造されるチップ型抵抗器Ｂは、２層構造の単位基板１Ａと、この単位基板１Ａの上面１１Ａの両端部に形成された第１上面電極２１ａと、単位基板１Ａの下面１２Ａの両端部に形成された下面電極２２と、第１上面電極２１ａ同士を繋げるように形成された抵抗体３と、この抵抗体３の上面側に形成されたオーバーコート層４と、第１上面電極２１ａの上面に形成された第２上面電極２１ｂと、単位基板１Ａの両端面１３Ａに形成された側面電極２３とを備えている。なお、上記抵抗体３とオーバーコート層４との間には、上記したのと同様のアンダーコート層５が形成されている。すなわち、このチップ型抵抗器Ｂは、上記チップ型抵抗器Ａにおいて、上記単位基板１の代わりに２層構造の単位基板１Ａを、上記オーバーコート層４Ａの代わりに上記オーバーコート層４を具備しており、これらの点が第１の実施形態に係るチップ型抵抗器Ａと異なっている。
【００６５】
上記単位基板１Ａは、アルミナセラミック（酸化アルミニウム）から形成されている第１基板層１Ａａと、この第１基板層１Ａａよりも被削性が優れた材料によって所定の厚みを有するように形成された第２基板層１Ａｂとからなる。第１基板層１Ａａおよび第２基板層１Ａｂは、平面視において互いに同一形状、同一サイズに形成されており、第１基板層１Ａａが単位基板１Ａの上面側となるように積層されるとともに互いに密着するように固着されている。また、単位基板１Ａは、上記単位基板１と同様に、平面視長矩形状とされており、その全体としての厚みは、たとえば、チップ型抵抗器Ｂを平面視０．６ｍｍ×０．３ｍｍのチップ型抵抗器とする場合、０．１８ｍｍ程度とされている。
【００６６】
上記第２基板層１Ａｂは、具体的には、窒化アルミニウム、あるいはホルステライトなどの絶縁体から形成されている。窒化アルミニウムおよびホルステライトは、モース硬度が両者ともに、７．０〜７．５程度であり、アルミナセラミック（モース硬度＝８．５〜９．０程度）よりも柔らかい。したがって、第２基板層１Ａｂは、第１基板層１Ａａよりも被削性が優れることとなる。また、第２基板層１Ａｂの厚みｔは、好ましくは、２０μｍ〜１００μｍ、より好ましくは、２５μｍ〜５０μｍとされている。
【００６７】
このチップ型抵抗器Ｂを製造する際には、まず、図１２に示すように、上記単位基板１Ａの上面１１Ａ、すなわち上記第１基板層１Ａａとなる第１基板エリア１Ａａ′を有する第１原基板１０Ａａと、この第１基板エリア１Ａａ′に対応する第２基板エリア１Ａｂ′を有する第２原基板１０Ａｂとを貼り合わせて集合基板１０Ａを形成する。
【００６８】
上記第１原基板１０Ａａは、上記集合基板１０と同様に、各第１基板エリア１Ａａ′がマトリクス状に配列されているとともに、縦切断線Ｌ１と横切断線Ｌ２とが設定されている。また、各第１基板エリア１Ａａ′間には、上記縦余剰部分１８および横余剰部分１９と同様の縦余剰部分１８Ａおよび横余剰部分１９Ａが設定されている。
【００６９】
上記第２基板エリア１Ａｂ′は、上記第２基板層１Ａｂとなる部分であって、第２原基板１０Ａｂは、第１基板層１Ａａよりも被削性が優れた材料により、厚みｔが、好ましくは２０μｍ〜１００μｍ、より好ましくは２５μｍ〜５０μｍとなるように形成されている。また、この第２原基板１０Ａｂは、この第２の実施形態では、平面視において第１原基板１０Ａａと同等の面積を有している。
【００７０】
次いで、上記上面電極２１ａの原形となる上面導体パターン２０ａを集合基板１０Ａの上面、すなわち上記第１原基板１０Ａａの表面に形成し、上記下面電極２１ｂの原形となる下面導体パターンを集合基板１０の下面、すなわち上記第２原基板１０Ａｂに形成する。上面導体パターン２０ａおよび下面導体パターンは、それぞれ、第１の実施形態における上面導体パターン２０ａおよび下面導体パターンと同等のものであって、第１の実施形態における上面導体パターン２０ａおよび下面導体パターンについて上述したのと同様に、たとえばスクリーン印刷法などを用いることによって一括形成されるとともに、同様の形状に形成される。
【００７１】
次いで、上記各第１基板エリア１Ａａ′に上記抵抗体３を形成した後、上記アンダーコート層５を形成し、各抵抗体３に対してアンダーコート層５の上からトリミングを行う。これらの工程は、上記した第１の実施形態と同様に行なわれる。
【００７２】
次いで、この集合基板１０Ａを洗浄した後、これを乾燥させ、上記オーバーコート層４を形成する。このオーバーコート層４は、少なくとも抵抗体３が覆われる程度の大きさに形成されればよく、この第２の実施形態では、各抵抗体３が確実に覆われるように、図１３に示すように、縦方向に互いに隣り合う第１基板エリア１Ａａ′間で連続する帯状に形成される。すなわち、基板エリア１ａの長手方向に延びている上記横余剰部分１９Ａ上にも形成されている。また、オーバーコート層４は、ガラスなどにより、抵抗体３を保護しうる程度に薄く形成されればよい。
【００７３】
次いで、各第１基板エリア１Ａａ′に対して上記第２上面電極２１ｂを形成した後、この集合基板１０Ａ、すなわち第１原基板１０Ａａおよび第２原基板１０Ａｂを上記切断線Ｌ１に沿って縦方向に切断し、得られた中間体Ｂ″における両切断面に、それぞれ側面電極２３を形成する。これらの工程についても上記した第１の実施形態と同様に行なわれる。
【００７４】
次いで、上記中間体Ｂ″を横方向に切断する二次切断を行う。すなわち、上記横切断線Ｌ２に沿って中間体Ｂ″を切断し、単位基板１Ａごとに分割されたチップＢ′を得る。そして、第２上面電極２１ｂ、下面電極２２、および側面電極２３の露出した部分に対して、ニッケルメッキおよび半田メッキを施すことにより、図示しないメッキ層を形成し、チップ型抵抗器Ｂを得る。
【００７５】
二次切断においては、図１４（ａ）に示すように、上記中間体Ｂ″を上記第２原基板１０Ａｂが下になるように上記粘着シート９上に載置して、上記ブレードＤを操作する。中間体Ｂ″は、ブレードＤの回転によって削られながら、上記オーバーコート層４から第１原基板１０Ａａおよび第２原基板１０Ａｂにかけて順次切断されていく。このとき、上記中間体Ａ″の切断時と同様に、中間体Ｂ″（および切断されつつあるチップＢ1′には、ブレードＤの厚さ方向に働く分断力Ｆ、粘着シート９の粘着力Ｎが作用すると同時に、中間体Ｂ″は、ブレードＤの先端から粘着シート９までの被切断部分１５Ｂにおける結合力Ｍによって、ブレードＤをはさんだ左右の結合を維持しようとする。
【００７６】
第１原基板１０Ａａは、上述したように、アルミナセラミックにより形成されているので、被削性が乏しいため、第１原基板１０Ａａが切断されている間は、上記分断力Ｆが大きくなってしまう。しかしながら、この第２の実施形態では、第１原基板Ａ１０ａの厚みが２５μｍに達した場合でも、被切断部分１５Ｂの厚み全体としては、第２原基板１０Ａｂを含めて２５μｍ以上となる。したがって、第１原基板１０Ａａには、第２原基板１０Ａｂの結合力が作用するため、第１原基板１０Ａａの切断途中において、被切断部分１５Ｂが割れることがない。
【００７７】
また、第２原基板１０Ａｂの厚みは、上述したように、好ましくは２０μｍ〜１００μｍ、より好ましくは２５μｍ〜１００μｍとされているので、切断が進行して、図１４（ｂ）に示すように、被切断部分１５Ｂの厚みが全体として２５μｍに達した際には、被切断部分１５Ｂは全て、第２原基板１０Ａｂということになる。第２原基板１０Ａｂは、上述したように、比較的被削性が優れているので、第２原基板１０Ａｂの切断途中においても、被切断部分１５Ｂが割れるのを防止することができる。
【００７８】
したがって、切断されつつあるチップＢ1′が粘着シート９から一旦剥離してブレードＤから遠方に離れるのを防止することができるので、図１４（ｃ）に示すように、ブレードＤをさらに下方に移動させれば、中間体Ｂ″および切断されつつあるチップＢ1′をその厚み方向全体にわたって、ブレードＤによって切断することができる。その結果、バリが生じるのを防止することができる。
【００７９】
図１５は、本願発明に係るチップ型抵抗器の製造方法の第３の実施形態により製造されたチップ型抵抗器の内部構成を示す概略断面図である。なお、この図では、電極の露出表面に形成されるニッケルメッキ層および半田メッキ層が省略されている。図１６ないし図１７（ｃ）は、本願発明に係るチップ型抵抗器の製造方法の第３の実施形態を説明するための図である。なお、これらの図においては、上記実施形態と同一または類似の要素には、上記実施形態と同一符号を付している。
【００８０】
図１５に表われているように、この第３の実施形態により製造されるチップ型抵抗器Ｃは、上記単位基板１と、この単位基板１の上面１１の両端部に形成された第１上面電極２１ａと、単位基板１の下面１２の両端部に所定厚みとなるように形成された下面電極２２Ａと、第１上面電極２１ａ同士を繋げるように形成された抵抗体３と、この抵抗体３の上面側に形成されたオーバーコート層４と、第１上面電極２１ａの上面に形成された第２上面電極２１ｂと、単位基板１の両端面１３に形成された側面電極２３とを備えている。なお、上記抵抗体３とオーバーコート層４との間には、上記したのと同様のアンダーコート層５が形成されている。すなわち、チップ型抵抗器Ｃは、上記チップ型抵抗器Ａにおいて、上記下面電極２２の代わりに所定厚みを有する下面電極２２Ａを、上記オーバーコート層４Ａの代わりに上記オーバーコート層４を具備してなり、これらの点が第１の実施形態に係るチップ型抵抗器Ａと異なっている。
【００８１】
上記下面電極２２Ａは、上記上面電極２１ａと同様に、たとえば、金あるいは銀などを含む電極用ペーストを印刷焼成したものである。したがって、下面電極２２Ａは、アルミナセラミックからなる単位基板１よりも硬度が小さく被削性が優れている。また、下面電極２２Ａの厚みｔは、好ましくは、２０μｍ〜１００μｍ、より好ましくは、２５μｍ〜５０μｍとされる。
【００８２】
このチップ型抵抗器Ｃを製造する際には、まず、第１の実施形態と同様に、上記集合基板１０を用意する。
【００８３】
次いで、上記上面電極端子２１ａの原形となる上面導体パターン２０ａを集合基板１０の上面に形成する。この上面導体パターン２０ａは、第１の実施形態における上面導体パターン２０ａと同様に、たとえばスクリーン印刷法などを用いることによって一括形成されるとともに、同様の形状に形成される。
【００８４】
次いで、図１６に示すように、上記下面電極２２Ａの原形となる下面導体パターン２０Ａｂを集合基板１０の裏面に形成する。この下面導体パターン２０Ａｂは、各基板エリア１ａに対してその幅方向にはみ出すように形成され、この第３の実施形態では、縦方向に互いに隣り合う基板エリア１ａ間に連続する帯状に形成される。すなわち、基板エリア１ａの長手方向に延びている上記横余剰部分１９上にも形成される。
【００８５】
この下面導体パターン２０Ａｂは、スクリーン印刷法により一括形成される。より詳細には、たとえば、まず、下面導体パターン２０Ａｂに対応した印刷パターンが開口するように形成されているスクリーンを集合基板１０上に載置し、微細な粒径を有する金あるいは銀の粉末を含んだ電極用ペーストなどを、スキージなどによりスクリーンの開口部から押し込む。そして、スクリーンを集合基板１０上から取り除いて、電極用ペーストを乾燥させた後、塗布した電極用ペーストを炉内で焼成する。
【００８６】
また、下面導体パターン２０Ａｂは、下面電極２２Ａと対応して、その厚みｔが、好ましくは、２０μｍ〜１００μｍ、より好ましくは、２５μｍ〜５０μｍとなるように形成される。したがって、スクリーン印刷の際に、スクリーンとして、この値に応じた厚みを有するものを用いることによって、下面導体パターン２０Ａｂを上記した所望の厚みとすることができる。
【００８７】
なお、上面導体パターン２０Ａａを形成する工程と、下面導体パターン２０Ａｂを形成する工程とは、いずれの工程を先に行ってもよい。
【００８８】
次いで、上記基板エリア１ａに上記抵抗体３を形成した後、上記アンダーコート層５を形成し、各抵抗体３に対してアンダーコート層５の上からトリミングを行う。これらの工程は、上記した第１の実施形態と同様に行なわれる。
【００８９】
次いで、この集合基板１０Ａを洗浄した後、これを乾燥させ、上記オーバーコート層４を形成する。これらの工程は、上記した第２の実施形態と同様に行なわれる。
【００９０】
次いで、各基板エリア１ａに対して上記第２上面電極２１ｂを形成した後、この集合基板１０を上記切断線Ｌ１に沿って縦方向に切断し、得られた中間体Ｃ″における両切断面に、それぞれ上記側面電極２３を形成する。これらの工程についても上記した第１の実施形態と同様に行なわれる。
【００９１】
次いで、上記中間体Ｃ″を横方向に切断する二次切断を行う。すなわち、上記横切断線Ｌ２に沿って中間体Ｃ″を切断し、基板エリア１ａ（単位基板１）ごとに分割されたチップＣ′を得る。そして、第２上面電極２１ｂ、下面電極２２、および側面電極２３の露出した部分に対して、ニッケルメッキおよび半田メッキを施すことにより、図示しないメッキ層を形成し、チップ型抵抗器Ｃを得る。
【００９２】
二次切断においては、図１７（ａ）に示すように、上記中間体Ｃ″を上記下面導体パターン２０Ａｂが下になるように上記粘着シート９上に載置して、ブレードＤを操作する。中間体Ｃ″は、ブレードＤの回転によって切削されながら、アルミナ層１０ａから下面導体パターン２０Ａｂにかけて順次切断されていく。このとき、中間体Ｃ″（および切断されつつあるチップＣ1′）には、ブレードＤの厚さ方向に働く分断力Ｆ、粘着シート９の粘着力Ｎが作用すると同時に、中間体Ｃ″は、ブレードＤの先端から粘着シート９までの被切断部分１５Ｃにおける結合力Ｍによって、ブレードＤをはさんだ左右の結合を維持しようとする。
【００９３】
アルミナ層１０ａは、上述したように、比較的被削性が乏しいため、アルミナ層１０ａが切断されている間は、上記分断力Ｆが大きくなってしまう。しかしながら、この第３の実施形態では、アルミナ層１０ａの厚みが２５μｍに達した場合でも、被切断部分１５Ｃの厚み全体としては、下面導体パターン２０Ａｂを含めて２５μｍ以上となる。したがって、アルミナ層１０ａには、下面導体パターン２０Ａｂの結合力が作用するため、アルミナ層１０ａの切断途中において、被切断部分１５Ｃは割れることがない。
【００９４】
また、下面導体パターン２０Ａｂの厚みｔは、上述したように、好ましくは２０μｍ〜１００μｍ、より好ましくは２５μｍ〜１００μｍとされているので、切断が進行して、図１７（ｂ）に示すように、被切断部分１５Ｃの厚みが全体として２５μｍに達した際には、被切断部分１５Ｃは全て、下面導体パターン２０Ａｂということになる。下面導体パターン２０Ａｂは、上述したように、比較的被削性が優れているので、下面導体パターン２０Ａｂの切断途中においても、被切断部分１５Ｃが割れるのを防止することができる。
【００９５】
したがって、切断されつつあるチップＣ1′が粘着シート９から一旦剥離してブレードＤから遠方に離れるのを防止することができるので、ブレードＤをさらに下方に移動させれば、図１７（ｃ）に示すように、中間体Ｃ″および切断されつつあるチップＣ1′をその厚み方向全体にわたって、ブレードＤによって切断することができる。その結果、バリが生じるのを防止することができる。
【００９６】
以上、説明してきたように、本願発明に係るチップ型抵抗器の製造方法によれば、バリが生じていない平坦な切断面を有するチップ型抵抗器を得ることができる。
【００９７】
もちろん、この発明の範囲は上述した実施の形態に限定されるものではない。たとえば、上記第１上面電極２１ａの形状は、平面視で矩形状に限らず、これを他の形状としてもよい。
【００９８】
また、上記縦余剰部分１８（１８Ａ）および横余剰部分１９（１９Ａ）は、上記ブレードＤの厚みに対応した幅を有するように設定されているが、これらの幅が大となるように設定することもできる。このような場合、集合基板１０（１０Ａ）を切断する際に、各基板エリア１ａ（第１基板エリア１Ａａ′）間を２回にわけて切断することによって、より精度の高いチップ型抵抗器を製造することができる。
【図面の簡単な説明】
【図１】本願発明に係るチップ型抵抗器の製造方法の第１の実施形態により製造されたチップ型抵抗器の内部構成を示す概略断面図である。
【図２】本願発明に係るチップ型抵抗器の製造方法の第１の実施形態を説明するための概略平面図である。
【図３】本願発明に係るチップ型抵抗器の製造方法の第１の実施形態を説明するための概略平面図である。
【図４】本願発明に係るチップ型抵抗器の製造方法の第１の実施形態を説明するための概略平面図である。
【図５】本願発明に係るチップ型抵抗器の製造方法の第１の実施形態を説明するための概略平面図である。
【図６】本願発明に係るチップ型抵抗器の製造方法の第１の実施形態を説明するための概略平面図である。
【図７】本願発明に係るチップ型抵抗器の製造方法の第１の実施形態を説明するための概略斜視図である。
【図８】本願発明に係るチップ型抵抗器の製造方法の第１の実施形態を説明するための概略平面図である。
【図９】本願発明に係るチップ型抵抗器の製造方法の第１の実施形態を説明するための概略斜視図である。
【図１０】本願発明に係るチップ型抵抗器の製造方法の第１の実施形態を説明するための概略図であり、（ａ）ないし（ｃ）は、集合基板の切断工程における一連の断面図である。
【図１１】本願発明に係るチップ型抵抗器の製造方法の第２の実施形態により製造されたチップ型抵抗器の内部構成を示す概略断面図である。
【図１２】本願発明に係るチップ型抵抗器の製造方法の第２の実施形態を説明するための概略斜視図である。
【図１３】本願発明に係るチップ型抵抗器の製造方法の第２の実施形態を説明するための概略平面図である。
【図１４】本願発明に係るチップ型抵抗器の製造方法の第２の実施形態を説明するための概略図であり、（ａ）ないし（ｃ）は、集合基板の切断工程における一連の断面図である。
【図１５】本願発明に係るチップ型抵抗器の製造方法の第３の実施形態により製造されたチップ型抵抗器の内部構成を示す概略斜視図である。
【図１６】本願発明に係るチップ型抵抗器の製造方法の第３の実施形態を説明するための概略斜視図である。
【図１７】本願発明に係るチップ型抵抗器の製造方法の第３の実施形態を説明するための概略図であり、（ａ）ないし（ｃ）は、集合基板の切断工程における一連の断面図である。
【図１８】従来のチップ型抵抗器の製造方法により製造されたチップ型抵抗器の内部構成を示す概略断面図である。
【図１９】従来のチップ型抵抗器の製造方法を説明するための概略平面図である。
【図２０】従来のチップ型抵抗器の製造方法を説明するための概略平面図である。
【図２１】従来のチップ型抵抗器の製造方法を説明するための概略平面図である。
【図２２】従来のチップ型抵抗器の製造方法を説明するための概略平面図である。
【図２３】従来のチップ型抵抗器の製造方法を説明するための概略平面図である。
【図２４】従来のチップ型抵抗器の製造方法を説明するための概略平面図である。
【図２５】従来のチップ型抵抗器の製造方法を説明するための概略平面図である。
【図２６】従来のチップ型抵抗器の製造方法を説明するための概略図であり、（ａ）ないし（ｄ）は、集合基板の切断工程における一連の断面図である。
【符号の説明】
１，１Ａ 単位基板
１ａ 基板エリア
１Ａａ′ 第１基板エリア
１Ａｂ′ 第２基板エリア
３ 抵抗体
４，４Ａ オーバーコート層
５ アンダーコート層
１０，１０Ａ 集合基板
１０Ａａ 第１原基板
１０Ａｂ 第２原基板
２０Ａｂ 下面導体パターン
Ａ，Ｂ，Ｃ チップ型抵抗器
【発明の属する技術分野】
本願発明は、たとえばプリント配線基板に対して表面実装が可能なチップ型抵抗器の製造方法に関する。
【０００２】
【従来の技術】
近年、プリント配線基板に対する実装密度を向上させる目的で、種々の電子部品が表面実装可能なチップ型に置き換えられつつある。上記チップ型電子部品の代表的なものとしては、図１８に示すようなチップ型抵抗器が挙げられる。同図に示すように、このチップ型抵抗器１００は、平面視長矩形状の単位基板１と、この単位基板１の両端部に形成された電極２と、単位基板１の上面１１に形成された抵抗体３とを有している。電極２は、単位基板１の上面１１に形成された第１上面電極２１ａと、単位基板１の下面１２に形成された下面電極２２と、単位基板１の端面１３に形成された側面電極２３と、第１上面電極２１ａの上面に形成された第２上面電極２１ｂとからなり、上記抵抗体３は、第１上面電極２１ａ同士を繋げるように形成されている。また、抵抗体３の上面側には、抵抗体３を保護するためのオーバーコート層４が形成されている。なお、抵抗体３とオーバーコート層４との間には、抵抗体３の抵抗値を設定する際に抵抗体３を保護するアンダーコート層５が形成されている。
【０００３】
このようなチップ型抵抗器１００を製造する際には、図１９に示すように、単位基板１となる基板エリア１ａを複数有する集合基板１０が用いられる。この集合基板１０は、所定の厚みを有する平板状に形成されており、形成材料としては、一般的に、アルミナセラミックが用いられている。上記基板エリア１ａは、たとえば、マトリクス状に配列され、各基板エリア１ａ間には、縦切断線Ｌ１および横切断線Ｌ２に沿って集合基板１０を切断する際に除去される余剰部分１８，１９が設けられる。
【０００４】
この集合基板１０を用いてチップ型抵抗器１００を製造するには、まず、上記上面電極２１ａとなる上面導体パターン２０ａと、上記下面電極２１ｂとなる下面導体パターンとを形成する。上面導体パターン２０ａは、図２０に示すように、横方向に互いに隣り合う基板エリア１ａ間に跨るように形成される。上記下面導体パターンは、上面導体パターン２０ａと対応するように形成される。上面導体パターン２０ａおよび下面導体パターン２０ｂは、たとえば、銀などを含む電極用ペーストを印刷焼成するなどしてそれぞれ被膜状に一括形成される。
【０００５】
次いで、図２１に示すように、各基板エリア１ａに抵抗体３をそれぞれ形成する。抵抗体３は、各基板エリア１ａにおいて上記上面導体パターン２０ａ同士を掛け渡すように形成される。抵抗体３は、所定の電気特性を有する抵抗体ペーストを印刷焼成することによって一括形成される。
【０００６】
次いで、図２２に示すように、上記各抵抗体３の上面を覆うようにアンダーコート層５を形成する。続いて、各基板エリア１ａごとに所定の抵抗値を設定する。具体的には、図２３に示すように、抵抗体３に対してレーザ加工等によるトリミングを施すことによって、トリミング溝３１を形成する。
【０００７】
次いで、トリミングによって生じる切り屑等を取り除くために洗浄を行い、乾燥後、図２４に示すように、オーバーコート層４（図２４の斜線部分）を形成する。オーバーコート層４は、少なくとも上記抵抗体３の上面側が覆われるようにガラスなどにより形成される。そして、図２５に示すように、各基板エリア１ａにおいてオーバーコート層４間から外部に露出していた上面導体パターン２０ａ（第１上面電極２１ａ）を覆うように、樹脂銀などからなる第２上面電極２１ｂを形成する。
【０００８】
次いで、この集合基板１０を各基板エリア１ａの縦方向、すなわち切断線Ｌ１に沿って一次切断し、細幅帯状の中間体を得る。次に、この中間体の切断面に対して電極ペーストを印刷焼成して側面電極２３を形成した後、中間体を横切断線Ｌ２に沿って二次切断し、基板エリア１ａ（単位基板１）ごとに分割されたチップを得る。そして、各チップに対して、より詳細には、第２上面電極２１ｂ、下面電極２２および側面電極２３の表面に対して、ニッケルメッキおよび半田メッキを施し、最終的にチップ型抵抗器１００を得る。
【０００９】
【発明が解決しようとする課題】
ここで、平面視で０．６ｍｍ×０．３ｍｍ以下の小型のチップ型抵抗器１００を製造する場合においては、集合基板１０を精密に切断するために、上記一次切断および二次切断において、回転する円板状のブレードＤ（図２６（ａ）ないし図２６（ｃ）参照）を用いてダイシングを行うダイシングソー方式が採用される。
【００１０】
しかしながら、アルミナセラミックから形成された集合基板１０は、硬度が比較的大きく被削性が乏しいので、集合基板１０の切断時において、厚み方向に最後まで切断されずに不要部分として切断面に残る、いわゆるバリ生じることがあった。より詳細には、切断の際に、集合基板１０は、図２６（ａ）に示すように、シート状の基体９１に粘着層９２が形成されている粘着シート９上に、上記オーバーコート層４が上になるように載置される。ブレードＤとしては、たとえば厚みが４０μｍ程度、直径が５０ｍｍ程度のものが用いられ、集合基板１０の切断の際には、ブレードＤを所定の回転数で回転させつつ上方から下方に向けて移動させるようにして操作する。
【００１１】
集合基板１０は、ブレードＤの回転によって削られるようにして、上面から裏面にかけて順次切断されていく。このとき、図２６（ａ）に示すように、ブレードＤを下方に向けて移動させる力の一部がブレードＤの厚さ方向に働き、この力（以下、「分断力Ｆ」という）によって、集合基板１０は、ブレードＤをはさんで左右に押し広げられようとする。被削性が優れた部材を切断する場合、ブレードＤを下方に移動させる力の大部分がこの部材を切断しようとする力となるため、分断力Ｆは小となるが、被削性が乏しい集合基板１０を切断する場合、ブレードＤを移動させる力を大とする必要があるため、分断力Ｆは大きくなる。この分断力Ｆよりも、ブレードＤの先端から粘着シート９までの間の被切断部分１１１における結合力（引張り強さ）と、粘着シート９の粘着力との合計が小となる場合、図２６（ｂ）に示すように、切断の途中で被切断部分１１１が割れてしまう。
【００１２】
上記一次切断時には、切断するにつれて被切断部分１１１の厚みが薄くなり、その結合力が小さくなっていっても、中間体の平面視における面積が比較的大であるため、中間体と粘着シート９との間の粘着力が大となり、切断の途中で被切断部分１１１は割れることがない。
【００１３】
しかしながら、上記二次切断時には、切断により得られるチップ１００′の平面視における面積が比較的小であるため、粘着シート９との間の粘着力が小となり、切断の途中で被切断部分１１１が割れてしまうことがある。このとき、図２６（ｃ）に示すように、中間体１００″の位置は、粘着シート９上で維持されるため、ブレードＤをさらに下方に移動させることにより、中間体１００″における被切断部分１１１の切り残し部分１１１ａが切断され、切断面が平坦となるが、チップ１００′は、粘着シート９から一旦剥離してブレードＤから遠方に離れてしまう。したがって、チップ１００′における被切断部分１１１の切り残し部分１１１ｂは切断されず、これがバリＶとなる。
【００１４】
なお、切断途中における被切断部分１１１の割れは、被切断部分１１１の厚みｄが２５μｍ程度となった際に生じることが本願発明者らの実験により求められている。
【００１５】
本願発明は、上記した事情のもとで考え出されたものであって、集合基板を用いてチップ型抵抗器を製造する途中の過程において、集合基板を切断した切断面にバリが生じないチップ型抵抗器の製造方法を提供することをその課題とする。
【００１６】
【発明の開示】
上記課題を解決するため、本願発明では、次の技術的手段を講じている。
【００１７】
すなわち、本願発明の第１の側面により提供されるチップ型抵抗器の製造方法は、平面視長矩形状を呈した単位基板の上面に抵抗体が形成されているチップ型抵抗器の製造方法であって、上記単位基板となる複数の基板エリアがマトリクス状に配列されたアルミナセラミック製の集合基板に対して、各基板エリア上の所定領域に上記抵抗体をそれぞれ形成する工程と、上記抵抗体の上面側に、上記抵抗体を保護するための樹脂製のオーバーコート層を、厚みが２０μｍ〜１００μｍとなるようにかつ上記各基板エリアに対してそれぞれの幅方向にはみ出すようにして形成する工程と、上記集合基板を一次切断して、複数の基板エリアがそれらの幅方向に一列につながった中間体を得る工程と、上記中間体を上記オーバーコート層が下になるように設置し、上記基板エリアに沿って二次切断する工程と、
を含むことを特徴としている。
【００１８】
上記オーバーコート層の厚みは、より好ましくは、２５μｍ〜５０μｍとされる。
【００１９】
本願発明の第１の側面においては、上記中間体を二次切断する際に、中間体は、その下面から上面側に形成したオーバーコート層にかけて順次切断されていく。中間体の切断に際しては、回転する円板状のブレードを上方から下方に向って移動させるように操作する。このようなブレードを移動させる力は、その一部がブレードの厚み方向に作用し、切断すべき被切断部分を、ブレードを挟んで左右に押し広げようとする。これにより、従来では、集合基板の厚みが切断過程で薄く（２５μｍ程度）なったときに、切断途中で被切断部分が割れることがあった。しかしながら、本願発明の第１の側面においては、集合基板の厚みが２５μｍに達した際には、被切断部分の厚みは全体として、オーバーコート層を含めて２５μｍ以上となる。したがって、切断途中で集合基板が割れるのを防止することができる。
【００２０】
この後、切断が進行して、被切断部分の厚みが全体として２５μｍに達した際には、被切断部分は全てオーバーコート層ということになる。このオーバーコート層は、樹脂により形成されているので、集合基板よりも被削性が優れている。したがって、二次切断途中において、ブレードを下方に移動させる力は、その大部分がオーバーコート層を切断しようとする力となり、オーバーコート層は、最後までブレードによって切断される。
【００２１】
つまり、従来のように、二次切断により個片とされつつあるチップが、切断途中でブレードから遠方に離れてしまうことがなく、中間体をその厚み方向全体にわたってブレードにより切断することができる。したがって、チップの両切断面全域が平坦となる。その結果、得られたチップ型抵抗器の切断面にバリが生じるのを防止することができる。
【００２２】
本願発明の第２の側面により提供されるチップ型抵抗器の製造方法は、単位基板の上面に抵抗体が形成されているチップ型抵抗器の製造方法であって、上記単位基板の上面側となる複数の第１基板エリアがマトリクス状に配列されたアルミナセラミック製の第１原基板と、上記各第１基板エリアと対応する複数の第２基板エリアを有しかつ上記第１原基板よりもモース硬度が低い材料により厚みが２０μｍ〜１００μｍとなるように形成された第２原基板とを貼り合わせることにより集合基板を形成する工程と、上記集合基板に対して、上記各第１基板エリア上の所定領域に上記抵抗体をそれぞれ形成する工程と、上記集合基板を一次切断して、複数の第１基板エリアおよび第２基板エリアが一列につながった中間体を得る工程と、上記中間体を上記第２原基板が下になるように設置し、上記第１基板エリアおよび第２基板エリアに沿って二次切断する工程と、を含むことを特徴としている。
【００２３】
上記第２原基板の厚みは、より好ましくは、２５μｍ〜５０μｍとされる。
【００２４】
好ましい実施の形態においては、上記第２原基板は、窒化アルミニウムから形成されている。
【００２５】
好ましい実施の形態においてはまた、上記第２原基板は、ホルステライトから形成されている。
【００２６】
本願発明の第２の側面においては、上記第２原基板は、上記第１原基板よりもモース硬度が低い、被削性が優れた材料により厚みが２０μｍ〜１００μｍ（より好ましくは、２５μｍ〜５０μｍ）となるように形成されており、また、二次切断に際して中間体は、上記第２原基板が下になるように設置される。すなわち、本願発明の第２の側面においては、上記第１原基板が、本願発明の第１の側面に係るチップ型抵抗器の製造方法における集合基板に対応し、上記第２原基板が、本願発明の第１の側面に係るチップ型抵抗器の製造方法におけるオーバーコート層に対応しているとみなすことができる。したがって、第２原基板は、二次切断途中で上記第１原基板が割れるのを防止することができるとともに、厚み方向全体にわたってブレードによって切断され、二次切断途中でそれ自体が割れるのが防止されうる。その結果、得られたチップ型抵抗器の切断面にバリが生じるのを防止することができる。
【００２７】
本願発明の第３の側面により提供されるチップ型抵抗器の製造方法は、単位基板の上面に抵抗体が形成されているチップ型抵抗器の製造方法であって、上記単位基板となる複数の基板エリアがマトリクス状に配列されたアルミナセラミック製の集合基板に対して、各基板エリアの下面にチップ型抵抗器の電極の一部となる下面導体パターンを、厚みが２０μｍ〜１００μｍとなるようにかつ上記各基板エリアに対してその幅方向にはみ出すように形成する工程と、上記集合基板に対して、上記各基板エリア上の所定領域に上記抵抗体をそれぞれ形成する工程と、上記集合基板を一次切断して、複数の基板エリアがそれらの幅方向に一列につながった中間体を得る工程と、上記中間体を上記下面導体パターンが下になるように設置し、上記基板エリアに沿って二次切断する工程と、を含むことを特徴としている。
【００２８】
上記下面導体パターンの厚みは、より好ましくは、２５μｍ〜５０μｍとされる。
【００２９】
本願発明の第３の側面においては、チップ型抵抗器の電極の一部となる上記下面導体パターンは、その厚みが２０μｍ〜１００μｍ（より好ましくは、２５μｍ〜５０μｍ）となるように形成されており、また、二次切断に際して中間体は、上記下面導体パターンが下になるように設置される。一般に、チップ型抵抗器の電極を形成するための導体パターンは、金属を含んだ電極用ペーストを印刷焼成することにより形成されるので、集合基板よりも被削性が優れている。これらのことにより、本願発明の第３の側面においては、上記下面導体パターンが、本願発明の第１の側面に係るチップ型抵抗器の製造方法におけるオーバーコート層に対応するとみなすことができる。したがって、上記下面導体パターンは、二次切断途中で中間体が割れるのを防止することができるとともに、厚み方向全体にわたってブレードによって切断され、二次切断途中でそれ自体が割れるのが防止されうる。その結果、得られたチップ型抵抗器の切断面にバリが生じるのを防止することができる。
【００３３】
本願発明のその他の特徴および利点については、以下に行う発明の実施の形態の説明から、より明らかになるであろう。
【００３４】
【発明の実施の形態】
以下、本願発明の好ましい実施の形態について、図面を参照して具体的に説明する。なお、以下においては、平面視０．６ｍｍ×０．３ｍｍ以下の小型のチップ型抵抗器を製造するものとする。
【００３５】
図１は、本願発明に係るチップ型抵抗器の製造方法の第１の実施形態により製造されたチップ型抵抗器の内部構成を示す概略断面図である。なお、この図では、電極の露出表面に形成されるニッケルメッキ層および半田メッキ層が省略されている。図２ないし図１０（ｃ）は、本願発明に係るチップ型抵抗器の製造方法の第１の実施形態を説明するための図である。なお、これらの図において、従来例を示す図１８ないし図２６（ｃ）に表された部材、部分等と同等のものにはそれぞれ同一の符号を付してある。
【００３６】
図１に表れているように、チップ型抵抗器Ａは、表面実装部品として形成されたものであって、単位基板１と、この単位基板１の両端部に形成された一対の電極２と、単位基板１の上面に形成された抵抗体３とを備えている。
【００３７】
上記単位基板１は、平面視長矩形状を呈しており、アルミナセラミックから形成されている。単位基板１の厚みは、たとえば、平面視０．６ｍｍ×０．３ｍｍのチップ型抵抗器の場合、０．１８ｍｍ程度とされている。
【００３８】
上記電極２は、単位基板１の両端部上面１１に形成された第１上面電極２１ａと、単位基板１の下面１２に形成された下面電極２２と、第１上面電極２１ａの上面に形成された第２上面電極２１ｂと、単位基板１の端面１３に形成された側面電極２３とからなる。第１上面電極２１ａおよび下面電極２２は、たとえば金あるいは銀からなり、たとえば７μｍ〜１５μｍ程度の厚みを有している。第２上面電極２１ｂは、たとえば銀の粒子が樹脂で固められた、いわゆる樹脂銀からなり、抵抗体３と直接的に接触する第１上面電極２１ａの電気的特性を維持するために形成される。側面電極２３は、たとえば金あるいは銀からなり、第１上面電極２１ａおよび第２上面電極２１ｂと下面電極２２とを導通接続するように形成されている。なお、第２上面電極２１ｂ、下面電極２２および側面電極２３のうち、外部に露出している部分には、図示しないニッケルメッキ層および半田メッキ層が形成されている。
【００３９】
上記抵抗体３は、上記第１上面電極２１ａ同士を掛け渡すように形成されている。この抵抗体３は、所定の電気的抵抗特性を有する金属あるいは酸化金属などからなり、たとえばレーザ加工によるトリミングによってトリミング溝が形成されることにより、所定の抵抗値を有するように調整されている。
【００４０】
上記抵抗体３の上面には、アンダーコート層５が形成されている。このアンダーコート層５は、上記したトリミングの際に抵抗体３の表面を保護するためのものであり、たとえばガラスなどから形成される。なお、このアンダーコート層５は、たとえば抵抗体３が薄膜状とされている場合などでは、形成されない場合がある。
【００４１】
上記抵抗体３の上面側には、上記したトリミング後の抵抗体３を保護するためのオーバーコート層４Ａが形成されている。オーバーコート層４Ａは、樹脂により形成されているため、上記単位基板１よりも硬度が小さく被削性が優れている。また、オーバーコート層４Ａは、その厚みｔが、好ましくは、２０μｍ〜１００μｍ、より好ましくは、２５μｍ〜５０μｍとなるように形成されている。
【００４２】
次に、上記チップ型抵抗器Ａの製造方法について説明する。なお、以下において、チップ型抵抗器Ａには、上記したアンダーコート層５が形成されるものとする。
【００４３】
このチップ型抵抗器Ａを製造する際には、まず、単位基板１となる基板エリア１ａを複数有する集合基板１０を用意する。この集合基板１０は、上記単位基板１に対応して、アルミナセラミックにより所定の厚みを有する平板状に形成されている。この第１の実施形態では、集合基板１０は、図２に示すように、上記各基板エリア１ａがマトリクス状に配列されている。各基板エリア１ａ間には、縦切断線Ｌ１および横切断線Ｌ２に沿って集合基板１０を切断する際に除去される縦余剰部分１８および横余剰部分１９がそれぞれ設けられている。縦余剰部分１８および横余剰部分１９の幅は、後述するブレードＤの厚みに応じて設定される。
【００４４】
次いで、上記上面電極２１ａの原形となる上面導体パターン２０ａを集合基板１０の上面に、上記下面電極２１ｂの原形となる下面導体パターンを集合基板１０の下面に、それぞれ形成する。上面導体パターン２０ａおよび下面導体パターンは、たとえばスクリーン印刷法などを用いることによってそれぞれ一括形成される。すなわち、スクリーン印刷法によれば、まず、上面導体パターン２０ａ（下面導体パターン）に対応した印刷パターンが開口するように形成されているスクリーンを集合基板１０上に載置し、微細な粒径を有する金あるいは銀の粉末を含んだ電極用ペーストを、スキージなどによりスクリーンの開口部から押し込む。そして、スクリーンを集合基板１０上から取り除いて、電極用ペーストを乾燥させた後、塗布した電極用ペーストを炉内で焼成する。
【００４５】
上記上面導体パターン２０ａは、図３に示すように、各基板エリア１ａの両端部近傍にそれぞれ形成されるとともに、横方向に互いに隣り合う基板エリア１ａ間に跨るように形成される。すなわち、基板エリア１ａの幅方向に延びている縦余剰部分１８上にも形成される。上記下面導体パターンは、上面導体パターン２０ａと対応するように形成される。
【００４６】
次いで、図４に示すように、各基板エリア１ａの上面に上記抵抗体３をそれぞれ形成する。抵抗体３は、各基板エリア１ａにおいて上面導体パターン２０ａ同士を掛け渡すように形成される。この抵抗体３は、たとえばスクリーン印刷法などを用いて一括焼成される。この場合、たとえば金属などの導電成分をガラスフリットなどに混入させて、所定の電気的抵抗特性が得られるように形成された抵抗体ペーストが所定箇所に印刷焼成される。
【００４７】
次いで、図５に示すように、上記各抵抗体３の上面にそれを覆うように、アンダーコート層５を形成する。アンダーコート層５は、ガラス成分を含んだ絶縁性ペーストを印刷焼成することによって形成され、たとえば抵抗体３と平面視で略同等の面積を有するようにされる。
【００４８】
次いで、図６に示すように、チップ型抵抗器Ａの抵抗値を所定の値に設定するために、上記各抵抗体３に対してトリミングを行う。具体的には、測定プローブ（図示せず）を上記各上面導体パターン２０ａに接触させて各抵抗体３の抵抗値を測定しながら、各抵抗体３をアンダーコート層５の上から、たとえばレーザ加工によって切除する。この結果、抵抗体３およびアンダーコート層５には、たとえば略Ｌ字状のトリミング溝３１が形成される。トリミングを行った後、集合基板１０は、全体的に洗浄され、トリミングによって生じた切り屑などが除去される。
【００４９】
次いで、図７に示すように、各基板エリア１ａに対して、上記オーバーコート層４Ａの原形となる樹脂層４Ａａを形成する。この樹脂層４Ａａは、上記抵抗体３（アンダーコート層５）の全上面を覆うとともに、各基板エリア１ａに対してそれぞれの幅方向にはみ出すようにして形成され、この第１の実施形態では、縦方向に互いに隣り合う基板エリア１ａ間で連続した帯状に形成される。すなわち、基板エリア１ａの長手方向に延びている上記横余剰部分１９上にも形成される。
【００５０】
この樹脂層４Ａａは、スクリーン印刷法により一括形成される。より詳細には、まず、樹脂層４Ａａの形状に対応した印刷パターンが開口するように形成されているスクリーンを集合基板１０上に載置し、溶融した樹脂をスキージなどによりスクリーンの開口部から押し込む。そして、スクリーンを集合基板１０上から取り除いて、樹脂を乾燥させた後、塗布した樹脂を加熱硬化する。
【００５１】
また、樹脂層４Ａａは、オーバーコート層４Ａの厚みに対応して、その厚みｔが、好ましくは、２０μｍ〜１００μｍ、より好ましくは、２５μｍ〜５０μｍとなるように形成される。この場合、スクリーン印刷の際に、スクリーンとして、この値に応じた厚みを有するものを用いることによって、樹脂層４Ａａを所望の厚みとすることができる。
【００５２】
次いで、図８に示すように、各基板エリア１ａに対して上記第２上面電極２１ｂを形成する。第２上面電極２１ｂは、上記第１上面電極のうち、樹脂層４Ａａ間から露出している部分の上面を覆うように形成される。この第２上面電極２１ｂもスクリーン印刷法により形成され、電極用ペーストとしては、微細な粒径を有する銀の粉末にガラス粉末を添加して樹脂で分散させた、いわゆる樹脂銀ペーストが用いられる。
【００５３】
次いで、集合基板１０を縦方向に切断する一次切断を行う。すなわち、上記切断線Ｌ１に沿って集合基板１０を切断し、縦方向に延びた中間体Ａ″（図９参照）を得る。この切断工程では、チップ型抵抗器Ａが０．６ｍｍ×０．３ｍｍ以下の小型のチップ型抵抗器であるため、精密な切断を行うために、回転する円板状のブレードＤなどを用いてダイシングを行うダイシングソー方式が採用される。ブレードＤとしては、たとえば、ダイヤモンド片を含む砥石などからなり、厚みが４０μｍ程度、直径が５０ｍｍ程度のものが用いられる。切断の際には、ブレードＤを所定の回転数で回転させつつ上方から下方に向けて移動させるようにして操作する。
【００５４】
次いで、図９に示すように、上記中間体Ａ″における両切断面に、それぞれ側面電極２３を形成する。各側面電極２３は、上記第１上面電極２１ａおよび第２上面電極２１ｂと上記下面電極２２とを導通するように形成される。この側面電極２３は、電極用ペーストを印刷焼成することによって形成される。
【００５５】
次いで、上記中間体Ａ″を横方向に切断する二次切断を行う。すなわち、上記横切断線Ｌ２に沿って中間体Ａ″を切断し、基板エリア１ａ（単位基板１）ごとに分割されたチップＡ′を得る。そして、第２上面電極２１ｂ、下面電極２２、および側面電極２３の露出した部分に対して、ニッケルメッキおよび半田メッキを施すことにより、図示しないメッキ層を形成し、チップ型抵抗器Ａを得る。
【００５６】
以下、二次切断について詳細に説明する。なお、中間体Ａ″において、裏面側の層（集合基板がなす層）のことを、「アルミナ層」と表現する。
【００５７】
二次切断においては、図１０（ａ）に示すように、上記中間体Ａ″を上記樹脂層４Ａａ（オーバーコート層４Ａ）が下になるようにシート状の粘着シート９上に載置して、上記ブレードＤを用いたダイシングを行う。この粘着シート９は、シート状の基体９１の上面に粘着層９２を有してなり、この粘着層９２を上にして切断台Ｔ上に固定されている。粘着シート９としては、たとえば基体９１が５０μｍ厚、粘着層９２が８０μｍ厚程度のものが用いられ、この第１の実施形態では、常温においては粘着力が比較的大きく、かつ、加熱した際には粘着力が低下する熱剥離シートが用いられる。これにより、中間体Ａ″を切断する際には、これを比較的強固に仮固定することが可能となり、精密な切断を行うことが可能となる。また、切断した個々のチップＡ′を移動させる際には、粘着シート９を加熱して粘着力を低下させた後、吸着コレットなどを用いて各チップＡ′を容易に移動させることができる。
【００５８】
ブレードＤは、上記一次切断時と同様に、所定の回転数で回転しつつ上方から下方に向けて移動するように操作される。中間体Ａ″は、ブレードＤの回転によって削られるようにして、アルミナ層１０ａから樹脂層４Ａａにかけて順次切断されていく。このとき、ブレードＤを下方に向けて移動させる力の一部は、ブレードＤの厚さ方向に作用し、この力（以下、「分断力Ｆ」という）によって、中間体Ａ″は、ブレードＤをはさんで左右に押し広げられようとする。また、中間体Ａ″（および切断されつつあるチップＡ1′）は、粘着シート９の粘着力Ｎにより、位置がずれないようにされる。さらに、中間体Ａ″は、ブレードＤの先端から粘着シート９までの被切断部分１５Ａにおける結合力（引張り強さ）Ｍによって、ブレードＤをはさんだ左右の結合を維持しようとする。一般に、分断力Ｆよりも、粘着力Ｎと結合力Ｍとの合計が小さくなった場合、切断の途中で被切断部分１５Ａが割れてしまう。
【００５９】
アルミナ層１０ａは比較的硬く被削性が乏しいので、アルミナ層１０ａが切断されている間は、ブレードＤを下方に移動させる力を大とする必要があるため、分断力Ｆが大きくなってしまう。これにより、従来では、被切断部分１５Ａが切断するにつれて薄くなって被切断部分１５Ａの厚み、すなわちアルミナ層１０ａの厚みが２５μｍ程度に達した際に、結合力Ｍが小さくなることによって、被切断部分１５Ａが割れてしまうことがあった。しかしながら、この第１の実施形態では、アルミナ層１０ａの厚みが２５μｍに達した場合でも、被切断部分１５Ａの厚み全体としては、樹脂層４Ａａを含めて２５μｍ以上となる。したがって、アルミナ層１０ａには、樹脂層４Ａａの結合力が作用するため、アルミナ層１０ａは切断途中で割れることがない。
【００６０】
また、樹脂層４Ａａの厚みｔは、上述したように、好ましくは２０μｍ〜１００μｍ、より好ましくは２５μｍ〜５０μｍとされているので、切断が進行して、図１０（ｂ）に示すように、被切断部分１５Ａの厚みが全体として２５μｍに達した際には、被切断部分１５Ａは全て、樹脂層４Ａａということになる。樹脂層４Ａａは、上述したように、比較的被削性が優れているので、ブレードＤを下方に移動させる力の大部分が樹脂層４Ａａを切断しようとする力となるため、分断力Ｆは、小さくなる。これにより、樹脂層４Ａの切断途中においても、被切断部分１５Ａが割れるのを防止することができる。
【００６１】
したがって、切断されつつあるチップＡ1′が粘着シート９から一旦剥離してブレードＤから遠方に離れるのを防止することができるので、図６（ｃ）に示すように、ブレードＤをさらに下方に移動させれば、中間体Ａ″および切断されつつあるチップＡ1′をその厚み方向全体にわたって、ブレードＤによって切断することができる。その結果、得られたチップＡ′は、両切断面が全体にわたって平坦となる。すなわち、バリが生じるのを防止することができる。
【００６２】
次に、本願発明に係るチップ型抵抗器およびチップ型抵抗器における他の実施形態について説明する。
【００６３】
図１１は、本願発明に係るチップ型抵抗器の製造方法の第２の実施形態により製造されたチップ型抵抗器の内部構成を示す概略断面図である。なお、この図では、電極の露出表面に形成されるニッケルメッキ層および半田メッキ層が省略されている。図１２ないし図１４（ｃ）は、本願発明に係るチップ型抵抗器の製造方法の第２の実施形態を説明するための図である。なお、これらの図においては、上記実施形態と同一または類似の要素には、上記実施形態と同一符号を付している。
【００６４】
図１１に表われているように、この第２の実施形態により製造されるチップ型抵抗器Ｂは、２層構造の単位基板１Ａと、この単位基板１Ａの上面１１Ａの両端部に形成された第１上面電極２１ａと、単位基板１Ａの下面１２Ａの両端部に形成された下面電極２２と、第１上面電極２１ａ同士を繋げるように形成された抵抗体３と、この抵抗体３の上面側に形成されたオーバーコート層４と、第１上面電極２１ａの上面に形成された第２上面電極２１ｂと、単位基板１Ａの両端面１３Ａに形成された側面電極２３とを備えている。なお、上記抵抗体３とオーバーコート層４との間には、上記したのと同様のアンダーコート層５が形成されている。すなわち、このチップ型抵抗器Ｂは、上記チップ型抵抗器Ａにおいて、上記単位基板１の代わりに２層構造の単位基板１Ａを、上記オーバーコート層４Ａの代わりに上記オーバーコート層４を具備しており、これらの点が第１の実施形態に係るチップ型抵抗器Ａと異なっている。
【００６５】
上記単位基板１Ａは、アルミナセラミック（酸化アルミニウム）から形成されている第１基板層１Ａａと、この第１基板層１Ａａよりも被削性が優れた材料によって所定の厚みを有するように形成された第２基板層１Ａｂとからなる。第１基板層１Ａａおよび第２基板層１Ａｂは、平面視において互いに同一形状、同一サイズに形成されており、第１基板層１Ａａが単位基板１Ａの上面側となるように積層されるとともに互いに密着するように固着されている。また、単位基板１Ａは、上記単位基板１と同様に、平面視長矩形状とされており、その全体としての厚みは、たとえば、チップ型抵抗器Ｂを平面視０．６ｍｍ×０．３ｍｍのチップ型抵抗器とする場合、０．１８ｍｍ程度とされている。
【００６６】
上記第２基板層１Ａｂは、具体的には、窒化アルミニウム、あるいはホルステライトなどの絶縁体から形成されている。窒化アルミニウムおよびホルステライトは、モース硬度が両者ともに、７．０〜７．５程度であり、アルミナセラミック（モース硬度＝８．５〜９．０程度）よりも柔らかい。したがって、第２基板層１Ａｂは、第１基板層１Ａａよりも被削性が優れることとなる。また、第２基板層１Ａｂの厚みｔは、好ましくは、２０μｍ〜１００μｍ、より好ましくは、２５μｍ〜５０μｍとされている。
【００６７】
このチップ型抵抗器Ｂを製造する際には、まず、図１２に示すように、上記単位基板１Ａの上面１１Ａ、すなわち上記第１基板層１Ａａとなる第１基板エリア１Ａａ′を有する第１原基板１０Ａａと、この第１基板エリア１Ａａ′に対応する第２基板エリア１Ａｂ′を有する第２原基板１０Ａｂとを貼り合わせて集合基板１０Ａを形成する。
【００６８】
上記第１原基板１０Ａａは、上記集合基板１０と同様に、各第１基板エリア１Ａａ′がマトリクス状に配列されているとともに、縦切断線Ｌ１と横切断線Ｌ２とが設定されている。また、各第１基板エリア１Ａａ′間には、上記縦余剰部分１８および横余剰部分１９と同様の縦余剰部分１８Ａおよび横余剰部分１９Ａが設定されている。
【００６９】
上記第２基板エリア１Ａｂ′は、上記第２基板層１Ａｂとなる部分であって、第２原基板１０Ａｂは、第１基板層１Ａａよりも被削性が優れた材料により、厚みｔが、好ましくは２０μｍ〜１００μｍ、より好ましくは２５μｍ〜５０μｍとなるように形成されている。また、この第２原基板１０Ａｂは、この第２の実施形態では、平面視において第１原基板１０Ａａと同等の面積を有している。
【００７０】
次いで、上記上面電極２１ａの原形となる上面導体パターン２０ａを集合基板１０Ａの上面、すなわち上記第１原基板１０Ａａの表面に形成し、上記下面電極２１ｂの原形となる下面導体パターンを集合基板１０の下面、すなわち上記第２原基板１０Ａｂに形成する。上面導体パターン２０ａおよび下面導体パターンは、それぞれ、第１の実施形態における上面導体パターン２０ａおよび下面導体パターンと同等のものであって、第１の実施形態における上面導体パターン２０ａおよび下面導体パターンについて上述したのと同様に、たとえばスクリーン印刷法などを用いることによって一括形成されるとともに、同様の形状に形成される。
【００７１】
次いで、上記各第１基板エリア１Ａａ′に上記抵抗体３を形成した後、上記アンダーコート層５を形成し、各抵抗体３に対してアンダーコート層５の上からトリミングを行う。これらの工程は、上記した第１の実施形態と同様に行なわれる。
【００７２】
次いで、この集合基板１０Ａを洗浄した後、これを乾燥させ、上記オーバーコート層４を形成する。このオーバーコート層４は、少なくとも抵抗体３が覆われる程度の大きさに形成されればよく、この第２の実施形態では、各抵抗体３が確実に覆われるように、図１３に示すように、縦方向に互いに隣り合う第１基板エリア１Ａａ′間で連続する帯状に形成される。すなわち、基板エリア１ａの長手方向に延びている上記横余剰部分１９Ａ上にも形成されている。また、オーバーコート層４は、ガラスなどにより、抵抗体３を保護しうる程度に薄く形成されればよい。
【００７３】
次いで、各第１基板エリア１Ａａ′に対して上記第２上面電極２１ｂを形成した後、この集合基板１０Ａ、すなわち第１原基板１０Ａａおよび第２原基板１０Ａｂを上記切断線Ｌ１に沿って縦方向に切断し、得られた中間体Ｂ″における両切断面に、それぞれ側面電極２３を形成する。これらの工程についても上記した第１の実施形態と同様に行なわれる。
【００７４】
次いで、上記中間体Ｂ″を横方向に切断する二次切断を行う。すなわち、上記横切断線Ｌ２に沿って中間体Ｂ″を切断し、単位基板１Ａごとに分割されたチップＢ′を得る。そして、第２上面電極２１ｂ、下面電極２２、および側面電極２３の露出した部分に対して、ニッケルメッキおよび半田メッキを施すことにより、図示しないメッキ層を形成し、チップ型抵抗器Ｂを得る。
【００７５】
二次切断においては、図１４（ａ）に示すように、上記中間体Ｂ″を上記第２原基板１０Ａｂが下になるように上記粘着シート９上に載置して、上記ブレードＤを操作する。中間体Ｂ″は、ブレードＤの回転によって削られながら、上記オーバーコート層４から第１原基板１０Ａａおよび第２原基板１０Ａｂにかけて順次切断されていく。このとき、上記中間体Ａ″の切断時と同様に、中間体Ｂ″（および切断されつつあるチップＢ1′には、ブレードＤの厚さ方向に働く分断力Ｆ、粘着シート９の粘着力Ｎが作用すると同時に、中間体Ｂ″は、ブレードＤの先端から粘着シート９までの被切断部分１５Ｂにおける結合力Ｍによって、ブレードＤをはさんだ左右の結合を維持しようとする。
【００７６】
第１原基板１０Ａａは、上述したように、アルミナセラミックにより形成されているので、被削性が乏しいため、第１原基板１０Ａａが切断されている間は、上記分断力Ｆが大きくなってしまう。しかしながら、この第２の実施形態では、第１原基板Ａ１０ａの厚みが２５μｍに達した場合でも、被切断部分１５Ｂの厚み全体としては、第２原基板１０Ａｂを含めて２５μｍ以上となる。したがって、第１原基板１０Ａａには、第２原基板１０Ａｂの結合力が作用するため、第１原基板１０Ａａの切断途中において、被切断部分１５Ｂが割れることがない。
【００７７】
また、第２原基板１０Ａｂの厚みは、上述したように、好ましくは２０μｍ〜１００μｍ、より好ましくは２５μｍ〜１００μｍとされているので、切断が進行して、図１４（ｂ）に示すように、被切断部分１５Ｂの厚みが全体として２５μｍに達した際には、被切断部分１５Ｂは全て、第２原基板１０Ａｂということになる。第２原基板１０Ａｂは、上述したように、比較的被削性が優れているので、第２原基板１０Ａｂの切断途中においても、被切断部分１５Ｂが割れるのを防止することができる。
【００７８】
したがって、切断されつつあるチップＢ1′が粘着シート９から一旦剥離してブレードＤから遠方に離れるのを防止することができるので、図１４（ｃ）に示すように、ブレードＤをさらに下方に移動させれば、中間体Ｂ″および切断されつつあるチップＢ1′をその厚み方向全体にわたって、ブレードＤによって切断することができる。その結果、バリが生じるのを防止することができる。
【００７９】
図１５は、本願発明に係るチップ型抵抗器の製造方法の第３の実施形態により製造されたチップ型抵抗器の内部構成を示す概略断面図である。なお、この図では、電極の露出表面に形成されるニッケルメッキ層および半田メッキ層が省略されている。図１６ないし図１７（ｃ）は、本願発明に係るチップ型抵抗器の製造方法の第３の実施形態を説明するための図である。なお、これらの図においては、上記実施形態と同一または類似の要素には、上記実施形態と同一符号を付している。
【００８０】
図１５に表われているように、この第３の実施形態により製造されるチップ型抵抗器Ｃは、上記単位基板１と、この単位基板１の上面１１の両端部に形成された第１上面電極２１ａと、単位基板１の下面１２の両端部に所定厚みとなるように形成された下面電極２２Ａと、第１上面電極２１ａ同士を繋げるように形成された抵抗体３と、この抵抗体３の上面側に形成されたオーバーコート層４と、第１上面電極２１ａの上面に形成された第２上面電極２１ｂと、単位基板１の両端面１３に形成された側面電極２３とを備えている。なお、上記抵抗体３とオーバーコート層４との間には、上記したのと同様のアンダーコート層５が形成されている。すなわち、チップ型抵抗器Ｃは、上記チップ型抵抗器Ａにおいて、上記下面電極２２の代わりに所定厚みを有する下面電極２２Ａを、上記オーバーコート層４Ａの代わりに上記オーバーコート層４を具備してなり、これらの点が第１の実施形態に係るチップ型抵抗器Ａと異なっている。
【００８１】
上記下面電極２２Ａは、上記上面電極２１ａと同様に、たとえば、金あるいは銀などを含む電極用ペーストを印刷焼成したものである。したがって、下面電極２２Ａは、アルミナセラミックからなる単位基板１よりも硬度が小さく被削性が優れている。また、下面電極２２Ａの厚みｔは、好ましくは、２０μｍ〜１００μｍ、より好ましくは、２５μｍ〜５０μｍとされる。
【００８２】
このチップ型抵抗器Ｃを製造する際には、まず、第１の実施形態と同様に、上記集合基板１０を用意する。
【００８３】
次いで、上記上面電極端子２１ａの原形となる上面導体パターン２０ａを集合基板１０の上面に形成する。この上面導体パターン２０ａは、第１の実施形態における上面導体パターン２０ａと同様に、たとえばスクリーン印刷法などを用いることによって一括形成されるとともに、同様の形状に形成される。
【００８４】
次いで、図１６に示すように、上記下面電極２２Ａの原形となる下面導体パターン２０Ａｂを集合基板１０の裏面に形成する。この下面導体パターン２０Ａｂは、各基板エリア１ａに対してその幅方向にはみ出すように形成され、この第３の実施形態では、縦方向に互いに隣り合う基板エリア１ａ間に連続する帯状に形成される。すなわち、基板エリア１ａの長手方向に延びている上記横余剰部分１９上にも形成される。
【００８５】
この下面導体パターン２０Ａｂは、スクリーン印刷法により一括形成される。より詳細には、たとえば、まず、下面導体パターン２０Ａｂに対応した印刷パターンが開口するように形成されているスクリーンを集合基板１０上に載置し、微細な粒径を有する金あるいは銀の粉末を含んだ電極用ペーストなどを、スキージなどによりスクリーンの開口部から押し込む。そして、スクリーンを集合基板１０上から取り除いて、電極用ペーストを乾燥させた後、塗布した電極用ペーストを炉内で焼成する。
【００８６】
また、下面導体パターン２０Ａｂは、下面電極２２Ａと対応して、その厚みｔが、好ましくは、２０μｍ〜１００μｍ、より好ましくは、２５μｍ〜５０μｍとなるように形成される。したがって、スクリーン印刷の際に、スクリーンとして、この値に応じた厚みを有するものを用いることによって、下面導体パターン２０Ａｂを上記した所望の厚みとすることができる。
【００８７】
なお、上面導体パターン２０Ａａを形成する工程と、下面導体パターン２０Ａｂを形成する工程とは、いずれの工程を先に行ってもよい。
【００８８】
次いで、上記基板エリア１ａに上記抵抗体３を形成した後、上記アンダーコート層５を形成し、各抵抗体３に対してアンダーコート層５の上からトリミングを行う。これらの工程は、上記した第１の実施形態と同様に行なわれる。
【００８９】
次いで、この集合基板１０Ａを洗浄した後、これを乾燥させ、上記オーバーコート層４を形成する。これらの工程は、上記した第２の実施形態と同様に行なわれる。
【００９０】
次いで、各基板エリア１ａに対して上記第２上面電極２１ｂを形成した後、この集合基板１０を上記切断線Ｌ１に沿って縦方向に切断し、得られた中間体Ｃ″における両切断面に、それぞれ上記側面電極２３を形成する。これらの工程についても上記した第１の実施形態と同様に行なわれる。
【００９１】
次いで、上記中間体Ｃ″を横方向に切断する二次切断を行う。すなわち、上記横切断線Ｌ２に沿って中間体Ｃ″を切断し、基板エリア１ａ（単位基板１）ごとに分割されたチップＣ′を得る。そして、第２上面電極２１ｂ、下面電極２２、および側面電極２３の露出した部分に対して、ニッケルメッキおよび半田メッキを施すことにより、図示しないメッキ層を形成し、チップ型抵抗器Ｃを得る。
【００９２】
二次切断においては、図１７（ａ）に示すように、上記中間体Ｃ″を上記下面導体パターン２０Ａｂが下になるように上記粘着シート９上に載置して、ブレードＤを操作する。中間体Ｃ″は、ブレードＤの回転によって切削されながら、アルミナ層１０ａから下面導体パターン２０Ａｂにかけて順次切断されていく。このとき、中間体Ｃ″（および切断されつつあるチップＣ1′）には、ブレードＤの厚さ方向に働く分断力Ｆ、粘着シート９の粘着力Ｎが作用すると同時に、中間体Ｃ″は、ブレードＤの先端から粘着シート９までの被切断部分１５Ｃにおける結合力Ｍによって、ブレードＤをはさんだ左右の結合を維持しようとする。
【００９３】
アルミナ層１０ａは、上述したように、比較的被削性が乏しいため、アルミナ層１０ａが切断されている間は、上記分断力Ｆが大きくなってしまう。しかしながら、この第３の実施形態では、アルミナ層１０ａの厚みが２５μｍに達した場合でも、被切断部分１５Ｃの厚み全体としては、下面導体パターン２０Ａｂを含めて２５μｍ以上となる。したがって、アルミナ層１０ａには、下面導体パターン２０Ａｂの結合力が作用するため、アルミナ層１０ａの切断途中において、被切断部分１５Ｃは割れることがない。
【００９４】
また、下面導体パターン２０Ａｂの厚みｔは、上述したように、好ましくは２０μｍ〜１００μｍ、より好ましくは２５μｍ〜１００μｍとされているので、切断が進行して、図１７（ｂ）に示すように、被切断部分１５Ｃの厚みが全体として２５μｍに達した際には、被切断部分１５Ｃは全て、下面導体パターン２０Ａｂということになる。下面導体パターン２０Ａｂは、上述したように、比較的被削性が優れているので、下面導体パターン２０Ａｂの切断途中においても、被切断部分１５Ｃが割れるのを防止することができる。
【００９５】
したがって、切断されつつあるチップＣ1′が粘着シート９から一旦剥離してブレードＤから遠方に離れるのを防止することができるので、ブレードＤをさらに下方に移動させれば、図１７（ｃ）に示すように、中間体Ｃ″および切断されつつあるチップＣ1′をその厚み方向全体にわたって、ブレードＤによって切断することができる。その結果、バリが生じるのを防止することができる。
【００９６】
以上、説明してきたように、本願発明に係るチップ型抵抗器の製造方法によれば、バリが生じていない平坦な切断面を有するチップ型抵抗器を得ることができる。
【００９７】
もちろん、この発明の範囲は上述した実施の形態に限定されるものではない。たとえば、上記第１上面電極２１ａの形状は、平面視で矩形状に限らず、これを他の形状としてもよい。
【００９８】
また、上記縦余剰部分１８（１８Ａ）および横余剰部分１９（１９Ａ）は、上記ブレードＤの厚みに対応した幅を有するように設定されているが、これらの幅が大となるように設定することもできる。このような場合、集合基板１０（１０Ａ）を切断する際に、各基板エリア１ａ（第１基板エリア１Ａａ′）間を２回にわけて切断することによって、より精度の高いチップ型抵抗器を製造することができる。
【図面の簡単な説明】
【図１】本願発明に係るチップ型抵抗器の製造方法の第１の実施形態により製造されたチップ型抵抗器の内部構成を示す概略断面図である。
【図２】本願発明に係るチップ型抵抗器の製造方法の第１の実施形態を説明するための概略平面図である。
【図３】本願発明に係るチップ型抵抗器の製造方法の第１の実施形態を説明するための概略平面図である。
【図４】本願発明に係るチップ型抵抗器の製造方法の第１の実施形態を説明するための概略平面図である。
【図５】本願発明に係るチップ型抵抗器の製造方法の第１の実施形態を説明するための概略平面図である。
【図６】本願発明に係るチップ型抵抗器の製造方法の第１の実施形態を説明するための概略平面図である。
【図７】本願発明に係るチップ型抵抗器の製造方法の第１の実施形態を説明するための概略斜視図である。
【図８】本願発明に係るチップ型抵抗器の製造方法の第１の実施形態を説明するための概略平面図である。
【図９】本願発明に係るチップ型抵抗器の製造方法の第１の実施形態を説明するための概略斜視図である。
【図１０】本願発明に係るチップ型抵抗器の製造方法の第１の実施形態を説明するための概略図であり、（ａ）ないし（ｃ）は、集合基板の切断工程における一連の断面図である。
【図１１】本願発明に係るチップ型抵抗器の製造方法の第２の実施形態により製造されたチップ型抵抗器の内部構成を示す概略断面図である。
【図１２】本願発明に係るチップ型抵抗器の製造方法の第２の実施形態を説明するための概略斜視図である。
【図１３】本願発明に係るチップ型抵抗器の製造方法の第２の実施形態を説明するための概略平面図である。
【図１４】本願発明に係るチップ型抵抗器の製造方法の第２の実施形態を説明するための概略図であり、（ａ）ないし（ｃ）は、集合基板の切断工程における一連の断面図である。
【図１５】本願発明に係るチップ型抵抗器の製造方法の第３の実施形態により製造されたチップ型抵抗器の内部構成を示す概略斜視図である。
【図１６】本願発明に係るチップ型抵抗器の製造方法の第３の実施形態を説明するための概略斜視図である。
【図１７】本願発明に係るチップ型抵抗器の製造方法の第３の実施形態を説明するための概略図であり、（ａ）ないし（ｃ）は、集合基板の切断工程における一連の断面図である。
【図１８】従来のチップ型抵抗器の製造方法により製造されたチップ型抵抗器の内部構成を示す概略断面図である。
【図１９】従来のチップ型抵抗器の製造方法を説明するための概略平面図である。
【図２０】従来のチップ型抵抗器の製造方法を説明するための概略平面図である。
【図２１】従来のチップ型抵抗器の製造方法を説明するための概略平面図である。
【図２２】従来のチップ型抵抗器の製造方法を説明するための概略平面図である。
【図２３】従来のチップ型抵抗器の製造方法を説明するための概略平面図である。
【図２４】従来のチップ型抵抗器の製造方法を説明するための概略平面図である。
【図２５】従来のチップ型抵抗器の製造方法を説明するための概略平面図である。
【図２６】従来のチップ型抵抗器の製造方法を説明するための概略図であり、（ａ）ないし（ｄ）は、集合基板の切断工程における一連の断面図である。
【符号の説明】
１，１Ａ 単位基板
１ａ 基板エリア
１Ａａ′ 第１基板エリア
１Ａｂ′ 第２基板エリア
３ 抵抗体
４，４Ａ オーバーコート層
５ アンダーコート層
１０，１０Ａ 集合基板
１０Ａａ 第１原基板
１０Ａｂ 第２原基板
２０Ａｂ 下面導体パターン
Ａ，Ｂ，Ｃ チップ型抵抗器
Claims (5)
- 平面視長矩形状を呈した単位基板の上面に抵抗体が形成されているチップ型抵抗器の製造方法であって、
上記単位基板となる複数の基板エリアがマトリクス状に配列されたアルミナセラミック製の集合基板に対して、各基板エリア上の所定領域に上記抵抗体をそれぞれ形成する工程と、
上記抵抗体の上面側に、上記抵抗体を保護するための樹脂製のオーバーコート層を、厚みが２０μｍ〜１００μｍとなるようにかつ上記各基板エリアに対してそれぞれの幅方向にはみ出すようにして形成する工程と、
上記集合基板を一次切断して、複数の基板エリアがそれらの幅方向に一列につながった中間体を得る工程と、
上記中間体を上記オーバーコート層が下になるように設置し、上記基板エリアに沿って二次切断する工程と、
を含むことを特徴とする、チップ型抵抗器の製造方法。 - 単位基板の上面に抵抗体が形成されているチップ型抵抗器の製造方法であって、
上記単位基板の上面側となる複数の第１基板エリアがマトリクス状に配列されたアルミナセラミック製の第１原基板と、上記各第１基板エリアと対応する複数の第２基板エリアを有しかつ上記第１原基板よりもモース硬度が低い材料により厚みが２０μｍ〜１００μｍとなるように形成された第２原基板とを貼り合わせることにより集合基板を形成する工程と、
上記集合基板に対して、上記各第１基板エリア上の所定領域に上記抵抗体をそれぞれ形成する工程と、
上記集合基板を一次切断して、複数の第１基板エリアおよび第２基板エリアが一列につながった中間体を得る工程と、
上記中間体を上記第２原基板が下になるように設置し、上記第１基板エリアおよび第２基板エリアに沿って二次切断する工程と、
を含むことを特徴とする、チップ型抵抗器の製造方法。 - 上記第２原基板は、窒化アルミニウムから形成されている、請求項２に記載のチップ型抵抗器の製造方法。
- 上記第２原基板は、ホルステライトから形成されている、請求項２に
記載のチップ型抵抗器の製造方法。 - 単位基板の上面に抵抗体が形成されているチップ型抵抗器の製造方法であって、
上記単位基板となる複数の基板エリアがマトリクス状に配列されたアルミナセラミック製の集合基板に対して、各基板エリアの下面にチップ型抵抗器の電極の一部となる下面導体パターンを、厚みが２０μｍ〜１００μｍとなるようにかつ上記各基板エリアに対してその幅方向にはみ出すように形成する工程と、
上記集合基板に対して、上記各基板エリア上の所定領域に上記抵抗体をそれぞれ形成する工程と、
上記集合基板を一次切断して、複数の基板エリアがそれらの幅方向に一列につながった中間体を得る工程と、
上記中間体を上記下面導体パターンが下になるように設置し、上記基板エリアに沿って二次切断する工程と、
を含むことを特徴とする、チップ型抵抗器の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001116511A JP3958532B2 (ja) | 2001-04-16 | 2001-04-16 | チップ抵抗器の製造方法 |
| US10/121,715 US7380333B2 (en) | 2001-04-16 | 2002-04-15 | Chip resistor fabrication method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001116511A JP3958532B2 (ja) | 2001-04-16 | 2001-04-16 | チップ抵抗器の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002313612A JP2002313612A (ja) | 2002-10-25 |
| JP3958532B2 true JP3958532B2 (ja) | 2007-08-15 |
Family
ID=18967238
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001116511A Expired - Fee Related JP3958532B2 (ja) | 2001-04-16 | 2001-04-16 | チップ抵抗器の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7380333B2 (ja) |
| JP (1) | JP3958532B2 (ja) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU2002324848A1 (en) * | 2002-09-03 | 2004-03-29 | Vishay Intertechnology, Inc. | Flip chip resistor and its manufacturing method |
| JP4771835B2 (ja) * | 2006-03-06 | 2011-09-14 | 株式会社リコー | トナー及び画像形成方法 |
| JP4867487B2 (ja) * | 2006-06-13 | 2012-02-01 | パナソニック株式会社 | チップ抵抗器の製造方法 |
| DE102006052748A1 (de) * | 2006-08-14 | 2008-04-30 | Rohde & Schwarz Gmbh & Co. Kg | Oszilloskop-Tastkopf |
| US7982582B2 (en) * | 2007-03-01 | 2011-07-19 | Vishay Intertechnology Inc. | Sulfuration resistant chip resistor and method for making same |
| JP4503046B2 (ja) * | 2007-05-30 | 2010-07-14 | 株式会社東芝 | 半導体装置の製造方法 |
| JP5287154B2 (ja) * | 2007-11-08 | 2013-09-11 | パナソニック株式会社 | 回路保護素子およびその製造方法 |
| WO2011028870A1 (en) | 2009-09-04 | 2011-03-10 | Vishay Dale Electronics, Inc. | Resistor with temperature coefficient of resistance (tcr) compensation |
| TW201409493A (zh) * | 2012-08-24 | 2014-03-01 | Ralec Electronic Corp | 晶片式排列電阻器及其製造方法 |
| JP2014165194A (ja) | 2013-02-21 | 2014-09-08 | Rohm Co Ltd | チップ抵抗器、およびチップ抵抗器の製造方法 |
| US9818512B2 (en) | 2014-12-08 | 2017-11-14 | Vishay Dale Electronics, Llc | Thermally sprayed thin film resistor and method of making |
| US10083781B2 (en) | 2015-10-30 | 2018-09-25 | Vishay Dale Electronics, Llc | Surface mount resistors and methods of manufacturing same |
| JP2017163165A (ja) * | 2017-06-21 | 2017-09-14 | ローム株式会社 | チップ抵抗器、およびチップ抵抗器の製造方法 |
| US10438729B2 (en) | 2017-11-10 | 2019-10-08 | Vishay Dale Electronics, Llc | Resistor with upper surface heat dissipation |
| DE102018115205A1 (de) * | 2018-06-25 | 2020-01-02 | Vishay Electronic Gmbh | Verfahren zur Herstellung einer Vielzahl von Widerstandsbaueinheiten |
| JP6732996B2 (ja) * | 2019-04-15 | 2020-07-29 | ローム株式会社 | チップ抵抗器 |
| IL300693B2 (en) | 2020-08-20 | 2024-02-01 | Vishay Dale Electronics Llc | Resistors, current sensing resistors, battery transitions, transition resistors, and flattening for their production |
| CN114765086A (zh) * | 2021-01-12 | 2022-07-19 | 国巨电子（中国）有限公司 | 电阻器的制造方法 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0210879A (ja) | 1988-06-29 | 1990-01-16 | Seiko Epson Corp | 発光ダイオードアレイ |
| JP2937774B2 (ja) | 1994-09-30 | 1999-08-23 | 東光株式会社 | セラミック電子部品の製造方法 |
| JPH1126204A (ja) * | 1997-07-09 | 1999-01-29 | Matsushita Electric Ind Co Ltd | 抵抗器およびその製造方法 |
| JPH1187102A (ja) | 1997-09-05 | 1999-03-30 | Taiyo Yuden Co Ltd | チップ部品用セラミック基板及びその製造方法 |
| JP3819574B2 (ja) * | 1997-12-25 | 2006-09-13 | 三洋電機株式会社 | 半導体装置の製造方法 |
| JPH11224802A (ja) | 1998-02-04 | 1999-08-17 | Rohm Co Ltd | チップ型抵抗器の構造及びその製造方法 |
| JPH11307323A (ja) | 1998-04-27 | 1999-11-05 | Rohm Co Ltd | チップ型抵抗器の製造方法 |
| JP3358990B2 (ja) | 1998-06-22 | 2002-12-24 | ローム株式会社 | チップ型抵抗器の製造方法 |
| EP0971401B1 (en) * | 1998-07-10 | 2010-06-09 | Apic Yamada Corporation | Method of manufacturing semiconductor devices and a resin molding machine therefor |
| JP3852649B2 (ja) * | 1998-08-18 | 2006-12-06 | ローム株式会社 | チップ抵抗器の製造方法 |
| JP2000068104A (ja) | 1998-08-18 | 2000-03-03 | Rohm Co Ltd | チップ型電子部品の構造及びその製造方法 |
| JP4803855B2 (ja) * | 1999-02-09 | 2011-10-26 | 三洋電機株式会社 | 半導体装置の製造方法 |
| JP3738176B2 (ja) * | 2000-08-03 | 2006-01-25 | 三洋電機株式会社 | 半導体装置の製造方法 |
-
2001
- 2001-04-16 JP JP2001116511A patent/JP3958532B2/ja not_active Expired - Fee Related
-
2002
- 2002-04-15 US US10/121,715 patent/US7380333B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US7380333B2 (en) | 2008-06-03 |
| JP2002313612A (ja) | 2002-10-25 |
| US20020148106A1 (en) | 2002-10-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3958532B2 (ja) | チップ抵抗器の製造方法 | |
| KR100328878B1 (ko) | 전자부품및그의제조방법 | |
| JP4909077B2 (ja) | チップ抵抗器 | |
| JP3846312B2 (ja) | 多連チップ抵抗器の製造方法 | |
| JP3967553B2 (ja) | チップ型抵抗器の製造方法、およびチップ型抵抗器 | |
| JP2000306711A (ja) | 多連チップ抵抗器およびその製造方法 | |
| JP3825576B2 (ja) | チップ抵抗器の製造方法 | |
| JP3118509B2 (ja) | チップ抵抗器 | |
| JP4295035B2 (ja) | チップ抵抗器の製造方法 | |
| JP3134067B2 (ja) | 低抵抗チップ抵抗器及びその製造方法 | |
| US5691690A (en) | Chip type jumper | |
| JP4671511B2 (ja) | 配線基板の製造方法 | |
| JP3826046B2 (ja) | 抵抗器およびその製造方法 | |
| JP3353037B2 (ja) | チップ抵抗器 | |
| JP4057960B2 (ja) | 多数個取り配線基板 | |
| JP2010056498A (ja) | 多数個取り配線基板 | |
| JP3905030B2 (ja) | 抵抗器の製造方法 | |
| JP3159963B2 (ja) | チップ抵抗器 | |
| JP2775718B2 (ja) | チップ抵抗器とその製造方法 | |
| JP2005340562A (ja) | 多数個取り配線基板 | |
| JP3435419B2 (ja) | チップ抵抗器 | |
| JP2002324956A (ja) | 多数個取り配線基板 | |
| JP2003209001A (ja) | チップ抵抗器 | |
| JP2004259767A (ja) | セラミック基板 | |
| JP2000306701A (ja) | 多連チップ抵抗器およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041215 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061013 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061024 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061222 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070206 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070409 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070508 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070510 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |